JP4990123B2 - 出力バッファ回路及び伝送方法 - Google Patents
出力バッファ回路及び伝送方法 Download PDFInfo
- Publication number
- JP4990123B2 JP4990123B2 JP2007339602A JP2007339602A JP4990123B2 JP 4990123 B2 JP4990123 B2 JP 4990123B2 JP 2007339602 A JP2007339602 A JP 2007339602A JP 2007339602 A JP2007339602 A JP 2007339602A JP 4990123 B2 JP4990123 B2 JP 4990123B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer circuit
- circuit
- output buffer
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Electronic Switches (AREA)
Description
かつ消費電力を増やさずに、LSI内部回路の間、LSI間、プリント基板間、装置間筐体間を接続する回路の数を多くして電子回路装置の処理量を大きくするためCMOS形の出力回路が用いられている。
そして、プリエンファシスの分解能は、エンファシス量の自動調整を考慮すると、1/48程度が必要となるが、CMOS形の出力回路では分解能を上げると回路規模が大きくなるという欠点がある。分解能1/24と分解能1/48の例を図9(a)(b)に示す。
本発明の出力バッファ回路、差動出力バッファ回路、調整回路、及び調整機能付き出力バッファ回路、並びに伝送方法の実施例について、図面を用いて説明する。
Claims (4)
- 入力端子と、
前記入力端子から入力された信号を遅延させる遅延回路と、
前記入力端子から入力された信号を反転させる反転回路と、
前記入力信号に入力された信号が入力される複数のバッファ回路と、
前記複数のバッファ回路から出力された信号を出力する出力端子と、
を備えた出力バッファ回路において、
前記バッファ回路は、前記入力端子に入力された信号を前記遅延回路及び反転回路を通さずに入力される第1のバッファ回路と、前段にセレクタが設けられ、当該信号を前記遅延回路及び反転回路を通さずまたは通して入力されることが選択可能な第2のバッファ回路とを含み、
前記第1のバッファ回路と前記第2のバッファ回路とは、それぞれオン抵抗として可変抵抗を有し、
前記第1のバッファ回路の可変抵抗と前記第2のバッファ回路の可変抵抗は一括して変更可能であるとともに、前記第2のバッファ回路には、前記可変抵抗が前記一括変更が可能であるとともに当該一括変更とは別に個別変更が可能な第2のバッファ回路が含まれていることを特徴とする出力バッファ回路。 - 請求項1に記載の出力バッファ回路において、
前記セレクタのセレクト変更によって、プリエンファシス量が変更されることを特徴とする出力バッファ回路。 - 請求項1または請求項2に記載の出力バッファ回路において、
前記出力バッファは、高位の電源と低位の電源の間に接続され相補的に動作するP型トランジスタとN型トランジスタと、前記P型トランジスタとN型トランジスタよりも前記出力端子側に設けられた前記可変抵抗とを備えることを特徴とする出力バッファ回路。 - 入力端子に入力された信号を、遅延及び反転させずに第1のバッファ回路によって処理するとともに、遅延及び反転させ第2のバッファ回路で処理し、前記第1及び第2のバッファ回路で処理した信号を出力端子で出力することで、プリエンファシスをかけて信号を伝送する伝送方法において、
前記第2のバッファ回路は、入力される信号を、前記遅延及び反転を行った信号と行っていない信号から、セレクタによって選択可能であり、
前記第1のバッファ回路及び前記第2のバッファ回路は、そのオン抵抗を一括して変更可能であるとともに、前記第2のバッファ回路には、そのオン抵抗を前記一括変更とは別に個別変更できる第2のバッファ回路が含まれており、
前記セレクタの選択及び前記オン抵抗の個別変更により、プリエンファシス量を変更することを特徴とする伝送方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007339602A JP4990123B2 (ja) | 2007-12-28 | 2007-12-28 | 出力バッファ回路及び伝送方法 |
US12/343,521 US7772877B2 (en) | 2007-12-28 | 2008-12-24 | Output buffer circuit, differential output buffer circuit, output buffer circuit having regulation circuit and regulation function, and transmission method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007339602A JP4990123B2 (ja) | 2007-12-28 | 2007-12-28 | 出力バッファ回路及び伝送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009164718A JP2009164718A (ja) | 2009-07-23 |
JP4990123B2 true JP4990123B2 (ja) | 2012-08-01 |
Family
ID=40850099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007339602A Expired - Fee Related JP4990123B2 (ja) | 2007-12-28 | 2007-12-28 | 出力バッファ回路及び伝送方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7772877B2 (ja) |
JP (1) | JP4990123B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5088043B2 (ja) * | 2007-08-17 | 2012-12-05 | ソニー株式会社 | 信号出力回路、光ピックアップ、および光装置 |
KR101045071B1 (ko) * | 2009-11-30 | 2011-06-29 | 주식회사 하이닉스반도체 | 데이터 출력회로 |
US8508252B2 (en) * | 2010-07-01 | 2013-08-13 | Aquantia Corporation | Variable resistor voltage driver with self-noise compensation circuit |
US20120280723A1 (en) * | 2011-05-05 | 2012-11-08 | Scott Gregory S | Driver with Impedance Control |
JP6059956B2 (ja) * | 2012-10-31 | 2017-01-11 | ラピスセミコンダクタ株式会社 | 多相クロック生成回路及びこれを含むdll回路 |
US9385718B1 (en) * | 2013-10-18 | 2016-07-05 | Altera Corporation | Input-output buffer circuit with a gate bias generator |
US9768774B2 (en) * | 2014-06-30 | 2017-09-19 | Fujitsu Limited | Impedance matching driver |
JP6766372B2 (ja) * | 2016-02-26 | 2020-10-14 | セイコーエプソン株式会社 | 駆動回路および液体吐出装置 |
JP2017184107A (ja) | 2016-03-31 | 2017-10-05 | ラピスセミコンダクタ株式会社 | 抵抗アレイ、出力バッファ及び半導体装置の製造方法 |
CN107623516A (zh) * | 2016-07-13 | 2018-01-23 | 北京捷联微芯科技有限公司 | 一种数字调节输出信号交叉电压的方法及电路 |
US20210159871A1 (en) * | 2018-04-13 | 2021-05-27 | Sony Semiconductor Solutions Corporation | Impedance adjustment method and semiconductor device |
US10897244B1 (en) * | 2019-08-20 | 2021-01-19 | Micron Technology, Inc. | Apparatuses and methods for voltage dependent delay |
US20210408786A1 (en) * | 2020-06-30 | 2021-12-30 | Qualcomm Incorporated | Circuit techniques for enhanced electrostatic discharge (esd) robustness |
JP7121816B2 (ja) * | 2021-02-04 | 2022-08-18 | ラピスセミコンダクタ株式会社 | 抵抗アレイ、出力バッファ及び半導体装置の製造方法 |
CN115021726B (zh) * | 2022-05-10 | 2023-02-17 | 上海韬润半导体有限公司 | 时钟缓冲电路以及模数转换器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6255852B1 (en) * | 1999-02-09 | 2001-07-03 | Micron Technology, Inc. | Current mode signal interconnects and CMOS amplifier |
US6791356B2 (en) * | 2001-06-28 | 2004-09-14 | Intel Corporation | Bidirectional port with clock channel used for synchronization |
JP2003309461A (ja) | 2002-04-15 | 2003-10-31 | Nec Electronics Corp | 出力バッファ回路 |
JP3730607B2 (ja) * | 2002-08-29 | 2006-01-05 | 株式会社東芝 | 差動データドライバー回路 |
JP2005217999A (ja) * | 2004-02-02 | 2005-08-11 | Hitachi Ltd | デジタルデータ伝送回路 |
JP4937609B2 (ja) * | 2006-03-15 | 2012-05-23 | 株式会社日立製作所 | 出力バッファ回路と差動出力バッファ回路並びに伝送方法 |
JP4836125B2 (ja) * | 2006-04-20 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2007
- 2007-12-28 JP JP2007339602A patent/JP4990123B2/ja not_active Expired - Fee Related
-
2008
- 2008-12-24 US US12/343,521 patent/US7772877B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7772877B2 (en) | 2010-08-10 |
JP2009164718A (ja) | 2009-07-23 |
US20090179666A1 (en) | 2009-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4990123B2 (ja) | 出力バッファ回路及び伝送方法 | |
JP4937609B2 (ja) | 出力バッファ回路と差動出力バッファ回路並びに伝送方法 | |
US6898724B2 (en) | System for latching an output signal generated by comparing complimentary strobe signals and a data signal in response to a comparison of the complimentary strobe signals | |
US7768790B2 (en) | Electronic circuit | |
US8259838B2 (en) | Signal transmission system for transmitting transmission signals via a transmission line including transmission conductors | |
US9065399B2 (en) | Programmable high-speed voltage-mode differential driver | |
JP6372202B2 (ja) | 受信装置、送信装置、および通信システム | |
JP4398482B2 (ja) | 出力バッファ回路、信号伝送インタフェース回路および装置 | |
US7859309B2 (en) | Clock tree distributing method | |
US8194780B2 (en) | Differential signal output device | |
US7920014B2 (en) | Semiconductor integrated circuit device | |
US7804431B1 (en) | Method and apparatus for generating differential signal | |
KR100901394B1 (ko) | 데이터 전송 장치 및 방법 | |
KR20070024195A (ko) | 신호 전송 장치 및 신호 전송 방법 | |
JP5257493B2 (ja) | 出力バッファ回路 | |
US7898293B2 (en) | Circuit board, information processing apparatus, and transmission method | |
JP4992927B2 (ja) | シリアルパラレル変換装置 | |
US20230370309A1 (en) | Feed forward equalizer and system including the same | |
JP4952167B2 (ja) | データ伝送装置 | |
US20180302093A1 (en) | Dynamic impedance control for voltage mode drivers | |
JPWO2020012928A1 (ja) | 車載電子制御装置 | |
JPH10224202A (ja) | バッファ回路、半導体集積回路装置、及び電子回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120501 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |