CN115021726B

CN115021726B - 时钟缓冲电路以及模数转换器

Info

Publication number: CN115021726B
Application number: CN202210502916.1A
Authority: CN
Inventors: 管逸
Original assignee: Shanghai Taorun Semiconductor Co ltd
Current assignee: Shanghai Taorun Semiconductor Co ltd
Priority date: 2022-05-10
Filing date: 2022-05-10
Publication date: 2023-02-17
Anticipated expiration: 2042-05-10
Also published as: CN115021726A; WO2023216171A1

Abstract

本发明涉及时钟缓冲电路。其中，时钟缓冲电路可以包括环路振荡器，环路振荡器又可以包括用于接收第一时钟信号的输入端、用于输出第二时钟信号的输出端以及N个可调节缓冲单元。环路振荡器基于第一时钟信号产生第二时钟信号。N个可调节缓冲单元中的每个可调节缓冲单元的时间常数被设置为使第二时钟信号与第一时钟信号发生注入锁定。并且其中，N为大于等于3的奇数。根据本发明，还提供一种模数转换器。

Description

时钟缓冲电路以及模数转换器

技术领域

本发明涉及电子电路领域，特别是涉及一种时钟缓冲电路以及包含该时钟缓冲电路的模数转换器。

背景技术

电子电路器件中普遍使用时钟信号来统一电路运行时序，而在规模较大的电路（例如超高速的时间交织模数转换器TI ADC）中，时钟信号输入每个电路块/器件往往需要驱动非常长的时钟电路走线，这造成时钟信号的幅度较大的衰减。

现有技术中常常使用一对时钟缓冲器加隔直电容的设置来对时钟信号进行放大，但是这种电路能够支持的时钟信号频率较为固定，不能支持更高范围的时钟信号频率，且需要采用面积较大的隔直电容。此外，此设置对时钟噪声的滤除效果、改善占空比偏差的效果较差。所以，现有技术也常常在该对时钟缓冲器之间设置LC谐振电路，以进一步提高噪声滤除效果。然而，高Q值的电感和电容仍会占用较大的面积，LC谐振电路也只能在LC谐振点下工作，以致于无法兼容更大范围的时钟频率，也仍无法校正占空比偏差，并且由于LC的窄带特性，无法产生方波波形，时钟沿斜率变缓，导致时钟信号抖动严重。

发明内容

鉴于上述问题，本发明旨在提供一种能够对较大频率范围的时钟信号进行放大和延时，并改善该时钟信号的占空比偏差、抖动和噪声滤除方面的问题的占用面积更小的时钟缓冲电路。另外，还提供一种使用该时钟缓冲电路的模数转换器。

本发明的一方面的时钟缓冲电路，其可以包括环路振荡器，环路振荡器又可以包括用于接收第一时钟信号的输入端、用于输出第二时钟信号的输出端以及N个可调节缓冲单元。环路振荡器基于第一时钟信号产生第二时钟信号。N个可调节缓冲单元中的每个可调节缓冲单元的时间常数被设置为使第二时钟信号与第一时钟信号发生注入锁定。并且其中，N为大于等于3的奇数。

可选地，可以基于输入第一时钟信号的预期频率来确定N的取值。

可选地，N个可调节缓冲单元中的每个可调节缓冲单元可以包括反相器、电阻调节模块和电容调节模块。反相器包括共漏极并共栅极的两个MOS管。两个MOS管的共栅极和共漏极分别构成可调节缓冲单元的输入端和输出端。电阻调节模块连接到两个MOS管的源极，电容调节模块连接到两个MOS管的共漏极。

可选地，电阻调节模块可以包括共源极并共漏极的多个MOS管，多个MOS管的共漏极连接到反相器的MOS管的源极。电容调节模块包括共栅极的多个电容可调MOS管，多个电容可调MOS管的共栅极连接到反相器的两个MOS管的共漏极。

可选地，反相器的两个MOS管可以为NMOS管和PMOS管，电阻调节模块的多个MOS管包括多个NMOS管和多个PMOS管。多个NMOS管的共漏极连接到反相器的NMOS管的源极，多个PMOS管的共漏极连接到反相器的PMOS管的源极。

可选地，可以在环路振荡器的输入端到输出端之间的线路上设置2个可调节缓冲单元以构成环路振荡器的主回路，在环路振荡器的输出端到输入端之间的线路上设置1个可调节缓冲单元以构成环路振荡器的反馈回路。

可选地，第一时钟信号的输入端用于从时钟信号输入端接收第一时钟信号，第二时钟信号的输出端用于将第二时钟信号输出到时钟信号输出端。时钟缓冲电路还包括串联在时钟信号输入端和第一时钟信号的输入端之间且用于对时钟信号进行放大的第一时钟缓冲器，以及串联在第二时钟信号的输出端和时钟信号输出端之间且用于对时钟信号进行放大的第二时钟缓冲器。

本发明的另一方面提供模数转换器，其时钟信号输入电路可以包含如前述的时钟缓冲电路。

如上，根据本发明的时钟缓冲电路，能够放大时钟信号，校正时钟信号的占空比偏差，并可以覆盖较大频率范围的时钟信号，灵活调节增益大小，具有一定的噪声滤除作用。同时，能够减少时钟缓冲电路的占用面积、降低成本。由此，本发明的开环缓冲电路能够在提供节省芯片面积、灵活可调、占空比偏差校正以及方波波形放大方面的效果。

附图说明

图1示出了根据本发明某些实施例的时钟缓冲电路1000的电路结构示意图；

图2示出了根据本发明某些实施例的可调节缓冲单元1110的电路结构示意图；

图3A-3B示出了图1中所示实施例的两种变形。

具体实施方式

下面介绍的是本发明的多个实施例中的一些，旨在提供对本发明的基本了解。并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。

出于简洁和说明性目的，本文主要参考其示范实施例来描述本发明的原理。但是，本领域技术人员将容易地认识到，相同的原理可等效地应用于所有类型的时钟缓冲电路并且可以在其中实施这些相同的原理，以及任何此类变化不背离本专利申请的真实精神和范围。

而且，在下文描述中，参考了附图，这些附图图示特定的示范实施例。在不背离本发明的精神和范围的前提下可以对这些实施例进行电、机械、逻辑和结构上的更改。此外，虽然本发明的特征是结合若干实施/实施例的仅其中之一来公开的，但是如针对任何给定或可识别的功能可能是期望和/或有利的，可以将此特征与其他实施/实施例的一个或多个其他特征进行组合。因此，下文描述不应视为在限制意义上的，并且本发明的范围由所附权利要求及其等效物来定义。

诸如“具备”和“包括”之类的用语表示除了具有在说明书和权利要求书中有直接和明确表述的单元（模块）和步骤以外，本发明的技术方案也不排除具有未被直接或明确表述的其它单元（模块）和步骤的情形。

在本文中，“反相器”旨在表示例如由两个MOS管（NMOS管和PMOS管）组成的CMOS反相器。其中，NMOS管和PMOS管的共栅极构成CMOS反相器的输入端，共漏极构成CMOS反相器的输出端。

在本文中，“时钟缓冲器”旨在表示利用反相器的延时和放大特性对时钟信号输入进行延时和放大的器件，其典型地可以为前述的CMOS反相器。或者更优选地，可以将反馈电阻连接在CMOS反相器的共栅极（即输入端）和共漏极（即输出端）之间，如此，CMOS反相器就可看作是两个同时运行的放大器。并且由于MOS管的等效电容（PN结）的充放电，使得该CMOS反相器具有延时的效果。

在本文中，“环路振荡器”旨在表示由一定数量的非门电路（例如反相器）构成的环形电路，其电路输出可以近似为两个电平的交替输出。如果用T代表单个非门电路的延迟时间，N代表非门电路的个数，则环路振动器的自振频率可以写成f=1/(2·N·T)。

图1示出了根据本发明某些实施例的时钟缓冲电路1000的电路结构示意图。时钟缓冲电路1000包括环路振荡器1100，该环路振荡器1100又包括用于接收第一时钟信号的输入端以及用于输出第二时钟信号的输出端，第二时钟信号由环路振荡器1100基于该接收的第一时钟信号而产生。如图所示，环路振荡器1100由连接在时钟输入线路上的主回路（从环路振荡器1100的输入端到环路振荡器1100的输出端）和与主回路并联的反馈回路（从环路振荡器1100的输出端到环路振荡器1100的输入端）组成，并包括N个可调节缓冲单元1110。N为大于等于3的奇数，为了方便描述，图1中以N=3为例示出具有3个可调节缓冲单元1110的环路振荡器1100。环路振荡器1100接收输入的时钟信号并根据该时钟信号的频率调节其每个可调节缓冲单元1110的时间常数τ，以使环路振荡器所产生的第二时钟信号与其所接收的第一时钟信号发生注入锁定。其中，时间常数τ等于可调节缓冲单元的输出阻抗R与等效电容C的乘积，即τ=RC。

具体而言，在N=3的示例中，以θ表示环路振荡器1100中每个可调节缓冲单元1110的相位延迟，以ω0表示环路振荡器的自振频率，则环路振荡器1100发生自振的相位条件为3θ +π=0。所以，依据以下推导可求得ω0：

当输入时钟信号的频率接近ω0时，注入锁定可以发生。因此，针对特定的输入时钟信号频率，可以对应地调节时间常数τ的大小以使环路振荡器1100的自振频率ω0接近输入时钟信号频率，使得时钟信号在环路振荡器1100中发生注入锁定。

注入锁定发生时，可以减小直流分量信号输入的增益，并同时增大环路振荡器在自振频率接近时钟信号频率时的增益，以达到增大时钟信号摆幅的效果。这也避免了使用隔直电容抑制直流分量而带来的占用面积过大的问题。同时，由于注入锁定环振减小了直流分量的增益，可以抑制前级对时钟信号产生的占空比误差。其次，环路振荡器1100自振产生的时钟本身就是一个50%占空比的时钟波形，因此能够起到将偏离50%的占空比的输入时钟信号校正回50%的作用，并且由于环路振荡器1100自振的幅度较大，其校正输入时钟信号占空比偏差的效果更为明显。此外，当发生注入锁定时，环路振荡器1100可以对输入时钟信号的相位噪声产生一个低通滤波的作用，从而起到一定的噪声抑制作用。

但是，可以理解，任何大于等于3的奇数数量的可调节缓冲单元1110可以设置在环路振荡器1100的环路中，而不限于3个。可调节缓冲单元1110的数量可以取决于所期望的环路振荡器1100对时钟信号延时和放大等的需要来设置，例如，若环路振荡器1100前后不设置另外的时钟缓冲器，则可以进一步设置多于3个的可调节缓冲单元1110（例如5、7、9个）以调节增益和延时大小。

根据前述环路振动器的自振频率f=1/(2·N·T)，可以先基于输入时钟缓冲电路的第一时钟信号的预期频率来确定N的取值。具体而言，设计环路振荡器时，可以根据该环路振荡器所应用的电子电路所预期的时钟信号频率范围设置N的取值，使得环路振荡器的自振频率f尽可能接近该预期的时钟信号频率。

图2示出了根据本发明某些实施例的可调节缓冲单元1110的电路结构示意图。在一些实施例中，如图2所示，可调节缓冲单元1110可以包括反相器1112、电阻调节模块1114和电容调节模块1116。反相器1112包括共漏极并共栅极的两个MOS管（即图2中的MP1、MN1），并采用共栅极输入端和共漏极输出端，其共栅极输入端和共漏极输出端分别作为可调节缓冲单元1110的输入端和输出端。

电阻调节模块1114连接到反相器1112的两个MOS管的源极，电容调节模块1116连接到反相器1112的两个MOS管的共漏极输出端。可以看出，电阻调节模块1114的接入使得反相器1112的MOS管的漏电流大小产生变化，在源极电压不变的情况下，MOS管等效的输出阻抗可随漏电流变化而变化，由此，电阻调节模块1114可以实现可调节缓冲单元1110的输出阻抗的调节。

而连接在反相器1112的两个MOS管的共漏极输出端的电容调节模块1116可以根据需要配置反相器1112的等效负载电容的大小。例如，可以并联多个电容值较小的无源电容器，并根据需要将该多个无源电容器中的一个或多个无源电容器接入MOS管的共漏极输出端（另一端接地），由此可以实现一定范围的负载电容大小调节。优选地，电容调节模块1116可以采用占用面积更小的有源MOS管来实现电容值大小调节。通过前述对输出阻抗R和等效电容C的调节，可以实现对反相器时间常数τ的大小调整，由前述公式推导可知，这可以针对更大的时钟信号频率范围来调整时间常数τ=R·C的大小，使得注入锁定环振发生。

在一些实施例中，如图2所示，电阻调节模块1114可以包括多个MOS管，该多个MOS管共源极并共漏极，其共漏极连接到反相器1112的MOS管的源极。如此，可以通过控制该多个MOS管的各自的栅极来选择连接到反相器1112的数量，实现反相器MOS管的漏电流调整，从而达到调节输出阻抗的效果。

而电容调节模块1116可以包括共栅极的多个电容可调MOS管（图2中示为2个，即MP2、MN2，但不限于此），该多个电容可调MOS管的共同的栅极连接到反相器1112的MOS管的共漏极输出端。该多个电容可调MOS管的每个电容可调MOS管的漏极和源极可以直接连接在一起，并连接到地。如此，可以通过控制多个电容可调MOS管的接入来实现负载等效电容C的调节。

在一些实施例中，如图2所示，反相器的两个MOS管可以是NMOS管和PMOS管（即图2中的MN1和MP1），多个MOS管包括多个NMOS管和多个PMOS管，多个NMOS管的漏极连接到反相器1112的NMOS管的源极，多个PMOS管的漏极连接到反相器的PMOS管的源极。如此，可以采用面积更小的NMOS管和PMOS管实现输出阻抗的调节。

如上所示例的，优选地，N的取值可以为3。也就是在环路振荡器的环路中优选布置3个可调节缓冲单元1110，如此，能够在保证达到注入锁定环振带来的前述效果的同时，一定程度上缓解因为布置过多可调节缓冲单元1110（特别地，可调节缓冲单元1110中的反相器）带来的延时过长或噪声累积过多的问题。参考图3A-3B，其示出了图1中所示的采用3个可调节缓冲单元1110的两种变形，在主回路上布置的数量可以根据对时钟信号延时、放大等的具体需求而定。

进一步优选地，可以在环路振荡器1100的第一时钟信号的输入端到第二时钟信号的输出端之间的线路上设置2个可调节缓冲单元以构成环路振荡器的主回路，在环路振荡器的第二时钟信号的输出端到第一时钟信号的输入端之间的线路上设置1个可调节缓冲单元以构成环路振荡器的反馈回路。如此，可以在环路振荡器1100增大时钟信号增益的同时，进一步增加时钟缓冲电路1000的延时。

在一些实施例中，如图1所示，第一时钟信号的输入端用于从时钟信号输入端接收第一时钟信号，第二时钟信号的输出端用于将第二时钟信号输出到时钟信号输出端。并且，时钟缓冲电路还包括串联在时钟信号输入端和第一时钟信号的输入端之间且用于对时钟信号进行放大的第一时钟缓冲器，以及串联在第二时钟信号的输出端和时钟信号输出端之间且用于对时钟信号进行放大的第二时钟缓冲器。该对时钟缓冲器可以进一步增大时钟信号的增益和延时。

在又一方面，本发明还包括一种模数转换器，其时钟信号输入电路可以包括如前描述的时钟缓冲电路。例如，特别是在采用超高速的时间交织模数转换器中，时钟信号经过多相滤波器产生多相时钟信号，以保持时间交织模数转换器的多个采样开关交替采样，大规模数量的模数转换单元需要非常长的时钟走线，时钟信号幅度衰减较大，因此可以在时钟信号输入电路中采用本发明的时钟缓冲电路可以针对更宽范围的时钟信号频率而有效解决时钟信号幅度衰减的问题，并保证良好的占空比、噪声过滤等特性。可以理解，本发明的时钟缓冲电路不限于此，在任何需要驱动较长的时钟走线的电路中都可以利用本发明的时钟缓冲电路进行时钟信号的放大，诸如驱动数模转换器、驱动多个寄存器电路等等。

综上，本发明的时钟缓冲电路和模数转换器能够针对较大频率范围的时钟信号而有效增加时钟信号的增益、增大时钟信号的摆幅，具备高灵活性，同时具有良好的占空比偏差校正和一定的噪声滤除效果，并且本发明的布置大大减少了芯片的占用面积。

以上主要说明了本发明的时钟缓冲电路和模数转换器。尽管只对其中一些本发明的具体实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。

Claims

1.一种时钟缓冲电路，其特征在于，所述时钟缓冲电路包括环路振荡器，所述环路振荡器包括：

用于接收第一时钟信号的输入端，所述环路振荡器基于所述第一时钟信号产生第二时钟信号；

用于输出第二时钟信号的输出端；以及

N个可调节缓冲单元，所述N个可调节缓冲单元连接在所述输入端和所述输出端之间，所述N个可调节缓冲单元中的每个可调节缓冲单元的时间常数被设置为使所述第二时钟信号与所述第一时钟信号发生注入锁定，其中，N为大于等于3的奇数，并基于所述第一时钟信号的预期频率来确定N的取值，

其中，所述N个可调节缓冲单元中的每个可调节缓冲单元包括反相器、电阻调节模块和电容调节模块，所述反相器包括共漏极并共栅极的两个MOS管，所述两个MOS管的共栅极和共漏极分别构成所述可调节缓冲单元的输入端和输出端，所述电阻调节模块连接到所述两个MOS管的源极，所述电容调节模块连接到所述两个MOS管的共漏极，

并且其中，所述电阻调节模块包括共源极并共漏极的多个MOS管，所述多个MOS管的共漏极连接到所述反相器的MOS管的源极，所述电容调节模块包括共栅极的多个电容可调MOS管，所述多个电容可调MOS管的共栅极连接到所述反相器的所述两个MOS管的所述共漏极。

2.根据权利要求1所述的时钟缓冲电路，其特征在于，所述反相器的所述两个MOS管为NMOS管和PMOS管，所述电阻调节模块的所述多个MOS管包括多个NMOS管和多个PMOS管，所述多个NMOS管的共漏极连接到所述反相器的NMOS管的源极，所述多个PMOS管的共漏极连接到所述反相器的PMOS管的源极。

3.根据权利要求1或2所述的时钟缓冲电路，其特征在于，在所述环路振荡器的所述输入端到所述输出端之间的线路上设置2个可调节缓冲单元以构成所述环路振荡器的主回路，在所述环路振荡器的所述输出端到所述输入端之间的线路上设置1个可调节缓冲单元以构成所述环路振荡器的反馈回路。

4.根据权利要求1或2所述的时钟缓冲电路，其特征在于，所述第一时钟信号的所述输入端用于从时钟信号输入端接收所述第一时钟信号，所述第二时钟信号的输出端用于将所述第二时钟信号输出到时钟信号输出端，所述时钟缓冲电路还包括：

串联在所述时钟信号输入端和所述第一时钟信号的所述输入端之间且用于对所述时钟信号进行放大的第一时钟缓冲器；以及

串联在所述第二时钟信号的所述输出端和所述时钟信号输出端之间且用于对所述时钟信号进行放大的第二时钟缓冲器。

5.一种模数转换器，其特征在于，所述模数转换器的时钟信号输入电路包括如权利要求1-4中任一项所述的时钟缓冲电路。