JP2007116247A - 直交信号発生回路並びにそれを備えた受信チューナおよび通信機器 - Google Patents
直交信号発生回路並びにそれを備えた受信チューナおよび通信機器 Download PDFInfo
- Publication number
- JP2007116247A JP2007116247A JP2005302952A JP2005302952A JP2007116247A JP 2007116247 A JP2007116247 A JP 2007116247A JP 2005302952 A JP2005302952 A JP 2005302952A JP 2005302952 A JP2005302952 A JP 2005302952A JP 2007116247 A JP2007116247 A JP 2007116247A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- generation circuit
- orthogonal
- signal generation
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
【課題】小型、低消費電力で、しかも互いに精度良く直交する2つの信号を出力できる直交信号発生回路を提供すること。
【解決手段】発振信号を発生する発振器1と、発振器1の発振信号を2分周して互いに実質的に直交する2つの分周信号Sig1,Sig2を出力する分周器2を備える。制御回路3は、2つの分周信号Sig1,Sig2のうちの一方の分周信号Sig1を入力部31に受けて、一方の分周信号Sig1が所定の基準信号と同期するように発振器1の発振信号をフィードバック制御する。分周器2が2つの分周信号Sig1,Sig2のうちの他方の分周信号Sig2を出力する配線12に、制御回路3の入力部31の入力インピーダンスと実質的に同一のインピーダンスをもつ負荷4が接続されている。
【選択図】図1
【解決手段】発振信号を発生する発振器1と、発振器1の発振信号を2分周して互いに実質的に直交する2つの分周信号Sig1,Sig2を出力する分周器2を備える。制御回路3は、2つの分周信号Sig1,Sig2のうちの一方の分周信号Sig1を入力部31に受けて、一方の分周信号Sig1が所定の基準信号と同期するように発振器1の発振信号をフィードバック制御する。分周器2が2つの分周信号Sig1,Sig2のうちの他方の分周信号Sig2を出力する配線12に、制御回路3の入力部31の入力インピーダンスと実質的に同一のインピーダンスをもつ負荷4が接続されている。
【選択図】図1
Description
この発明は直交信号発生回路に関し、より詳しくは、互いに直交する2つの信号を出力する直交信号発生回路に関する。
また、この発明はそのような直交信号発生回路を備えた受信チューナおよび通信機器に関する。
従来、この種の直交信号発生回路としては、図7に示すように、電圧制御発振器701が発生する発振信号を分周器702で2分周して互いに直交する2つの信号Sig1,Sig2を出力するとともに、それらの信号Sig1,Sig2のうちの一方(この例ではSig1)をPLL(Phase Locked Loop)シンセサイザ703に入力するものがある(例えば、特許文献1(特開2001−86024号公報)参照。)。PLLシンセサイザ703は、入力された信号Sig1が図示しない基準信号と同期するように電圧制御発振器701の発振信号をフィードバック制御する。
この直交信号発生回路は、小型、低消費電力という利点をもつことから、携帯電話に代表される移動体通信機器、特に受信チューナに用いられている。
特開2001−86024号公報
ところで、移動体通信においては、小型、低消費電力に加えて、マルチパスフェージングのような劣悪な環境でも、不自由なく通信ができることも非常に重要である。近年では、通信機器を構成する要素の1つである受信チューナにおいて受信感度や妨害波の改善が盛んに行われるようになってきた。例えば低IF(中間周波数)方式の受信チューナでは、周波数変換後の中間周波数に入り込むイメージが受信感度を劣化させる要因となるため、IRR(イメージ除去比)が非常に重要になる。イメージを除去するために、イメージ除去ミキサと呼ばれる回路が用いられる。このイメージ除去ミキサには、上述のような直交信号発生回路から、互いに精度良く直交する2つの信号が局部発振信号として入力される必要がある。イメージ除去ミキサのIRRはこれら2つの信号の直交精度に大きく依存する。我々の検討結果では、2つの信号の位相差が90°から1°ずれる(直交精度が劣化する)と、IRRは2dB程度劣化することが分かっている。
ここで、図7に示した直交信号発生回路の構成では、互いに直交する2つの信号Sig1,Sig2のうち一方の信号Sig1のみをPLLシンセサイザ703に入力しているため、イメージ除去ミキサに対して2つの信号Sig1,Sig2のインピーダンスが異なる。このため、上記2つの信号Sig1,Sig2の直交精度が劣化して、チューナの受信感度の劣化を招くという問題がある。
そこで、この発明の課題は、小型、低消費電力で、しかも互いに精度良く直交する2つの信号を出力できる直交信号発生回路を提供することにある。
また、この発明の課題は、そのような直交信号発生回路を備えた受信チューナおよび通信機器を提供することにある。
上記課題を解決するため、この発明の直交信号発生回路は、
発振信号を発生する発振器と、
上記発振器の発振信号を2分周して互いに実質的に直交する2つの分周信号を出力する分周器と、
上記2つの分周信号のうちの一方の分周信号を入力部に受けて、上記一方の分周信号が所定の基準信号と同期するように上記発振器の発振信号をフィードバック制御する制御回路とを備え、
上記分周器が上記2つの分周信号のうちの他方の分周信号を出力する配線に、上記制御回路の上記入力部の入力インピーダンスと実質的に同一のインピーダンスをもつ負荷が接続されていることを特徴とする。
発振信号を発生する発振器と、
上記発振器の発振信号を2分周して互いに実質的に直交する2つの分周信号を出力する分周器と、
上記2つの分周信号のうちの一方の分周信号を入力部に受けて、上記一方の分周信号が所定の基準信号と同期するように上記発振器の発振信号をフィードバック制御する制御回路とを備え、
上記分周器が上記2つの分周信号のうちの他方の分周信号を出力する配線に、上記制御回路の上記入力部の入力インピーダンスと実質的に同一のインピーダンスをもつ負荷が接続されていることを特徴とする。
この発明の直交信号発生回路では、上記分周器が上記2つの分周信号のうちの他方の分周信号を出力する配線に、上記制御回路の上記入力部の入力インピーダンスと実質的に同一のインピーダンスをもつ負荷が接続されている。したがって、この直交信号発生回路が出力する上記2つの分周信号の出力インピーダンスが等しくなって、上記2つの分周信号の直交精度が良好になる。つまり、直交精度を厳密な90°に限りなく近づけることができる。
また、この発明の直交信号発生回路では、上記制御回路は、上記2つの分周信号のうちの一方の分周信号を入力部に受けて、上記一方の分周信号が所定の基準信号と同期するように上記発振器の発振信号をフィードバック制御する。つまり、PLL(Phase Locked Loop)方式で発振信号を制御する。したがって、この発明の直交信号発生回路は、従来例の直交信号発生回路と同様に、小型、低消費電力という利点をもつ。なお、上記負荷は、簡単な構成で済むものであるから、小型、低消費電力という利点を実質的に損なうものではない。
一実施形態の直交信号発生回路は、上記制御回路の上記入力部は可変分周器であり、上記負荷は上記可変分周器と実質的に同一に構成された擬似可変分周器であることを特徴とする。
ここで、「擬似可変分周器」は、上記可変分周器と実質的に同一に構成されていれば足り、分周の動作を行う必要はない。
この一実施形態の直交信号発生回路では、上記負荷は上記可変分周器と実質的に同一に構成された擬似可変分周器である。これらの上記可変分周器や擬似可変分周器は、公知の半導体製造プロセスによって同一の半導体基板上に並行して作製される。そのようにした場合、製造プロセスの加工精度のばらつき等に起因して、上記可変分周器や擬似可変分周器を構成する素子にばらつきが生じた場合であっても、それらのばらつきは同じ傾向をもってばらつくことになる。例えば、上記可変分周器や擬似可変分周器を構成する抵抗素子について、抵抗素子をなす拡散領域のパターンの幅が標準値より例えば細くなる方向にばらついたとする。その場合、同一の半導体基板上に形成される抵抗素子はいずれもパターンが細くなる傾向があり、この結果、同一の半導体基板上に形成される抵抗素子はいずれも標準値より抵抗値が高くなる方向にばらつく。このように、上記可変分周器や擬似可変分周器を構成する素子にばらつきが生じた場合であっても、それらのばらつきは同じ傾向をもってばらつくことになる。したがって、この直交信号発生回路が出力する上記2つの分周信号の出力インピーダンスが非対称になることがない。この結果、上記2つの分周信号の直交精度が良好に維持される。
別の局面では、この発明の直交信号発生回路は、
発振信号を発生する発振器と、
上記発振器の発振信号を2分周して実質的に互いに直交する2つの分周信号を出力する分周器と、
上記2つの分周信号を同一の入力インピーダンスをもつ2つの入力部にそれぞれ受けて、少なくとも上記2つの分周信号のうちの一方の分周信号に応じた増幅信号を出力するバッファ回路と、
上記バッファ回路の上記増幅信号を入力部に受けて、上記増幅信号が所定の基準信号と同期するように上記発振器の発振出力をフィードバック制御する制御回路とを備えたことを特徴とする。
発振信号を発生する発振器と、
上記発振器の発振信号を2分周して実質的に互いに直交する2つの分周信号を出力する分周器と、
上記2つの分周信号を同一の入力インピーダンスをもつ2つの入力部にそれぞれ受けて、少なくとも上記2つの分周信号のうちの一方の分周信号に応じた増幅信号を出力するバッファ回路と、
上記バッファ回路の上記増幅信号を入力部に受けて、上記増幅信号が所定の基準信号と同期するように上記発振器の発振出力をフィードバック制御する制御回路とを備えたことを特徴とする。
この発明の直交信号発生回路では、上記分周器が出力する上記2つの分周信号は、上記バッファ回路の同一の入力インピーダンスをもつ2つの入力部にそれぞれ入力される。この場合、上記バッファ回路が存在するお蔭で、上記バッファ回路の出力側のインピーダンスの非対称性は上記バッファ回路の入力側のインピーダンスの対称性には殆ど影響しない。したがって、この直交信号発生回路が出力する上記2つの分周信号の出力インピーダンスが等しくなって、上記2つの分周信号の直交精度が良好になる。つまり、直交精度を厳密な90°に限りなく近づけることができる。
また、この発明の直交信号発生回路では、上記制御回路は、上記バッファ回路の上記増幅信号を入力部に受けて、上記増幅信号が所定の基準信号と同期するように上記発振出力を制御する。つまり、PLL(Phase Locked Loop)方式で発振信号を制御する。したがって、この発明の直交信号発生回路は、従来例の直交信号発生回路と同様に、小型、低消費電力という利点をもつ。なお、上記バッファ回路は、簡単な構成で済むものであるから、小型、低消費電力という利点を実質的に損なうものではない。
この発明の受信チューナは、上記直交信号発生回路と、上記直交信号発生回路が出力する上記2つの分周信号を局部発振信号として受けるイメージ除去ミキサとを備えたことを特徴とする。
この発明の受信チューナでは、上記直交信号発生回路が上記2つの分周信号を出力する出力インピーダンスが等しくなって、上記2つの分周信号の直交精度が良好になる。したがって、イメージ除去ミキサに上記2つの分周信号を局部発振信号として入力することで、周波数変換後の中間周波数に入り込むイメージを効果的に除去できる。この結果、小型、低消費電力で、しかも受信感度が良好になる。
この発明の通信機器は、上記受信チューナを備えたことを特徴とする。
この発明の通信機器は、上記受信チューナを備えるので、小型、低消費電力で、しかも受信感度が良好になる。
以下、この発明を図示の実施の形態により詳細に説明する。
(第1実施形態)
図1は、この発明の第1実施形態の直交信号発生回路90のブロック構成を示している。この直交信号発生回路90は、発振器としての電圧制御発振器1と、分周器としてのIQ(In phase and Quadrature phase)分周器2と、制御回路としてのPLLシンセサイザ3と、負荷としての疑似可変分周器4とを備えている。
図1は、この発明の第1実施形態の直交信号発生回路90のブロック構成を示している。この直交信号発生回路90は、発振器としての電圧制御発振器1と、分周器としてのIQ(In phase and Quadrature phase)分周器2と、制御回路としてのPLLシンセサイザ3と、負荷としての疑似可変分周器4とを備えている。
電圧制御発振器1は、PLLシンセサイザ3からの後述する制御信号に基づいて発振信号としての局部発振信号を発生する。
IQ分周器2は、電圧制御発振器1の局部発振信号を2分周して互いに実質的に直交する2つの分周信号としての信号Sig1,Sig2を出力する。上記2つの信号Sig1,Sig2はそれぞれ配線11,12を通して直交信号発生回路90の外部へ、互いに直交する2つの信号として出力される。
PLLシンセサイザ3は、公知の構成のものであり、入力部としての可変分周器31と、基準信号発生器32と、位相比較器33と、チャージポンプ34と、ループフィルタ35とを有している。可変分周器31は、2つの信号Sig1,Sig2のうちの一方の信号Sig1を受けて、この信号Sig1をさらに分周した分周信号を作成する。基準信号発生器32は、位相比較器33による比較の基準となる基準信号を発生する。位相比較器33は、可変分周器31が作成した分周信号と基準信号発生器32が発生した基準信号とを比較して、それらの間の位相差を検出し、その位相差に応じた電圧信号(位相差に比例した幅をもつパルス信号)を出力する。チャージポンプ34は、その電圧信号を電流信号に変換し、ループフィルタ35はその電流信号を直流化して電圧信号に変換する。この電圧信号が上述の制御信号として電圧制御発振器1に入力される。このようにして、PLLシンセサイザ3は、2つの信号Sig1,Sig2のうちの一方の信号Sig1が上記基準信号と同期するように電圧制御発振器1の発振信号をフィードバック制御する。つまり、PLL(Phase Locked Loop)方式で局部発振信号を制御する。
このように、この直交信号発生回路90は、PLL(Phase Locked Loop)方式で発振信号を制御するので、図7に示した従来例の直交信号発生回路と同様に、小型、低消費電力という利点をもつ。なお、負荷としての疑似可変分周器4は、簡単な構成で済むものであるから、小型、低消費電力という利点を実質的に損なうものではない。
疑似可変分周器4は、上記2つの信号Sig1,Sig2のうち、PLLシンセサイザ3の可変分周器31に入力されない他方の信号Sig2を出力する配線12に、負荷として接続されている(つまり、電源が投入されておらず、分周の動作を行わない。)。この疑似可変分周器4は、上記可変分周器31と実質的に同一に構成されている。これにより、疑似可変分周器4は、PLLシンセサイザ3の可変分周器31の入力インピーダンスと実質的に同一の入力インピーダンスをもつ。したがって、この直交信号発生回路90が配線11,12を通して出力する2つの信号Sig1,Sig2の出力インピーダンスが等しくなって、2つの信号Sig1,Sig2の直交精度が良好になる。つまり、直交精度を厳密な90°に限りなく近づけることができる。
また、この直交信号発生回路90を構成する各要素、特に可変分周器31や擬似可変分周器4は、公知の半導体製造プロセスによって同一の半導体基板上に並行して作製される。そのようにした場合、製造プロセスの加工精度のばらつき等に起因して、可変分周器31や擬似可変分周器4を構成する素子にばらつき(特性ばらつきを含む。)が生じた場合であっても、それらのばらつきは同じ傾向をもってばらつくことになる。例えば、可変分周器31や擬似可変分周器4を構成する抵抗素子について、抵抗素子をなす拡散領域のパターンの幅が標準値より例えば細くなる方向にばらついたとする。その場合、同一の半導体基板上に形成される抵抗素子はいずれもパターンが細くなる傾向があり、この結果、同一の半導体基板上に形成される抵抗素子はいずれも標準値より抵抗値が高くなる方向にばらつく。このように、可変分周器31や擬似可変分周器4を構成する素子にばらつきが生じた場合であっても、それらのばらつきは同じ傾向をもってばらつくことになる。したがって、この直交信号発生回路が配線11,12を通して出力する2つの信号Sig1,Sig2の出力インピーダンスが非対称になることがない。この結果、2つの信号Sig1,Sig2の直交精度が良好に維持される。
図2は、この第1実施形態の直交信号発生回路90が出力する2つの信号Sig1,Sig2の位相差を、図7に示した従来の回路のものと比較して示している。この図2から分かるように、この直交信号発生回路90によれば、図7に示した従来の回路に比して、2つの信号Sig1,Sig2の位相差が約1.5°だけ90°に近づき、直交精度が改善されている。
なお、この第1実施形態では、配線12に接続される負荷として、可変分周器31と実質的に同一に構成されている疑似可変分周器4を設けたが、これに限られるものではない。配線12に接続される負荷は、PLLシンセサイザ3の可変分周器31の入力インピーダンスと実質的に同一の入力インピーダンスをもつ回路や素子であれば良い。その場合も、同様の効果が得られる。
また、配線12に接続される負荷のインピーダンスは、PLLシンセサイザ3の可変分周器31の入力インピーダンスと実質的に同一であれば良い。配線12に接続される負荷のインピーダンスとPLLシンセサイザ3の可変分周器31の入力インピーダンスとが厳密には等しくなく、若干相違している場合であっても、直交精度の劣化を抑える効果は得られる。ただし、図2に示したほどの効果は見込めない。
(第2実施形態)
図3は、この発明の第2実施形態の直交信号発生回路91のブロック構成を示している。なお、理解の容易のため、図1中の構成要素と同一の構成要素には同一の符号を用いている。この直交信号発生回路91は、発振器としての電圧制御発振器1と、分周器としてのIQ(In phase and Quadrature phase)分周器2と、バッファ回路5と、制御回路としてのPLLシンセサイザ3とを備えている。
図3は、この発明の第2実施形態の直交信号発生回路91のブロック構成を示している。なお、理解の容易のため、図1中の構成要素と同一の構成要素には同一の符号を用いている。この直交信号発生回路91は、発振器としての電圧制御発振器1と、分周器としてのIQ(In phase and Quadrature phase)分周器2と、バッファ回路5と、制御回路としてのPLLシンセサイザ3とを備えている。
電圧制御発振器1は、PLLシンセサイザ3からの後述する制御信号に基づいて発振信号としての局部発振信号を発生する。
IQ分周器2は、電圧制御発振器1の局部発振信号を2分周して互いに実質的に直交する2つの分周信号としての信号Sig1,Sig2を出力する。上記2つの信号Sig1,Sig2はそれぞれ配線11,12を通して直交信号発生回路91の外部へ、互いに直交する2つの信号として出力される。それとともに、上記2つの信号Sig1,Sig2はそれぞれバッファ回路5の入力部41,42に入力される。
バッファ回路5は、図4に示すように構成されている。すなわち、このバッファ回路5は、抵抗素子R1とNチャネル型MOSトランジスタN1とを直列接続する一方、抵抗素子R2とNチャネル型MOSトランジスタN2とを直列接続し、それらのトランジスタN1,N2の抵抗素子R1,R2が接続されている端子と反対側の端子(ソース端子)を共通の電流源I0を介して接地して構成されている。抵抗素子R1,R2は互いに同一に構成され、トランジスタN1,N2も互いに同一に構成されている。抵抗素子R1,R2のトランジスタN1,N2が接続されている端子と反対側の端子には一定の電位が与えられている。トランジスタN1,N2のゲートがバッファ回路5の入力部41,42に相当し、抵抗素子R1とトランジスタN1との接続箇所、抵抗素子R2とトランジスタN2との接続箇所が出力部51,52に相当する。
バッファ回路5の入力部41,42にはそれぞれ信号Sig1,Sig2が入力されていることから、バッファ回路5の出力部51,52にはそれぞれ信号Sig1,Sig2に応じた増幅信号が発生する。ただし、この例では、図1中に示すように、バッファ回路5の出力部51に発生する一方の増幅信号のみが用いられ、他方の出力部52に発生する増幅信号は用いられない。
抵抗素子R1,R2は互いに同一に構成され、トランジスタN1,N2も互いに同一に構成されていることから、バッファ回路5の入力部41,42は互いに同一の入力インピーダンスを有している。
PLLシンセサイザ3は、公知の構成のものであり、可変分周器31と、基準信号発生器32と、位相比較器33と、チャージポンプ34と、ループフィルタ35とを有している。可変分周器31は、バッファ回路5の出力部51に発生した増幅信号(信号Sig1に応じたもの)を受けて、この増幅信号をさらに分周した分周信号を作成する。基準信号発生器32は、位相比較器33による比較の基準となる基準信号を発生する。位相比較器33は、可変分周器31が作成した分周信号と基準信号発生器32が発生した基準信号とを比較して、それらの間の位相差を検出し、その位相差に応じた電圧信号(位相差に比例した幅をもつパルス信号)を出力する。チャージポンプ34は、その電圧信号を電流信号に変換し、ループフィルタ35はその電流信号を直流化して電圧信号に変換する。この電圧信号が上述の制御信号として電圧制御発振器1に入力される。このようにして、PLLシンセサイザ3は、バッファ回路5の出力部51に発生した増幅信号(信号Sig1に応じたもの)が上記基準信号と同期するように電圧制御発振器1の発振信号をフィードバック制御する。つまり、PLL(Phase Locked Loop)方式で局部発振信号を制御する。
このように、この直交信号発生回路91は、PLL(Phase Locked Loop)方式で発振信号を制御するので、図7に示した従来例の直交信号発生回路と同様に、小型、低消費電力という利点をもつ。なお、バッファ回路5は、図5に示したように簡単な構成で済むものであるから、小型、低消費電力という利点を実質的に損なうものではない。
また、この直交信号発生回路91では、IQ分周器2が出力する2つの信号Sig1,Sig2は、バッファ回路5の同一の入力インピーダンスをもつ2つの入力部41,42にそれぞれ入力される。この場合、バッファ回路5が存在するお蔭で、バッファ回路5の出力側のインピーダンスの非対称性はバッファ回路の入力側のインピーダンスの対称性には殆ど影響しない。したがって、この直交信号発生回路91が出力する2つの信号Sig1,Sig2の出力インピーダンスが等しくなって、2つの信号Sig1,Sig2の直交精度が良好になる。つまり、直交精度を厳密な90°に限りなく近づけることができる。
バッファ回路5の入力部41,42のインピーダンスは高ければ高いほど、直交精度を高める効果は大きくなる。バッファ回路5の入力インピーダンスが500Ω程度であれば、2つの信号Sig1,Sig2の位相差の90°からのずれ(位相誤差)は1°程度になる。一般的に位相誤差は1°以下であれば良いとされているから、入力インピーダンスが500Ω以上のバッファ回路を用いればよいと言える。位相差をさらに低く抑えたい場合は、バッファ回路5の入力インピーダンスをさらに大きくすればよい。この第2実施形態の直交信号発生回路91では、バッファ回路5の入力インピーダンスを例えば40kΩとした。
図5は、この第2実施形態の直交信号発生回路91が出力する2つの信号Sig1,Sig2の位相差を、図7に示した従来の回路のものと比較して示している。この図5から分かるように、この直交信号発生回路91によれば、図7に示した従来の回路に比して、2つの信号Sig1,Sig2の位相差が約2.5°だけ90°に近づき、直交精度が改善されている。
(第3実施形態)
図6は、上述の直交信号発生回路90または91を備えた受信チューナのブロック構成を示している。この受信チューナは、電波を受けて電気信号に変換するアンテナ93と、このアンテナ93からの電気信号を増幅する低雑音増幅器94と、この低雑音増幅器94の出力からイメージを除去するイメージ除去ミキサ95と、このイメージ除去ミキサ95の出力を増幅する増幅器95とを備えている。直交信号発生回路90または91は、図1または図3に示した構成を有するものであり、上記イメージ除去ミキサ95へ互いに直交する2つの信号Sig1,Sig2を局部発振信号として供給する。
図6は、上述の直交信号発生回路90または91を備えた受信チューナのブロック構成を示している。この受信チューナは、電波を受けて電気信号に変換するアンテナ93と、このアンテナ93からの電気信号を増幅する低雑音増幅器94と、この低雑音増幅器94の出力からイメージを除去するイメージ除去ミキサ95と、このイメージ除去ミキサ95の出力を増幅する増幅器95とを備えている。直交信号発生回路90または91は、図1または図3に示した構成を有するものであり、上記イメージ除去ミキサ95へ互いに直交する2つの信号Sig1,Sig2を局部発振信号として供給する。
図1の直交信号発生回路90によれば、図7に示した従来の回路に比して、2つの信号Sig1,Sig2の位相差が約1.5°だけ90°に近づき、直交精度が改善されている。したがって、イメージ除去ミキサ95のIRR(イメージ除去比)は、従来に比して、3dB程度改善される。
図2の直交信号発生回路91によれば、図7に示した従来の回路に比して、2つの信号Sig1,Sig2の位相差が約2.5°だけ90°に近づき、直交精度が改善されている。したがって、イメージ除去ミキサ95のIRR(イメージ除去比)は、従来に比して、5dB程度改善される。
このように、この受信チューナによれば、周波数変換後の中間周波数に入り込むイメージを効果的に除去できる。この結果、小型、低消費電力で、しかも受信感度が良好になる。
上記受信チューナを携帯端末などの通信機器を構成するのに用いれば、そのような通信機器を、小型、低消費電力で、しかも高感度にすることができる。
1 電圧制御発振器
2 IQ分周器
3 PLLシンセサイザ
4 疑似可変分周器
5 バッファ回路
31 可変分周器
R1,R2 抵抗
N1,N2 Nチャネル型MOSトランジスタ
I0 定電流源
2 IQ分周器
3 PLLシンセサイザ
4 疑似可変分周器
5 バッファ回路
31 可変分周器
R1,R2 抵抗
N1,N2 Nチャネル型MOSトランジスタ
I0 定電流源
Claims (5)
- 発振信号を発生する発振器と、
上記発振器の発振信号を2分周して互いに実質的に直交する2つの分周信号を出力する分周器と、
上記2つの分周信号のうちの一方の分周信号を入力部に受けて、上記一方の分周信号が所定の基準信号と同期するように上記発振器の発振信号をフィードバック制御する制御回路とを備え、
上記分周器が上記2つの分周信号のうちの他方の分周信号を出力する配線に、上記制御回路の上記入力部の入力インピーダンスと実質的に同一のインピーダンスをもつ負荷が接続されていることを特徴とする直交信号発生回路。 - 請求項1に記載の直交信号発生回路において、
上記制御回路の上記入力部は可変分周器であり、
上記負荷は上記可変分周器と実質的に同一に構成された擬似可変分周器であることを特徴とする直交信号発生回路。 - 発振信号を発生する発振器と、
上記発振器の発振信号を2分周して実質的に互いに直交する2つの分周信号を出力する分周器と、
上記2つの分周信号を同一の入力インピーダンスをもつ2つの入力部にそれぞれ受けて、少なくとも上記2つの分周信号のうちの一方の分周信号に応じた増幅信号を出力するバッファ回路と、
上記バッファ回路の上記増幅信号を入力部に受けて、上記増幅信号が所定の基準信号と同期するように上記発振器の発振出力をフィードバック制御する制御回路とを備えたことを特徴とする直交信号発生回路。 - 請求項1、2または3に記載の直交信号発生回路と、
上記直交信号発生回路が出力する上記2つの分周信号を局部発振信号として受けるイメージ除去ミキサと
を備えたことを特徴とする受信チューナ。 - 請求項4に記載の受信チューナを備えたことを特徴とする通信機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005302952A JP2007116247A (ja) | 2005-10-18 | 2005-10-18 | 直交信号発生回路並びにそれを備えた受信チューナおよび通信機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005302952A JP2007116247A (ja) | 2005-10-18 | 2005-10-18 | 直交信号発生回路並びにそれを備えた受信チューナおよび通信機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007116247A true JP2007116247A (ja) | 2007-05-10 |
Family
ID=38098069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005302952A Pending JP2007116247A (ja) | 2005-10-18 | 2005-10-18 | 直交信号発生回路並びにそれを備えた受信チューナおよび通信機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007116247A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016517215A (ja) * | 2013-03-14 | 2016-06-09 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | マルチ位相分周器(multi−phasedivider)と位相ロックループとを有する局所発振器(lo)ジェネレータ |
CN115065373A (zh) * | 2022-04-21 | 2022-09-16 | 海能达通信股份有限公司 | 多时隙收发信机和多时隙通信方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160644A (ja) * | 1991-12-04 | 1993-06-25 | Fujitsu Ten Ltd | 位相差発振回路 |
JPH10285020A (ja) * | 1997-04-08 | 1998-10-23 | Fujitsu Ltd | Dll回路を有する半導体装置 |
JPH11233876A (ja) * | 1998-02-16 | 1999-08-27 | Sumitomo Electric Ind Ltd | レーザモジュール |
JP2001086024A (ja) * | 1999-09-10 | 2001-03-30 | Matsushita Electric Ind Co Ltd | 無線回路及び無線通信装置 |
JP2002208869A (ja) * | 2001-01-09 | 2002-07-26 | Sony Corp | マルチバンド無線信号送受信装置 |
JP2004047833A (ja) * | 2002-07-12 | 2004-02-12 | Mitsubishi Electric Corp | 光半導体素子モジュール |
JP2005287007A (ja) * | 2004-03-04 | 2005-10-13 | Matsushita Electric Ind Co Ltd | 分周回路及びそれを用いたマルチモード無線機 |
-
2005
- 2005-10-18 JP JP2005302952A patent/JP2007116247A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160644A (ja) * | 1991-12-04 | 1993-06-25 | Fujitsu Ten Ltd | 位相差発振回路 |
JPH10285020A (ja) * | 1997-04-08 | 1998-10-23 | Fujitsu Ltd | Dll回路を有する半導体装置 |
JPH11233876A (ja) * | 1998-02-16 | 1999-08-27 | Sumitomo Electric Ind Ltd | レーザモジュール |
JP2001086024A (ja) * | 1999-09-10 | 2001-03-30 | Matsushita Electric Ind Co Ltd | 無線回路及び無線通信装置 |
JP2002208869A (ja) * | 2001-01-09 | 2002-07-26 | Sony Corp | マルチバンド無線信号送受信装置 |
JP2004047833A (ja) * | 2002-07-12 | 2004-02-12 | Mitsubishi Electric Corp | 光半導体素子モジュール |
JP2005287007A (ja) * | 2004-03-04 | 2005-10-13 | Matsushita Electric Ind Co Ltd | 分周回路及びそれを用いたマルチモード無線機 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016517215A (ja) * | 2013-03-14 | 2016-06-09 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | マルチ位相分周器(multi−phasedivider)と位相ロックループとを有する局所発振器(lo)ジェネレータ |
CN115065373A (zh) * | 2022-04-21 | 2022-09-16 | 海能达通信股份有限公司 | 多时隙收发信机和多时隙通信方法 |
CN115065373B (zh) * | 2022-04-21 | 2023-12-12 | 海能达通信股份有限公司 | 多时隙收发信机和多时隙通信方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1266453B1 (en) | High noise rejection voltage-controlled ring oscillator architecture | |
JP2007208773A (ja) | 発振器、pll発振器、無線装置 | |
JP5876368B2 (ja) | 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路 | |
JP4566182B2 (ja) | 周波数混合器 | |
JP2009246529A (ja) | 差動単相変換回路 | |
US6995619B2 (en) | Quadrature voltage controlled oscillator capable of varying a phase difference between an in-phase output signal and a quadrature output signal | |
US20070032215A1 (en) | Circuit current generation apparatus and method thereof, and singal processing apparatus | |
US20060068726A1 (en) | Transmitter and radio communication terminal using the same | |
US9929699B2 (en) | Power amplifier circuit | |
US7511557B2 (en) | Quadrature mixer circuit and RF communication semiconductor integrated circuit | |
US6693476B1 (en) | Differential latch and applications thereof | |
JP2007215140A (ja) | 半導体集積回路および無線通信用半導体集積回路 | |
JP2007116247A (ja) | 直交信号発生回路並びにそれを備えた受信チューナおよび通信機器 | |
US20070063751A1 (en) | Clock distribution circuit | |
US20070252624A1 (en) | Output driver having pre-emphasis capability | |
US7932785B2 (en) | Phase lock loop with continuous calibration and method therefor | |
US20120098604A1 (en) | Ring oscillator and control method of ring oscillator | |
KR100639229B1 (ko) | 메모리 장치의 듀티 사이클 보정회로 | |
JP2005260787A (ja) | 移相器 | |
JP2010118930A (ja) | 周波数変換器 | |
JP2008193191A (ja) | 増幅回路、agc回路、およびrf受信装置 | |
KR20050028172A (ko) | 고속 전압 제어 발진기 | |
JP7216023B2 (ja) | 増幅回路および受信回路 | |
US6980789B2 (en) | Divider module for use in an oscillation synthesizer | |
US10637521B1 (en) | 25% duty cycle clock generator having a divider with an inverter ring arrangement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100316 |