JP2004047833A - 光半導体素子モジュール - Google Patents
光半導体素子モジュール Download PDFInfo
- Publication number
- JP2004047833A JP2004047833A JP2002204783A JP2002204783A JP2004047833A JP 2004047833 A JP2004047833 A JP 2004047833A JP 2002204783 A JP2002204783 A JP 2002204783A JP 2002204783 A JP2002204783 A JP 2002204783A JP 2004047833 A JP2004047833 A JP 2004047833A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- light emitting
- semiconductor
- stem
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】光半導体素子モジュールの小型化、スペースの有効活用、さらにはコストダウンを実現すること。
【解決手段】レーザダイオード（ＬＤ）４０と、ＬＤ４０を搭載するＬＤ用チップキャリア４８と、ＬＤ４０に差動信号を供給する差動線路を有するマイクロストリップ差動線路基板４６，４７と、一対の空芯ソレノイド３３ａ，３３ｂを有し、ＬＤ４０にバイアス電流を供給するバイアス回路用基板４９とを台座１１上に搭載する光半導体素子モジュールであって、マイクロストリップ差動線路基板４６，４７とバイアス回路基板４９がＬＤ用チップキャリア４８を挟むようにＬＤ用チップキャリア４８の両側に配置されている。
【選択図】 図６
【解決手段】レーザダイオード（ＬＤ）４０と、ＬＤ４０を搭載するＬＤ用チップキャリア４８と、ＬＤ４０に差動信号を供給する差動線路を有するマイクロストリップ差動線路基板４６，４７と、一対の空芯ソレノイド３３ａ，３３ｂを有し、ＬＤ４０にバイアス電流を供給するバイアス回路用基板４９とを台座１１上に搭載する光半導体素子モジュールであって、マイクロストリップ差動線路基板４６，４７とバイアス回路基板４９がＬＤ用チップキャリア４８を挟むようにＬＤ用チップキャリア４８の両側に配置されている。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体レーザなどの光半導体素子が内蔵される光半導体用パッケージに関し、さらに詳しくは光ファイバが付属した同軸型モジュールや、光ファイバを接続するためのレセプタクル型アダプタ付きの光半導体素子モジュールに関するものである。
【０００２】
【従来の技術】
近年、光ファイバを介して光信号を伝送する光通信システムにおいては、インターネットの普及に伴なう通信トラフィックの増大に応えるため、光信号の伝送速度の高速化が目覚しく、光送受信器においてもその伝送速度が２．５Ｇｂ／ｓから１０Ｇｂ／ｓへと移行しつつあり、現在、４０Ｇｂ／ｓの伝送速度の実現に向けて研究開発が進められている。これに伴ない、光送受信器の扱う信号の伝送速度についても、高速化が要求されている。
【０００３】
光送受信器は、送信するデータ信号を電気信号から光信号に変換し、送信用の光ファイバを介して光信号を送信するとともに、受信用の光ファイバを介して光信号を受信し、受信した光信号を電気信号として再生するものである。
【０００４】
この種の光送受信器に用いられる光半導体素子モジュールに関する従来技術として、特開平６−３１４８５７号公報、特開平１１−２３３８７６号公報などに示されるものがある。
【０００５】
特開平６−３１４８５７号公報には、ガラス封止の貫通リードピンを有する単相給電方式の光半導体素子モジュールに関する開示がある。また特開平１１−２３３８７６号公報には、金属ステムに、別個の誘電体で封止された一対の離間された信号ピンを設け、差動ドライバの一方の出力を一方の信号ピンを介してレーザダイオードの一方の電極に接続し、差動ドライバの他方の出力をダミー負荷を介し、さらに仮想接地線を介してレーザダイオードの他方の電極に接続して、レーザダイオードを駆動するようにした技術が示されている。
【０００６】
上記各公報に示されるような単相のキャンパッケージでは、単相方式であるため、１０Ｇｂ／ｓ以上の変調信号の伝送を行う際には、フィードスルー（ピンが誘電体に覆われた部分）の前後（ピンが誘電体から空気層に露出した部分）でインピーダンスが不整合となり易く、高周波伝送特性が劣化する問題があり、２．５Ｇｂ／ｓ程度の信号伝送までにしか利用されていない。
【０００７】
なお、特開平１１−２３３８７６号公報は、差動ドライバにとっての各負荷インピーダンスを同じにして、高速動作時の安定性を図るものでしかなく、信号ピンおよび信号ピンからレーザダイオードまでの線路も差動線路構成としたものではなく、またダミー用抵抗を外部に配置しており、１０Ｇｂ／ｓ以上の変調信号の伝送は信号品質が劣化する。また、この従来技術は、レーザダイオードにとってみれば、アノードとカソードにそれぞれ正相と逆相の差動信号が与えられて差動駆動されるものではない。
【０００８】
そこで、１０Ｇｂ／ｓに対応すべく特開２０００−１６４９７０号公報、特開２０００−１９４７３号公報などには、電気信号の入出力端子が設けられたセラミック基板のフィードスルーを有する光半導体素子モジュールが開示されている。しかし、これらはいずれも箱型（六面体）のパッケージの側壁にセラミック基板のフィードスルーを設ける構造上、パッケージが大型化する。箱型のパッケージ内には、光半導体素子の載置されたマウントとレンズを収容するためのスペースを設け、箱型のパッケージの側壁には、フィードスルーの設けられていない壁面に、光ファイバーの保持部材を取付ける必要がある。また、セラミック基板自体が単位面積当たり高価であること、フィードスルーを構成しようとすると多層セラミックとなること、多層セラミックとリードとを接合する点で、蝋付けなどの工程が必要になり、手間がかかることによって高価でもあった。
【０００９】
【発明が解決しようとする課題】
この種の光送受信器の分野では、光通信を、幹線系だけでなく、オフィスや家庭などのアクセス系までの市場に広めるためにも、小型で、低コストでかつ１０Ｇｂ／ｓ以上の光伝送を実現することができる光半導体素子モジュールが強く要望されている。
【００１０】
しかし、特開平６−３１４８５７号公報や特開平１１−２３３８７６号公報に記載されるような従来の光半導体素子モジュールに用いられるパッケージでは、フィードスルーの前後でインピーダンスが不整合となり易く、高周波伝送特性が劣化するという問題があった。従って、上述した１０Ｇｂ／ｓ以上のビットレートの信号伝送に耐えることができない。
【００１１】
また、特開２０００−１６４９７０号公報、特開２０００−１９４７３号公報などに記載されるような、セラミックで形成された外部端子の設けられた従来の光半導体素子モジュールに用いられる箱形パッケージでは、セラミック基板自体が単位面積当たり高価であること、フィードスルーを構成しようとすると多層セラミックとなること、多層セラミックとリードとを接合する点で、蝋付けなどの工程が必要になり、手間がかかること、あるいはパッケージが高価となり、大型化するなどの問題があった。
【００１２】
この発明は上記に鑑みてなされたもので、１０Ｇｂ／ｓ以上のビットレートで変調動作が可能な光半導体素子モジュールにおいて、高周波伝送特性が良好であって、小型化、または収容部品の実装スペースの有効活用ができるパッケージ構造を実現する光半導体素子モジュールを得ることを目的とする。また、低コストな実装構造を実現することができる光半導体素子モジュールを得ることを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかる光半導体素子モジュールは、差動駆動される半導体発光素子と、前記半導体発光素子を搭載する発光素子用チップキャリアと、前記半導体発光素子に差動信号を供給する差動線路を有する差動信号線路基板と、少なくとも一対のインダクタンス回路を有し、前記半導体発光素子にバイアス電流を供給するバイアス回路基板とを台座上に搭載する光半導体素子モジュールであって、前記差動信号線路基板と前記バイアス回路基板が前記発光素子用チップキャリアを挟むように発光素子用チップキャリアの両側に配置されたことを特徴とする。
【００１４】
また、前記半導体発光素子から後方に出射されるモニタ光を受光する受光素子をさらに備え、前記受光素子は、平面視で前記半導体発光素子と前記受光素子を結ぶ線分が前記差動信号線路基板と前記バイアス回路基板との間になるように配置されていてもよい。
【００１５】
また、前記受光素子を、半導体発光素子の光軸を中心として半導体発光素子の半導体基板と反対の方向に片寄った側に配置してもよい。
【００１６】
また、前記バイアス回路基板は、一対の空心ソレノイドと抵抗との並列回路を１つのセラミック基板に搭載して成るようにしてもよい。
【００１７】
また、前記一対の空心ソレノイドは、それらの中心軸の延長線が交差するように離間配置されているようにしてもよい。
【００１８】
また、孔を有するステムと、前記ステムの孔に封入されるとともに、一対のピン挿入孔を有する誘電体と、前記誘電体の一対のピン挿入孔に貫通固定され、前記差動信号線路基板の差動線路に電気的に接続される一対の高周波信号ピンとを更に備え、前記ステムに対し前記台座がほぼ垂直に配設されるようにしてもよい。
【００１９】
また、前記差動線路基板は、前記一対の高周波信号ピンに接続されかつ前記高周波信号ピンとのインピーダンス整合をとるための差動線路を有する第１の基板と、整合抵抗が配置される差動線路を有する第２の基板とに分割されていてもよい。
【００２０】
また、前記誘電体は、透明または半透明であり、前記半導体発光素子の光軸に対しずれた位置に配設されていてもよい。
【００２１】
また、孔を有するステムと、前記ステムの孔に封入されるとともに、一対のピン挿入孔を有する誘電体と、前記誘電体の一対のピン挿入孔に貫通固定され、前記差動信号線路基板の差動線路に電気的に接続される一対の高周波信号ピンと、前記受光素子を前記ステムに搭載する受光素子のキャリアとを備え、前記ステムの孔の開口部はすり鉢状に形成され、前記台座又は前記受光素子のキャリアの一部が前記すり鉢状の開口部に重なるようにしてもよい。
【００２２】
また、前記台座は熱良導性の線状部材が挿入される中空の孔を有し、前記線状部材の一端は、該中空の孔の底部であってかつ前記台座のチップキャリア搭載面の直下に接続されるとともに、前記線状部材における前記底部との接続部を除く部分は、当該中空の孔の内周面と非接合であってもよい。
【００２３】
また、つぎの発明にかかる光半導体素子モジュールは、差動駆動される半導体発光素子と、前記半導体発光素子に差動信号を供給する差動信号線路と、少なくとも一対のインダクタンス回路を有し、前記半導体発光素子にバイアス電流を供給するバイアス回路とを台座上に搭載して、前記台座をパッケージに内蔵する光半導体素子モジュールであって、前記差動信号線路、バイアス回路および半導体発光素子を略Ｕ字形状に配置して、前記半導体発光素子を略Ｕ字形状の折り返し部分に配置したことを特徴とする。
【００２４】
また、つぎの発明にかかる光半導体素子モジュールは、半導体基板上に形成され、レーザ光を発生する活性層と、該活性層で発生したレーザ光が通過する窓構造とを有したを形成した半導体レーザダイオードと、前記半導体レーザダイオードから前記窓構造を介して後方に出射されるモニタ光を受光する受光素子とを備え、前記受光素子を、前記半導体レーザダイオードの活性層を中心にして半導体レーザダイオードの半導体基板と反対の方向に片寄った側に配置することを特徴とする。
【００２５】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる光半導体素子モジュールの好適な実施の形態を詳細に説明する。この実施の形態の光半導体素子モジュールは、例えば、ビル内に設置されたサーバ間の接続、異なるビルに設置されたサーバ間の接続などのローカルエリアネットワークに適用されるものである。
【００２６】
実施の形態１．
図１〜図１７に従ってこの発明の実施の形態１の光半導体素子モジュールについて説明する。この実施の形態１の光半導体素子モジュールは、安価なキャンパッケージ型のモジュール形態を採用しており、パッケージ内には光半導体素子としてレーザダイオード（以下ＬＤという）が内蔵されている。また、本明細書では、光半導体素子モジュールとは、密閉用のキャップ（蓋）がないものも含めた総称であるとする。
【００２７】
図１は光半導体素子モジュールを構成する光半導体用パッケージ（以下キャンパッケージという）の外観構成を示すもので、図２はキャンパッケージ１およびレセプタクル２から構成される光半導体素子モジュール（以下、この実施の形態では主にＬＤを搭載した例を示すので、ＬＤモジュールと呼ぶ）３の外観構成を示すもので、図３（ａ）（ｂ）はＬＤモジュール３の水平（図２のｘ軸に平行な方向）断面図，垂直（図２のｙ軸に平行な方向）断面図を示すものである。
【００２８】
図１〜図３に示すように、キャンパッケージ１は、バイアス給電ピン、高周波信号ピンなどがマウントされる円板状のステム１０と、複数のセラミック基板が搭載される台形柱状の台座１１（台座ブロック）と、ＬＤ４０から発生されたレーザ光を集光する集光レンズ１２と、台座１１などを外部から密閉するための円筒形のキャップ１３などを備えている。
【００２９】
キャップ１３は、図３に示すように、プロジェクション溶接などによってステム１０に固定される第１キャップ部材１３ａと、この第１キャップ部材１３ａの先端側に外嵌されてＹＡＧ溶接などによって第１キャップ部材１３ａに固定される第２キャップ部材１３ｂとから成る２段円筒形状を成している。具体的には、第１キャップ部材１３ａは段付きの外筒を有し、太い径の外筒の先に細い径の外筒が設けられている。この細い径の外筒の外周に対して、第２キャップ部材１３ｂの一端側の内筒が嵌合し、貫通ＹＡＧ溶接によって第１キャップ部材１３ａと第２キャップ部材１３ｂが固定される。
【００３０】
第１キャップ部材１３ａの先端側には、レンズ挿入用の孔１４が形成されており、この孔１４に集光レンズ１２が挿入される。集光レンズ１２は、ネジ、接着材などによって第１キャップ部材１３ａに固定される。第１キャップ部材１３ａの内部空間１５は、ガラス製のウィンドウ１６によって外部から画成されており、これにより台座１１が収納される内部空間１５を気密状態に保つようにしている。なお、集光レンズ１２をキャップ１３の孔１４に接着固定するによって、内部空間１５を気密状態に保つことが可能な場合は、ウィンドウ１６を省略してもよい。
【００３１】
第２キャップ部材１３ｂの集光レンズ１２に対向する部分（他端側）には、レーザ光を通過させるための孔１７が形成されている。この第２キャップ部材１３ｂを第１キャップ部材１３ａに対して摺動させ、レーザ光軸方向に位置決め調整し、第１キャップ部材１３ａにＹＡＧ溶接固定することで、集光レンズ１２とレセプタクル２内のダミーフェルール１８とのレーザ光軸方向の位置合わせを行う。
【００３２】
レセプタクル２は、光ファイバ２０が接続されたフェルール２１（図２参照）が挿入されるフェルール挿入孔１９を有している。フェルール挿入孔１９内のキャンパッケージ１側には、内部に光ファイバ１８ａが配設されているダミーフェルール１８が圧入され固定されている。レセプタクル２におけるダミーフェルール１８が固定される側の一端面は、ＹＡＧ溶接による突き合わせ溶接などによってキャンパッケージ１の第２キャップ部材１３ｂの他端側の端面に固定される。レセプタクル２を第２キャップ部材１３ｂに固定する際に、互いの接合面を当接させた状態でレーザ光軸方向に垂直な２つの方向に対する位置決め調整を行うことで、集光レンズ１２とレセプタクル２内のダミーフェルール１８とのレーザ光軸に直角な２つの方向に関する位置合わせを行う。
【００３３】
光ファイバ２０が接続されているフェルール２１は、フェルール２１がレセプタクル２のフェルール挿入孔１９に挿入されたとき、ダミーフェルール１８の方にフェルール２１を押圧し、かつフェルール２１をレセプタクル２にロック固定するための適宜の機構（図示せず）を有している。したがって、フェルール２１がレセプタクル２のフェルール挿入孔１９に挿入されると、ダミーフェルール１８の光ファイバ１８ａとフェルール２１内の光ファイバ２０の端面同士が当接し、これによりファイバ間が接続（光結合）される。
【００３４】
つぎに、キャンパッケージ１内の構成について説明する。キャンパッケージ１内の構成を説明する前に、キャンパッケージ１内の各構成要素の等価回路を図４を用いて説明する。
【００３５】
図４は、キャンパッケージ１内の各構成要素の回路構成およびキャンパッケージ１内のＬＤ４０を駆動するＬＤ駆動回路１００の回路構成例を示すものである。ＬＤ駆動回路１００は、キャンパッケージ１と電気接続される外部基板に搭載されている。なお、外部基板には、グランデッドコプレナ差動線路７０（図５，図６参照）が設けられている。
【００３６】
ＬＤ駆動回路１００は、差動型の入力構成を有する入力バッファ１０２と、正相信号および逆相信号を出力する差動構成をなす一対のトランジスタ１０３，１０４と、バイアス定電流源としてのトランジスタ１０５と、インピーダンス整合をとるための抵抗１０６，１０７とを備えている。
【００３７】
入力バッファ１０２は、入力される正相信号と逆相信号の波形を整形し、整形した正相信号と逆相信号をトランジスタ１０３および１０４のベースに出力する。
【００３８】
差動構成をなす一対のトランジスタ１０３，１０４は、差動増幅器を構成する。トランジスタ１０３，１０４の夫々のコレクタ側は、抵抗１０６および１０７に接続されている。抵抗１０６，１０７の他方側は接地端子に接続されている。トランジスタ１０３，１０４の夫々のエミッタは、定電流源であるトランジスタ１０５のコレクタに接続されている。トランジスタ１０３のベースは入力バッファ１０２の逆相信号出力端子に接続され、トランジスタ１０４のベースは入力バッファ１０２の正相信号出力端子に接続されている。すなわち、正相の入力されたトランジスタ１０４は正相信号Ｉ２を、逆相の入力されたトランジスタ１０３は逆相信号Ｉ１を、トランジスタ１０５にて決定される電流値に変換して出力する。トランジスタ１０５のエミッタ側が負電源Ｖｅｅ１に接続されている。
【００３９】
トランジスタ１０３，１０４のエミッタ側の出力端子は、マイクロストリップ差動線路やグランデッドコプレナ差動線路や後述する高周波信号ピンなどで構成される分布定数回路３０、整合抵抗３１ａ，３１ｂを介してＬＤ４０の一対の電極（カソード、アノード）に接続されている。
【００４０】
キャンパッケージ１側は、分布定数回路３０と、２０Ω程度のインピーダンス整合用の抵抗３１ａ，３１ｂと、集光レンズ１２と、高周波インピーダンスが５Ω程度のＬＤ４０と、高周波インピーダンスが大きいインダクタンス素子としての空芯ソレノイド３３ａ，３３ｂと、空芯ソレノイド３３ａ，３３ｂに並列接続される共振防止抵抗３４ａ，３４ｂと、ＬＤ４０と空芯ソレノイド３３ａ，３３ｂとを接続するためのワイヤボンド３５ａ，３５ｂとを備えている。
【００４１】
ＬＤ４０のカソード側は、ワイヤボンド３５ａと、このワイヤボンド３５ａに直列に接続された空芯ソレノイド３３ａと、共振防止抵抗３４ａの並列回路を介してバイアス定電流源３６の一端に接続されている。バイアス定電流源３６の他端は負電源Ｖｅｅ２に接続されている。ＬＤ４０のアノード側は、ワイヤボンド３５ｂと、このワイヤボンド３５ｂに直列に接続された空芯ソレノイド３３ｂと、共振防止抵抗３４ｂの並列回路を介して接地されている。なお、空芯ソレノイド３３ａと３３ｂは、いずれも整合抵抗３１ａと３１ｂよりもＬＤ４０に近い側でＬＤ４０の一対の電極に電気的に接続されている。負電源Ｖｅｅ１と負電源Ｖｅｅ２は同じ電源としたほうが好ましいが、別の電源としてもよい。
【００４２】
このＬＤ４０の駆動構成によれば、ＬＤ４０のカソード、アノードにソレノイド３３ａ，３３ｂを介してバイアス電源（図４のバイアス定電流源３６、および接地端子）に接続し、かつ差動型の一対のトランジスタ１０３，１０４によってＬＤ４０のカソード、アノードに高周波の変調信号を差動で入力するようにしている。
【００４３】
すなわち、ＬＤ駆動回路１００のトランジスタ１０４がＯＦＦからＯＮ（トランジスタ１０３がＯＮからＯＦＦ）になると、ＬＤ４０に電流が流れ、ＬＤ４０からのレーザ光出力はＯＦＦからＯＮとなる。また、トランジスタ１０４がＯＮからＯＦＦ（トランジスタ１０３がＯＦＦからＯＮ）になると、ＬＤ４０に流れる電流が小さくなり、ＬＤ４０からのレーザ光出力はＯＮからＯＦＦとなる。
【００４４】
このように、ＬＤ駆動回路１００の差動トランジスタ１０３，１０４より出力された変調電気信号は、分布定数回路３０などを通じてＬＤ４０に伝送され、ＬＤ４０において変調電気信号が光変調信号に変換される。ＬＤ４０から発生された光変調信号は、集光レンズ１２によって光ファイバ１８ａに集光され、光ファイバ１８ａを通じて出力される。
【００４５】
つぎに、図５〜図１８を用いてキャンパッケージ１の各構成要素について説明する。図５は、キャップ１３を外した状態におけるキャンパッケージ１を示す斜視図であり、図６はその平面図である。また、図７は、ステムとピンと台座の配置関係などを示すための図である。なお、図６は、説明の都合上、バイアス給電ピン４４ａ，４４ｂと、モニタ信号ピン４３などの配置位置が、図３、図５および図７とは若干異なっている。
【００４６】
図５〜図７に示すように、キャンパッケージ１は、複数のピンがマウントされた円板状のステム１０と、Ａｇロウ付けなどによってステム１０の内壁面に垂直に固定される台形柱状の台座１１とから構成される。
【００４７】
グランドを構成するステム１０には、ＬＤ駆動回路１００からの差動の変調電気信号（以下差動高周波信号ともいう）が伝送される一対の高周波信号ピン４１ａ，４１ｂと、これら高周波信号ピン４１ａ，４１ｂの両側に配される２本のグランドピン４２ａ，４２ｂと、モニタ用の受光素子（例えばフォトダイオード、以下ＰＤという）５０の信号伝送のための１本のモニタ信号ピン４３と、ＬＤ４０に対して外部の直流バイアス電流源からバイアス電流を供給する一対のバイアス給電ピン４４ａ，４４ｂと、モニタ用のＰＤ５０を搭載するためのＰＤ用チップキャリア４５とがマウントされている。例えば、高周波信号ピン４１ａから図４に示す正相の電流信号Ｉ２が引き抜かれるとともに、周波信号ピン４１ｂに対して図４に示す電流信号Ｉ２と逆相の電流信号Ｉ１が与えられる。
【００４８】
これらの信号ピンのうち、高周波信号ピン４１ａ，４１ｂは、気密を保ったままステム１０を介して電気信号を通過させるフィードスルーを構成している。後で詳述するが、これら各ピンは、ガラスなどの材料で構成される誘電体を介してステム１０に対し気密封止状態で固定されている。グランドピン４２ａ，４２ｂは、グランドを構成するステム１０の外壁面に圧着および溶接によって固着されている。ＰＤ用チップキャリア４５上にマウントされたＰＤ５０は、ＬＤ４０から後方に出射されるモニタ光をモニタするためのものである。ＰＤ５０は、図３（ａ）に示す平面視で、ＬＤ４０とＰＤ５０とを結ぶ線分が、マイクロストリップ差動信号線路基板４６および４７と、バイアス回路基板４９との間になるように配置される。
【００４９】
ステム１０に対し台座１１がほぼ垂直に配設されている。台座１１の上面には、マイクロストリップ差動線路基板４６，４７と、ＬＤ用チップキャリア４８と、バイアス回路用基板４９とが搭載されている。台座１１とステム１０とは表面全体に導電性のメッキが施されている。マイクロストリップ差動線路基板４６，４７やＬＤ用チップキャリア４８の裏面に形成され接地導体層となる平面導体板（以下ベタグランドと呼ぶ）が、台座１１の上面に半田接合され電気的に接続されている。また、台座１１は、ＬＤ４０等から発生する熱の放熱経路になっている。
【００５０】
マイクロ差動線路基板４６、４７とバイアス回路用基板４９とが、ＬＤ用チップキャリア４８を挟むように、ＬＤ用チップキャリア４８の両側に配置される。すなわち、マイクロ差動線路基板４６、４７と、ＬＤ用チップキャリア４８と、バイアス回路用基板４９とが、略Ｕ字形状に配置され、ＬＤ用チップキャリア４８が略Ｕ字形状の折り返し部分に配置されている。
【００５１】
マイクロストリップ差動線路基板４６は、セラミック基板５１と、セラミック基板５１の上面に形成された一対のストリップ差動信号線５２ａ，５２ｂと、セラミック基板５１の裏面に形成されたベタグランド（図示せず）で構成されている。ストリップ差動信号線５２ａ，５２ｂの一端側には、ステム１０から突出された高周波信号ピン４１ａ，４１ｂと接触させるためのパッド５３ａ，５３ｂが形成されている。ストリップ差動信号線５２ａ，５２ｂの途中には、互いの信号線に接近するように突出された特性インピーダンスが低い、容量として作用するスタブ５４ａ，５４ｂが形成されている。ストリップ差動信号線５２ａ，５２ｂは、高周波信号ピン４１ａ，４１ｂとのインピーダンス整合のために、ステム１０に近い入力側の部分５２ｄ（図６）では、特性インピーダンスが高くなるよう信号線間隔が大きく設定されている。また、ストリップ差動信号線５２ａ，５２ｂは、信号線間隔が徐々に接近する部分と、間隔が接近して平行に配置される出力側部分とを有している。ステム１０にマウントされる高周波信号ピン４１ａ，４１ｂの端部は、図７に示すように、マイクロストリップ差動線路基板４６のパッド５３ａ，５３ｂにロウ付けまたは半田付けによって接続固定されている。
【００５２】
マイクロストリップ差動線路基板４７は、セラミック基板５５と、セラミック基板５５の上面に形成された一対のストリップ差動信号線５６ａ，５６ｂと、セラミック基板５５の裏面に形成されたベタグランド（図示せず）で構成されている。ストリップ差動信号線５６ａ，５６ｂは、信号線方向を略９０度折り曲げるためのコーナーカーブ部を有している。ストリップ差動信号線５６ａ，５６ｂの途中には、インピーダンス整合用の抵抗３１ａ，３１ｂ（図４参照）がそれぞれ形成されている。ストリップ差動信号線５２ａ，５２ｂと、ストリップ差動信号線５６ａ，５６ｂとは、ワイヤボンド５７ａ，５７ｂによってそれぞれ接続されている。
【００５３】
ＬＤ用チップキャリア４８は、セラミック基板５８と、セラミック基板５８の上面に形成された一対のストリップ差動信号線５９ａ，５９ｂと、セラミック基板５８の裏面に形成されたベタグランド（図示せず）で構成されるマイクロストリップ差動線路を有し、一方のストリップ差動信号線５９ｂ上にＬＤ４０の一方の電極であるアノードが直接当接するように、ＬＤ４０が搭載されている。ＬＤ４０の他方の電極としてのカソードは、ワイヤボンド６０によって他方のストリップ差動信号線５９ａに接続されている。ストリップ差動信号線５６ａ，５６ｂと、ストリップ差動信号線５９ａ，５９ｂとは、ワイヤボンド６１ａ，６１ｂによってそれぞれ接続されている。セラミック基板５８は、熱伝導性の良い窒化アルミ（ＡｌＮ）や炭化シリコン（ＳｉＣ）などの材料から構成されている。ＬＤ４０としては、１０Ｇｂ／ｓの変調が可能な、例えば分布帰還型のレーザダイオード素子が用いられている。
【００５４】
バイアス回路用（セラミック）基板４９上には、２本の配線パターン６２ａ，６２ｂと一対のインダクタンス回路（ソレノイド及び共振防止抵抗の並列回路）が形成されている。一方の配線パターン６２ａには、空芯ソレノイド３３ａおよび空芯ソレノイド３３ｂの線間容量とインダクタンスとの共振を防止する共振防止抵抗３４ａが電気的に並列接続されるように配置され、他方の配線パターン６２ｂには、同様に、空芯ソレノイド３３ｂおよび共振防止抵抗３４ｂとが電気的に並列接続されるように配置されている。空芯ソレノイド３３ａおよび空芯ソレノイド３３ｂは互いの磁界が干渉しないように、各ソレノイド３３ａ，３３ｂの中心軸（の延長線）が交差するように、好ましくは直交するように、離間配置されている。２本の配線パターン６２ａ，６２ｂの一方の各端部は、ＬＤ用チップキャリア４８のストリップ差動信号線５６ａ，５６ｂとワイヤボンド３５ａ，３５ｂを介して接続されており、配線パターン６２ａ，６２ｂの他方の端部は、ワイヤボンド６３ａ，６３ｂを介してステム１０に設けられるバイアス給電ピン４４ａ，４４ｂに接続される。
【００５５】
つぎに、キャンパッケージ１の各部の特徴的な構成をより詳細に説明する。まずステム１０の構成について詳述する。
【００５６】
図４に示したＬＤ駆動回路１００の差動トランジスタ１０３，１０４から出力される差動高周波信号は、図５および図６に示すように、グランデッドコプレナ差動線路７０を介してキャンパッケージ１に入力される。グランデッドコプレナ差動線路７０は、基板７３上に形成された一対の差動信号線７１ａ，７１ｂと、この一対の差動信号線７１ａ，７１ｂを挟むように差動信号線７１ａ，７１ｂの外側に配置されるグランド７２ａ，７２ｂと、裏面に配置されてグランド７２ａ，７２ｂに接続されるベタグランド（図示せず）とから構成されている。
【００５７】
グランデッドコプレナ差動線路７０の差動信号線７１ａ，７１ｂは、ステム１０に設けられた高周波信号ピン４１ａ，４１ｂに接続固定されている。グランデッドコプレナ差動線路７０のグランド線７２ａ，７２ｂは、ステム１０に設けられたグランドピン４２ａ，４２ｂに接続固定されている。
【００５８】
ステム１０は、コバール（Ｆｅ−Ｎｉ合金）、軟鉄、あるいはＣｕＷ（銅タングステン）などの金属で構成され、通常、その上層に半田付けのためにＮｉや金などのメッキが施されている。例えば、コバールや軟鉄からなるステム１０は金属板を金型で打ち抜いて作ることができ、また、ＣｕＷからなるステム１０はメタルインジェクションモールドで作ることができ、製造が簡単なので、コストが安い。ステム１０には、複数の孔７４，７５，７６ａ，７６ｂが分散して形成されており、これらの孔７４，７５，７６ａ，７６ｂに、誘電体７７，７８，７９ａ，７９ｂが挿入される。
【００５９】
誘電体７７には一対のピン挿入孔８０ａ，８０ｂが形成され、これらのピン挿入孔８０ａ，８０ｂに高周波信号ピン４１ａ，４１ｂが挿入固定される。同様に、誘電体７８，７９ａ，７９ｂには、孔（符号は省略）がそれぞれ形成され、これらの各孔にモニタ信号ピン４３およびバイアス給電ピン４４ａ，４４ｂが挿入固定される。一対の高周波信号ピン４１ａ，４１ｂが挿入される誘電体７７の形状は、この場合長円形状を呈している。これに対応して、誘電体７７が挿入される孔７４も長円形状を呈している。その他の誘電体７８，７９ａ，７９ｂは、円形形状としている。なお、グランドピン４２ａ，４２ｂは、ステム１０を貫通されておらず、前述したように、ステム１０の外壁面１０ｚ（図６、図７）に圧着および溶接によって固着されている。
【００６０】
ここで、２本の高周波信号ピン４１ａ，４１ｂは、高周波特性を考慮し、誘電体７７の少なくとも一方の外側に突出される部分の長さ（ＬＤ４０側への突出長）が、モニタ信号ピン４３およびバイアス給電ピン４４ａ，４４ｂの同突出長よりも短く設定されており、高周波信号ピン４１ａ，４１ｂを伝送される信号が、誘電体７７の外側にでると、即座にマイクロストリップ差動線路基板４６の差動信号線５２ａ，５２ｂに乗り移れるようにしている。モニタ信号ピン４３およびバイアス給電ピン４４ａ，４４ｂの方は、高周波特性の厳しい制約がないので、ある程度の突出長を確保して、ワイヤボンドの接続作業などを容易にしている。
【００６１】
誘電体７７，７８，７９ａ，７９ｂとしては、例えば、コバールガラスを使用するのが好ましく、ほうけい酸ガラスなどを使用しても良い。ここで、コバールガラスは、誘電率εｒ＝４〜５である。また、高周波信号ピン４１ａ，４１ｂ、モニタ信号ピン４３、バイアス給電ピン４４ａ，４４ｂ、グランドピン４２ａ，４２ｂとしては、例えばコバール、５０％Ｎｉ−Ｆｅ合金などの金属を使用する。
【００６２】
高周波信号ピン４１ａ，４１ｂ、モニタ信号ピン４３およびバイアス給電ピン４４ａ，４４ｂと、誘電体７７，７８，７９ａ，７９ｂとをステム１０に挿入固定する際には、誘電体挿入用の孔７４，７５，７６ａ，７６ｂが形成されたステム１０上に誘電体７７，７８，７９ａ，７９ｂを載置した状態で振動を加えることにより、誘電体７７，７８，７９ａ，７９ｂを孔７４，７５，７６ａ，７６ｂに落とし込み、さらに同様にしてピン４１ａ，４１ｂ，４３，４４ａ，４４ｂを誘電体７７，７８，７９ａ，７９ｂに形成された孔８０ａ，８０ｂなどに落とし込む。そして、この状態で複数のステム１０を図示しないカーボン治具に挿入し、その後、一気に電気炉の中で熱をかけることで誘電体を一時的に溶融し、誘電体およびピンをステム１０に固定する。
【００６３】
ステム１０と、台座１１とを別体として製造する場合は、台座１１はステム１０に対しＡｇロウ付けなどによって接続固定される。勿論、ステム１０と台座１１とを一体物として製造するようにしてもよい。
【００６４】
因みに、上記のように２本の金属ピンを長円形状の誘電体（ガラス）７７で固定する構造ではなく、ガラスビーズの溶融により金属ピンを固定し、給電線路を構成するようにした場合は、高周波用の同軸コネクタの例に見るように、十分な製造管理のもとで製造すれば、性能がでるが、ガラスビーズを溶融固化するので、ピン貫通孔に封入されるガラスが固化する際に形状がばらつく、ピンが倒れる、あるいはモジュール内の給電線路との接続位置が不均一になるなどの理由により、インピーダンスのミスマッチを起こしやすい。その結果、ＬＤ４０に入力される信号波形にジッタが発生し、光出力波形が劣化するなどの問題が発生しやすい。
【００６５】
つぎに、ステム１０、信号ピン４１ａ，４１ｂ，…、誘電体７７，７８，…および台座１１の材料について考察する。これらの材料を選択する際には、どのような特性を最適にするかによって材料は変わってくる。
【００６６】
（１）誘電体（ガラス）に発生するクラックを防止する。
インピーダンス整合を取りかつ気密構造の信頼性を確保するためには高周波信号ピン４１ａ、４１ｂ部の誘電体７７には厚みが必要であり、また材料として、コバールガラス、ほうけい酸ガラスなどのガラスを使用しているので、通信機器の環境温度として求められる−４０℃から８５℃の温度変動に対し、ガラスに割れ（クラック）が入らないように、その内側および外側に配されるピンおよびステム１０の熱膨張係数をガラスと同程度に設定する。このため、ピンの材料としては、コバールを使用し、ステム１０の材料としては、コバールかＣｕＷを使用する。
【００６７】
（２）放熱性を最適にする。
ＬＤ４０等から発生する熱の放熱性を最適にするためには、ステム１０および台座１１をＣｕＷで一体化させたものが最適である。メタルインジェクションモールド技術を使えば、ステム１０および台座１１の一体構造のような複雑な形状を比較的安価に作ることができる。誘電体には、コバールガラス、ほうけい酸ガラスなどを使用し、ピンには、コバールを使用する。
【００６８】
（３）コストを安くする。
ステム１０および台座１１をコバールで一体化させたものが最適である。しかし、コバールは放熱性が悪いので、発熱の小さな光半導体素子用のパッケージにしか使用できない。本実施の形態のように、ＬＤモジュールの場合は、ＬＤの発熱は０．２Ｗ程度であるのでコバールを使用できるが、一方、トランスインピーダンスアンプ付きのＰＤモジュールの場合は、アンプの発熱が０．５Ｗ程度あるので、温度上昇が大きく、コバールを使用するのは厳しい。
【００６９】
（４）折衷案
発熱源を支持している台座１１は放熱性のよいＣｕＷを使って、ステム１０に安価なコバールを使うようにしてもよい。これらの接合はロウ付けとなる。また、台座１１は安価な鉄として、これにロウ付けによりコバールから成るステム１０を接合するようにしてもよい。
【００７０】
なお、グランデッドコプレナ差動線路７０、高周波信号ピン４１ａ、４１ｂ、グランドピン４２ａ、４２ｂ、ステム１０、ワイヤボンド５７ａ、５７ｂ、およびマイクロストリップ差動線路基板４６などによって、分布定数回路３０が構成される。
【００７１】
つぎに、高周波信号ピン４１ａ，４１ｂが貫通される長円形状の誘電体７７については、透明または半透明のガラス材料を使用するようにしており、これにより高周波信号の反射特性を劣化させる、ガラス材料中に発生する泡５（図８参照）を簡単に目視検査できるようにしている。ちなみに、この種の誘電体に使用するガラスとしては、従来、黒色のガラスを使用しており、ガラス中に発生する泡５の目視検査が困難であった。勿論、高周波信号ピン４１ａ、４１ｂ以外の、モニタ信号ピン４３、およびバイアス給電ピン４４ａ、４４ｂについては、黒色のガラスを用いてもよいことは言うまでもない。
【００７２】
つぎに、差動信号線路において、インピーダンスマッチングをとるための構成について説明する。
【００７３】
単相線路を用いた従来のキャンパッケージはコストが安いが、高周波特性が今ひとつよくないという問題を有している。図９（ａ）は、特開平１１−２３３８７６号公報などに記載された単相線路の信号ピンを用いた従来のキャンパッケージについて、フィードスルー部分の断面を模式的に表した図である。図９（ａ）において、半径ｒａの金属製の信号ピン６０１の外周に、半径ｒｂを有する誘電体（ガラス）６０２を充填し、誘電体６０２の外周を金属製のステム６０３で囲んでフィードスルーを構成している。ステム６０３は接地してある。
【００７４】
このような信号ピン６０１の特性インピーダンスは、下式（１）で表せる。図１０（ａ）は、図９（ａ）に示す単相フィードスルーの信号ピンの場合において、誘電体（ガラス）の比誘電率εｓ＝４．１、比透磁率μｓ＝１とし、信号ピン６０１の半径ｒａを０．１ｍｍ、０．１５ｍｍ、０．２ｍｍ、０．２５ｍｍとした場合のフィードスルーの特性インピーダンスを示したものである。
【００７５】
【数１】
【００７６】
図１０（ａ）に示すように、例えば、信号ピンの半径ｒａが０．１５ｍｍの場合に特性インピーダンスを３０オームとするには、半径ｒｂが０．４ｍｍの誘電体（ガラス）を用いてフィードスルーを構成する必要がある。このフィードスルーをステムに２個並列に並べ、さらに、２つのフィードスルーの間に０．５ｍｍの間隔Ｓ１を確保すると、それらが信号ピンの径方向に占める長さは２．１ｍｍとなる。このような構成では、一般的なキャンパッケージの直径が５．４ｍｍ（または３．５ｍｍ）であるのに対して、フィードスルーが半分もの（または半分以上の）比率を占めてしまう。
【００７７】
また、誘電体６０２の半径（誘電体６０２の充填されるステム６０３の穴径）の変化に伴う特性インピーダンスの変化が大きく、加工する際に穴径やピンの取付け位置がずれた時、特性インピーダンスが大きくばらついてしまうという問題があった。また、このフィードスルーの出口から回路基板、またはストリップ線路などに接続する部分は、急激に特性インピーダンスが大きくなり、電気的な反射を起こしやすいため、特性インピーダンスのばらつきは整合回路の設計や製造を難しくしていた。
【００７８】
一方、図９（ｂ）は、この発明の実施の形態１によるキャンパッケージ１に設けた高周波信号ピン４１ａ、４１ｂを有するフィードスルーの断面を、模式的に示したものである。図において、高周波信号ピン４１ａ、４１ｂの半径をＲａ、高周波信号ピン４１ａ、４１ｂの中心間隔をＳ２とし、高周波信号ピン４１ａ、４１ｂの外周に半径Ｒｂの誘電体（ガラス）６１０（図５の誘電体７７に相当する）を設け、その外側にステム１０が配置されている。図では、説明を簡単にするために誘電体６１０を円形にしている。また、ステム１０は接地してある。
【００７９】
この場合の特性インピーダンスは、下式（２）で表せる。なお、式（１）及び式（２）は、小西義弘著のマイクロ波回路の基礎とその応用（第１版）の第１６ページ（総合電子出版社１９９０年８月２０日）の記載に基づくものである。図１０（ｂ）は高周波信号ピン４１ａ、４１ｂの半径Ｒａを０．１５ｍｍ、その中心間隔Ｓ２を０．６ｍｍから０．９ｍｍ（０．６ｍｍ、０．７ｍｍ、０．８ｍｍ、０．９ｍｍ）とし、誘電体（ガラス）の比誘電率εｓ＝４．１、比透磁率μｓ＝１として、差動線路のフィードスルーの特性インピーダンスを示したものである。例えば、高周波信号ピン４１ａ、４１ｂの半径Ｒａが０．１５ｍｍの場合、その中心間隔Ｓ２が０．７ｍｍから０．９ｍｍにばらつき、更に誘電体（ガラス）６１０の半径が０．６５ｍｍから１．１ｍｍの範囲でばらついても、特性インピーダンスは６０〜６５オームの範囲であって、その変動が少なくなる。
【００８０】
【数２】
単位Ω、但し、Ｒｂ＞ＲａとＳ２＞２Ｒａの条件で簡略化した。
【００８１】
このように、フィードスルーに差動線路を用いることで、高周波信号ピン４１ａ、４１ｂ間の電界結合により特性インピーダンスのバラツキが少なくなる。したがって、高周波信号ピン４１ａ、４１ｂのガラス融着固定工程におけるピンの位置のバラツキや、ステム加工時の穴径のバラツキを適宜に許容することができ、品質が安定し、安価なフィードスルーを得ることができる。また、誘電体６１０の半径を０．８ｍｍとすることができ、さらには誘電体を長円形、楕円形、繭型とする（図１８で誘電体の形状例を示す）ことで、単相のフィードスルーを横に並べた場合と比べてより小型なキャンパッケージを得ることが可能である。
【００８２】
さらに、キャンパッケージ１の内部（マイクロストリップ差動線路基板４６側）に突出するフィードスルーの出力端とマイクロストリップ差動線路基板４６を接続する部分や、キャンパッケージ１の外部（グランデッドコプレナ差動線路７０側）に突出するフィードスルーの出力端とマイクロストリップ差動線路基板４６を接続する部分では、線路間の電界結合が適宜に維持され、特性インピーダンスの変化を抑えることができる。このため、スタブ５４ａ，５４ｂのような整合回路の設計が容易となる。
【００８３】
図１０（ｃ）は高周波信号ピン４１ａ、４１ｂの半径Ｒａを０．０５ｍｍから０．２５ｍｍ（０．０５ｍｍ、０．１ｍｍ、０．１５ｍｍ、０，２０ｍｍ、０．２５ｍｍ）、ピンの中心間隔Ｓ２を０．８ｍｍとした時の特性インピーダンスを示すものであり、ピンの半径Ｒａを変えることで、特性インピーダンスを所望の大きさに合わせることができる。図からわかるように、ピンの半径Ｒａを適宜選択しても、誘電体Ｒｂの半径の変化に伴なう特性インピーダンスの変化が少なく、前述と同様の効果がある。
【００８４】
なお、好ましくは、高周波信号ピン４１ａ、４１ｂの中心間隔Ｓ２を０．７〜０．９ｍｍ、誘電体６１０の半径Ｒｂを０．６５〜１．１ｍｍとするのが良く、また、高周波信号ピン４１ａ、４１ｂの半径を０．０５ｍｍから０．５ｍｍとするのが好適である。
【００８５】
本実施の形態１においては、ＬＤ駆動回路１００の差動トランジスタ１０３，１０４の出力からＬＤ４０までのインピーダンスマッチングをとるためこれらの間を全て差動線路で構成してＬＤ４０を駆動するようにしており、ステム１０を貫通するピンも、長円形状の誘電体７７に一対の高周波信号ピン４１ａ，４１ｂを貫通させることで、差動線路を構成する差動ピンとしている。このため、両信号ピン間の電気的結合が高くなり、電界を封じ込めることができ、漏洩による損失を低減することができる。したがって、特に寸法バラツキが生じやすい高周波信号ピン４１ａ，４１ｂにおけるステム１０からＬＤ駆動回路１００側に露出されている部分（以下、ドライバ側ピン露出領域という）の電界の不連続を従来に比べ抑えることができる。さらに、このドライバ側ピン露出領域には、グランドピン４２ａ，４２ｂが高周波信号ピン４１ａ，４１ｂに並走するように配されているので、この部分のインピーダンスを低くして反射を抑えることができる。
【００８６】
また、例えば、単相駆動の場合には、ＬＤを駆動した大電流が接地を経由して駆動回路に帰還するので、接地電位が変動するため、近接して設置された微弱電流を検出する光受信系の電子回路に悪影響がでることがあるが、本実施の形態では、差動線路を用いて、ＬＤをプッシュプル動作しているので、大電流は差動線路を流れ、接地電位の変動が少なくなり、周辺回路への影響がでにくいという利点もある。
【００８７】
このように、ドライバ側ピン露出領域を差動線路構成としかつその外側にグランドピン４２ａ，４２ｂを配して、この部分のインピーダンスを従来に比べ低くするようにしたので、この部分とステム内側とのインピーダンス差が従来に比べ小さくなり、また電界の不連続も少なくしたので、通過特性および反射特性を改善することができる。
【００８８】
高周波信号ピン４１ａ，４１ｂの周りに配置される誘電体７７として、ガラスを使用しているので、ステム１０の内側部分（高周波信号ピン４１ａ，４１ｂが誘電体７７で囲まれているフィードスルー部分、以下ピン非露出領域ともいう）では、インピーダンスが下がりすぎる傾向がある。このピン非露出領域のインピーダンスを上げるためには、高周波信号ピンの周りに配置される誘電体７７の断面積（長円の面積）を大きくすればよいが、これでは小型化、省スペース化の要求を満足させることができない。
【００８９】
そこで、２本の高周波信号ピン４１ａ，４１ｂは、誘電体７７の外側にでると、即座にマイクロストリップ差動線路基板４６の差動信号線５２ａ，５２ｂに乗り移れるように、ＬＤ４０側への突出長を短くするとともに、マイクロストリップ差動線路基板４６のストリップ差動信号線５２ａ，５２ｂのうち、高周波信号ピン４１ａ，４１ｂに接続される、ステム１０に近い部分５２ｄ（図６参照）の間隔を、例えば、差動線路基板４７に近い部分の線路間隔よりも大きくしたり、ピン４１ａ、４１ｂの間隔よりも若干広く設定する等、比較的大きく設定することで、この部分の電気的結合を弱くして、この部分５２ｄを高インピーダンスに設定している。例えば、高周波信号ピン４１ａ，４１ｂのフィードスルー部分が６０Ω、ストリップ差動信号線５２ａ，５２ｂにおける間隔の広い５２ｄの部分が１５０Ω、ストリップ差動信号線５２ａ，５２ｂにおける差動線路基板４７に近い間隔の狭い部分が１００Ωとなるようにしている。
【００９０】
このように、ステム１０を出た直後の差動線路部分の線路間隔を大きくして、高インピーダンス部分を故意に作成しており、この高インピーダンス部分とステム内側（ピン非露出領域）の低インピーダンス部分とでインピーダンスを相殺させ、全体的に見てインピーダンスを整合させるようにしている。すなわち、ピン非露出領域（フィードスルー部分）は低インピーダンスであるので、その後にハイインピーダンスを少し作って、全体としてのインピーダンスマッチングをとるようにしている。
【００９１】
また、ストリップ差動信号線５２ａ，５２ｂの途中には、インピーダンス整合用の一対のスタブ５４ａ，５４ｂを形成しており、これら一対のスタブ５４ａ，５４ｂによりインピーダンスを下げてストリップ差動信号線５６ａ、５６ｂとのミスマッチングが発生しないようにしている。すなわち、これら一対のスタブ５４ａ，５４ｂにより、ドライバ側ピン露出領域のリアクタンス成分と、ピン非露出領域（フィードスルー部分）のリアクタンス成分を補償して、通過特性および反射特性を改善している。
【００９２】
また、この場合、一対のスタブ５４ａ，５４ｂは、外側にではなく、内側に（互いの信号線に接近するように）突出されているので、マイクロストリップ差動線路基板４６の小型化に寄与する。なお、小型化が必要ない場合は、図１１に示すように、差動線路５２ａ，５２ｂの外側に突出するようにしてもよい。
【００９３】
つぎに、台座１１上への４つの基板（マイクロストリップ差動線路基板４６，４７と、ＬＤ用チップキャリア４８と、バイアス回路用基板４９）と、ＰＤ用チップキャリア４５のレイアウトについて説明する。
【００９４】
キャンパッケージ１においては、高周波信号ピン４１ａ，４１ｂとＬＤ４０との間を接続する差動線路基板と、ＬＤ４０を搭載する基板と、ＬＤ４０に直流バイアス電流を供給するためのバイアス回路基板と、モニタＰＤ５０とを配置する必要がある。
【００９５】
図１２は、差動線路構成の場合の他の台座１１上のレイアウトを示すものである。ステム１０の中央には、高周波信号ピン４１ａ，４１ｂが貫通配置され、高周波信号ピン４１ａ，４１ｂを挟むようにグランドピン４２ａ、４２ｂが配置される。また、高周波信号ピン４１ａ，４１ｂ、およびグランドピン４２ａ、４２ｂを挟むように、バイアス給電ピン４４ａ、４４ｂが貫通配置されている。台座１１の中央部に、高周波信号ピン４１ａ，４１ｂとＬＤ４０間を接続する差動線路基板９０ａと、ＬＤ４０を搭載する基板９０ｂと、整合抵抗３１ａ、３１ｂを搭載する基板９０ｅとが配置される。また、台座１１のＬＤ４０の両側に、ソレノイドを有するバイアス回路基板９０ｃ，９０ｄが配置され、バイアス基板９０ｃ、９０ｄに設けられたソレノイドは、それぞれバイアス給電ピン４４ａ、４４ｂにワイヤボンドで接続されている。
【００９６】
このようなレイアウトの場合、レーザ光はＬＤ４０の前後にしか出射されないので、モニタＰＤ５０を高周波信号ピン４１ａ，４１ｂの上下に配置する必要があり、スペース的に配置が困難である。また、差動線路基板９０ａと、ＬＤ４０を搭載する基板９０ｂ、および整合抵抗３１ａ、３１ｂを搭載する基板９０ｅとが、レーザ光出射方向に直線上に配置されるので、台座１１のレーザ光出射方向に沿った長さが長くなり、パッケージの大型化を招来する。また、バイアス回路と接続するワイヤボンド３５ａ、３５ｂのインダクタンスを小さくするためには、基板を２分割しなくてはいけないので、コスト高になる。さらに、このレイアウトの場合は、高周波信号ピン４１ａ，４１ｂを封止固定するための透明の誘電体７７がＬＤ４０の真後ろに位置するので、ＬＤ４０からのモニタ光が透明な誘電体７７を介してキャンパッケージ１の外部に直接出射されることになり、ＬＤ４０を駆動しながらの作業を行う際に、作業者の目に入る可能性が高いという懸念もある。
【００９７】
このような状況を鑑み、実施の形態１においては、図５〜図７などに示すように、マイクロストリップ差動線路基板４６，４７と、バイアス回路用基板４９とで、ＬＤ用チップキャリア４８を挟むようにＬＤ用チップキャリア４８の両側に配置するようにしている。別言すれば、ＬＤ４０を真ん中にしてマイクロストリップ差動線路基板４６，４７の各ストリップ差動信号線５２ａ，５２ｂ，５６ａ，５６ｂと、一対のインダクタンス回路を含む配線パターン６２ａ，６２ｂと、ＬＤ４０とを略Ｕ字状に配置している。
【００９８】
このため、台座１１のレーザ光軸方向の長さは、マイクロストリップ差動線路基板４６，４７分の長さで済むようになり、図１２に示したレイアウトより小型化が実現できる。
【００９９】
また、マイクロストリップ差動線路基板４６，４７が、ＬＤ用チップキャリア４８からサイドにずれた位置に配設されるので、高周波信号ピン４１ａ，４１ｂを封止固定するための透明の誘電体７７の配置位置も、必然的に、ＬＤ用チップキャリア４８からサイドにずれた位置に配設されることになる。レーザ光は、ガウス分布的に光軸からずれるほど強度が弱くなるので、透明の誘電体７７には強度の弱い光しか入らなくなり、これにより作業時の安全性を向上させることができる。
【０１００】
なお、ＬＤ４０を搭載する基板と、高周波信号ピン４１ａ，４１ｂおよびＬＤ４０間を接続する差動線路基板とを、同一の基板で構成する手法もあるが、この場合は、熱源としてのＬＤ４０からの熱を放熱するため単位面積あたり高価な放熱性の良い窒化アルミ基板（ＡｌＮ）などの基板材料を広い面積で使用しなくてはならず、コストアップの原因となる。
【０１０１】
そこで、この実施の形態１においては、図５および図６に示すように、熱源としてのＬＤ４０を搭載するＬＤ用チップキャリア４８を、他の基板から分離して単独基板としている。このため、ＬＤ用チップキャリア４８にのみ高価な放熱性の良い窒化アルミ基板（ＡｌＮ）などのセラミック基板材料を使用すればよくなり、他の基板（マイクロストリップ差動線路基板４６，４７と、バイアス回路用基板４９）は、安価なＡｌ２Ｏ３などのセラミック基板材料を使用すればよくなり、低コスト化が可能となる。
【０１０２】
また、本実施の形態１のレイアウトによれば、インピーダンス整合用のマイクロストリップ差動線路基板４６と、整合抵抗３１ａ，３１ｂを配置するためのマイクロストリップ差動線路基板４７とを、別基板としたので、無駄のないセラミック基板の裁断が可能となって低コスト化に寄与する。また、インピーダンス整合用のマイクロストリップ差動線路基板４６は、ステム１０の製造時に一緒に製造して、ステム１０とマイクロストリップ差動線路基板４６とがロウ付け、または半田付けにより接続固定されたユニットを作成して、その後他の構成部品と組み立てるなどの自由度の高い製造作業を行うことが可能となり、作業性が向上する。なお、ステム１０の直径として、例えばφ５．６ｍｍの大きさを実現することが十分に可能である。
【０１０３】
また、バイアス回路用基板４９には、バイアス給電ピン４４ａ，４４ｂに接続される空芯ソレノイド３３ａおよび共振防止抵抗３４ａの並列回路と、空芯ソレノイド３３ｂおよび共振防止抵抗３４ｂの並列回路とを、同一基板上に配置して、バイアス回路基板の小面積化を図っているので、低コスト化および小型化に寄与する。
【０１０４】
また、バイアス回路用基板４９上の空芯ソレノイド３３ａ，３３ｂは、互いの磁界が干渉しないように、交差するように、好ましく直交するように、配置されているので、一方のソレノイドに発生する磁界が他方のソレノイドに影響を与えることがなくなるとともに、空芯ソレノイド３３ａ，３３ｂの配置位置をＬＤ４０のアノード、カソードにより近づけることが可能となる。
【０１０５】
つぎに、ＰＤ５０の配置について説明する。ＰＤ５０を搭載するＰＤ用チップキャリア４５は、ＬＤ４０の真後ろに配するのではなく、レーザ光軸に対し上下側および左右に少しずれた位置に配置することにより、スペースの有効活用を図り、ステム１０に配するバイアス給電ピン４４ａ，４４ｂ、モニタ信号ピン４３などの自由度の高いレイアウトを可能にしている。
【０１０６】
また、ＰＤ５０をＬＤ４０の上下のどちらにずらせるかを選択する際には、ＬＤ４０を構成する半導体基板９９と活性層９３との位置関係、並びにモニタ光の遠視野像の強度分布に応じて決定する。図１３は、ＬＤ４０の構造を概略的に示すものである。
【０１０７】
ＬＤ４０は、カソード（ｎ電極）９１と、アノード（ｐ電極）９２と、ｐ型の半導体基板９９と、発光領域をなす活性層９３と、反射防止膜（ＡＲコート）を施した端面１１０からの反射戻り光を低減するための窓構造９４と、活性層９３を挟むクラッド層５０１などを備えている。なお、窓構造９４とは、共振器端面（へき開面）５０２近傍に不純物を注入又は拡散させて無秩序化することにより、端面近傍におけるバンドギャップを増大させて、端面近傍における光吸収などを抑制し、端面破壊を防止するなどの効果を持つ構造である。
【０１０８】
活性層９３は、半導体基板９９と逆方向側に片寄った位置に配設されており、このため、出射されるレーザ光は次のような強度分布を持つようになる。
【０１０９】
活性層９３から出射されたレーザ光の一部は窓構造９４の上側にある反射率の高い金属で構成されるカソード９１で反射される。この反射光が、活性層９３から窓構造９４を介して直接出射される他のレーザ光と干渉するので、ＰＤ５０が配置される程度の距離を離した位置でのモニタ光の強度分布は、図１４に示すようになる。図１４に示す強度分布においては、正の角度領域（半導体基板９９側）では、上記干渉によるリップルが発生している。したがって、このようなリップル発生側に、ＰＤ５０を配置すると、若干の組立誤差などによって受光感度が急変するので、モニタ光を高精度に検出することができなくなるという問題がある。
【０１１０】
一方、図１４に示すように、負の角度領域（半導体基板９９と反対側）では、光線がアノード９１に蹴られる位置まで滑らかに変化する通常のガウス分布波形に近い形状が得られる。
【０１１１】
したがって、ＰＤ５０を光軸に対して半導体基板９９と反対の方向に片寄った側に配置すれば、上述した干渉による遠視野像のリップルの影響を受けることがなくなり、モニタ光を高精度に検出することができるようになる。
【０１１２】
図１５は、先の図５〜図７に示した実施の形態１のキャンパッケージ１におけるＬＤ４０とＰＤ５０との配置関係を示す図である。図１５に示すように、ＰＤ５０は、ＬＤ４０の上側に、すなわち光軸に対して半導体基板と反対の方向に片寄った側に配置するようにしており、上述した干渉による遠視野像のリップルの影響を受けることがなくなり、モニタ光を高精度に検出することができる。また、この場合は、ＰＤ５０は、ＬＤ４０に対し左右方向にもずれた位置に配置され、小型化している。なお、ＰＤ用チップキャリア４５の下面は、台座１１の上面から若干離間している。
【０１１３】
つぎに、図１６を用いてステム１０に挿入すべき長円形状の誘電体（ガラス）７７の厚みに関して説明する。誘電体７７の厚みを、ステム１０に形成した孔７４の深さすなわちステム１０の幅と同じ長さに設定すると、電気炉での加熱時にガラスの縁が盛り上がって、ステム１０の壁面に凹凸部が形成されてしまう。このようなステム１０壁面での凹凸は、各種の部品配置の際の邪魔になる。
【０１１４】
そこで、誘電体７７の厚みをステム１０に形成した孔７４の深さすなわちステム１０の幅よりも短く設定し、電気炉での加熱前には、図１６に示すように、ステム１０にはＬＤ側の開口部をすり鉢状に形成した孔９５が形成されるようにする。このようにすれば、電気炉での加熱時にガラスの縁が盛り上がっても、ガラスは、ステム１０の壁面まで到達することが無くなり、この誘電体７７の領域に重なるように任意の部品を配置できるようになる。先の図５〜図７に示した実施の形態１においては、図１６にも示すように、ＰＤ５０を配置するためのＰＤ用チップキャリア４５の一部を誘電体７７に重なるように配置している。すなわち、ＰＤ用チップキャリア４５が、孔９５のすり鉢状の開口部に重なるように配置されている。また、図５および図１５などに示すように、台座１１のステム１０への当接面の一部も、上記孔９５のすり鉢状の開口部に重なるように配置されている。なお、他のバイアス給電ピン４４ａ，４４ｂ、モニタ信号ピン４３を封止固定するための誘電体７９ａ，７９ｂ，７８も、同様にして、それらの厚みをステム１０の幅よりも短く設定している。また、この場合、孔９５を、ステム１０の台座１１が固定される方の壁面に形成するようにしたが、逆側の面にも部品を配置する場合は、ステム１０の逆側の壁面に、同様の孔を形成するようにしてもよい。
【０１１５】
なお、上記実施の形態１において、マイクロストリップ差動線路基板４６，４７の代わりに図１７に示すようなグランデッドコプレナ差動線路４６ｂを用いるようにしてもよい。グランデッドコプレナ差動線路４６ｂは、前述したように、基板上に形成された一対の差動信号線と、この一対の差動信号線を挟むように差動信号線の外側に配置されるグランドと、裏面に配置されるベタグランドとから構成されている。
【０１１６】
また、実施の形態１では、高周波信号ピン４１ａ，４１ｂの外側にグランドピン４２ａ，４２ｂを配設するようにしたが、図１８に示すように、グランドピン４２ａ，４２ｂを省略した実施形態も可能である。
【０１１７】
実施の形態２．
つぎに、図１９を用いてこの発明の実施の形態２について説明する。図１９（ａ）〜（ｃ）は、高周波信号ピン４１ａ，４１ｂを封止するための誘電体７７の他の形状を示すものである。
【０１１８】
図１９（ａ）は、誘電体７７の形状として、２７０°／３６０°程度の２つの円を直線（あるいは緩やかな曲線）で接続した繭型形状を採用している。１つのピン４１ａ（または４１ｂ）から誘電体７７の周縁、すなわちグランド部材としてのステム１０までの距離について着目すると、繭型形状の場合は、２７０°／３６０°が等距離ｒにあり、残りの部分は距離ｒよりも長くなる。一方、実施の形態１で用いた長円形状の誘電体の場合、１８０°／３６０°が等距離ｒにあり、残りの部分は距離ｒよりも長くなる。ピンとグランドまでの距離が長いほどインピーダンスが高くなるので、同じ面積の繭型形状と長円形状を比較した場合、長円形状のほうがインピーダンスを高く設定することができる。前述したように、ピン非露出領域（フィードスルー領域）では、インピーダンスが下がりすぎる傾向があるので、インピーダンスを上げるという点では、長円形状のほうが有利である。勿論、繭型形状を採用する場合は、その面積を調整して、長円形状の場合と同程度のインピーダンスが得られるようにすればよい。
【０１１９】
図１９（ｂ）では、誘電体７７として、２つの円を直接的に連結した形状を採用しており、図１９（ｃ）では、楕円形状を採用している。
【０１２０】
実施の形態３．
つぎに、図２０を用いてこの発明の実施の形態４について説明する。この実施の形態３においては、キャンパッケージ１の放熱特性をより向上させるようにしている。したがって、この実施の形態４は、コバールなどで台座１１およびステム１０が一体成形された、放熱性の悪いパッケージのときに適用すれば、好適である。
【０１２１】
図２０（ａ）に示すように、台座１１およびステム１０に、熱伝導の良いＣｕなどの線材（ヒートパイプ）８１を内挿するための線材挿入孔８２を形成する。線材挿入孔８２の径は、線材８１の径よりも大きくする。線材挿入孔８２の底部には、圧入穴８２ａを形成し、この圧入穴８２ａに線材８１の一端を圧入固定する。圧入穴８２ａの穴長は、線材８１を固定できる範囲でできるだけ短くする。これは、線材８１と台座１１との熱膨張係数差による歪の発生を防止する為である。ＬＤ４０からの放熱を考慮した場合、線材８１の一端を固定するための圧入穴８２ａは、ＬＤ４０あるいはＬＤ用チップキャリア４８の直下に配置した方が好ましい。
【０１２２】
なお、線材８１が孔８２の底部に至るまでの間は、線材８１が線材挿入孔８２の内周面に接触しないようにすることが好ましいが、線材８１と線材挿入孔８２との間の摩擦あるいは表面間の干渉によって、線材８１と台座１１との熱膨張係数差による歪の発生を防止できるならば、多少接触していても構わない。ただし、線材（ヒートパイプ）８１が、線材挿入孔８２の内周面で半田等によって接合されることは避けなければならない。
【０１２３】
また、図２０（ａ）をＫ方向から見た図２０（ｂ）に示すように、線材８１の他端は螺旋状に曲げられる。螺旋状に曲げられた線材８１の他端は、その螺旋中心にねじ５００が挿入され、グランデッドコプレナ差動線路７０の裏面側に位置する、ヒートシンク２０００に設けられたねじ穴と締結される。これによって、線材８１の他端がヒートシンク２０００に固定される。このとき、線材８１の他端はばね性を有して固定されるため、熱膨張係数差によって線材８１と台座１１との間に熱変位差が生じても、その熱変位差を吸収でき、台座１１の歪の発生を防止することができる。キャンパッケージ１に電気接続される外部基板と、ＬＤモジュール３とは、ともに図示しないケースに収納される。ヒートシンク２０００は、このケースの壁面に設けられている。
【０１２４】
ＬＤ４０で発生した熱は、ＬＤ用チップキャリア４８から台座１１を介して、線材８１の一端に放熱される。線材８１に伝えられた熱は、線材８１の他端からヒートシンク２０００に伝わり、ヒートシンク２０００に設けられたフィンから外気に放熱される。
【０１２５】
このように、この実施の形態３においては、台座１１およびステム１０の内部に、壁面と接触しないように放熱のための線材８１を設けるようにしているので、ＬＤ４０、ドライバＩＣ、トランスインピーダンスアンプなどの熱源から発生される熱を効率良く放熱することができるとともに、線材８１と台座１１との熱膨張係数差による歪の発生を防止することができる。
【０１２６】
ところで、上述の実施の形態においては、差動信号を入力するためのステム構成をＬＤ４０が搭載されたＬＤモジュールに適用するようにしたが、上記ステム構成を、電界吸収型光変調器（ＥＡ変調器、Ｅｌｅｃｔｒｏ−ａｂｓｏｒｐｔｉｏｎ Ｍｏｄｕｌａｔｏｒ）が搭載されたＥＡモジュールに適用するようにしてもよい。勿論、ＬＤの温度調整用のペルチェ素子を用いたものであっても良いことは云うまでもない。
【０１２７】
【発明の効果】
以上説明したように、この発明によれば、差動信号線路基板とバイアス回路基板が発光素子用チップキャリアを挟むように発光素子用チップキャリアの両側に配置しているので、光半導体素子モジュールの小型化、スペースの有効活用、さらにはコストダウンを実現することができる。
【図面の簡単な説明】
【図１】この発明にかかる光半導体パッケージの外観構成を示す斜視図である。
【図２】この発明にかかる光半導体パッケージとレセプタクルが接続されたＬＤモジュールの外観構成を示す斜視図である。
【図３】ＬＤモジュールの水平及び垂直断面図である。
【図４】キャンパッケージ内の構成要素およびＬＤ駆動回路の等価回路図である。
【図５】実施の形態１のキャンパッケージの内部構成を示す斜視図である。
【図６】実施の形態１のキャンパッケージの内部構成を示す平面図である。
【図７】ステムとピンと台座の配置関係などを示すための図である。
【図８】誘電体内に発生する泡を示すための図である。
【図９】従来と実施の形態１のフィードスルーの断面を、模式的に示した図である。
【図１０】従来と実施の形態１のフィードスルーにおけるガラス半径と特性インピーダンスとの関係を示す図である。
【図１１】スタブの配置の変形態様を示す図である。
【図１２】各種構成要素の一般的なレイアウトを示すための図である。
【図１３】ＬＤとＰＤとの配置条件を説明するための図である。
【図１４】ＬＤからの出射光の光強度分布を示す図である。
【図１５】ＬＤとＰＤとの配置状態を説明するための図である。
【図１６】ステムに配される長円形状の誘電体の近傍の拡大図である。
【図１７】実施の形態１の変形態様を示す図であり、グランデッドコプレナ差動線路を示す図である。
【図１８】実施の形態１の変形態様を示す図である。
【図１９】この発明の実施の形態２を説明するための図であり、誘電体の他の形状を示す図である。
【図２０】この発明の実施の形態３を説明するための図である。
【符号の説明】
１ キャンパッケージ、２ レセプタクル、３ 光半導体素子モジュール（ＬＤモジュール）、５ 泡、１０ ステム、１０ｚ ステム外壁面、１１ 台座、１２ 集光レンズ、１３ キャップ、１３ａ 第１キャップ部材、１３ｂ 第２キャップ部材、１４ 孔、１５ 内部空間、１６ ウィンドウ、１７ 孔、１８ダミーフェルール、１８ａ 光ファイバ、１９ フェルール挿入孔、２０ 光ファイバ、２１ フェルール、３０ 分布定数回路、３１ａ，３１ｂ 整合抵抗、３３ａ，３３ｂ ソレノイド（空芯ソレノイド）、３４ａ，３４ｂ 共振防止抵抗、３５ａ，３５ｂ ワイヤボンド、３６ バイアス定電流源、４０ 半導体レーザダイオード（ＬＤ）、４１ａ，４１ｂ 高周波信号ピン、４２ａ，４２ｂグランドピン、４３ モニタ信号ピン、４４ａ，４４ｂ バイアス給電ピン、４５ ＰＤ用チップキャリア、４６，４７ マイクロストリップ差動線路基板、４６ｂ グランデッドコプレナ差動線路、４８ ＬＤ用チップキャリア、４９ バイアス回路用基板、５０ フォトダイオード（ＰＤ）、５２ａ，５２ｂ ストリップ差動信号線、５３ａ，５３ｂ パッド、５４ａ，５４ｂ スタブ、５６ａ，５６ｂ ストリップ差動信号線、５７ａ，５７ｂ ワイヤボンド、５９ａ，５９ｂ ストリップ差動信号線、６０ ワイヤボンド、６１ａ，６１ｂ ワイヤボンド、６２ａ，６２ｂ 配線パターン、６３ａ，６３ｂ ワイヤボンド、７０ グランデッドコプレナ差動線路、７１ａ，７１ｂ 差動信号線、７２ａ，７２ｂグランド（グランド線）、７７，７８，７９ａ，７９ｂ 誘電体、８０ａ，８０ｂ ピン挿入孔、８１ 線材、８２ 孔（線材挿入孔）、８２ａ 圧入穴、９１ カソード、９２ アノード、９３ 活性層、９４ 窓構造、９５ 孔、９９半導体基板、１００ ＬＤ駆動回路、１０１ 外部基板、１０２ 入力バッファ、１０３，１０４ トランジスタ（差動トランジスタ）、１０５ トランジスタ（バイアス定電流源）、５００ ねじ、５０１ クラッド層、５０２ 共振端面、６０１ 信号ピン、６０２，６１０ 誘電体（ガラス）、６０３ ステム、２０００ ヒートシンク。
【発明の属する技術分野】
この発明は、半導体レーザなどの光半導体素子が内蔵される光半導体用パッケージに関し、さらに詳しくは光ファイバが付属した同軸型モジュールや、光ファイバを接続するためのレセプタクル型アダプタ付きの光半導体素子モジュールに関するものである。
【０００２】
【従来の技術】
近年、光ファイバを介して光信号を伝送する光通信システムにおいては、インターネットの普及に伴なう通信トラフィックの増大に応えるため、光信号の伝送速度の高速化が目覚しく、光送受信器においてもその伝送速度が２．５Ｇｂ／ｓから１０Ｇｂ／ｓへと移行しつつあり、現在、４０Ｇｂ／ｓの伝送速度の実現に向けて研究開発が進められている。これに伴ない、光送受信器の扱う信号の伝送速度についても、高速化が要求されている。
【０００３】
光送受信器は、送信するデータ信号を電気信号から光信号に変換し、送信用の光ファイバを介して光信号を送信するとともに、受信用の光ファイバを介して光信号を受信し、受信した光信号を電気信号として再生するものである。
【０００４】
この種の光送受信器に用いられる光半導体素子モジュールに関する従来技術として、特開平６−３１４８５７号公報、特開平１１−２３３８７６号公報などに示されるものがある。
【０００５】
特開平６−３１４８５７号公報には、ガラス封止の貫通リードピンを有する単相給電方式の光半導体素子モジュールに関する開示がある。また特開平１１−２３３８７６号公報には、金属ステムに、別個の誘電体で封止された一対の離間された信号ピンを設け、差動ドライバの一方の出力を一方の信号ピンを介してレーザダイオードの一方の電極に接続し、差動ドライバの他方の出力をダミー負荷を介し、さらに仮想接地線を介してレーザダイオードの他方の電極に接続して、レーザダイオードを駆動するようにした技術が示されている。
【０００６】
上記各公報に示されるような単相のキャンパッケージでは、単相方式であるため、１０Ｇｂ／ｓ以上の変調信号の伝送を行う際には、フィードスルー（ピンが誘電体に覆われた部分）の前後（ピンが誘電体から空気層に露出した部分）でインピーダンスが不整合となり易く、高周波伝送特性が劣化する問題があり、２．５Ｇｂ／ｓ程度の信号伝送までにしか利用されていない。
【０００７】
なお、特開平１１−２３３８７６号公報は、差動ドライバにとっての各負荷インピーダンスを同じにして、高速動作時の安定性を図るものでしかなく、信号ピンおよび信号ピンからレーザダイオードまでの線路も差動線路構成としたものではなく、またダミー用抵抗を外部に配置しており、１０Ｇｂ／ｓ以上の変調信号の伝送は信号品質が劣化する。また、この従来技術は、レーザダイオードにとってみれば、アノードとカソードにそれぞれ正相と逆相の差動信号が与えられて差動駆動されるものではない。
【０００８】
そこで、１０Ｇｂ／ｓに対応すべく特開２０００−１６４９７０号公報、特開２０００−１９４７３号公報などには、電気信号の入出力端子が設けられたセラミック基板のフィードスルーを有する光半導体素子モジュールが開示されている。しかし、これらはいずれも箱型（六面体）のパッケージの側壁にセラミック基板のフィードスルーを設ける構造上、パッケージが大型化する。箱型のパッケージ内には、光半導体素子の載置されたマウントとレンズを収容するためのスペースを設け、箱型のパッケージの側壁には、フィードスルーの設けられていない壁面に、光ファイバーの保持部材を取付ける必要がある。また、セラミック基板自体が単位面積当たり高価であること、フィードスルーを構成しようとすると多層セラミックとなること、多層セラミックとリードとを接合する点で、蝋付けなどの工程が必要になり、手間がかかることによって高価でもあった。
【０００９】
【発明が解決しようとする課題】
この種の光送受信器の分野では、光通信を、幹線系だけでなく、オフィスや家庭などのアクセス系までの市場に広めるためにも、小型で、低コストでかつ１０Ｇｂ／ｓ以上の光伝送を実現することができる光半導体素子モジュールが強く要望されている。
【００１０】
しかし、特開平６−３１４８５７号公報や特開平１１−２３３８７６号公報に記載されるような従来の光半導体素子モジュールに用いられるパッケージでは、フィードスルーの前後でインピーダンスが不整合となり易く、高周波伝送特性が劣化するという問題があった。従って、上述した１０Ｇｂ／ｓ以上のビットレートの信号伝送に耐えることができない。
【００１１】
また、特開２０００−１６４９７０号公報、特開２０００−１９４７３号公報などに記載されるような、セラミックで形成された外部端子の設けられた従来の光半導体素子モジュールに用いられる箱形パッケージでは、セラミック基板自体が単位面積当たり高価であること、フィードスルーを構成しようとすると多層セラミックとなること、多層セラミックとリードとを接合する点で、蝋付けなどの工程が必要になり、手間がかかること、あるいはパッケージが高価となり、大型化するなどの問題があった。
【００１２】
この発明は上記に鑑みてなされたもので、１０Ｇｂ／ｓ以上のビットレートで変調動作が可能な光半導体素子モジュールにおいて、高周波伝送特性が良好であって、小型化、または収容部品の実装スペースの有効活用ができるパッケージ構造を実現する光半導体素子モジュールを得ることを目的とする。また、低コストな実装構造を実現することができる光半導体素子モジュールを得ることを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかる光半導体素子モジュールは、差動駆動される半導体発光素子と、前記半導体発光素子を搭載する発光素子用チップキャリアと、前記半導体発光素子に差動信号を供給する差動線路を有する差動信号線路基板と、少なくとも一対のインダクタンス回路を有し、前記半導体発光素子にバイアス電流を供給するバイアス回路基板とを台座上に搭載する光半導体素子モジュールであって、前記差動信号線路基板と前記バイアス回路基板が前記発光素子用チップキャリアを挟むように発光素子用チップキャリアの両側に配置されたことを特徴とする。
【００１４】
また、前記半導体発光素子から後方に出射されるモニタ光を受光する受光素子をさらに備え、前記受光素子は、平面視で前記半導体発光素子と前記受光素子を結ぶ線分が前記差動信号線路基板と前記バイアス回路基板との間になるように配置されていてもよい。
【００１５】
また、前記受光素子を、半導体発光素子の光軸を中心として半導体発光素子の半導体基板と反対の方向に片寄った側に配置してもよい。
【００１６】
また、前記バイアス回路基板は、一対の空心ソレノイドと抵抗との並列回路を１つのセラミック基板に搭載して成るようにしてもよい。
【００１７】
また、前記一対の空心ソレノイドは、それらの中心軸の延長線が交差するように離間配置されているようにしてもよい。
【００１８】
また、孔を有するステムと、前記ステムの孔に封入されるとともに、一対のピン挿入孔を有する誘電体と、前記誘電体の一対のピン挿入孔に貫通固定され、前記差動信号線路基板の差動線路に電気的に接続される一対の高周波信号ピンとを更に備え、前記ステムに対し前記台座がほぼ垂直に配設されるようにしてもよい。
【００１９】
また、前記差動線路基板は、前記一対の高周波信号ピンに接続されかつ前記高周波信号ピンとのインピーダンス整合をとるための差動線路を有する第１の基板と、整合抵抗が配置される差動線路を有する第２の基板とに分割されていてもよい。
【００２０】
また、前記誘電体は、透明または半透明であり、前記半導体発光素子の光軸に対しずれた位置に配設されていてもよい。
【００２１】
また、孔を有するステムと、前記ステムの孔に封入されるとともに、一対のピン挿入孔を有する誘電体と、前記誘電体の一対のピン挿入孔に貫通固定され、前記差動信号線路基板の差動線路に電気的に接続される一対の高周波信号ピンと、前記受光素子を前記ステムに搭載する受光素子のキャリアとを備え、前記ステムの孔の開口部はすり鉢状に形成され、前記台座又は前記受光素子のキャリアの一部が前記すり鉢状の開口部に重なるようにしてもよい。
【００２２】
また、前記台座は熱良導性の線状部材が挿入される中空の孔を有し、前記線状部材の一端は、該中空の孔の底部であってかつ前記台座のチップキャリア搭載面の直下に接続されるとともに、前記線状部材における前記底部との接続部を除く部分は、当該中空の孔の内周面と非接合であってもよい。
【００２３】
また、つぎの発明にかかる光半導体素子モジュールは、差動駆動される半導体発光素子と、前記半導体発光素子に差動信号を供給する差動信号線路と、少なくとも一対のインダクタンス回路を有し、前記半導体発光素子にバイアス電流を供給するバイアス回路とを台座上に搭載して、前記台座をパッケージに内蔵する光半導体素子モジュールであって、前記差動信号線路、バイアス回路および半導体発光素子を略Ｕ字形状に配置して、前記半導体発光素子を略Ｕ字形状の折り返し部分に配置したことを特徴とする。
【００２４】
また、つぎの発明にかかる光半導体素子モジュールは、半導体基板上に形成され、レーザ光を発生する活性層と、該活性層で発生したレーザ光が通過する窓構造とを有したを形成した半導体レーザダイオードと、前記半導体レーザダイオードから前記窓構造を介して後方に出射されるモニタ光を受光する受光素子とを備え、前記受光素子を、前記半導体レーザダイオードの活性層を中心にして半導体レーザダイオードの半導体基板と反対の方向に片寄った側に配置することを特徴とする。
【００２５】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる光半導体素子モジュールの好適な実施の形態を詳細に説明する。この実施の形態の光半導体素子モジュールは、例えば、ビル内に設置されたサーバ間の接続、異なるビルに設置されたサーバ間の接続などのローカルエリアネットワークに適用されるものである。
【００２６】
実施の形態１．
図１〜図１７に従ってこの発明の実施の形態１の光半導体素子モジュールについて説明する。この実施の形態１の光半導体素子モジュールは、安価なキャンパッケージ型のモジュール形態を採用しており、パッケージ内には光半導体素子としてレーザダイオード（以下ＬＤという）が内蔵されている。また、本明細書では、光半導体素子モジュールとは、密閉用のキャップ（蓋）がないものも含めた総称であるとする。
【００２７】
図１は光半導体素子モジュールを構成する光半導体用パッケージ（以下キャンパッケージという）の外観構成を示すもので、図２はキャンパッケージ１およびレセプタクル２から構成される光半導体素子モジュール（以下、この実施の形態では主にＬＤを搭載した例を示すので、ＬＤモジュールと呼ぶ）３の外観構成を示すもので、図３（ａ）（ｂ）はＬＤモジュール３の水平（図２のｘ軸に平行な方向）断面図，垂直（図２のｙ軸に平行な方向）断面図を示すものである。
【００２８】
図１〜図３に示すように、キャンパッケージ１は、バイアス給電ピン、高周波信号ピンなどがマウントされる円板状のステム１０と、複数のセラミック基板が搭載される台形柱状の台座１１（台座ブロック）と、ＬＤ４０から発生されたレーザ光を集光する集光レンズ１２と、台座１１などを外部から密閉するための円筒形のキャップ１３などを備えている。
【００２９】
キャップ１３は、図３に示すように、プロジェクション溶接などによってステム１０に固定される第１キャップ部材１３ａと、この第１キャップ部材１３ａの先端側に外嵌されてＹＡＧ溶接などによって第１キャップ部材１３ａに固定される第２キャップ部材１３ｂとから成る２段円筒形状を成している。具体的には、第１キャップ部材１３ａは段付きの外筒を有し、太い径の外筒の先に細い径の外筒が設けられている。この細い径の外筒の外周に対して、第２キャップ部材１３ｂの一端側の内筒が嵌合し、貫通ＹＡＧ溶接によって第１キャップ部材１３ａと第２キャップ部材１３ｂが固定される。
【００３０】
第１キャップ部材１３ａの先端側には、レンズ挿入用の孔１４が形成されており、この孔１４に集光レンズ１２が挿入される。集光レンズ１２は、ネジ、接着材などによって第１キャップ部材１３ａに固定される。第１キャップ部材１３ａの内部空間１５は、ガラス製のウィンドウ１６によって外部から画成されており、これにより台座１１が収納される内部空間１５を気密状態に保つようにしている。なお、集光レンズ１２をキャップ１３の孔１４に接着固定するによって、内部空間１５を気密状態に保つことが可能な場合は、ウィンドウ１６を省略してもよい。
【００３１】
第２キャップ部材１３ｂの集光レンズ１２に対向する部分（他端側）には、レーザ光を通過させるための孔１７が形成されている。この第２キャップ部材１３ｂを第１キャップ部材１３ａに対して摺動させ、レーザ光軸方向に位置決め調整し、第１キャップ部材１３ａにＹＡＧ溶接固定することで、集光レンズ１２とレセプタクル２内のダミーフェルール１８とのレーザ光軸方向の位置合わせを行う。
【００３２】
レセプタクル２は、光ファイバ２０が接続されたフェルール２１（図２参照）が挿入されるフェルール挿入孔１９を有している。フェルール挿入孔１９内のキャンパッケージ１側には、内部に光ファイバ１８ａが配設されているダミーフェルール１８が圧入され固定されている。レセプタクル２におけるダミーフェルール１８が固定される側の一端面は、ＹＡＧ溶接による突き合わせ溶接などによってキャンパッケージ１の第２キャップ部材１３ｂの他端側の端面に固定される。レセプタクル２を第２キャップ部材１３ｂに固定する際に、互いの接合面を当接させた状態でレーザ光軸方向に垂直な２つの方向に対する位置決め調整を行うことで、集光レンズ１２とレセプタクル２内のダミーフェルール１８とのレーザ光軸に直角な２つの方向に関する位置合わせを行う。
【００３３】
光ファイバ２０が接続されているフェルール２１は、フェルール２１がレセプタクル２のフェルール挿入孔１９に挿入されたとき、ダミーフェルール１８の方にフェルール２１を押圧し、かつフェルール２１をレセプタクル２にロック固定するための適宜の機構（図示せず）を有している。したがって、フェルール２１がレセプタクル２のフェルール挿入孔１９に挿入されると、ダミーフェルール１８の光ファイバ１８ａとフェルール２１内の光ファイバ２０の端面同士が当接し、これによりファイバ間が接続（光結合）される。
【００３４】
つぎに、キャンパッケージ１内の構成について説明する。キャンパッケージ１内の構成を説明する前に、キャンパッケージ１内の各構成要素の等価回路を図４を用いて説明する。
【００３５】
図４は、キャンパッケージ１内の各構成要素の回路構成およびキャンパッケージ１内のＬＤ４０を駆動するＬＤ駆動回路１００の回路構成例を示すものである。ＬＤ駆動回路１００は、キャンパッケージ１と電気接続される外部基板に搭載されている。なお、外部基板には、グランデッドコプレナ差動線路７０（図５，図６参照）が設けられている。
【００３６】
ＬＤ駆動回路１００は、差動型の入力構成を有する入力バッファ１０２と、正相信号および逆相信号を出力する差動構成をなす一対のトランジスタ１０３，１０４と、バイアス定電流源としてのトランジスタ１０５と、インピーダンス整合をとるための抵抗１０６，１０７とを備えている。
【００３７】
入力バッファ１０２は、入力される正相信号と逆相信号の波形を整形し、整形した正相信号と逆相信号をトランジスタ１０３および１０４のベースに出力する。
【００３８】
差動構成をなす一対のトランジスタ１０３，１０４は、差動増幅器を構成する。トランジスタ１０３，１０４の夫々のコレクタ側は、抵抗１０６および１０７に接続されている。抵抗１０６，１０７の他方側は接地端子に接続されている。トランジスタ１０３，１０４の夫々のエミッタは、定電流源であるトランジスタ１０５のコレクタに接続されている。トランジスタ１０３のベースは入力バッファ１０２の逆相信号出力端子に接続され、トランジスタ１０４のベースは入力バッファ１０２の正相信号出力端子に接続されている。すなわち、正相の入力されたトランジスタ１０４は正相信号Ｉ２を、逆相の入力されたトランジスタ１０３は逆相信号Ｉ１を、トランジスタ１０５にて決定される電流値に変換して出力する。トランジスタ１０５のエミッタ側が負電源Ｖｅｅ１に接続されている。
【００３９】
トランジスタ１０３，１０４のエミッタ側の出力端子は、マイクロストリップ差動線路やグランデッドコプレナ差動線路や後述する高周波信号ピンなどで構成される分布定数回路３０、整合抵抗３１ａ，３１ｂを介してＬＤ４０の一対の電極（カソード、アノード）に接続されている。
【００４０】
キャンパッケージ１側は、分布定数回路３０と、２０Ω程度のインピーダンス整合用の抵抗３１ａ，３１ｂと、集光レンズ１２と、高周波インピーダンスが５Ω程度のＬＤ４０と、高周波インピーダンスが大きいインダクタンス素子としての空芯ソレノイド３３ａ，３３ｂと、空芯ソレノイド３３ａ，３３ｂに並列接続される共振防止抵抗３４ａ，３４ｂと、ＬＤ４０と空芯ソレノイド３３ａ，３３ｂとを接続するためのワイヤボンド３５ａ，３５ｂとを備えている。
【００４１】
ＬＤ４０のカソード側は、ワイヤボンド３５ａと、このワイヤボンド３５ａに直列に接続された空芯ソレノイド３３ａと、共振防止抵抗３４ａの並列回路を介してバイアス定電流源３６の一端に接続されている。バイアス定電流源３６の他端は負電源Ｖｅｅ２に接続されている。ＬＤ４０のアノード側は、ワイヤボンド３５ｂと、このワイヤボンド３５ｂに直列に接続された空芯ソレノイド３３ｂと、共振防止抵抗３４ｂの並列回路を介して接地されている。なお、空芯ソレノイド３３ａと３３ｂは、いずれも整合抵抗３１ａと３１ｂよりもＬＤ４０に近い側でＬＤ４０の一対の電極に電気的に接続されている。負電源Ｖｅｅ１と負電源Ｖｅｅ２は同じ電源としたほうが好ましいが、別の電源としてもよい。
【００４２】
このＬＤ４０の駆動構成によれば、ＬＤ４０のカソード、アノードにソレノイド３３ａ，３３ｂを介してバイアス電源（図４のバイアス定電流源３６、および接地端子）に接続し、かつ差動型の一対のトランジスタ１０３，１０４によってＬＤ４０のカソード、アノードに高周波の変調信号を差動で入力するようにしている。
【００４３】
すなわち、ＬＤ駆動回路１００のトランジスタ１０４がＯＦＦからＯＮ（トランジスタ１０３がＯＮからＯＦＦ）になると、ＬＤ４０に電流が流れ、ＬＤ４０からのレーザ光出力はＯＦＦからＯＮとなる。また、トランジスタ１０４がＯＮからＯＦＦ（トランジスタ１０３がＯＦＦからＯＮ）になると、ＬＤ４０に流れる電流が小さくなり、ＬＤ４０からのレーザ光出力はＯＮからＯＦＦとなる。
【００４４】
このように、ＬＤ駆動回路１００の差動トランジスタ１０３，１０４より出力された変調電気信号は、分布定数回路３０などを通じてＬＤ４０に伝送され、ＬＤ４０において変調電気信号が光変調信号に変換される。ＬＤ４０から発生された光変調信号は、集光レンズ１２によって光ファイバ１８ａに集光され、光ファイバ１８ａを通じて出力される。
【００４５】
つぎに、図５〜図１８を用いてキャンパッケージ１の各構成要素について説明する。図５は、キャップ１３を外した状態におけるキャンパッケージ１を示す斜視図であり、図６はその平面図である。また、図７は、ステムとピンと台座の配置関係などを示すための図である。なお、図６は、説明の都合上、バイアス給電ピン４４ａ，４４ｂと、モニタ信号ピン４３などの配置位置が、図３、図５および図７とは若干異なっている。
【００４６】
図５〜図７に示すように、キャンパッケージ１は、複数のピンがマウントされた円板状のステム１０と、Ａｇロウ付けなどによってステム１０の内壁面に垂直に固定される台形柱状の台座１１とから構成される。
【００４７】
グランドを構成するステム１０には、ＬＤ駆動回路１００からの差動の変調電気信号（以下差動高周波信号ともいう）が伝送される一対の高周波信号ピン４１ａ，４１ｂと、これら高周波信号ピン４１ａ，４１ｂの両側に配される２本のグランドピン４２ａ，４２ｂと、モニタ用の受光素子（例えばフォトダイオード、以下ＰＤという）５０の信号伝送のための１本のモニタ信号ピン４３と、ＬＤ４０に対して外部の直流バイアス電流源からバイアス電流を供給する一対のバイアス給電ピン４４ａ，４４ｂと、モニタ用のＰＤ５０を搭載するためのＰＤ用チップキャリア４５とがマウントされている。例えば、高周波信号ピン４１ａから図４に示す正相の電流信号Ｉ２が引き抜かれるとともに、周波信号ピン４１ｂに対して図４に示す電流信号Ｉ２と逆相の電流信号Ｉ１が与えられる。
【００４８】
これらの信号ピンのうち、高周波信号ピン４１ａ，４１ｂは、気密を保ったままステム１０を介して電気信号を通過させるフィードスルーを構成している。後で詳述するが、これら各ピンは、ガラスなどの材料で構成される誘電体を介してステム１０に対し気密封止状態で固定されている。グランドピン４２ａ，４２ｂは、グランドを構成するステム１０の外壁面に圧着および溶接によって固着されている。ＰＤ用チップキャリア４５上にマウントされたＰＤ５０は、ＬＤ４０から後方に出射されるモニタ光をモニタするためのものである。ＰＤ５０は、図３（ａ）に示す平面視で、ＬＤ４０とＰＤ５０とを結ぶ線分が、マイクロストリップ差動信号線路基板４６および４７と、バイアス回路基板４９との間になるように配置される。
【００４９】
ステム１０に対し台座１１がほぼ垂直に配設されている。台座１１の上面には、マイクロストリップ差動線路基板４６，４７と、ＬＤ用チップキャリア４８と、バイアス回路用基板４９とが搭載されている。台座１１とステム１０とは表面全体に導電性のメッキが施されている。マイクロストリップ差動線路基板４６，４７やＬＤ用チップキャリア４８の裏面に形成され接地導体層となる平面導体板（以下ベタグランドと呼ぶ）が、台座１１の上面に半田接合され電気的に接続されている。また、台座１１は、ＬＤ４０等から発生する熱の放熱経路になっている。
【００５０】
マイクロ差動線路基板４６、４７とバイアス回路用基板４９とが、ＬＤ用チップキャリア４８を挟むように、ＬＤ用チップキャリア４８の両側に配置される。すなわち、マイクロ差動線路基板４６、４７と、ＬＤ用チップキャリア４８と、バイアス回路用基板４９とが、略Ｕ字形状に配置され、ＬＤ用チップキャリア４８が略Ｕ字形状の折り返し部分に配置されている。
【００５１】
マイクロストリップ差動線路基板４６は、セラミック基板５１と、セラミック基板５１の上面に形成された一対のストリップ差動信号線５２ａ，５２ｂと、セラミック基板５１の裏面に形成されたベタグランド（図示せず）で構成されている。ストリップ差動信号線５２ａ，５２ｂの一端側には、ステム１０から突出された高周波信号ピン４１ａ，４１ｂと接触させるためのパッド５３ａ，５３ｂが形成されている。ストリップ差動信号線５２ａ，５２ｂの途中には、互いの信号線に接近するように突出された特性インピーダンスが低い、容量として作用するスタブ５４ａ，５４ｂが形成されている。ストリップ差動信号線５２ａ，５２ｂは、高周波信号ピン４１ａ，４１ｂとのインピーダンス整合のために、ステム１０に近い入力側の部分５２ｄ（図６）では、特性インピーダンスが高くなるよう信号線間隔が大きく設定されている。また、ストリップ差動信号線５２ａ，５２ｂは、信号線間隔が徐々に接近する部分と、間隔が接近して平行に配置される出力側部分とを有している。ステム１０にマウントされる高周波信号ピン４１ａ，４１ｂの端部は、図７に示すように、マイクロストリップ差動線路基板４６のパッド５３ａ，５３ｂにロウ付けまたは半田付けによって接続固定されている。
【００５２】
マイクロストリップ差動線路基板４７は、セラミック基板５５と、セラミック基板５５の上面に形成された一対のストリップ差動信号線５６ａ，５６ｂと、セラミック基板５５の裏面に形成されたベタグランド（図示せず）で構成されている。ストリップ差動信号線５６ａ，５６ｂは、信号線方向を略９０度折り曲げるためのコーナーカーブ部を有している。ストリップ差動信号線５６ａ，５６ｂの途中には、インピーダンス整合用の抵抗３１ａ，３１ｂ（図４参照）がそれぞれ形成されている。ストリップ差動信号線５２ａ，５２ｂと、ストリップ差動信号線５６ａ，５６ｂとは、ワイヤボンド５７ａ，５７ｂによってそれぞれ接続されている。
【００５３】
ＬＤ用チップキャリア４８は、セラミック基板５８と、セラミック基板５８の上面に形成された一対のストリップ差動信号線５９ａ，５９ｂと、セラミック基板５８の裏面に形成されたベタグランド（図示せず）で構成されるマイクロストリップ差動線路を有し、一方のストリップ差動信号線５９ｂ上にＬＤ４０の一方の電極であるアノードが直接当接するように、ＬＤ４０が搭載されている。ＬＤ４０の他方の電極としてのカソードは、ワイヤボンド６０によって他方のストリップ差動信号線５９ａに接続されている。ストリップ差動信号線５６ａ，５６ｂと、ストリップ差動信号線５９ａ，５９ｂとは、ワイヤボンド６１ａ，６１ｂによってそれぞれ接続されている。セラミック基板５８は、熱伝導性の良い窒化アルミ（ＡｌＮ）や炭化シリコン（ＳｉＣ）などの材料から構成されている。ＬＤ４０としては、１０Ｇｂ／ｓの変調が可能な、例えば分布帰還型のレーザダイオード素子が用いられている。
【００５４】
バイアス回路用（セラミック）基板４９上には、２本の配線パターン６２ａ，６２ｂと一対のインダクタンス回路（ソレノイド及び共振防止抵抗の並列回路）が形成されている。一方の配線パターン６２ａには、空芯ソレノイド３３ａおよび空芯ソレノイド３３ｂの線間容量とインダクタンスとの共振を防止する共振防止抵抗３４ａが電気的に並列接続されるように配置され、他方の配線パターン６２ｂには、同様に、空芯ソレノイド３３ｂおよび共振防止抵抗３４ｂとが電気的に並列接続されるように配置されている。空芯ソレノイド３３ａおよび空芯ソレノイド３３ｂは互いの磁界が干渉しないように、各ソレノイド３３ａ，３３ｂの中心軸（の延長線）が交差するように、好ましくは直交するように、離間配置されている。２本の配線パターン６２ａ，６２ｂの一方の各端部は、ＬＤ用チップキャリア４８のストリップ差動信号線５６ａ，５６ｂとワイヤボンド３５ａ，３５ｂを介して接続されており、配線パターン６２ａ，６２ｂの他方の端部は、ワイヤボンド６３ａ，６３ｂを介してステム１０に設けられるバイアス給電ピン４４ａ，４４ｂに接続される。
【００５５】
つぎに、キャンパッケージ１の各部の特徴的な構成をより詳細に説明する。まずステム１０の構成について詳述する。
【００５６】
図４に示したＬＤ駆動回路１００の差動トランジスタ１０３，１０４から出力される差動高周波信号は、図５および図６に示すように、グランデッドコプレナ差動線路７０を介してキャンパッケージ１に入力される。グランデッドコプレナ差動線路７０は、基板７３上に形成された一対の差動信号線７１ａ，７１ｂと、この一対の差動信号線７１ａ，７１ｂを挟むように差動信号線７１ａ，７１ｂの外側に配置されるグランド７２ａ，７２ｂと、裏面に配置されてグランド７２ａ，７２ｂに接続されるベタグランド（図示せず）とから構成されている。
【００５７】
グランデッドコプレナ差動線路７０の差動信号線７１ａ，７１ｂは、ステム１０に設けられた高周波信号ピン４１ａ，４１ｂに接続固定されている。グランデッドコプレナ差動線路７０のグランド線７２ａ，７２ｂは、ステム１０に設けられたグランドピン４２ａ，４２ｂに接続固定されている。
【００５８】
ステム１０は、コバール（Ｆｅ−Ｎｉ合金）、軟鉄、あるいはＣｕＷ（銅タングステン）などの金属で構成され、通常、その上層に半田付けのためにＮｉや金などのメッキが施されている。例えば、コバールや軟鉄からなるステム１０は金属板を金型で打ち抜いて作ることができ、また、ＣｕＷからなるステム１０はメタルインジェクションモールドで作ることができ、製造が簡単なので、コストが安い。ステム１０には、複数の孔７４，７５，７６ａ，７６ｂが分散して形成されており、これらの孔７４，７５，７６ａ，７６ｂに、誘電体７７，７８，７９ａ，７９ｂが挿入される。
【００５９】
誘電体７７には一対のピン挿入孔８０ａ，８０ｂが形成され、これらのピン挿入孔８０ａ，８０ｂに高周波信号ピン４１ａ，４１ｂが挿入固定される。同様に、誘電体７８，７９ａ，７９ｂには、孔（符号は省略）がそれぞれ形成され、これらの各孔にモニタ信号ピン４３およびバイアス給電ピン４４ａ，４４ｂが挿入固定される。一対の高周波信号ピン４１ａ，４１ｂが挿入される誘電体７７の形状は、この場合長円形状を呈している。これに対応して、誘電体７７が挿入される孔７４も長円形状を呈している。その他の誘電体７８，７９ａ，７９ｂは、円形形状としている。なお、グランドピン４２ａ，４２ｂは、ステム１０を貫通されておらず、前述したように、ステム１０の外壁面１０ｚ（図６、図７）に圧着および溶接によって固着されている。
【００６０】
ここで、２本の高周波信号ピン４１ａ，４１ｂは、高周波特性を考慮し、誘電体７７の少なくとも一方の外側に突出される部分の長さ（ＬＤ４０側への突出長）が、モニタ信号ピン４３およびバイアス給電ピン４４ａ，４４ｂの同突出長よりも短く設定されており、高周波信号ピン４１ａ，４１ｂを伝送される信号が、誘電体７７の外側にでると、即座にマイクロストリップ差動線路基板４６の差動信号線５２ａ，５２ｂに乗り移れるようにしている。モニタ信号ピン４３およびバイアス給電ピン４４ａ，４４ｂの方は、高周波特性の厳しい制約がないので、ある程度の突出長を確保して、ワイヤボンドの接続作業などを容易にしている。
【００６１】
誘電体７７，７８，７９ａ，７９ｂとしては、例えば、コバールガラスを使用するのが好ましく、ほうけい酸ガラスなどを使用しても良い。ここで、コバールガラスは、誘電率εｒ＝４〜５である。また、高周波信号ピン４１ａ，４１ｂ、モニタ信号ピン４３、バイアス給電ピン４４ａ，４４ｂ、グランドピン４２ａ，４２ｂとしては、例えばコバール、５０％Ｎｉ−Ｆｅ合金などの金属を使用する。
【００６２】
高周波信号ピン４１ａ，４１ｂ、モニタ信号ピン４３およびバイアス給電ピン４４ａ，４４ｂと、誘電体７７，７８，７９ａ，７９ｂとをステム１０に挿入固定する際には、誘電体挿入用の孔７４，７５，７６ａ，７６ｂが形成されたステム１０上に誘電体７７，７８，７９ａ，７９ｂを載置した状態で振動を加えることにより、誘電体７７，７８，７９ａ，７９ｂを孔７４，７５，７６ａ，７６ｂに落とし込み、さらに同様にしてピン４１ａ，４１ｂ，４３，４４ａ，４４ｂを誘電体７７，７８，７９ａ，７９ｂに形成された孔８０ａ，８０ｂなどに落とし込む。そして、この状態で複数のステム１０を図示しないカーボン治具に挿入し、その後、一気に電気炉の中で熱をかけることで誘電体を一時的に溶融し、誘電体およびピンをステム１０に固定する。
【００６３】
ステム１０と、台座１１とを別体として製造する場合は、台座１１はステム１０に対しＡｇロウ付けなどによって接続固定される。勿論、ステム１０と台座１１とを一体物として製造するようにしてもよい。
【００６４】
因みに、上記のように２本の金属ピンを長円形状の誘電体（ガラス）７７で固定する構造ではなく、ガラスビーズの溶融により金属ピンを固定し、給電線路を構成するようにした場合は、高周波用の同軸コネクタの例に見るように、十分な製造管理のもとで製造すれば、性能がでるが、ガラスビーズを溶融固化するので、ピン貫通孔に封入されるガラスが固化する際に形状がばらつく、ピンが倒れる、あるいはモジュール内の給電線路との接続位置が不均一になるなどの理由により、インピーダンスのミスマッチを起こしやすい。その結果、ＬＤ４０に入力される信号波形にジッタが発生し、光出力波形が劣化するなどの問題が発生しやすい。
【００６５】
つぎに、ステム１０、信号ピン４１ａ，４１ｂ，…、誘電体７７，７８，…および台座１１の材料について考察する。これらの材料を選択する際には、どのような特性を最適にするかによって材料は変わってくる。
【００６６】
（１）誘電体（ガラス）に発生するクラックを防止する。
インピーダンス整合を取りかつ気密構造の信頼性を確保するためには高周波信号ピン４１ａ、４１ｂ部の誘電体７７には厚みが必要であり、また材料として、コバールガラス、ほうけい酸ガラスなどのガラスを使用しているので、通信機器の環境温度として求められる−４０℃から８５℃の温度変動に対し、ガラスに割れ（クラック）が入らないように、その内側および外側に配されるピンおよびステム１０の熱膨張係数をガラスと同程度に設定する。このため、ピンの材料としては、コバールを使用し、ステム１０の材料としては、コバールかＣｕＷを使用する。
【００６７】
（２）放熱性を最適にする。
ＬＤ４０等から発生する熱の放熱性を最適にするためには、ステム１０および台座１１をＣｕＷで一体化させたものが最適である。メタルインジェクションモールド技術を使えば、ステム１０および台座１１の一体構造のような複雑な形状を比較的安価に作ることができる。誘電体には、コバールガラス、ほうけい酸ガラスなどを使用し、ピンには、コバールを使用する。
【００６８】
（３）コストを安くする。
ステム１０および台座１１をコバールで一体化させたものが最適である。しかし、コバールは放熱性が悪いので、発熱の小さな光半導体素子用のパッケージにしか使用できない。本実施の形態のように、ＬＤモジュールの場合は、ＬＤの発熱は０．２Ｗ程度であるのでコバールを使用できるが、一方、トランスインピーダンスアンプ付きのＰＤモジュールの場合は、アンプの発熱が０．５Ｗ程度あるので、温度上昇が大きく、コバールを使用するのは厳しい。
【００６９】
（４）折衷案
発熱源を支持している台座１１は放熱性のよいＣｕＷを使って、ステム１０に安価なコバールを使うようにしてもよい。これらの接合はロウ付けとなる。また、台座１１は安価な鉄として、これにロウ付けによりコバールから成るステム１０を接合するようにしてもよい。
【００７０】
なお、グランデッドコプレナ差動線路７０、高周波信号ピン４１ａ、４１ｂ、グランドピン４２ａ、４２ｂ、ステム１０、ワイヤボンド５７ａ、５７ｂ、およびマイクロストリップ差動線路基板４６などによって、分布定数回路３０が構成される。
【００７１】
つぎに、高周波信号ピン４１ａ，４１ｂが貫通される長円形状の誘電体７７については、透明または半透明のガラス材料を使用するようにしており、これにより高周波信号の反射特性を劣化させる、ガラス材料中に発生する泡５（図８参照）を簡単に目視検査できるようにしている。ちなみに、この種の誘電体に使用するガラスとしては、従来、黒色のガラスを使用しており、ガラス中に発生する泡５の目視検査が困難であった。勿論、高周波信号ピン４１ａ、４１ｂ以外の、モニタ信号ピン４３、およびバイアス給電ピン４４ａ、４４ｂについては、黒色のガラスを用いてもよいことは言うまでもない。
【００７２】
つぎに、差動信号線路において、インピーダンスマッチングをとるための構成について説明する。
【００７３】
単相線路を用いた従来のキャンパッケージはコストが安いが、高周波特性が今ひとつよくないという問題を有している。図９（ａ）は、特開平１１−２３３８７６号公報などに記載された単相線路の信号ピンを用いた従来のキャンパッケージについて、フィードスルー部分の断面を模式的に表した図である。図９（ａ）において、半径ｒａの金属製の信号ピン６０１の外周に、半径ｒｂを有する誘電体（ガラス）６０２を充填し、誘電体６０２の外周を金属製のステム６０３で囲んでフィードスルーを構成している。ステム６０３は接地してある。
【００７４】
このような信号ピン６０１の特性インピーダンスは、下式（１）で表せる。図１０（ａ）は、図９（ａ）に示す単相フィードスルーの信号ピンの場合において、誘電体（ガラス）の比誘電率εｓ＝４．１、比透磁率μｓ＝１とし、信号ピン６０１の半径ｒａを０．１ｍｍ、０．１５ｍｍ、０．２ｍｍ、０．２５ｍｍとした場合のフィードスルーの特性インピーダンスを示したものである。
【００７５】
【数１】
図１０（ａ）に示すように、例えば、信号ピンの半径ｒａが０．１５ｍｍの場合に特性インピーダンスを３０オームとするには、半径ｒｂが０．４ｍｍの誘電体（ガラス）を用いてフィードスルーを構成する必要がある。このフィードスルーをステムに２個並列に並べ、さらに、２つのフィードスルーの間に０．５ｍｍの間隔Ｓ１を確保すると、それらが信号ピンの径方向に占める長さは２．１ｍｍとなる。このような構成では、一般的なキャンパッケージの直径が５．４ｍｍ（または３．５ｍｍ）であるのに対して、フィードスルーが半分もの（または半分以上の）比率を占めてしまう。
【００７７】
また、誘電体６０２の半径（誘電体６０２の充填されるステム６０３の穴径）の変化に伴う特性インピーダンスの変化が大きく、加工する際に穴径やピンの取付け位置がずれた時、特性インピーダンスが大きくばらついてしまうという問題があった。また、このフィードスルーの出口から回路基板、またはストリップ線路などに接続する部分は、急激に特性インピーダンスが大きくなり、電気的な反射を起こしやすいため、特性インピーダンスのばらつきは整合回路の設計や製造を難しくしていた。
【００７８】
一方、図９（ｂ）は、この発明の実施の形態１によるキャンパッケージ１に設けた高周波信号ピン４１ａ、４１ｂを有するフィードスルーの断面を、模式的に示したものである。図において、高周波信号ピン４１ａ、４１ｂの半径をＲａ、高周波信号ピン４１ａ、４１ｂの中心間隔をＳ２とし、高周波信号ピン４１ａ、４１ｂの外周に半径Ｒｂの誘電体（ガラス）６１０（図５の誘電体７７に相当する）を設け、その外側にステム１０が配置されている。図では、説明を簡単にするために誘電体６１０を円形にしている。また、ステム１０は接地してある。
【００７９】
この場合の特性インピーダンスは、下式（２）で表せる。なお、式（１）及び式（２）は、小西義弘著のマイクロ波回路の基礎とその応用（第１版）の第１６ページ（総合電子出版社１９９０年８月２０日）の記載に基づくものである。図１０（ｂ）は高周波信号ピン４１ａ、４１ｂの半径Ｒａを０．１５ｍｍ、その中心間隔Ｓ２を０．６ｍｍから０．９ｍｍ（０．６ｍｍ、０．７ｍｍ、０．８ｍｍ、０．９ｍｍ）とし、誘電体（ガラス）の比誘電率εｓ＝４．１、比透磁率μｓ＝１として、差動線路のフィードスルーの特性インピーダンスを示したものである。例えば、高周波信号ピン４１ａ、４１ｂの半径Ｒａが０．１５ｍｍの場合、その中心間隔Ｓ２が０．７ｍｍから０．９ｍｍにばらつき、更に誘電体（ガラス）６１０の半径が０．６５ｍｍから１．１ｍｍの範囲でばらついても、特性インピーダンスは６０〜６５オームの範囲であって、その変動が少なくなる。
【００８０】
【数２】
【００８１】
このように、フィードスルーに差動線路を用いることで、高周波信号ピン４１ａ、４１ｂ間の電界結合により特性インピーダンスのバラツキが少なくなる。したがって、高周波信号ピン４１ａ、４１ｂのガラス融着固定工程におけるピンの位置のバラツキや、ステム加工時の穴径のバラツキを適宜に許容することができ、品質が安定し、安価なフィードスルーを得ることができる。また、誘電体６１０の半径を０．８ｍｍとすることができ、さらには誘電体を長円形、楕円形、繭型とする（図１８で誘電体の形状例を示す）ことで、単相のフィードスルーを横に並べた場合と比べてより小型なキャンパッケージを得ることが可能である。
【００８２】
さらに、キャンパッケージ１の内部（マイクロストリップ差動線路基板４６側）に突出するフィードスルーの出力端とマイクロストリップ差動線路基板４６を接続する部分や、キャンパッケージ１の外部（グランデッドコプレナ差動線路７０側）に突出するフィードスルーの出力端とマイクロストリップ差動線路基板４６を接続する部分では、線路間の電界結合が適宜に維持され、特性インピーダンスの変化を抑えることができる。このため、スタブ５４ａ，５４ｂのような整合回路の設計が容易となる。
【００８３】
図１０（ｃ）は高周波信号ピン４１ａ、４１ｂの半径Ｒａを０．０５ｍｍから０．２５ｍｍ（０．０５ｍｍ、０．１ｍｍ、０．１５ｍｍ、０，２０ｍｍ、０．２５ｍｍ）、ピンの中心間隔Ｓ２を０．８ｍｍとした時の特性インピーダンスを示すものであり、ピンの半径Ｒａを変えることで、特性インピーダンスを所望の大きさに合わせることができる。図からわかるように、ピンの半径Ｒａを適宜選択しても、誘電体Ｒｂの半径の変化に伴なう特性インピーダンスの変化が少なく、前述と同様の効果がある。
【００８４】
なお、好ましくは、高周波信号ピン４１ａ、４１ｂの中心間隔Ｓ２を０．７〜０．９ｍｍ、誘電体６１０の半径Ｒｂを０．６５〜１．１ｍｍとするのが良く、また、高周波信号ピン４１ａ、４１ｂの半径を０．０５ｍｍから０．５ｍｍとするのが好適である。
【００８５】
本実施の形態１においては、ＬＤ駆動回路１００の差動トランジスタ１０３，１０４の出力からＬＤ４０までのインピーダンスマッチングをとるためこれらの間を全て差動線路で構成してＬＤ４０を駆動するようにしており、ステム１０を貫通するピンも、長円形状の誘電体７７に一対の高周波信号ピン４１ａ，４１ｂを貫通させることで、差動線路を構成する差動ピンとしている。このため、両信号ピン間の電気的結合が高くなり、電界を封じ込めることができ、漏洩による損失を低減することができる。したがって、特に寸法バラツキが生じやすい高周波信号ピン４１ａ，４１ｂにおけるステム１０からＬＤ駆動回路１００側に露出されている部分（以下、ドライバ側ピン露出領域という）の電界の不連続を従来に比べ抑えることができる。さらに、このドライバ側ピン露出領域には、グランドピン４２ａ，４２ｂが高周波信号ピン４１ａ，４１ｂに並走するように配されているので、この部分のインピーダンスを低くして反射を抑えることができる。
【００８６】
また、例えば、単相駆動の場合には、ＬＤを駆動した大電流が接地を経由して駆動回路に帰還するので、接地電位が変動するため、近接して設置された微弱電流を検出する光受信系の電子回路に悪影響がでることがあるが、本実施の形態では、差動線路を用いて、ＬＤをプッシュプル動作しているので、大電流は差動線路を流れ、接地電位の変動が少なくなり、周辺回路への影響がでにくいという利点もある。
【００８７】
このように、ドライバ側ピン露出領域を差動線路構成としかつその外側にグランドピン４２ａ，４２ｂを配して、この部分のインピーダンスを従来に比べ低くするようにしたので、この部分とステム内側とのインピーダンス差が従来に比べ小さくなり、また電界の不連続も少なくしたので、通過特性および反射特性を改善することができる。
【００８８】
高周波信号ピン４１ａ，４１ｂの周りに配置される誘電体７７として、ガラスを使用しているので、ステム１０の内側部分（高周波信号ピン４１ａ，４１ｂが誘電体７７で囲まれているフィードスルー部分、以下ピン非露出領域ともいう）では、インピーダンスが下がりすぎる傾向がある。このピン非露出領域のインピーダンスを上げるためには、高周波信号ピンの周りに配置される誘電体７７の断面積（長円の面積）を大きくすればよいが、これでは小型化、省スペース化の要求を満足させることができない。
【００８９】
そこで、２本の高周波信号ピン４１ａ，４１ｂは、誘電体７７の外側にでると、即座にマイクロストリップ差動線路基板４６の差動信号線５２ａ，５２ｂに乗り移れるように、ＬＤ４０側への突出長を短くするとともに、マイクロストリップ差動線路基板４６のストリップ差動信号線５２ａ，５２ｂのうち、高周波信号ピン４１ａ，４１ｂに接続される、ステム１０に近い部分５２ｄ（図６参照）の間隔を、例えば、差動線路基板４７に近い部分の線路間隔よりも大きくしたり、ピン４１ａ、４１ｂの間隔よりも若干広く設定する等、比較的大きく設定することで、この部分の電気的結合を弱くして、この部分５２ｄを高インピーダンスに設定している。例えば、高周波信号ピン４１ａ，４１ｂのフィードスルー部分が６０Ω、ストリップ差動信号線５２ａ，５２ｂにおける間隔の広い５２ｄの部分が１５０Ω、ストリップ差動信号線５２ａ，５２ｂにおける差動線路基板４７に近い間隔の狭い部分が１００Ωとなるようにしている。
【００９０】
このように、ステム１０を出た直後の差動線路部分の線路間隔を大きくして、高インピーダンス部分を故意に作成しており、この高インピーダンス部分とステム内側（ピン非露出領域）の低インピーダンス部分とでインピーダンスを相殺させ、全体的に見てインピーダンスを整合させるようにしている。すなわち、ピン非露出領域（フィードスルー部分）は低インピーダンスであるので、その後にハイインピーダンスを少し作って、全体としてのインピーダンスマッチングをとるようにしている。
【００９１】
また、ストリップ差動信号線５２ａ，５２ｂの途中には、インピーダンス整合用の一対のスタブ５４ａ，５４ｂを形成しており、これら一対のスタブ５４ａ，５４ｂによりインピーダンスを下げてストリップ差動信号線５６ａ、５６ｂとのミスマッチングが発生しないようにしている。すなわち、これら一対のスタブ５４ａ，５４ｂにより、ドライバ側ピン露出領域のリアクタンス成分と、ピン非露出領域（フィードスルー部分）のリアクタンス成分を補償して、通過特性および反射特性を改善している。
【００９２】
また、この場合、一対のスタブ５４ａ，５４ｂは、外側にではなく、内側に（互いの信号線に接近するように）突出されているので、マイクロストリップ差動線路基板４６の小型化に寄与する。なお、小型化が必要ない場合は、図１１に示すように、差動線路５２ａ，５２ｂの外側に突出するようにしてもよい。
【００９３】
つぎに、台座１１上への４つの基板（マイクロストリップ差動線路基板４６，４７と、ＬＤ用チップキャリア４８と、バイアス回路用基板４９）と、ＰＤ用チップキャリア４５のレイアウトについて説明する。
【００９４】
キャンパッケージ１においては、高周波信号ピン４１ａ，４１ｂとＬＤ４０との間を接続する差動線路基板と、ＬＤ４０を搭載する基板と、ＬＤ４０に直流バイアス電流を供給するためのバイアス回路基板と、モニタＰＤ５０とを配置する必要がある。
【００９５】
図１２は、差動線路構成の場合の他の台座１１上のレイアウトを示すものである。ステム１０の中央には、高周波信号ピン４１ａ，４１ｂが貫通配置され、高周波信号ピン４１ａ，４１ｂを挟むようにグランドピン４２ａ、４２ｂが配置される。また、高周波信号ピン４１ａ，４１ｂ、およびグランドピン４２ａ、４２ｂを挟むように、バイアス給電ピン４４ａ、４４ｂが貫通配置されている。台座１１の中央部に、高周波信号ピン４１ａ，４１ｂとＬＤ４０間を接続する差動線路基板９０ａと、ＬＤ４０を搭載する基板９０ｂと、整合抵抗３１ａ、３１ｂを搭載する基板９０ｅとが配置される。また、台座１１のＬＤ４０の両側に、ソレノイドを有するバイアス回路基板９０ｃ，９０ｄが配置され、バイアス基板９０ｃ、９０ｄに設けられたソレノイドは、それぞれバイアス給電ピン４４ａ、４４ｂにワイヤボンドで接続されている。
【００９６】
このようなレイアウトの場合、レーザ光はＬＤ４０の前後にしか出射されないので、モニタＰＤ５０を高周波信号ピン４１ａ，４１ｂの上下に配置する必要があり、スペース的に配置が困難である。また、差動線路基板９０ａと、ＬＤ４０を搭載する基板９０ｂ、および整合抵抗３１ａ、３１ｂを搭載する基板９０ｅとが、レーザ光出射方向に直線上に配置されるので、台座１１のレーザ光出射方向に沿った長さが長くなり、パッケージの大型化を招来する。また、バイアス回路と接続するワイヤボンド３５ａ、３５ｂのインダクタンスを小さくするためには、基板を２分割しなくてはいけないので、コスト高になる。さらに、このレイアウトの場合は、高周波信号ピン４１ａ，４１ｂを封止固定するための透明の誘電体７７がＬＤ４０の真後ろに位置するので、ＬＤ４０からのモニタ光が透明な誘電体７７を介してキャンパッケージ１の外部に直接出射されることになり、ＬＤ４０を駆動しながらの作業を行う際に、作業者の目に入る可能性が高いという懸念もある。
【００９７】
このような状況を鑑み、実施の形態１においては、図５〜図７などに示すように、マイクロストリップ差動線路基板４６，４７と、バイアス回路用基板４９とで、ＬＤ用チップキャリア４８を挟むようにＬＤ用チップキャリア４８の両側に配置するようにしている。別言すれば、ＬＤ４０を真ん中にしてマイクロストリップ差動線路基板４６，４７の各ストリップ差動信号線５２ａ，５２ｂ，５６ａ，５６ｂと、一対のインダクタンス回路を含む配線パターン６２ａ，６２ｂと、ＬＤ４０とを略Ｕ字状に配置している。
【００９８】
このため、台座１１のレーザ光軸方向の長さは、マイクロストリップ差動線路基板４６，４７分の長さで済むようになり、図１２に示したレイアウトより小型化が実現できる。
【００９９】
また、マイクロストリップ差動線路基板４６，４７が、ＬＤ用チップキャリア４８からサイドにずれた位置に配設されるので、高周波信号ピン４１ａ，４１ｂを封止固定するための透明の誘電体７７の配置位置も、必然的に、ＬＤ用チップキャリア４８からサイドにずれた位置に配設されることになる。レーザ光は、ガウス分布的に光軸からずれるほど強度が弱くなるので、透明の誘電体７７には強度の弱い光しか入らなくなり、これにより作業時の安全性を向上させることができる。
【０１００】
なお、ＬＤ４０を搭載する基板と、高周波信号ピン４１ａ，４１ｂおよびＬＤ４０間を接続する差動線路基板とを、同一の基板で構成する手法もあるが、この場合は、熱源としてのＬＤ４０からの熱を放熱するため単位面積あたり高価な放熱性の良い窒化アルミ基板（ＡｌＮ）などの基板材料を広い面積で使用しなくてはならず、コストアップの原因となる。
【０１０１】
そこで、この実施の形態１においては、図５および図６に示すように、熱源としてのＬＤ４０を搭載するＬＤ用チップキャリア４８を、他の基板から分離して単独基板としている。このため、ＬＤ用チップキャリア４８にのみ高価な放熱性の良い窒化アルミ基板（ＡｌＮ）などのセラミック基板材料を使用すればよくなり、他の基板（マイクロストリップ差動線路基板４６，４７と、バイアス回路用基板４９）は、安価なＡｌ２Ｏ３などのセラミック基板材料を使用すればよくなり、低コスト化が可能となる。
【０１０２】
また、本実施の形態１のレイアウトによれば、インピーダンス整合用のマイクロストリップ差動線路基板４６と、整合抵抗３１ａ，３１ｂを配置するためのマイクロストリップ差動線路基板４７とを、別基板としたので、無駄のないセラミック基板の裁断が可能となって低コスト化に寄与する。また、インピーダンス整合用のマイクロストリップ差動線路基板４６は、ステム１０の製造時に一緒に製造して、ステム１０とマイクロストリップ差動線路基板４６とがロウ付け、または半田付けにより接続固定されたユニットを作成して、その後他の構成部品と組み立てるなどの自由度の高い製造作業を行うことが可能となり、作業性が向上する。なお、ステム１０の直径として、例えばφ５．６ｍｍの大きさを実現することが十分に可能である。
【０１０３】
また、バイアス回路用基板４９には、バイアス給電ピン４４ａ，４４ｂに接続される空芯ソレノイド３３ａおよび共振防止抵抗３４ａの並列回路と、空芯ソレノイド３３ｂおよび共振防止抵抗３４ｂの並列回路とを、同一基板上に配置して、バイアス回路基板の小面積化を図っているので、低コスト化および小型化に寄与する。
【０１０４】
また、バイアス回路用基板４９上の空芯ソレノイド３３ａ，３３ｂは、互いの磁界が干渉しないように、交差するように、好ましく直交するように、配置されているので、一方のソレノイドに発生する磁界が他方のソレノイドに影響を与えることがなくなるとともに、空芯ソレノイド３３ａ，３３ｂの配置位置をＬＤ４０のアノード、カソードにより近づけることが可能となる。
【０１０５】
つぎに、ＰＤ５０の配置について説明する。ＰＤ５０を搭載するＰＤ用チップキャリア４５は、ＬＤ４０の真後ろに配するのではなく、レーザ光軸に対し上下側および左右に少しずれた位置に配置することにより、スペースの有効活用を図り、ステム１０に配するバイアス給電ピン４４ａ，４４ｂ、モニタ信号ピン４３などの自由度の高いレイアウトを可能にしている。
【０１０６】
また、ＰＤ５０をＬＤ４０の上下のどちらにずらせるかを選択する際には、ＬＤ４０を構成する半導体基板９９と活性層９３との位置関係、並びにモニタ光の遠視野像の強度分布に応じて決定する。図１３は、ＬＤ４０の構造を概略的に示すものである。
【０１０７】
ＬＤ４０は、カソード（ｎ電極）９１と、アノード（ｐ電極）９２と、ｐ型の半導体基板９９と、発光領域をなす活性層９３と、反射防止膜（ＡＲコート）を施した端面１１０からの反射戻り光を低減するための窓構造９４と、活性層９３を挟むクラッド層５０１などを備えている。なお、窓構造９４とは、共振器端面（へき開面）５０２近傍に不純物を注入又は拡散させて無秩序化することにより、端面近傍におけるバンドギャップを増大させて、端面近傍における光吸収などを抑制し、端面破壊を防止するなどの効果を持つ構造である。
【０１０８】
活性層９３は、半導体基板９９と逆方向側に片寄った位置に配設されており、このため、出射されるレーザ光は次のような強度分布を持つようになる。
【０１０９】
活性層９３から出射されたレーザ光の一部は窓構造９４の上側にある反射率の高い金属で構成されるカソード９１で反射される。この反射光が、活性層９３から窓構造９４を介して直接出射される他のレーザ光と干渉するので、ＰＤ５０が配置される程度の距離を離した位置でのモニタ光の強度分布は、図１４に示すようになる。図１４に示す強度分布においては、正の角度領域（半導体基板９９側）では、上記干渉によるリップルが発生している。したがって、このようなリップル発生側に、ＰＤ５０を配置すると、若干の組立誤差などによって受光感度が急変するので、モニタ光を高精度に検出することができなくなるという問題がある。
【０１１０】
一方、図１４に示すように、負の角度領域（半導体基板９９と反対側）では、光線がアノード９１に蹴られる位置まで滑らかに変化する通常のガウス分布波形に近い形状が得られる。
【０１１１】
したがって、ＰＤ５０を光軸に対して半導体基板９９と反対の方向に片寄った側に配置すれば、上述した干渉による遠視野像のリップルの影響を受けることがなくなり、モニタ光を高精度に検出することができるようになる。
【０１１２】
図１５は、先の図５〜図７に示した実施の形態１のキャンパッケージ１におけるＬＤ４０とＰＤ５０との配置関係を示す図である。図１５に示すように、ＰＤ５０は、ＬＤ４０の上側に、すなわち光軸に対して半導体基板と反対の方向に片寄った側に配置するようにしており、上述した干渉による遠視野像のリップルの影響を受けることがなくなり、モニタ光を高精度に検出することができる。また、この場合は、ＰＤ５０は、ＬＤ４０に対し左右方向にもずれた位置に配置され、小型化している。なお、ＰＤ用チップキャリア４５の下面は、台座１１の上面から若干離間している。
【０１１３】
つぎに、図１６を用いてステム１０に挿入すべき長円形状の誘電体（ガラス）７７の厚みに関して説明する。誘電体７７の厚みを、ステム１０に形成した孔７４の深さすなわちステム１０の幅と同じ長さに設定すると、電気炉での加熱時にガラスの縁が盛り上がって、ステム１０の壁面に凹凸部が形成されてしまう。このようなステム１０壁面での凹凸は、各種の部品配置の際の邪魔になる。
【０１１４】
そこで、誘電体７７の厚みをステム１０に形成した孔７４の深さすなわちステム１０の幅よりも短く設定し、電気炉での加熱前には、図１６に示すように、ステム１０にはＬＤ側の開口部をすり鉢状に形成した孔９５が形成されるようにする。このようにすれば、電気炉での加熱時にガラスの縁が盛り上がっても、ガラスは、ステム１０の壁面まで到達することが無くなり、この誘電体７７の領域に重なるように任意の部品を配置できるようになる。先の図５〜図７に示した実施の形態１においては、図１６にも示すように、ＰＤ５０を配置するためのＰＤ用チップキャリア４５の一部を誘電体７７に重なるように配置している。すなわち、ＰＤ用チップキャリア４５が、孔９５のすり鉢状の開口部に重なるように配置されている。また、図５および図１５などに示すように、台座１１のステム１０への当接面の一部も、上記孔９５のすり鉢状の開口部に重なるように配置されている。なお、他のバイアス給電ピン４４ａ，４４ｂ、モニタ信号ピン４３を封止固定するための誘電体７９ａ，７９ｂ，７８も、同様にして、それらの厚みをステム１０の幅よりも短く設定している。また、この場合、孔９５を、ステム１０の台座１１が固定される方の壁面に形成するようにしたが、逆側の面にも部品を配置する場合は、ステム１０の逆側の壁面に、同様の孔を形成するようにしてもよい。
【０１１５】
なお、上記実施の形態１において、マイクロストリップ差動線路基板４６，４７の代わりに図１７に示すようなグランデッドコプレナ差動線路４６ｂを用いるようにしてもよい。グランデッドコプレナ差動線路４６ｂは、前述したように、基板上に形成された一対の差動信号線と、この一対の差動信号線を挟むように差動信号線の外側に配置されるグランドと、裏面に配置されるベタグランドとから構成されている。
【０１１６】
また、実施の形態１では、高周波信号ピン４１ａ，４１ｂの外側にグランドピン４２ａ，４２ｂを配設するようにしたが、図１８に示すように、グランドピン４２ａ，４２ｂを省略した実施形態も可能である。
【０１１７】
実施の形態２．
つぎに、図１９を用いてこの発明の実施の形態２について説明する。図１９（ａ）〜（ｃ）は、高周波信号ピン４１ａ，４１ｂを封止するための誘電体７７の他の形状を示すものである。
【０１１８】
図１９（ａ）は、誘電体７７の形状として、２７０°／３６０°程度の２つの円を直線（あるいは緩やかな曲線）で接続した繭型形状を採用している。１つのピン４１ａ（または４１ｂ）から誘電体７７の周縁、すなわちグランド部材としてのステム１０までの距離について着目すると、繭型形状の場合は、２７０°／３６０°が等距離ｒにあり、残りの部分は距離ｒよりも長くなる。一方、実施の形態１で用いた長円形状の誘電体の場合、１８０°／３６０°が等距離ｒにあり、残りの部分は距離ｒよりも長くなる。ピンとグランドまでの距離が長いほどインピーダンスが高くなるので、同じ面積の繭型形状と長円形状を比較した場合、長円形状のほうがインピーダンスを高く設定することができる。前述したように、ピン非露出領域（フィードスルー領域）では、インピーダンスが下がりすぎる傾向があるので、インピーダンスを上げるという点では、長円形状のほうが有利である。勿論、繭型形状を採用する場合は、その面積を調整して、長円形状の場合と同程度のインピーダンスが得られるようにすればよい。
【０１１９】
図１９（ｂ）では、誘電体７７として、２つの円を直接的に連結した形状を採用しており、図１９（ｃ）では、楕円形状を採用している。
【０１２０】
実施の形態３．
つぎに、図２０を用いてこの発明の実施の形態４について説明する。この実施の形態３においては、キャンパッケージ１の放熱特性をより向上させるようにしている。したがって、この実施の形態４は、コバールなどで台座１１およびステム１０が一体成形された、放熱性の悪いパッケージのときに適用すれば、好適である。
【０１２１】
図２０（ａ）に示すように、台座１１およびステム１０に、熱伝導の良いＣｕなどの線材（ヒートパイプ）８１を内挿するための線材挿入孔８２を形成する。線材挿入孔８２の径は、線材８１の径よりも大きくする。線材挿入孔８２の底部には、圧入穴８２ａを形成し、この圧入穴８２ａに線材８１の一端を圧入固定する。圧入穴８２ａの穴長は、線材８１を固定できる範囲でできるだけ短くする。これは、線材８１と台座１１との熱膨張係数差による歪の発生を防止する為である。ＬＤ４０からの放熱を考慮した場合、線材８１の一端を固定するための圧入穴８２ａは、ＬＤ４０あるいはＬＤ用チップキャリア４８の直下に配置した方が好ましい。
【０１２２】
なお、線材８１が孔８２の底部に至るまでの間は、線材８１が線材挿入孔８２の内周面に接触しないようにすることが好ましいが、線材８１と線材挿入孔８２との間の摩擦あるいは表面間の干渉によって、線材８１と台座１１との熱膨張係数差による歪の発生を防止できるならば、多少接触していても構わない。ただし、線材（ヒートパイプ）８１が、線材挿入孔８２の内周面で半田等によって接合されることは避けなければならない。
【０１２３】
また、図２０（ａ）をＫ方向から見た図２０（ｂ）に示すように、線材８１の他端は螺旋状に曲げられる。螺旋状に曲げられた線材８１の他端は、その螺旋中心にねじ５００が挿入され、グランデッドコプレナ差動線路７０の裏面側に位置する、ヒートシンク２０００に設けられたねじ穴と締結される。これによって、線材８１の他端がヒートシンク２０００に固定される。このとき、線材８１の他端はばね性を有して固定されるため、熱膨張係数差によって線材８１と台座１１との間に熱変位差が生じても、その熱変位差を吸収でき、台座１１の歪の発生を防止することができる。キャンパッケージ１に電気接続される外部基板と、ＬＤモジュール３とは、ともに図示しないケースに収納される。ヒートシンク２０００は、このケースの壁面に設けられている。
【０１２４】
ＬＤ４０で発生した熱は、ＬＤ用チップキャリア４８から台座１１を介して、線材８１の一端に放熱される。線材８１に伝えられた熱は、線材８１の他端からヒートシンク２０００に伝わり、ヒートシンク２０００に設けられたフィンから外気に放熱される。
【０１２５】
このように、この実施の形態３においては、台座１１およびステム１０の内部に、壁面と接触しないように放熱のための線材８１を設けるようにしているので、ＬＤ４０、ドライバＩＣ、トランスインピーダンスアンプなどの熱源から発生される熱を効率良く放熱することができるとともに、線材８１と台座１１との熱膨張係数差による歪の発生を防止することができる。
【０１２６】
ところで、上述の実施の形態においては、差動信号を入力するためのステム構成をＬＤ４０が搭載されたＬＤモジュールに適用するようにしたが、上記ステム構成を、電界吸収型光変調器（ＥＡ変調器、Ｅｌｅｃｔｒｏ−ａｂｓｏｒｐｔｉｏｎ Ｍｏｄｕｌａｔｏｒ）が搭載されたＥＡモジュールに適用するようにしてもよい。勿論、ＬＤの温度調整用のペルチェ素子を用いたものであっても良いことは云うまでもない。
【０１２７】
【発明の効果】
以上説明したように、この発明によれば、差動信号線路基板とバイアス回路基板が発光素子用チップキャリアを挟むように発光素子用チップキャリアの両側に配置しているので、光半導体素子モジュールの小型化、スペースの有効活用、さらにはコストダウンを実現することができる。
【図面の簡単な説明】
【図１】この発明にかかる光半導体パッケージの外観構成を示す斜視図である。
【図２】この発明にかかる光半導体パッケージとレセプタクルが接続されたＬＤモジュールの外観構成を示す斜視図である。
【図３】ＬＤモジュールの水平及び垂直断面図である。
【図４】キャンパッケージ内の構成要素およびＬＤ駆動回路の等価回路図である。
【図５】実施の形態１のキャンパッケージの内部構成を示す斜視図である。
【図６】実施の形態１のキャンパッケージの内部構成を示す平面図である。
【図７】ステムとピンと台座の配置関係などを示すための図である。
【図８】誘電体内に発生する泡を示すための図である。
【図９】従来と実施の形態１のフィードスルーの断面を、模式的に示した図である。
【図１０】従来と実施の形態１のフィードスルーにおけるガラス半径と特性インピーダンスとの関係を示す図である。
【図１１】スタブの配置の変形態様を示す図である。
【図１２】各種構成要素の一般的なレイアウトを示すための図である。
【図１３】ＬＤとＰＤとの配置条件を説明するための図である。
【図１４】ＬＤからの出射光の光強度分布を示す図である。
【図１５】ＬＤとＰＤとの配置状態を説明するための図である。
【図１６】ステムに配される長円形状の誘電体の近傍の拡大図である。
【図１７】実施の形態１の変形態様を示す図であり、グランデッドコプレナ差動線路を示す図である。
【図１８】実施の形態１の変形態様を示す図である。
【図１９】この発明の実施の形態２を説明するための図であり、誘電体の他の形状を示す図である。
【図２０】この発明の実施の形態３を説明するための図である。
【符号の説明】
１ キャンパッケージ、２ レセプタクル、３ 光半導体素子モジュール（ＬＤモジュール）、５ 泡、１０ ステム、１０ｚ ステム外壁面、１１ 台座、１２ 集光レンズ、１３ キャップ、１３ａ 第１キャップ部材、１３ｂ 第２キャップ部材、１４ 孔、１５ 内部空間、１６ ウィンドウ、１７ 孔、１８ダミーフェルール、１８ａ 光ファイバ、１９ フェルール挿入孔、２０ 光ファイバ、２１ フェルール、３０ 分布定数回路、３１ａ，３１ｂ 整合抵抗、３３ａ，３３ｂ ソレノイド（空芯ソレノイド）、３４ａ，３４ｂ 共振防止抵抗、３５ａ，３５ｂ ワイヤボンド、３６ バイアス定電流源、４０ 半導体レーザダイオード（ＬＤ）、４１ａ，４１ｂ 高周波信号ピン、４２ａ，４２ｂグランドピン、４３ モニタ信号ピン、４４ａ，４４ｂ バイアス給電ピン、４５ ＰＤ用チップキャリア、４６，４７ マイクロストリップ差動線路基板、４６ｂ グランデッドコプレナ差動線路、４８ ＬＤ用チップキャリア、４９ バイアス回路用基板、５０ フォトダイオード（ＰＤ）、５２ａ，５２ｂ ストリップ差動信号線、５３ａ，５３ｂ パッド、５４ａ，５４ｂ スタブ、５６ａ，５６ｂ ストリップ差動信号線、５７ａ，５７ｂ ワイヤボンド、５９ａ，５９ｂ ストリップ差動信号線、６０ ワイヤボンド、６１ａ，６１ｂ ワイヤボンド、６２ａ，６２ｂ 配線パターン、６３ａ，６３ｂ ワイヤボンド、７０ グランデッドコプレナ差動線路、７１ａ，７１ｂ 差動信号線、７２ａ，７２ｂグランド（グランド線）、７７，７８，７９ａ，７９ｂ 誘電体、８０ａ，８０ｂ ピン挿入孔、８１ 線材、８２ 孔（線材挿入孔）、８２ａ 圧入穴、９１ カソード、９２ アノード、９３ 活性層、９４ 窓構造、９５ 孔、９９半導体基板、１００ ＬＤ駆動回路、１０１ 外部基板、１０２ 入力バッファ、１０３，１０４ トランジスタ（差動トランジスタ）、１０５ トランジスタ（バイアス定電流源）、５００ ねじ、５０１ クラッド層、５０２ 共振端面、６０１ 信号ピン、６０２，６１０ 誘電体（ガラス）、６０３ ステム、２０００ ヒートシンク。
Claims (12)
- 差動駆動される半導体発光素子と、
前記半導体発光素子を搭載する発光素子用チップキャリアと、
前記半導体発光素子に差動信号を供給する差動線路を有する差動信号線路基板と、
少なくとも一対のインダクタンス回路を有し、前記半導体発光素子にバイアス電流を供給するバイアス回路基板と、
を台座上に搭載する光半導体素子モジュールであって、
前記差動信号線路基板と前記バイアス回路基板が前記発光素子用チップキャリアを挟むように発光素子用チップキャリアの両側に配置されたことを特徴とする光半導体素子モジュール。 - 前記半導体発光素子から後方に出射されるモニタ光を受光する受光素子をさらに備え、
前記受光素子は、平面視で前記半導体発光素子と前記受光素子を結ぶ線分が前記差動信号線路基板と前記バイアス回路基板との間になるように配置されたことを特徴とする請求項１に記載の光半導体素子モジュール。 - 前記受光素子を、半導体発光素子の光軸を中心として半導体発光素子の半導体基板と反対の方向に片寄った側に配置することを特徴とする請求項２に記載の光半導体素子モジュール。
- 前記バイアス回路基板は、一対の空心ソレノイドと抵抗との並列回路を１つのセラミック基板に搭載して成ることを特徴とする請求項１〜３の何れか一つに記載の光半導体素子モジュール。
- 前記一対の空心ソレノイドは、それらの中心軸の延長線が交差するように離間配置されていることを特徴とする請求項４に記載の光半導体素子モジュール。
- 孔を有するステムと、
前記ステムの孔に封入されるとともに、一対のピン挿入孔を有する誘電体と、前記誘電体の一対のピン挿入孔に貫通固定され、前記差動信号線路基板の差動線路に電気的に接続される一対の高周波信号ピンと、
を更に備えたことを特徴とする請求項１〜５の何れか一つに記載の光半導体素子モジュール。 - 前記差動線路基板は、前記一対の高周波信号ピンに接続されかつ前記高周波信号ピンとのインピーダンス整合をとるための差動線路を有する第１の基板と、整合抵抗が配置される差動線路を有する第２の基板とに分割されていることを特徴とする請求項６に記載の光半導体素子モジュール。
- 前記誘電体は、透明または半透明であり、前記半導体発光素子の光軸に対しずれた位置に配設されていることを特徴とする請求項６または７に記載の光半導体素子モジュール。
- 孔を有するステムと、前記ステムの孔に封入されるとともに、一対のピン挿入孔を有する誘電体と、前記誘電体の一対のピン挿入孔に貫通固定され、前記差動信号線路基板の差動線路に電気的に接続される一対の高周波信号ピンと、前記受光素子を前記ステムに搭載する受光素子のキャリアと、
を備え、前記ステムの孔の開口部はすり鉢状に形成され、前記台座又は前記受光素子のキャリアの一部が前記すり鉢状の開口部に重なることを特徴とする請求項１または請求項２に記載の光半導体素子モジュール。 - 前記台座は熱良導性の線状部材が挿入される中空の孔を有し、前記線状部材の一端は、該中空の孔の底部であってかつ前記台座のチップキャリア搭載面の直下に接続されるとともに、前記線状部材における前記底部との接続部を除く部分は、当該中空の孔の内周面と非接合であることを特徴とする請求項１に記載の光半導体素子モジュール。
- 差動駆動される半導体発光素子と、
前記半導体発光素子に差動信号を供給する差動信号線路と、
少なくとも一対のインダクタンス回路を有し、前記半導体発光素子にバイアス電流を供給するバイアス回路と、
を台座上に搭載して、前記台座をパッケージに内蔵する光半導体素子モジュールであって、
前記差動信号線路、バイアス回路および半導体発光素子を略Ｕ字形状に配置して、前記半導体発光素子を略Ｕ字形状の折り返し部分に配置したことを特徴とする光半導体素子モジュール。 - 半導体基板上に形成され、レーザ光を発生する活性層と、該活性層で発生したレーザ光が通過する窓構造とを有した半導体レーザダイオードと、
前記半導体レーザダイオードから前記窓構造を介して後方に出射されるモニタ光を受光する受光素子と、
を備え、前記受光素子を、前記半導体レーザダイオードの活性層を中心にして半導体レーザダイオードの半導体基板と反対の方向に片寄った側に配置することを特徴とする光半導体素子モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002204783A JP4212845B2 (ja) | 2002-07-12 | 2002-07-12 | 光半導体素子モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002204783A JP4212845B2 (ja) | 2002-07-12 | 2002-07-12 | 光半導体素子モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004047833A true JP2004047833A (ja) | 2004-02-12 |
| JP4212845B2 JP4212845B2 (ja) | 2009-01-21 |
Family
ID=31710286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002204783A Expired - Fee Related JP4212845B2 (ja) | 2002-07-12 | 2002-07-12 | 光半導体素子モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4212845B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005252251A (ja) * | 2004-02-19 | 2005-09-15 | Sumitomo Electric Ind Ltd | 光送信アセンブリ |
| WO2006075544A1 (ja) * | 2005-01-11 | 2006-07-20 | Rohm Co., Ltd. | 半導体レーザ装置およびその製造方法 |
| JP2007116247A (ja) * | 2005-10-18 | 2007-05-10 | Sharp Corp | 直交信号発生回路並びにそれを備えた受信チューナおよび通信機器 |
| JP2010129570A (ja) * | 2008-11-25 | 2010-06-10 | Nippon Telegr & Teleph Corp <Ntt> | レーザ駆動回路 |
| JP2013004945A (ja) * | 2011-06-22 | 2013-01-07 | Nippon Telegr & Teleph Corp <Ntt> | 光モジュール |
| JP2013502618A (ja) * | 2010-05-20 | 2013-01-24 | 潮州三環（集団）股▲ふん▼有限公司 | 光スイッチの気密性パッケージングに用いられるマルチコア光ファイバープラグ芯体 |
| CN106158054A (zh) * | 2016-07-19 | 2016-11-23 | 江苏华光电缆电器有限公司 | 中压电气贯穿件陶瓷组件 |
| JP2017050357A (ja) * | 2015-08-31 | 2017-03-09 | 日本オクラロ株式会社 | 光モジュール |
| JP2021097140A (ja) * | 2019-12-17 | 2021-06-24 | ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社 | 光モジュール |
| CN113281857A (zh) * | 2020-02-19 | 2021-08-20 | 住友电气工业株式会社 | 光半导体器件及光模块 |
| CN114755772A (zh) * | 2022-06-13 | 2022-07-15 | 耀芯电子(浙江)有限公司 | 一种非接触式信号传输连接器 |
| CN114966999A (zh) * | 2021-02-26 | 2022-08-30 | 华为技术有限公司 | 光收发封装结构及光电设备 |
-
2002
- 2002-07-12 JP JP2002204783A patent/JP4212845B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005252251A (ja) * | 2004-02-19 | 2005-09-15 | Sumitomo Electric Ind Ltd | 光送信アセンブリ |
| JP4687133B2 (ja) * | 2004-02-19 | 2011-05-25 | 住友電気工業株式会社 | 光送信アセンブリ |
| WO2006075544A1 (ja) * | 2005-01-11 | 2006-07-20 | Rohm Co., Ltd. | 半導体レーザ装置およびその製造方法 |
| JP2007116247A (ja) * | 2005-10-18 | 2007-05-10 | Sharp Corp | 直交信号発生回路並びにそれを備えた受信チューナおよび通信機器 |
| JP2010129570A (ja) * | 2008-11-25 | 2010-06-10 | Nippon Telegr & Teleph Corp <Ntt> | レーザ駆動回路 |
| JP2013502618A (ja) * | 2010-05-20 | 2013-01-24 | 潮州三環（集団）股▲ふん▼有限公司 | 光スイッチの気密性パッケージングに用いられるマルチコア光ファイバープラグ芯体 |
| JP2013004945A (ja) * | 2011-06-22 | 2013-01-07 | Nippon Telegr & Teleph Corp <Ntt> | 光モジュール |
| JP2017050357A (ja) * | 2015-08-31 | 2017-03-09 | 日本オクラロ株式会社 | 光モジュール |
| CN106158054A (zh) * | 2016-07-19 | 2016-11-23 | 江苏华光电缆电器有限公司 | 中压电气贯穿件陶瓷组件 |
| CN106158054B (zh) * | 2016-07-19 | 2023-09-29 | 江苏华光电缆电器有限公司 | 中压电气贯穿件陶瓷组件 |
| JP2021097140A (ja) * | 2019-12-17 | 2021-06-24 | ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社 | 光モジュール |
| JP7350646B2 (ja) | 2019-12-17 | 2023-09-26 | ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社 | 光モジュール |
| CN113281857A (zh) * | 2020-02-19 | 2021-08-20 | 住友电气工业株式会社 | 光半导体器件及光模块 |
| CN113281857B (zh) * | 2020-02-19 | 2023-12-15 | 住友电气工业株式会社 | 光半导体器件及光模块 |
| CN114966999A (zh) * | 2021-02-26 | 2022-08-30 | 华为技术有限公司 | 光收发封装结构及光电设备 |
| CN114966999B (zh) * | 2021-02-26 | 2023-12-08 | 华为技术有限公司 | 光收发封装结构及光电设备 |
| CN114755772A (zh) * | 2022-06-13 | 2022-07-15 | 耀芯电子(浙江)有限公司 | 一种非接触式信号传输连接器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4212845B2 (ja) | 2009-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3998526B2 (ja) | 光半導体用パッケージ | |
| CN108732691B (zh) | 光组件、光模块、以及光传输装置 | |
| US7426225B2 (en) | Optical sub-assembly having a thermo-electric cooler and an optical transceiver using the optical sub-assembly | |
| US7158550B2 (en) | Optical element module package and method for manufacturing the same | |
| JP4586337B2 (ja) | 半導体レーザモジュールおよび半導体レーザ装置 | |
| US7463659B2 (en) | Can-type optical transmitting module utilizing a laser diode with impedance matching resistors | |
| JP2004063852A (ja) | 光半導体集積装置 | |
| US7837398B2 (en) | Optical module having a block with feedthrough pins | |
| US7039083B2 (en) | High speed optical transmission assembly | |
| US6786627B2 (en) | Light generating module | |
| JP2004356233A (ja) | 半導体レーザモジュールおよび半導体レーザ装置 | |
| JP4279134B2 (ja) | 半導体用パッケージ及び半導体デバイス | |
| JP4212845B2 (ja) | 光半導体素子モジュール | |
| US20220069543A1 (en) | Header for an electric component | |
| CN113875103A (zh) | 光模块 | |
| JP2004363360A (ja) | 光送受信モジュール | |
| JP2004335584A (ja) | 半導体パッケージ | |
| US7192201B2 (en) | Optical transmitting module having a de-coupling inductor therein | |
| JP2004241480A (ja) | 光半導体装置 | |
| WO2022162835A1 (ja) | 半導体装置 | |
| JP2005259762A (ja) | 半導体レーザモジュール及び光伝送器 | |
| JP2008103774A (ja) | 高周波光伝送モジュールおよび光伝送器 | |
| CN115117727A (zh) | 光模块 | |
| JP2004259880A (ja) | 光半導体装置 | |
| JP2007059741A (ja) | 光半導体素子モジュール及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081028 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081029 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |