JP2004063852A

JP2004063852A - 光半導体集積装置

Info

Publication number: JP2004063852A
Application number: JP2002220974A
Authority: JP
Inventors: Hiroshi Ariga; 有賀　博; Kiyohide Sakai; 酒井　清秀
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-07-30
Filing date: 2002-07-30
Publication date: 2004-02-26
Anticipated expiration: 2022-07-30
Also published as: JP4198410B2

Abstract

【課題】ステムにおける高周波ピンの貫通部での低インピーダンスによる電気的な反射を減少させて高周波伝送特性を向上させ、コストを安く維持し、１０Ｇｂ／ｓ以上の高速動作を可能とすること。
【解決手段】ＬＤ４０と、差動線路を構成する一対の高周波信号ピン４１ａ，４１ｂが貫通固定される誘電体７７を支持するステム１０と、一対の差動線路を有するマイクロストリップ差動線路基板４６，４７とを備える光半導体素子モジュールと、ＬＤ４０との間で差動信号が伝送される集積回路１００と、集積回路１００と一対の高周波信号ピン４１ａ，４１ｂとを接続する一対の差動線路を有するグランデッドコプレナ差動線路７０とを備える集積回路用基板３００とを備え、グランデッドコプレナ差動線路７０の一対の差動信号線７１ａ，７１ｂに、該差動信号線７１ａ，７１ｂより特性インピーダンスが低いスタブ３０２ａ，３０２ｂをそれぞれ形成する。
【選択図】　　　図６

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体レーザなどの光半導体素子が搭載される光半導体素子モジュールと、光半導体素子との間で差動信号が伝送される集積回路が搭載される集積回路用基板とを備える光半導体集積装置に関し、さらに詳しくは１０Ｇｂ／ｓ以上の高速変調が可能で光ファイバが付属した同軸形モジュールや光ファイバーを接続するためのレセプタクル型アダプタ付きの光半導体素子モジュールを集積回路用基板に実装する際の電気的な反射を防止するようにした光半導体集積装置に関するものである。
【０００２】
【従来の技術】
近年、光ファイバを介して光信号を伝送する光通信システムにおいては、インターネットの普及に伴なう通信トラフィックの増大に応えるため、光信号の伝送速度の高速化が目覚しく、光送受信器においてもその伝送速度が２．５Ｇｂ／ｓから１０Ｇｂ／ｓへと移行しつつあり、現在、４０Ｇｂ／ｓの伝送速度の実現に向けて研究開発が進められている。これに伴ない、光送受信器の扱う信号の伝送速度についても、高速化が要求されている。
【０００３】
光送受信器は、送信するデータ信号を電気信号から光信号に変換し、送信用の光ファイバを介して光信号を送信するとともに、受信用の光ファイバを介して光信号を受信し、受信した光信号を電気信号として再生するものである。
【０００４】
この種の光送受信器に用いられる光半導体用パッケージとしては、キャンパッケージ、箱形パッケージなどがある。キャンパッケージを用いた従来技術としては、特開平６−３１４８５７号公報、特開平１１−２３３８７６号公報などがある。
【０００５】
特開平６−３１４８５７号公報には、ガラス封止の貫通リードピンを有する単相給電方式の光半導体モジュールに関する開示がある。また特開平１１−２３３８７６号公報には、金属ステムに、別個の誘電体で封止された一対の離間された信号ピンを設け、差動ドライバの一方の出力を一方の信号ピンを介してレーザダイオードの一方の電極に接続し、差動ドライバの他方の出力をダミー負荷を介し、さらに仮想接地線を介してレーザダイオードの他方の電極に接続して、レーザダイオードを駆動するようにした技術が示されている。
【０００６】
上記各公報に示されるような単相のキャンパッケージでは、単相方式であるため、１０Ｇｂ／ｓ以上の変調信号の伝送を行う際には、フィードスルー（ピンが誘電体に覆われた部分）の前後（ピンが誘電体から空気層に露出した部分）でインピーダンスが不整合となり易く、高周波伝送特性が劣化する問題があり、２．５Ｇｂ／ｓ程度の信号伝送までにしか利用されていない。
【０００７】
なお、特開平１１−２３３８７６号公報は、差動ドライバにとっての各負荷インピーダンスを同じにして、高速動作時の安定性を図るものでしかなく、信号ピンおよび信号ピンからレーザダイオードまでの線路も差動線路構成としたものではなく、またダミー用抵抗を外部に配置しており、１０Ｇｂ／ｓ以上の変調信号の伝送において信号品質が劣化する。また、この従来技術は、レーザダイオードにとってみれば、アノードとカソードにそれぞれ正相と逆相の差動信号が与えられていないため、差動駆動されるものではない。
【０００８】
箱形パッケージを用いた従来技術としては、特開２０００−１６４９７０号公報、特開２０００−１９４７３号公報などがある。特開２０００−１６４９７０号公報には、グランデッドコプレナ基板のフィードスルーとマイクロストリップ基板とを接続する単相給電方式の箱型パッケージあるいはマイクロストリップ基板のフィードスルーとマイクロストリップ基板とを接続する単相給電方式の箱型パッケージに関する開示がある。特開２０００−１９４７３号公報には、グランデッドコプレナ基板のフィードスルーとマイクロストリップ基板とを接続する単相給電方式の箱型パッケージあるいはグランデッドコプレナ基板のフィードスルーとグランデッドコプレナ基板とを接続する単相給電方式の箱型パッケージ、さらには同軸コネクタのフィードスルーとマイクロストリップ基板とを接続する単相給電方式の箱型パッケージに関する開示がある。
【０００９】
この種の箱形パッケージでは、セラミック基板とその上面に設けられた金属パターンでマイクロストリップ線路を構成し、給電線路を精度良く造れるので、レーザダイオードに供給される入力信号の劣化が小さい。しかし、セラミック基板自体が単位面積当たり高価であること、フィードスルーを構成しようとすると多層セラミックとなること、多層セラミックとリードとを接合する点で、蝋付けなどの工程が必要になり、手間がかかることにより、パッケージが高価となる問題がある。また、セラミックパッケージの使用によって、パッケージが大型化してしまう。
【００１０】
【発明が解決しようとする課題】
この種の光送受信器の分野では、光通信を、幹線系だけでなく、オフィスや家庭などのアクセス系までの市場に広めるためにも、低コストでかつ１０Ｇｂ／ｓ以上の光伝送を実現することができる光半導体素子モジュールが強く要望されている。
【００１１】
しかし、特開平６−３１４８５７号公報や特開平１１−２３３８７６号公報に記載されるような従来の光半導体素子モジュールに用いられるキャン型のパッケージでは、フィードスルーの前後でインピーダンスが不整合となり易く、高周波伝送特性が劣化するという問題があった。従って、上述のような１０Ｇｂ／ｓ以上のビットレートの信号伝送に耐えることができない。
【００１２】
また、特開２０００−１６４９７０号公報、特開２０００−１９４７３号公報などに記載されるような、セラミックで形成された外部端子の設けられた従来の光半導体素子モジュールに用いられる箱形パッケージでは、１０Ｇｂ／ｓ以上のビットレートで信号伝送することは可能であるものの、セラミック基板自体が単位面積当たり高価であること、フィードスルーを構成しようとすると多層セラミックとなること、多層セラミックとリードとを接合する点で、蝋付けなどの工程が必要になり、手間がかかること、あるいはパッケージが高価となるなどの問題があった。
【００１３】
この発明は上記に鑑みてなされたもので、コストを安く維持できるとともに、高周波伝送特性が良好で、１０Ｇｂ／ｓ以上の高速動作が可能な光半導体集積装置を得ることを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかる光半導体集積装置は、光半導体素子と、差動線路を構成する一対の高周波ピンが貫通固定される誘電体を支持するステムと、一端側が前記一対の高周波信号ピンの一方端に接続され、他端側が前記光半導体素子の一対の電極に接続される一対の差動線路を有する第１の差動線路基板とを備える光半導体素子モジュールと、前記光半導体素子との間で差動信号が伝送される集積回路と、この集積回路と前記一対の高周波信号ピンの他方端とを接続する一対の差動線路を有する第２の差動線路基板とを備える集積回路用基板とを備え、前記集積回路用基板の第２の差動線路基板の一対の差動線路に、該差動線路より特性インピーダンスが低いスタブをそれぞれ形成することを特徴とする。
【００１５】
また、前記第１の差動線路基板の一対の差動線路に、該差動線路より特性インピーダンスが低いスタブをそれぞれ形成してもよい。
【００１６】
また、前記第１の差動線路基板の一対の差動線路の一部分に、特性インピーダンスが他の部分よりも高く、かつインダクタンス性のリアクタンス成分を有する部分を設けてもよい。
【００１７】
また、前記一対の高周波信号ピンを挟むようにこの一対の高周波信号ピンの外側に一対のグランドピンを設けるようにしてもよい。
【００１８】
また、前記一対の高周波信号ピンにおけるステムから集積回路用基板側へ露出する部分を覆う有機材料から成るピン囲繞体をさらに備えるようにしてもよい。
【００１９】
また、前記ピン囲繞体は、樹脂接着剤であってもよい。
【００２０】
また、前記集積回路用基板の第２の差動線路基板の一対の差動線路に形成される前記一対のスタブは、該一対の差動線路と前記一対の高周波ピンとの接続部の近傍に形成されるようにしてもよい。
【００２１】
また、前記光半導体素子モジュールは、前記光半導体素子として一対の電極を有した半導体レーザダイオードを備えるとともに、前記集積回路用基板に備えられる前記集積回路は、前記半導体レーザダイオードを差動駆動する差動駆動回路を備えるようにしてもよい。
【００２２】
また、前記光半導体素子モジュールは、一端側が前記半導体レーザダイオードの一対の電極に接続され、他端側が外部のバイアス電流源に接続される一対のインダクタンス素子をさらに備えるようにしてもよい。
【００２３】
また、前記第２の差動線路基板において、前記高周波ピンを接続するパッドと前記スタブとの間に、半田の流れ止め防止部位を設けるようにしてもよい。
【００２４】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる光半導体集積装置の好適な実施の形態を詳細に説明する。この実施の形態の光半導体集積装置は、例えば、ビル内に設置されたサーバ間の接続、異なるビルに設置されたサーバ間の接続などのローカルエリアネットワークに適用されるものである。
【００２５】
実施の形態１．
図１〜図１４に従って、この発明の実施の形態１の光半導体集積回路について説明する。この実施の形態１の光半導体集積回路には、安価なキャンパッケージ型のモジュール形態が採用され、パッケージ内には光半導体素子としてレーザダイオード（以下ＬＤという）が内蔵されている光半導体素子モジュールと、ＬＤを差動駆動する差動駆動回路が搭載されている集積回路用基板とを備えている。
【００２６】
図１は光半導体素子モジュールを構成する光半導体用パッケージ（以下キャンパッケージという）の外観構成を示すもので、図２はキャンパッケージ１およびレセプタクル２から構成される光半導体素子モジュール（以下、この実施の形態では主にＬＤを搭載した例を示すので、ＬＤモジュールと呼ぶ）３の外観構成を示すもので、図３（ａ）（ｂ）はＬＤモジュール３の水平（図２のｘ軸に平行な方向）断面図，垂直（図２のｙ軸に平行な方向）断面図を示すものである。
【００２７】
図１〜図３に示すように、キャンパッケージ１は、バイアス給電ピン、高周波信号ピンなどがマウントされる円板状のステム１０と、複数のセラミック基板が搭載される台形柱状の台座１１（台座ブロック）と、ＬＤ４０から発生されたレーザ光を集光する集光レンズ１２と、台座１１などを外部から密閉するための円筒形のキャップ１３などを備えている。
【００２８】
キャップ１３は、図３に示すように、プロジェクション溶接などによってステム１０に固定される第１キャップ部材１３ａと、この第１キャップ部材１３ａの先端側に外嵌されてＹＡＧ溶接などによって第１キャップ部材１３ａに固定される第２キャップ部材１３ｂとから成る２段円筒形状を成している。具体的には、第１キャップ部材１３ａは段付きの外筒を有し、太い径の外筒の先に細い径の外筒が設けられている。この細い径の外筒の外周に対して、第２キャップ部材１３ｂの一端側の内筒が嵌合し、貫通ＹＡＧ溶接によって第１キャップ部材１３ａと第２キャップ部材１３ｂが固定される。
【００２９】
第１キャップ部材１３ａの先端側には、レンズ挿入用の孔１４が形成されており、この孔１４に集光レンズ１２が挿入される。集光レンズ１２は、ネジ、接着材などによって第１キャップ部材１３ａに固定される。第１キャップ部材１３ａの内部空間１５は、ガラス製のウィンドウ１６によって外部から画成されており、これにより台座１１が収納される内部空間１５を気密状態に保つようにしている。なお、集光レンズ１２をキャップ１３の孔１４に接着固定することによって、内部空間１５を気密状態に保つことが可能な場合は、ウィンドウ１６を省略してもよい。
【００３０】
第２キャップ部材１３ｂの集光レンズ１２に対向する部分（他端側）には、レーザ光を通過させるための孔１７が形成されている。この第２キャップ部材１３ｂを第１キャップ部材１３ａに対して摺動させ、レーザ光軸方向に位置決め調整し、第１キャップ部材１３ａにＹＡＧ溶接固定することで、集光レンズ１２とレセプタクル２内のダミーフェルール１８とのレーザ光軸方向の位置合わせを行う。
【００３１】
レセプタクル２は、光ファイバ２０が接続されたフェルール２１（図２参照）が挿入されるフェルール挿入孔１９を有している。フェルール挿入孔１９内のキャンパッケージ１側には、内部に光ファイバ１８ａが配設されているダミーフェルール１８が圧入され固定されている。レセプタクル２におけるダミーフェルール１８が固定される側の一端面は、ＹＡＧ溶接による突き合わせ溶接などによってキャンパッケージ１の第２キャップ部材１３ｂの他端側の端面に固定される。レセプタクル２を第２キャップ部材１３ｂに固定する際に、互いの接合面を当接させた状態でレーザ光軸方向に垂直な２つの方向に対する位置決め調整を行うことで、集光レンズ１２とレセプタクル２内のダミーフェルール１８とのレーザ光軸に直角な２つの方向に関する位置合わせを行う。
【００３２】
光ファイバ２０が接続されているフェルール２１は、フェルール２１がレセプタクル２のフェルール挿入孔１９に挿入されたとき、ダミーフェルール１８の方にフェルール２１を押圧し、かつフェルール２１をレセプタクル２にロック固定するための適宜の機構（図示せず）を有している。したがって、フェルール２１がレセプタクル２のフェルール挿入孔１９に挿入されると、ダミーフェルール１８の光ファイバ１８ａとフェルール２１内の光ファイバ２０の端面同士が当接し、これによりファイバ間が接続（光結合）される。
【００３３】
つぎに、キャンパッケージ１内の構成について説明する。キャンパッケージ１内の構成を説明する前に、キャンパッケージ１内の各構成要素の等価回路を図４を用いて説明する。
【００３４】
図４は、キャンパッケージ１内の各構成要素の回路構成およびキャンパッケージ１内のＬＤ４０を差動駆動する差動駆動回路としてのＬＤ駆動回路１００の回路構成例を示すものである。ＬＤ駆動回路１００は、集積回路（ＩＣ）に集積されており、この集積回路１００は、図６に示すように、キャンパッケージ１と電気接続される集積回路用基板（外部基板）３００に搭載されている。また、外部基板３００には、グランデッドコプレナ差動線路として構成される差動線路基板７０（図５，図６参照）が設けられており、この差動線路基板７０を介してキャンパッケージ１とＬＤ駆動回路としての集積回路１００が電気接続されている。なお、差動線路基板７０と集積回路基板３００を多層基板として一体化してもよい。
【００３５】
図４に示すように、ＬＤ駆動回路１００は、差動型の入力構成を有する入力バッファ１０２と、正相信号および逆相信号を出力する差動構成をなす一対のトランジスタ１０３，１０４と、バイアス定電流源としてのトランジスタ１０５と、インピーダンス整合をとるための抵抗１０６，１０７とを備えている。
【００３６】
入力バッファ１０２は、入力される正相信号と逆相信号の波形を整形し、整形した正相信号と逆相信号をトランジスタ１０３および１０４のベースに出力する。
【００３７】
差動構成をなす一対のトランジスタ１０３，１０４は、差動増幅器を構成する。トランジスタ１０３，１０４の夫々のコレクタ側は、抵抗１０６および１０７に接続されている。抵抗１０６，１０７の他方側は端子３１２，３１３に接続されている。トランジスタ１０３，１０４の夫々のエミッタは、定電流源であるトランジスタ１０５のコレクタに接続されている。トランジスタ１０３のベースは入力バッファ１０２の逆相信号出力端子に接続され、トランジスタ１０４のベースは入力バッファ１０２の正相信号出力端子に接続されている。すなわち、正相の入力されたトランジスタ１０４は正相信号Ｉ_２を、逆相の入力されたトランジスタ１０３は逆相信号Ｉ_１を、トランジスタ１０５にて決定される電流値に変換して出力する。トランジスタ１０５のエミッタ側が負電源Ｖｅｅ１に接続されている。
【００３８】
トランジスタ１０３，１０４のエミッタ側の出力端子は、マイクロストリップ差動線路やグランデッドコプレナ差動線路や後述する高周波信号ピンなどで構成される分布定数回路３０、整合抵抗３１ａ，３１ｂを介してＬＤ４０の一対の電極（カソード、アノード）に接続されている。
【００３９】
キャンパッケージ１側は、分布定数回路３０と、２０Ω程度のインピーダンス整合用の抵抗３１ａ，３１ｂと、集光レンズ１２と、高周波インピーダンスが５Ω程度のＬＤ４０と、高周波インピーダンスが大きいインダクタンス素子としての空芯ソレノイド３３ａ，３３ｂと、空芯ソレノイド３３ａ，３３ｂに並列接続される共振防止抵抗３４ａ，３４ｂと、ＬＤ４０と空芯ソレノイド３３ａ，３３ｂとを接続するためのワイヤボンド３５ａ，３５ｂとを備えている。
【００４０】
ＬＤ４０のカソード側は、ワイヤボンド３５ａと、このワイヤボンド３５ａに直列に接続された空芯ソレノイド３３ａと、共振防止抵抗３４ａの並列回路を介してバイアス定電流源３６の一端に接続されている。バイアス定電流源３６の他端は負電源Ｖｅｅ２に接続されている。ＬＤ４０のアノード側は、ワイヤボンド３５ｂと、このワイヤボンド３５ｂに直列に接続された空芯ソレノイド３３ｂと、共振防止抵抗３４ｂの並列回路を介して接地されている。なお、空芯ソレノイド３３ａと３３ｂは、いずれも整合抵抗３１ａと３１ｂよりもＬＤ４０に近い側でＬＤ４０の一対の電極に電気的に接続されている。負電源Ｖｅｅ１と負電源Ｖｅｅ２は同じ電源としたほうが好ましいが、別の電源としてもよい。
【００４１】
このＬＤ４０の駆動構成によれば、ＬＤ４０のカソード、アノードにソレノイド３３ａ，３３ｂを介してバイアス電源（図４のバイアス定電流源３６、および接地端子）に接続し、かつ差動型の一対のトランジスタ１０３，１０４によってＬＤ４０のカソード、アノードに高周波の変調信号を差動で入力するようにしている。
【００４２】
すなわち、ＬＤ駆動回路１００のトランジスタ１０４がＯＦＦからＯＮ（トランジスタ１０３がＯＮからＯＦＦ）になると、ＬＤ４０に電流が流れ、ＬＤ４０からのレーザ光出力はＯＦＦからＯＮとなる。また、トランジスタ１０４がＯＮからＯＦＦ（トランジスタ１０３がＯＦＦからＯＮ）になると、ＬＤ４０に流れる電流が小さくなり、ＬＤ４０からのレーザ光出力はＯＮからＯＦＦとなる。
【００４３】
このように、ＬＤ駆動回路１００の差動トランジスタ１０３，１０４より出力された変調電気信号は、分布定数回路３０などを通じてＬＤ４０に伝送され、ＬＤ４０において変調電気信号が光変調信号に変換される。ＬＤ４０から発生された光変調信号は、集光レンズ１２によって光ファイバ１８ａに集光され、光ファイバ１８ａを通じて出力される。
【００４４】
つぎに、図５〜図１２を用いてキャンパッケージ１および外部基板３００の各構成要素について説明する。図５は、キャップ１３を外した状態におけるキャンパッケージ１および外部基板３００の一部を示す斜視図であり、図６はその平面図である。また、図７は、ステムとピンと台座の配置関係などを示すための図である。
【００４５】
図５〜図７などに示すように、キャンパッケージ１は、複数のピンがマウントされた円板状のステム１０と、Ａｇロウ付けなどによってステム１０の内壁面に垂直に固定される台形柱状の台座１１とから構成される。
【００４６】
グランドを構成するステム１０には、ＬＤ駆動回路１００からの差動の変調電気信号（以下差動高周波信号ともいう）が伝送される一対の高周波信号ピン４１ａ，４１ｂと、これら高周波信号ピン４１ａ，４１ｂの両側に配される２本のグランドピン４２ａ，４２ｂと、モニタ用の受光素子（例えばフォトダイオード、以下ＰＤという）５０の信号伝送のための１本のモニタ信号ピン４３と、ＬＤ４０に対して外部の直流バイアス電流源からバイアス電流を供給する一対のバイアス給電ピン４４ａ，４４ｂと、モニタ用のＰＤ５０を搭載するためのＰＤ用チップキャリア４５とがマウントされている。例えば、高周波信号ピン４１ａから図４に示す正相の電流信号Ｉ_２が引き抜かれるとともに、高周波信号ピン４１ｂに対して図４に示す電流信号Ｉ_２と逆相の電流信号Ｉ_１が与えられる。
【００４７】
これらの信号ピンのうち、高周波信号ピン４１ａ，４１ｂは、気密を保ったままステム１０を介して電気信号を通過させるフィードスルーを構成している。後で詳述するが、これら各ピンは、ガラスなどの材料で構成される誘電体を介してステム１０に対し気密封止状態で固定されている。グランドピン４２ａ，４２ｂは、グランドを構成するステム１０の外壁面に圧着および溶接によって固着されている。ＰＤ用チップキャリア４５上にマウントされたＰＤ５０は、ＬＤ４０から後方に出射されるモニタ光をモニタするためのものである。
【００４８】
ステム１０に対し台座１１がほぼ垂直に配設されている。台座１１の上面には、マイクロストリップ差動線路基板４６，４７と、ＬＤ用チップキャリア４８と、バイアス回路用基板４９とが搭載されている。台座１１とステム１０とは表面全体に導電性のメッキが施されている。マイクロストリップ差動線路基板４６，４７やＬＤ用チップキャリア４８の裏面に形成され接地導体層となる平面導体板（以下ベタグランドと呼ぶ）が、台座１１の上面に半田接合され電気的に接続されている。また、台座１１は、ＬＤ４０等から発生する熱の放熱経路になっている。
【００４９】
マイクロストリップ差動線路基板４６は、セラミック基板５１と、セラミック基板５１の上面に形成された一対のストリップ差動信号線５２ａ，５２ｂと、セラミック基板５１の裏面に形成されたベタグランド（図示せず）で構成されている。ストリップ差動信号線５２ａ，５２ｂの一端側には、ステム１０から突出された高周波信号ピン４１ａ，４１ｂと接触させて半田付けするためのパッド５３ａ，５３ｂが形成されている。ストリップ差動信号線５２ａ，５２ｂの途中には、互いの信号線に接近するように突出された特性インピーダンスが他の線路部分より低いスタブ５４ａ，５４ｂが形成されている。ストリップ差動信号線５２ａ，５２ｂは、高周波信号ピン４１ａ，４１ｂとのインピーダンス整合のために、ステム１０に近い入力側の部分５２ｄ（図６）では、特性インピーダンスが高くなるよう信号線間隔が大きく設定されている。また、ストリップ差動信号線５２ａ，５２ｂは、信号線間隔が徐々に接近する部分と、間隔が接近して平行に配置される出力側部分とを有している。ステム１０にマウントされる高周波信号ピン４１ａ，４１ｂの端部は、図７に示すように、マイクロストリップ差動線路基板４６のパッド５３ａ，５３ｂにロウ付けまたは半田付けによって接続固定されている。
【００５０】
マイクロストリップ差動線路基板４７は、セラミック基板５５と、セラミック基板５５の上面に形成された一対のストリップ差動信号線５６ａ，５６ｂと、セラミック基板５５の裏面に形成されたベタグランド（図示せず）で構成されている。ストリップ差動信号線５６ａ，５６ｂは、信号線方向を略９０度折り曲げるためのコーナーカーブ部を有している。ストリップ差動信号線５６ａ，５６ｂの途中には、インピーダンス整合用の抵抗３１ａ，３１ｂ（図４参照）がそれぞれ形成されている。ストリップ差動信号線５２ａ，５２ｂと、ストリップ差動信号線５６ａ，５６ｂとは、ワイヤボンド５７ａ，５７ｂによってそれぞれ接続されている。
【００５１】
ＬＤ用チップキャリア４８は、セラミック基板５８と、セラミック基板５８の上面に形成された一対のストリップ差動信号線５９ａ，５９ｂと、セラミック基板５８の裏面に形成されたベタグランド（図示せず）で構成されるマイクロストリップ差動線路を有し、一方のストリップ差動信号線５９ｂ上にＬＤ４０の一方の電極であるアノードが直接当接するように、ＬＤ４０が搭載されている。ＬＤ４０の他方の電極としてのカソードは、ワイヤボンド６０によって他方のストリップ差動信号線５９ａに接続されている。ストリップ差動信号線５６ａ，５６ｂと、ストリップ差動信号線５９ａ，５９ｂとは、ワイヤボンド６１ａ，６１ｂによってそれぞれ接続されている。セラミック基板５８は、熱伝導性の良い窒化アルミ（ＡｌＮ）や炭化シリコン（ＳｉＣ）などの材料から構成されている。ＬＤ４０としては、１０Ｇｂ／ｓの変調が可能な、例えば分布帰還型のレーザダイオード素子が用いられている。
【００５２】
バイアス回路用（セラミック）基板４９上には、２本の配線パターン６２ａ，６２ｂと一対のインダクタンス回路（ソレノイド及び共振防止抵抗の並列回路）が形成されている。一方の配線パターン６２ａには、空芯ソレノイド３３ａおよび空芯ソレノイド３３ｂの線間容量とインダクタンスとの共振を防止する共振防止抵抗３４ａが電気的に並列接続されるように配置され、他方の配線パターン６２ｂには、同様に、空芯ソレノイド３３ｂおよび共振防止抵抗３４ｂとが電気的に並列接続されるように配置されている。空芯ソレノイド３３ａおよび空芯ソレノイド３３ｂは互いの磁界が干渉しないように、各ソレノイド３３ａ，３３ｂの中心軸（の延長線）が交差するように、好ましくは直交するように、離間配置されている。２本の配線パターン６２ａ，６２ｂの一方の各端部は、ＬＤ用チップキャリア４８のストリップ差動信号線５６ａ，５６ｂとワイヤボンド３５ａ，３５ｂを介して接続されており、配線パターン６２ａ，６２ｂの他方の端部は、ワイヤボンド６３ａ，６３ｂを介してステム１０に設けられるバイアス給電ピン４４ａ，４４ｂに接続される。
【００５３】
つぎに、外部基板３００側の構成について説明する。外部基板３００には、前述したように、ＬＤ４０を差動駆動するＬＤ駆動回路を含む集積回路１００と、この集積回路１００とステム１０に設けられた一対の高周波信号ピン４１ａ，４１ｂおよび一対のグランドピン４２ａ，４２ｂとを接続するグランデッドコプレナ差動線路基板７０とが設けられている。
【００５４】
グランデッドコプレナ差動線路基板７０は、ガラスエポキシ基板７３の上面に形成された一対のストリップ差動信号線７１ａ，７１ｂと、この一対のストリップ差動信号線７１ａ，７１ｂを挟むようにストリップ差動信号線７１ａ，７１ｂの外側に配置されるグランド７２ａ，７２ｂと、ガラスエポキシ基板７３の裏面または中間層に配置されてグランド７２ａ，７２ｂに接続されるベタグランド（図示せず）とから構成されている。ストリップ差動信号線７１ａ，７１ｂの一端側には、ステム１０から突出された高周波信号ピン４１ａ，４１ｂと接触させてロウ付けまたは半田付けするためのパッド３０１ａ，３０１ｂが形成されており、高周波信号ピン４１ａ，４１ｂの端部は、グランデッドコプレナ差動線路基板７０のパッド３０１ａ，３０１ｂにロウ付けまたは半田付けによって接続固定されている。ストリップ差動信号線７１ａ，７１ｂの途中には、互いの信号線から離間するように突出された特性インピーダンスが他の線路部分より低いスタブ３０２ａ，３０２ｂが形成されている。また、パッド３１０ａ，３０１ｂとスタブ３０２ａ，３０２ｂとの間には、半田レジストや半田の濡れ性の悪い金属を表面層とした半田流れ止め部１０００ａ，１０００ｂを設けて、半田流れ止め部１０００ａ，１０００ｂとスタブ３０２ａ，３０２ｂとの間に半田が流れることを防止している。
【００５５】
パッド３０１ａ，３０１ｂからスタブ３０２ａ，３０２ｂに向かって、ストリップ差動信号線７１ａ，７１ｂの間隔が狭くなっている。すなわち、ストリップ差動信号線７１ａ，７１ｂは、スタブ３０２ａ，３０２ｂより集積回路１００側に位置する部分３０４では、スタブ３０２ａ，３０２ｂよりステム１０側に位置する部分３０５よりも特性インピーダンスが低くなるよう信号線間隔を小さく設定されており、このようなスタブ３０２ａ，３０２ｂの配置および信号線間隔の調整によって、高周波信号ピン４１ａ，４１ｂなどから反射が発生しないように、各部分の特性インピーダンスを変化させている。
【００５６】
グランデッドコプレナ差動線路基板７０のグランド７２ａ，７２ｂは、ステム１０に設けられたグランドピン４２ａ，４２ｂに接続固定されている。
【００５７】
図６に示すように、ＬＤ駆動回路１００内のトランジスタ１０３（図４参照）のコレクタに接続される正相信号Ｉ_２の出力端子３１０は、ワイヤボンド３２０を介して一方のストリップ差動信号線７１ｂに接続されている。ＬＤ駆動回路１００内のトランジスタ１０４（図４参照）のコレクタに接続される逆相信号Ｉ_１の出力端子３１１は、ワイヤボンド３２１を介して一方のストリップ差動信号線７１ａに接続されている。ＬＤ駆動回路１００内の抵抗１０６が接続される端子３１２はワイヤボンド３２２を介してグランド７２ｂに接続され、ＬＤ駆動回路１００内の抵抗１０７が接続される端子３１３はワイヤボンド３２３を介してグランド７２ａに接続されている。なお、オープンコレクタ型のＬＤ駆動回路の場合は、駆動能力を上げるためにコレクタ側に正電圧をかける場合がある。この場合は、端子３１２，３１３がワイヤボンド３２２，３２３を介して図示しないコンデンサの一方の電極に接続され、コンデンサの他方の電極はグランド７２ｂ，７２ａ上に半田付けされる。また、端子３１２，３１３は正電極Ｖｃｃ（図示せず）に接続される。
【００５８】
このように、図４に示したＬＤ駆動回路１００の差動トランジスタ１０３，１０４から出力される差動高周波信号は、図５および図６に示すように、グランデッドコプレナ差動線路基板７０を介してキャンパッケージ１に入力される。
【００５９】
つぎに、実施の形態１の各部の特徴的な構成をより詳細に説明する。まずステム１０の構成について詳述する。
【００６０】
ステム１０は、コバール（Ｆｅ−Ｎｉ合金）、軟鉄、あるいはＣｕＷ（銅タングステン）などの金属で構成され、通常、その上層に半田付けのためにＮｉや金などのメッキが施されている。例えば、コバールや軟鉄からなるステム１０は金属板を金型で打ち抜いて作ることができ、また、ＣｕＷからなるステム１０はメタルインジェクションモールドで作ることができ、製造が簡単なので、コストが安い。ステム１０には、複数の孔７４，７５，７６ａ，７６ｂが分散して形成されており、これらの孔７４，７５，７６ａ，７６ｂに、誘電体７７，７８，７９ａ，７９ｂが挿入される。
【００６１】
誘電体７７には一対のピン挿入孔８０ａ，８０ｂが形成され、これらのピン挿入孔８０ａ，８０ｂに高周波信号ピン４１ａ，４１ｂが挿入固定される。同様に、誘電体７８，７９ａ，７９ｂには、孔（符号は省略）がそれぞれ形成され、これらの各孔にモニタ信号ピン４３およびバイアス給電ピン４４ａ，４４ｂが挿入固定される。一対の高周波信号ピン４１ａ，４１ｂが挿入される誘電体７７の形状は、この場合長円形状を呈している。これに対応して、誘電体７７が挿入される孔７４も長円形状を呈している。その他の誘電体７８，７９ａ，７９ｂは、円形形状としている。なお、グランドピン４２ａ，４２ｂは、ステム１０を貫通されておらず、前述したように、ステム１０の外壁面１０ｚ（図６、図７）に圧着および溶接によって固着されている。
【００６２】
ここで、２本の高周波信号ピン４１ａ，４１ｂは、高周波特性を考慮し、誘電体７７の少なくとも一方の外側に突出される部分の長さ（ＬＤ４０側への突出長）が、モニタ信号ピン４３およびバイアス給電ピン４４ａ，４４ｂの同突出長よりも短く設定されており、高周波信号ピン４１ａ，４１ｂを伝送される信号が、誘電体７７の外側にでると、即座にマイクロストリップ差動線路基板４６の差動信号線５２ａ，５２ｂに乗り移れるようにしている。モニタ信号ピン４３およびバイアス給電ピン４４ａ，４４ｂの方は、高周波特性の厳しい制約がないので、ある程度の突出長を確保して、ワイヤボンドの接続作業などを容易にしている。
【００６３】
誘電体７７，７８，７９ａ，７９ｂとしては、例えば、コバールガラスを使用するのが好ましく、ほうけい酸ガラスなどを使用しても良い。ここで、コバールガラスまたはほうけい酸ガラスは、誘電率εｒ＝２〜５程度である。ただし、特に誘電体７７のガラスは、小型化のために高い誘電率（εｒ＝４〜５）のものが好適である。また、高周波信号ピン４１ａ，４１ｂ、モニタ信号ピン４３、バイアス給電ピン４４ａ，４４ｂ、グランドピン４２ａ，４２ｂとしては、例えばコバール、５０％Ｎｉ−Ｆｅ合金などの金属を使用する。
【００６４】
高周波信号ピン４１ａ，４１ｂ、モニタ信号ピン４３およびバイアス給電ピン４４ａ，４４ｂと、誘電体７７，７８，７９ａ，７９ｂとをステム１０に挿入固定する際には、誘電体挿入用の孔７４，７５，７６ａ，７６ｂが形成されたステム１０上に誘電体７７，７８，７９ａ，７９ｂを載置した状態で振動を加えることにより、誘電体７７，７８，７９ａ，７９ｂを孔７４，７５，７６ａ，７６ｂに落とし込み、さらに同様にしてピン４１ａ，４１ｂ，４３，４４ａ，４４ｂを誘電体７７，７８，７９ａ，７９ｂに形成された孔８０ａ，８０ｂなどに落とし込む。そして、この状態で複数のステム１０を図示しないカーボン治具に挿入し、その後、一気に電気炉の中で熱をかけることで誘電体を一時的に溶融し、誘電体およびピンをステム１０に固定する。
【００６５】
ステム１０と、台座１１とを別体として製造する場合は、台座１１はステム１０に対しＡｇロウ付けなどによって接続固定される。勿論、ステム１０と台座１１とを一体物として製造するようにしてもよい。
【００６６】
因みに、上記のように２本の金属ピンを長円形状の誘電体（ガラス）７７で固定する構造ではなく、ガラスビーズの溶融により金属ピンを固定し、給電線路を構成するようにした場合は、高周波用の同軸コネクタの例に見るように、十分な製造管理のもとで製造すれば、性能がでるが、ガラスビーズを溶融固化するので、ピン貫通孔に封入されるガラスが固化する際に形状がばらつく、ピンが倒れる、あるいはモジュール内の給電線路との接続位置が不均一になるなどの理由により、インピーダンスのミスマッチを起こしやすい。その結果、ＬＤ４０に入力される信号波形にジッタが発生し、光出力波形が劣化するなどの問題が発生しやすい。
【００６７】
つぎに、ステム１０、信号ピン４１ａ，４１ｂ，…、誘電体７７，７８，…および台座１１の材料について考察する。これらの材料を選択する際には、どのような特性を最適にするかによって材料は変わってくる。
【００６８】
（１）誘電体（ガラス）に発生するクラックを防止する。
インピーダンス整合を取りかつ気密構造の信頼性を確保するためには高周波信号ピン４１ａ、４１ｂ部の誘電体７７には厚みが必要であり、また材料として、コバールガラス、ほうけい酸ガラスなどのガラスを使用しているので、通信機器の環境温度として求められる−４０℃から８５℃の温度変動に対し、ガラスに割れ（クラック）が入らないように、その内側および外側に配されるピンおよびステム１０の熱膨張係数をガラスと同程度に設定する。このため、ピンの材料としては、コバールを使用し、ステム１０の材料としては、コバールかＣｕＷを使用する。
【００６９】
（２）放熱性を最適にする。
ＬＤ４０等から発生する熱の放熱性を最適にするためには、ステム１０および台座１１をＣｕＷで一体化させたものが最適である。メタルインジェクションモールド技術を使えば、ステム１０および台座１１の一体構造のような複雑な形状を比較的安価に作ることができる。誘電体には、コバールガラス、ほうけい酸ガラスなどを使用し、ピンには、コバールを使用する。
【００７０】
（３）コストを安くする。
ステム１０および台座１１をコバールで一体化させたものが最適である。しかし、コバールは放熱性が悪いので、発熱の小さな光半導体素子用のパッケージにしか使用できない。本実施の形態のように、ＬＤモジュールの場合は、ＬＤの発熱は０．２Ｗ程度であるのでコバールを使用できるが、一方、トランスインピーダンスアンプ付きのＰＤモジュールの場合は、アンプの発熱が０．５Ｗ程度あるので、温度上昇が大きく、コバールを使用するのは厳しい。
【００７１】
（４）折衷案
発熱源を支持している台座１１は放熱性のよいＣｕＷを使って、ステム１０に安価なコバールを使うようにしてもよい。これらの接合はロウ付けとなる。また、台座１１は安価な鉄として、これにロウ付けによりコバールから成るステム１０を接合するようにしてもよい。
【００７２】
つぎに、グランデッドコプレナ差動線路基板７０からマイクロストリップ差動線路基板４７までの差動信号線路において、インピーダンスマッチングをとるための構成について説明する。グランデッドコプレナ差動線路基板７０、高周波信号ピン４１ａ、４１ｂ、グランドピン４２ａ、４２ｂ、ステム１０，マイクロストリップ差動線路基板４６，およびワイヤボンド５７ａ、５７ｂ等によって、分布定数回路３０が構成される。
【００７３】
単相線路を用いた従来のキャンパッケージはコストが安いが、高周波特性が今ひとつよくないという問題を有している。図８（ａ）は、特開平１１−２３３８７６号公報などに記載された単相線路の信号ピンを用いた従来のキャンパッケージについて、フィードスルー部分の断面を模式的に表した図である。図８（ａ）において、半径ｒａの金属製の信号ピン６０１の外周に、半径ｒｂを有する誘電体（ガラス）６０２を充填し、誘電体６０２の外周を金属製のステム６０３で囲んでフィードスルーを構成している。ステム６０３は接地してある。
【００７４】
このような信号ピン６０１の特性インピーダンスは、下式（１）で表せる。図９（ａ）は、図８（ａ）に示す単相フィードスルーの信号ピンの場合において、誘電体（ガラス）の比誘電率εｓ＝４．１、比透磁率μｓ＝１とし、信号ピン６０１の半径ｒａを０．１ｍｍ、０．１５ｍｍ、０．２ｍｍ、０．２５ｍｍとした場合のフィードスルーの特性インピーダンスを示したものである。
【００７５】
【数１】

【００７６】
図９（ａ）に示すように、例えば、信号ピンの半径ｒａが０．１５ｍｍの場合に特性インピーダンスを３０オームとするには、半径ｒｂが０．４ｍｍの誘電体（ガラス）を用いてフィードスルーを構成する必要がある。このフィードスルーをステムに２個並列に並べ、さらに、２つのフィードスルーの間に０．５ｍｍの間隔Ｓ１を確保すると、それらが信号ピンの径方向に占める長さは２．１ｍｍとなる。このような構成では、一般的なキャンパッケージの直径が５．４ｍｍ（または３．５ｍｍ）であるのに対して、フィードスルーが半分もの（または半分以上の）比率を占めてしまう。
【００７７】
また、誘電体６０２の半径（誘電体６０２の充填されるステム６０３の穴径）の変化に伴う特性インピーダンスの変化が大きく、加工する際に穴径やピンの取付け位置がずれた時、特性インピーダンスが大きくばらついてしまうという問題があった。また、このフィードスルーの出口から回路基板、またはストリップ線路などに接続する部分は、急激に特性インピーダンスが大きくなり、電気的な反射を起こしやすいため、特性インピーダンスのばらつきが整合回路の設計や製造を難しくしていた。
【００７８】
一方、図８（ｂ）は、この発明の実施の形態１によるキャンパッケージ１に設けた高周波信号ピン４１ａ、４１ｂを有するフィードスルーの断面を、模式的に示したものである。図において、高周波信号ピン４１ａ、４１ｂの半径をＲａ、高周波信号ピン４１ａ、４１ｂの中心間隔をＳ２とし、高周波信号ピン４１ａ、４１ｂの外周に半径Ｒｂの誘電体（ガラス）６１０（図５の誘電体７７に相当する）を設け、その外側にステム１０が配置されている。図では、説明を簡単にするために誘電体６１０を円形にしている。また、ステム１０は接地してある。
【００７９】
この場合の特性インピーダンスは、下式（２）で表せる。なお、式（１）及び式（２）は、小西義弘著のマイクロ波回路の基礎とその応用（第１版）の第１６ページ（総合電子出版社１９９０年８月２０日）の記載に基づくものである。図９（ｂ）は高周波信号ピン４１ａ、４１ｂの半径Ｒａを０．１５ｍｍ、その中心間隔Ｓ２を０．６ｍｍから０．９ｍｍ（０．６ｍｍ、０．７ｍｍ、０．８ｍｍ、０．９ｍｍ）とし、誘電体（ガラス）の比誘電率εｓ＝４．１、比透磁率μｓ＝１として、差動線路のフィードスルーの特性インピーダンスを示したものである。例えば、高周波信号ピン４１ａ、４１ｂの半径Ｒａが０．１５ｍｍの場合、その中心間隔Ｓ２が０．７ｍｍから０．９ｍｍにばらつき、更に誘電体（ガラス）６１０の半径が０．６５ｍｍから１．１ｍｍの範囲でばらついても、特性インピーダンスは６０〜６５オームの範囲であって、その変動が少なくなる。
【００８０】
【数２】

単位Ω、但し、Ｒｂ＞ＲａとＳ２＞２Ｒａの条件で簡略化した。
【００８１】
このように、フィードスルーに差動線路を用いることで、高周波信号ピン４１ａ、４１ｂ間の電界結合により特性インピーダンスのバラツキが少なくなる。したがって、高周波信号ピン４１ａ、４１ｂのガラス融着固定工程におけるピンの位置のバラツキや、ステム加工時の穴径のバラツキを適宜に許容することができ、品質が安定し、安価なフィードスルーを得ることができる。また、誘電体６１０の半径を０．８ｍｍとすることができ、さらには誘電体を長円形、楕円形、繭型とする（図１５で誘電体の形状例を示す）ことで、単相のフィードスルーを横に並べた場合と比べてより小型なキャンパッケージを得ることが可能である。
【００８２】
さらに、キャンパッケージ１の内部（マイクロストリップ差動線路基板４６側）に突出するフィードスルーの出力端とマイクロストリップ差動線路基板４６を接続する部分や、キャンパッケージ１の外部（グランデッドコプレナ差動線路基板７０側）に突出するフィードスルーの出力端とグランデッドコプレナ差動線路基板７０を接続する部分では、線路間の電界結合が適宜に維持され、特性インピーダンスの変化を抑えることができる。このため、スタブ５４ａ，５４ｂ，３０２ａ，３０２ｂのような整合回路の設計が容易となる。
【００８３】
図９（ｃ）は高周波信号ピン４１ａ、４１ｂの半径Ｒａを０．０５ｍｍから０．２５ｍｍ（０．０５ｍｍ、０．１ｍｍ、０．１５ｍｍ、０，２０ｍｍ、０．２５ｍｍ）、ピンの中心間隔Ｓ２を０．８ｍｍとした時の特性インピーダンスを示すものであり、ピンの半径Ｒａを変えることで、特性インピーダンスを所望の大きさに合わせることができる。図からわかるように、ピンの半径Ｒａを適宜選択しても、誘電体６１０の半径Ｒｂの変化に伴なう特性インピーダンスの変化が少なく、前述と同様の効果がある。
【００８４】
なお、好ましくは、高周波信号ピン４１ａ、４１ｂの中心間隔Ｓ２を０．７〜０．９ｍｍ、誘電体６１０の半径Ｒｂを０．６５〜１．１ｍｍとするのが良く、また、高周波信号ピン４１ａ、４１ｂの半径を０．０５ｍｍから０．５ｍｍとするのが好適である。
【００８５】
本実施の形態１においては、ＬＤ駆動回路１００の差動トランジスタ１０３，１０４の出力からＬＤ４０までのインピーダンスマッチングをとるためこれらの間を全て差動線路で構成してＬＤ４０を駆動するようにしており、ステム１０を貫通するピンも、長円形状の誘電体７７に一対の高周波信号ピン４１ａ，４１ｂを貫通させることで、差動線路を構成する差動ピンとしている。このため、両信号ピン間の電気的結合が高くなり、電界を封じ込めることができ、漏洩による損失を低減することができる。したがって、特に寸法バラツキが生じやすい高周波信号ピン４１ａ，４１ｂにおけるステム１０からＬＤ駆動回路１００側に露出されている部分（以下、ドライバ側ピン露出領域という）の電界の不連続を従来に比べ抑えることができる。さらに、このドライバ側ピン露出領域には、グランドピン４２ａ，４２ｂが高周波信号ピン４１ａ，４１ｂに並走するように配されているので、この部分のインピーダンスを低くして反射を抑えることができる。
【００８６】
また、例えば、単相駆動の場合には、ＬＤを駆動した大電流が接地を経由して駆動回路に帰還するので、接地電位が変動するため、近接して設置された微弱電流を検出する光受信系の電子回路に悪影響がでることがあるが、本実施の形態では、差動線路を用いて、ＬＤをプッシュプル動作しているので、大電流は差動線路を流れ、接地電位の変動が少なくなり、周辺回路への影響がでにくいという利点もある。
【００８７】
このように、ドライバ側ピン露出領域を差動線路構成としかつその外側にグランドピン４２ａ，４２ｂを配して、この部分のインピーダンスを従来に比べ低くするようにしたので、この部分とステム内側とのインピーダンス差が従来に比べ小さくなり、また電界の不連続も少なくしたので、通過特性および反射特性を改善することができる。
【００８８】
つぎに、図１０を参照して、グランデッドコプレナ差動線路基板７０からマイクロストリップ差動線路基板４６までの差動信号線路におけるインピーダンス整合をとるための構成について説明する。図１０は、分布定数回路３０を構成するグランデッドコプレナ差動線路基板７０、高周波信号ピン４１ａ、４１ｂ、ステム１０，マイクロストリップ差動線路基板４６等の等価回路および各部の特性インピーダンスを示すものである。
【００８９】
高周波信号ピン４１ａ，４１ｂの周りに配置される誘電体７７として、ガラスを使用しているので、ステム１０の内側部分（高周波信号ピン４１ａ，４１ｂが誘電体７７で囲まれているフィードスルー部分、以下ピン非露出領域ともいう）では、インピーダンスが下がりすぎる傾向がある。このピン非露出領域のインピーダンスを上げるためには、高周波信号ピンの周りに配置される誘電体７７の断面積（長円の面積）を大きくすればよいが、これでは小型化、省スペース化の要求を満足させることができない。
【００９０】
そこで、２本の高周波信号ピン４１ａ，４１ｂは、誘電体７７の外側にでると、即座にマイクロストリップ差動線路基板４６の差動信号線５２ａ，５２ｂに乗り移れるように、ＬＤ４０側への突出長を短くするとともに、マイクロストリップ差動線路基板４６のストリップ差動信号線５２ａ，５２ｂのうち、高周波信号ピン４１ａ，４１ｂに接続される、ステム１０に近い部分５２ｄ（図６参照）の間隔を、例えば、差動線路基板４７に近い部分の線路間隔よりも大きくしたり、ピン４１ａ、４１ｂの間隔よりも若干広く設定する等、比較的大きく設定することで、この部分の電気的結合を弱くして、この部分５２ｄを高インピーダンスに設定している。例えば、図１０に示すように、高周波信号ピン４１ａ，４１ｂのフィードスルー部分を３０Ω、ストリップ差動信号線５２ａ，５２ｂにおける間隔の広い５２ｄの部分を１４０Ω、ストリップ差動信号線５２ａ，５２ｂにおける差動線路基板４７に近い間隔の狭い部分を８０Ωとなるようにしている。
【００９１】
このように、ステム１０を出た直後の差動線路部分の線路間隔を大きくして、高インピーダンス部分を故意に作成しており、この高インピーダンス部分とステム内側（ピン非露出領域）の低インピーダンス部分とでインピーダンスを相殺させ、全体的に見てインピーダンスを整合させるようにしている。すなわち、ピン非露出領域（フィードスルー部分）は低インピーダンスであるので、その後にハイインピーダンスを少し作って、全体としてのインピーダンスマッチングをとるようにしている。
【００９２】
また、ストリップ差動信号線５２ａ，５２ｂの途中には、インピーダンス整合用の一対のスタブ５４ａ，５４ｂを形成しており、これら一対のスタブ５４ａ，５４ｂによりインピーダンスを６０Ω程度に下げてストリップ差動信号線５６ａ、５６ｂとのミスマッチングが発生しないようにしている。
【００９３】
また、この場合、一対のスタブ５４ａ，５４ｂは、外側にではなく、内側に（互いの信号線に接近するように）突出されているので、マイクロストリップ差動線路基板４６の小型化に寄与する。なお、小型化が必要ない場合、スタブ５４ａ，５４ｂを、図１１に示すように、差動線路５２ａ，５１ｂの外側に突出するようにしてもよい。
【００９４】
一方、外部基板３００のグランデッドコプレナ差動線路基板７０においては、ストリップ差動信号線７１ａ，７１ｂの途中に、スタブ３０２ａ，３０２ｂを設けると共に、ストリップ差動信号線７１ａ，７１ｂにおけるスタブ３０２ａ，３０２ｂよりステム１０側に位置する部分３０５では、ストリップ差動信号線７１ａ，７１ｂにおけるスタブ３０２ａ，３０２ｂより集積回路１００側に位置する部分３０４よりも信号線間隔を大きく設定しており、これによりスタブ３０２ａ，３０２ｂよりステム１０側に位置する部分３０５をスタブ３０２ａ，３０２ｂより集積回路１００側に位置する部分３０４より高インピーダンスにしている。例えば、図１０に示すように、スタブ３０２ａ，３０２ｂより集積回路１００側に位置する部分３０４を１００Ω、スタブ３０２ａ，３０２ｂを６０Ω、スタブ３０２ａ，３０２ｂよりステム１０側に位置する部分３０４およびドライバ側ピン露出領域を１４０Ωとなるようにしている。
【００９５】
このように、外部基板３００側においても、ステム１０を出た直後の差動線路部分を高インピーダンスとし、この高インピーダンス部分とステム内側（ピン非露出領域）の低インピーダンス部分とでインピーダンスを相殺させ、全体的に見てインピーダンスを整合させるようにしている。また、ストリップ差動信号線７１ａ，７１ｂの途中には、インピーダンス整合用の一対のスタブ３０２ａ，３０２ｂを形成しており、これら一対のスタブ３０２ａ，３０２ｂによりインピーダンスを６０Ω程度に下げている。このようなスタブ３０２ａ，３０２ｂの配置および信号線間隔の調整によって、小型のフィードスルー部の低インピーダンスによる高周波信号ピン４１ａ，４１ｂなどからの電気的な反射を減少させるようにしている。
【００９６】
以上の説明では、簡単のため特性インピーダンスが絶対値のみを議論し、位相条件が合っていることを前提とした。しかし、図１０の分布定数回路の等価回路に示す通り、ステム１０を高周波信号ピンが誘電体７７を介して貫通するフィードスルー部は容量性のリアクタンスとなりやすく、また差動線路基板７０との間は高周波信号ピンが空間にでるため必然的にインダクタンス性のリアクタンスとなりやすい。
【００９７】
本実施の形態１では、高周波信号ピンが空間に出る部分のインダクタンス性のリアクタンスを、グランデッドコプレナ差動線路基板７０に設けた容量性のリアクタンスを持つスタブ３０２ａ，３０２ｂで打ち消すものであり、伝搬する電気信号の位相周りが大きくならないよう適宜に抑止できる効果がある。
【００９８】
また、本実施の形態は、高周波信号ピンが空間に出る部分のインダクタンス性のリアクタンスとフィードスルー部の容量性のリアクタンスとを、ストリップ差動信号線５２ａ，５２ｂの高抵抗部がインダクタンス性のリアクタンスとなるようにして、伝搬する電気信号の位相周りが大きくならないよう適宜に抑止できる効果がある。
【００９９】
モジュール内部のスタブ５４ａ，５４ｂはさらにインピーダンス整合を適宜に実施するために配置されるものであり、その他の部分で特性インピーダンスの位相条件と絶対値を整合できる場合は、後述の実施の形態３に示すように、除くことも可能である。
【０１００】
図１２は、図５および図６に示すような、スタブ３０２ａ，３０２ｂを有するグランデッドコプレナ差動線路基板７０を採用し、かつキャンパッケージ１と外部基板３００との隙間、すなわち高周波信号ピン４１ａ，４１ｂのドライバ側ピン露出領域の長さＬａを０．３ｍｍから１．８ｍｍまで変化させた場合の、グランデッドコプレナ差動線路基板７０側から見た反射特性、つまりＳパラメータのＳ１１特性を示したものである。横軸は、変調電気信号の周波数（ＧＨｚ）である。
【０１０１】
キャンパッケージを使用する場合、光半導体モジュールの寸法のばらつきや外部基板のばらつきをキャンパッケージ１と外部基板３００の隙間、すなわち高周波信号ピン４１ａ，４１ｂのドライバ側ピン露出領域の長さＬａを変化させることで吸収するのが一般的であるが、１０Ｇｂ／ｓ用の光モジュールにおいては、ピンを露出させると、電気的な反射特性を劣化させやすく、電気波形が歪みやすい問題がある。
【０１０２】
しかし、図５および図６に示すような、スタブ３０２ａ，３０２ｂを有するグランデッドコプレナ差動線路基板７０を採用すれば、図１２に示すように、ドライバ側ピン露出領域の長さＬａを０．３ｍｍまから１．８ｍｍまで変化させても、ＤＣ〜１５ＧＨｚの周波数帯域で、電力反射を−８ｄＢ以下に抑えることができる。したがって、このようなグランデッドコプレナ差動線路基板７０によれば、キャンパッケージ１と外部基板３００の隙間（ドライバ側ピン露出領域の長さＬａ）が変化しても、ＤＣから高周波領域までの反射特性を向上させることが可能となる。すなわち、キャンパッケージ１と外部基板３００の組み立てに必要な寸法精度が緩和される。
【０１０３】
なお、グランデッドコプレナ差動線路基板７０側のスタブ３０２ａ，３０２ｂは、線対の外側に向けて配置され、マイクロストリップ差動線路基板４６側のスタブ５４ａ，５４ｂは線対の内側に向けて配置されている。これは、差動線路では線路の間隔が狭いのでスタブは外向きに作るのが一般的であるが、小型化のためにキャンパッケージ１内では内向きにしたことを理由としている。
【０１０４】
なお、上記実施の形態１において、マイクロストリップ差動線路基板４６，４７の代わりに図１３に示すようなグランデッドコプレナ差動線路４６ｂを用いるようにしてもよい。グランデッドコプレナ差動線路４６ｂは、前述したように、基板上に形成された一対の差動信号線と、この一対の差動信号線を挟むように差動信号線の外側に配置されるグランドと、裏面に配置されるベタグランドとから構成されている。
【０１０５】
また、実施の形態１では、高周波信号ピン４１ａ，４１ｂの外側にグランドピン４２ａ，４２ｂを配設するようにしたが、図１４に示すように、グランドピン４２ａ，４２ｂを省略した実施形態も可能である。この場合、外部基板３００側に設けるグランデッドコプレナ差動線路基板７０は、一対の信号線路の両側にグランドが配されていないマイクロストリップ差動線路基板とする。
【０１０６】
実施の形態２．
つぎに、図１５を用いてこの発明の実施の形態２について説明する。図１５（ａ）〜（ｃ）は、高周波信号ピン４１ａ，４１ｂを封止するための誘電体７７の他の形状を示すものである。
【０１０７】
図１５（ａ）は、誘電体７７の形状として、２７０°／３６０°程度の２つの円を直線（あるいは緩やかな曲線）で接続した繭型形状を採用している。１つのピン４１ａ（または４１ｂ）から誘電体７７の周縁、すなわちグランド部材としてのステム１０までの距離について着目すると、繭型形状の場合は、２７０°／３６０°が等距離ｒにあり、残りの部分は距離ｒよりも長くなる。一方、実施の形態１で用いた長円形状の誘電体の場合、１８０°／３６０°が等距離ｒにあり、残りの部分は距離ｒよりも長くなる。ピンとグランドまでの距離が長いほどインピーダンスが高くなるので、同じ面積の繭型形状と長円形状を比較した場合、長円形状のほうがインピーダンスを高く設定することができる。前述したように、ピン非露出領域（フィードスルー領域）では、インピーダンスが下がりすぎる傾向があるので、インピーダンスを上げるという点では、長円形状のほうが有利である。勿論、繭型形状を採用する場合は、その面積を調整して、長円形状の場合と同程度のインピーダンスが得られるようにすればよい。
【０１０８】
図１５（ｂ）では、誘電体７７として、２つの円を直接的に連結した形状を採用しており、図１５（ｃ）では、楕円形状を採用している。
【０１０９】
実施の形態３．
つぎに、図１６を用いてこの発明の実施の形態３について説明する。この実施の形態３においては、キャンパッケージ１側のマイクロストリップ差動線路基板４６は、セラミック基板５１と、セラミック基板５１の上面に形成された一対のストリップ差動信号線５２ｅ，５２ｆと、セラミック基板５１の裏面に形成されたベタグランド（図示せず）で構成されている。
【０１１０】
そしてこの場合、一対のストリップ差動信号線５２ｅ，５２ｆは、同じ幅のストリップ線路が直線状に延在されており、スタブは形成されていない。また、一対のストリップ差動信号線５２ｅ，５２ｆの間隔は、図５に示したストリップ差動信号線５２ａ，５２ｂの入力側の部分５２ｄの間隔に比べて狭くしており、これによりこの部分の特性インピーダンスをほぼ１００Ω程度に下げている。また、区間３０００は、高周波信号ピン４１ａ，４１ｂの接合部の近傍から、所定の間隔にわたって幅の狭い線路３００１ａ，３００１ｂが設けられ、この部分がインダクタンス性のリアクタンス成分を与える。
【０１１１】
実施の形態４．
つぎに、図１７および図１８を用いてこの発明の実施の形態４について説明する。図１７においては、一対の高周波信号ピン４１ａ，４１ｂおよびグランドピン４２ａ，４２ｂにおけるキャンパッケージ１と外部基板３００の隙間に対応する部分、すなわち高周波信号ピン４１ａ，４１ｂのドライバ側ピン露出領域のパッド３０１ａ，３０１ｂに接着する箇所以外の部分に、有機材料から成るピン囲繞体としての樹脂接着剤３３０を付着させることで、この樹脂接着剤３３０で覆われた部分の特性インピーダンスを１００Ω程度に下げて、電気的反射特性を向上させている。
【０１１２】
なお、樹脂接着剤３３０に代えて、図１８に示すように、一対の高周波信号ピン４１ａ，４１ｂおよびグランドピン４２ａ，４２ｂが挿入されるための４つの孔を有し、楕円、長円、または繭形状などを呈する有機材料から成形されたピン囲繞体３３１によって、高周波信号ピン４１ａ，４１ｂおよびグランドピン４２ａ，４２ｂの上記露出箇所を覆うようにしてもよい。
【０１１３】
なお、樹脂接着剤３３０あるいはピン囲繞体３３１によって、一対の高周波信号ピン４１ａ，４１ｂの上記露出箇所のみを覆い、グランドピン４２ａ，４２ｂは覆わないようにしてもよい。
【０１１４】
実施の形態５．
つぎに、図１９を用いてこの発明の実施の形態５について説明する。この実施の形態５においては、先の実施の形態のように、グランデッドコプレナ差動線路基板７０に形成するスタブ３０２ａ，３０２ｂと、パッド３０１ａ，３０１ｂとを分離して形成するのではなく、これらスタブ３０２ａ，３０２ｂと、パッド３０１ａ，３０１ｂとを極めて近傍に、この場合は連続的に一体的に形成するようにしている。
【０１１５】
実施の形態６．
つぎに、図２０を用いてこの発明の実施の形態６について説明する。この実施の形態６においては、先の実施の形態のように、グランドピン４２ａ，４２ｂを、高周波信号ピン４１ａ，４１ｂを挟むように両外側に配するのではなく、グランド部材としてのステム１０に高周波信号ピン４１ａ，４１ｂに並走するように突出部１０ｃを設け、この突出部１０ｃによってグランドピン４２ａ，４２ｂと同等の機能を果たさせるようにしている。突出部１０ｃは、高周波信号ピン４１ａ，４１ｂおよび突出部１０ｃによって外部基板１０１を上下で挟む位置に配される。したがって、突出部１０ｃは、外部基板１０１の裏面に形成されるベタグランドとも接触されることになる。突出部１０ｃは、ステム１０と同じ材料から成り、ステム１０と同様にメッキが施されて、グランド面を構成する。この実施の形態の他の部分については、先の実施の形態と同様である。
【０１１６】
ところで、上述の実施の形態においては、差動信号を入力するためのステム構成をＬＤ４０が搭載されたＬＤモジュールに適用するようにしたが、上記ステム構成を、電界吸収型光変調器（ＥＡ変調器、Ｅｌｅｃｔｒｏ−ａｂｓｏｒｐｔｉｏｎ　Ｍｏｄｕｌａｔｏｒ）が搭載されたＥＡモジュールや、受光素子が搭載されて光信号を受信するＰＤモジュールに適用するようにしてもよい。勿論、ＬＤの温度調整用のペルチェ素子を用いたものであってもよいことは云うまでもない。
【０１１７】
【発明の効果】
以上説明したように、この発明によれば、光半導体素子と集積回路との間を第１の差動線路基板、ステムに貫通固定される一対の高周波ピンおよび第２の差動線路基板を介して接続した光半導体集積装置において、第２の差動線路基板の一対の差動線路に、該差動線路より特性インピーダンスが低いスタブを形成するようにしたので、ステムにおける高周波ピンの貫通部での低インピーダンスによる電気的な反射を減少させて高周波伝送特性を向上することができ、またコストを安く維持できるとともに、１０Ｇｂ／ｓ以上の高速動作が可能となる。
【図面の簡単な説明】
【図１】この発明にかかる光半導体集積装置に用いられる光半導体用パッケージの外観構成を示す斜視図である。
【図２】この発明にかかる光半導体集積装置に用いられる光半導体用パッケージとレセプタクルが接続されたＬＤモジュールの外観構成を示す斜視図である。
【図３】ＬＤモジュールの水平及び垂直断面図である。
【図４】キャンパッケージ内の構成要素およびＬＤ駆動回路の等価回路図である。
【図５】実施の形態１のキャンパッケージの内部構成および外部基板の一部構成を示す斜視図である。
【図６】実施の形態１のキャンパッケージの内部構成および外部基板の一部構成を示す平面図である。
【図７】ステムとピンと台座の配置関係などを示すための図である。
【図８】従来および実施の形態１のフィードスルーの断面を、模式的に示した図である。
【図９】従来および実施の形態１のフィードスルーにおけるガラス半径と特性インピーダンスとの関係を示す図である。
【図１０】分布定数回路を構成するグランデッドコプレナ差動線路基板、高周波信号ピン、ステム，マイクロストリップ差動線路基板等の等価回路および各部の特性インピーダンスを示す図である。
【図１１】スタブの配置の変形態様を示す図である。
【図１２】高周波信号ピンのドライバ側ピン露出領域の長さを３つに変化させた場合の、反射特性と周波数の関係を示す図である。
【図１３】実施の形態１の変形態様を示す図であり、グランデッドコプレナ差動線路を示す図である。
【図１４】実施の形態１の変形態様を示す図である。
【図１５】この発明の実施の形態２を説明するための図であり、誘電体の他の形状を示す図である。
【図１６】この発明の実施の形態３を説明するための図であり、キャンパッケージの内部構成および外部基板の一部構成を示す平面図である。
【図１７】この発明の実施の形態４を説明するための図であり、キャンパッケージの内部構成および外部基板の一部構成を示す平面図である。
【図１８】実施の形態４に用いられる他のピン囲繞体を示す斜視図である。
【図１９】この発明の実施の形態５を説明するための図であり、キャンパッケージの内部構成および外部基板の一部構成を示す平面図である。
【図２０】この発明の実施の形態６を説明するための図である。
【符号の説明】
１　光半導体用パッケージ（キャンパッケージ）、２　レセプタクル、３　光半導体素子モジュール（ＬＤモジュール）、１０　ステム、１０ａ　第１ステム部材、１０ｂ　第２ステム部材、１０ｃ　突出部、１０ｚ　ステム外壁面、１１台座、１２　集光レンズ、１３　キャップ、１３ａ　第１キャップ部材、１３ｂ　第２キャップ部材、１４　孔、１５　内部空間、１６　ウィンドウ、１７　孔、１８　ダミーフェルール、１８ａ　光ファイバ、１９　フェルール挿入孔、２０　光ファイバ、２１　フェルール、３０　分布定数回路、３１ａ，３１ｂ　整合抵抗、３３ａ，３３ｂ　ソレノイド（空芯ソレノイド）、３４ａ，３４ｂ　共振防止抵抗、３５ａ，３５ｂ　ワイヤボンド、３６　バイアス定電流源、４０半導体レーザダイオード（ＬＤ）、４１ａ，４１ｂ　高周波信号ピン、４２ａ，４２ｂ　グランドピン、４３　モニタ信号ピン、４４ａ，４４ｂ　バイアス給電ピン、４５　ＰＤ用チップキャリア、４６，４７　マイクロストリップ差動線路基板、４６ｂ　グランデッドコプレナ差動線路、４８　ＬＤ用チップキャリア、４９　バイアス回路用基板、５０　フォトダイオード（ＰＤ）、５２ａ，５２ｂ，５２ｅ，５２ｆ　ストリップ差動信号線、５３ａ，５３ｂ　パッド、５４ａ，５４ｂ　スタブ、５６ａ，５６ｂ　ストリップ差動信号線、５７ａ，５７ｂ　ワイヤボンド、５９ａ，５９ｂ　ストリップ差動信号線、６０　ワイヤボンド、６１ａ，６１ｂ　ワイヤボンド、６２ａ，６２ｂ　配線パターン、６３ａ，６３ｂ　ワイヤボンド、７０　グランデッドコプレナ差動線路、７１ａ，７１ｂ　差動信号線、７２ａ，７２ｂ　グランド、７７，７８，７９ａ，７９ｂ　誘電体、８０ａ，８０ｂ　ピン挿入孔、１００　ＬＤ駆動回路（集積回路）、１０１　外部基板、１０２　入力バッファ、１０３，１０４　トランジスタ（差動トランジスタ）、１０５　トランジスタ（バイアス定電流源）、３００　集積回路用基板（外部基板）、３０１ａ，３０１ｂ　パッド、３０２ａ，３０２ｂ　スタブ、３３０　樹脂接着剤、３３１　ピン囲繞体、６０１　信号ピン、６０２，６１０　誘電体（ガラス）、６０３　ステム、１０００ａ，１０００ｂ　半田流れ止め部。

Claims

光半導体素子と、差動線路を構成する一対の高周波ピンが貫通固定される誘電体を支持するステムと、一端側が前記一対の高周波信号ピンの一方端に接続され、他端側が前記光半導体素子の一対の電極に接続される一対の差動線路を有する第１の差動線路基板とを備える光半導体素子モジュールと、
前記光半導体素子との間で差動信号が伝送される集積回路と、この集積回路と前記一対の高周波信号ピンの他方端とを接続する一対の差動線路を有する第２の差動線路基板とを備える集積回路用基板と、
を備え、
前記集積回路用基板の第２の差動線路基板の一対の差動線路に、該差動線路より特性インピーダンスが低いスタブをそれぞれ形成することを特徴とする光半導体集積装置。
前記第１の差動線路基板の一対の差動線路に、該差動線路より特性インピーダンスが低いスタブをそれぞれ形成することを特徴とする請求項１に記載の光半導体集積装置。
前記第１の差動線路基板の一対の差動線路の一部分に、特性インピーダンスが他の部分よりも高く、かつインダクタンス性のリアクタンス成分を有する部分を設けたことを特徴とする請求項１または２に記載の光半導体集積装置。
前記一対の高周波信号ピンを挟むようにこの一対の高周波信号ピンの外側に一対のグランドピンを設けることを特徴とする請求項１〜３の何れか一つに記載の光半導体集積装置。
前記一対の高周波信号ピンにおけるステムから集積回路用基板側へ露出する部分を覆う有機材料から成るピン囲繞体をさらに備えることを特徴とする請求項１〜４の何れか一つに記載の光半導体集積装置。
前記ピン囲繞体は、樹脂接着剤であることを特徴とする請求項５に記載の光半導体集積装置。
前記集積回路用基板の第２の差動線路基板の一対の差動線路に形成される前記一対のスタブは、該一対の差動線路と前記一対の高周波ピンとの接続部の近傍に形成されることを特徴とする請求項１〜６の何れか一つに記載の光半導体集積装置。
前記光半導体素子モジュールは、前記光半導体素子として一対の電極を有した半導体レーザダイオードを備えるとともに、
前記集積回路用基板に備えられる前記集積回路は、前記半導体レーザダイオードを差動駆動する差動駆動回路を備えることを特徴とする請求項１〜７の何れか一つに記載の光半導体集積装置。
前記光半導体素子モジュールは、
一端側が前記半導体レーザダイオードの一対の電極に接続され、他端側が外部のバイアス電流源に接続される一対のインダクタンス素子をさらに備えることを特徴とする請求項８に記載の光半導体集積装置。
前記第２の差動線路基板において、前記高周波ピンを接続するパッドと前記スタブとの間に、半田の流れ止め防止部位を設けたことを特徴とする請求項１〜９の何れか一つに記載の光半導体集積装置。