JP2022043010A - 電子部品または光電子部品用のヘッダおよびこのようなヘッダを製造するための方法 - Google Patents

電子部品または光電子部品用のヘッダおよびこのようなヘッダを製造するための方法 Download PDF

Info

Publication number
JP2022043010A
JP2022043010A JP2021143434A JP2021143434A JP2022043010A JP 2022043010 A JP2022043010 A JP 2022043010A JP 2021143434 A JP2021143434 A JP 2021143434A JP 2021143434 A JP2021143434 A JP 2021143434A JP 2022043010 A JP2022043010 A JP 2022043010A
Authority
JP
Japan
Prior art keywords
pedestal
base
submount
header
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021143434A
Other languages
English (en)
Inventor
ワイ リー オン
Ong Wai Li
ディーン タン ジャン
Dean Tan Jian
スン リー ピン アミー
Soon Li Ping Amy
クラウゼ アンドレアス
Krause Andreas
アオウドムスク アーティト
Aowudomsuk Artit
ドレーゲミュラー カーステン
Droegemueller Karsten
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schott AG
Original Assignee
Schott AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schott AG filed Critical Schott AG
Publication of JP2022043010A publication Critical patent/JP2022043010A/ja
Priority to JP2023177629A priority Critical patent/JP2023179694A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/023Mount members, e.g. sub-mount members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0233Mounting configuration of laser chips
    • H01S5/02345Wire-bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/02208Mountings; Housings characterised by the shape of the housings
    • H01S5/02212Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0235Method for mounting laser chips
    • H01S5/02355Fixing laser chips on mounts
    • H01S5/0237Fixing laser chips on mounts by soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/024Arrangements for thermal management
    • H01S5/02407Active cooling, e.g. the laser temperature is controlled by a thermo-electric cooler or water cooling
    • H01S5/02415Active cooling, e.g. the laser temperature is controlled by a thermo-electric cooler or water cooling by using a thermo-electric cooler [TEC], e.g. Peltier element

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】挿入損失が低い電子部品または光電子部品を取り付けるためのヘッダを提供する。【解決手段】ベース3および少なくとも1つのペデスタル7aを備える電子部品用のヘッダ1であって、ベースは、少なくとも1つのフィードスルー5を有し、フィードスルーは、ベースを貫いて延びかつベースから電気的に絶縁されているフィードスルーピン6を備える。少なくとも1つのペデスタルは、ベースに接続され、ペデスタルに接続されたサブマウント9を備える。ペデスタルは、ベースにペデスタル材料結合部を介して接合されている。【選択図】図1

Description

本発明は、概して、電子部品のパッケージングに関する。詳細には、本発明は、ヘッダ、好ましくは、電子デバイスまたは光電子デバイスを取り付けるためのトランジスタアウトライン(TO)ヘッダの設計に関する。本発明は、電子デバイスまたは光電子デバイスとしてのレーザダイオードに特に適している。しかしながら、本発明は、フィードスルーピンに電気的に接続するためのサブマウントがペデスタルに配置されかつ取り付けられているあらゆる電子部品用の電子的なパッケージングに関する。
例えば、一部の光電子用途では、レーザチップにより放出されるビームの波長を正確に制御する必要がある。なぜならば、レーザの波長が温度に依存するからである。したがって、レーザの温度は狭い温度範囲内で安定させられるべきである。このために、トランジスタアウトライン(TO)パッケージなどの、レーザダイオード用のハウジング内に含まれてよい熱電クーラ(TEC)を使用することが知られている。TECは、中距離用の直接変調レーザ(DML)と連携して使用されてよい。DMLは、EMLと比較すると、より低コストの利点を提供する。しかしながら、多くのレーザドライバICは、差動信号を用いてDMLを駆動している。この場合、ヘッダは、2つのRF信号ラインを必要とする。これら2つの信号ラインは、DML以外からの反射による信号劣化を回避するために、好ましくは、特性インピーダンスZ=25オームを有するべきである。
さらに、TECは、高温側および低温側を有する。高温側は、放熱のためにヘッダに接続されている。DMLは、低温側に取り付けられている。低温側は、熱フィードバックおよび自己発熱効果を防止するために、高温側から断熱されるべきである。他方、2つのRFラインがDMLに接続されなければならない。よく知られている概念の1つは、2つの別個のRFラインを使用することである。各RFラインは、信号をヘッダ内のDMLに送るための小さなプリント配線板(ペデスタルサブマウントまたはサブマウント)を備える。各ペデスタルサブマウントは、別個のペデスタルに取り付けられてよい。典型的に、ペデスタルとヘッダのアイレットまたはベースとは、1回のスタンピングプロセスで1つの部品として形成される。
しかしながら、本発明は、DMLレーザチップをパッケージングするためのヘッダに限定されるものではなく、一般的に、電子部品のパッケージングに関する。
ヘッダのアイレットまたはベースは、例えば、各ペデスタルに接続されたサブマウントを電気的に接続するためのピンを収容するための複数の開口を備える。つまり、各ペデスタルは、それぞれの開口に対応する。
従来技術のヘッダの欠点は、各開口に対するペデスタルの位置が固定されていることである。しかしながら、開口内のピン位置は、最大位置と最小位置との間で変更して、正確に制御することができない。ピンが最大位置に位置している場合には、ピンとペデスタルとの間の距離が大きい。これによって、サブマウントをペデスタルに配置することが可能となる。しかしながら、欠点として、ピンとサブマウントとの間の距離がこのように大きいと、結果として、高い挿入損失が生じてしまう。しかしながら、開口とペデスタルとの間の距離は最小にされてはならない。なぜならば、これにより、結果として、ピンが最小位置にある場合にペデスタルとピンとの間にサブマウントを配置するための両者間の距離が過度に小さくなってしまうからである。
したがって、挿入損失が低い、電子デバイスまたは光電子デバイス用のヘッダならびにこのようなヘッダを製造するための方法が必要とされている。
本発明の目的は、低い挿入損失を提供する、電子部品または光電子部品を取り付けるためのヘッダ、特にTOヘッダを提供することである。本発明のさらなる態様は、このようなヘッダを製造するための方法に関する。
本発明の目的は、独立請求項の手段によって達成される。本発明の好ましい実施形態およびさらなる改良形態は、従属請求項の主題、明細書および図面に記載してある。
本発明はさらに、電子部品、特にレーザチップのような光電子部品用のヘッダに関する。ヘッダは、少なくとも1つのフィードスルーを有するベースを備える。フィードスルーは、ベースを貫いて延びるフィードスルーピン(または単にピン)を備える。ピンはベースから電気的に絶縁されている。さらにヘッダは、ベースに接続される少なくとも1つのペデスタルを備える。ペデスタルは、ペデスタルに接続されたサブマウントを備える。ペデスタルは、ベースに材料結合部を介して、例えばろう付け接合部を介して、または導電性の接着剤を使用して接合される。
このようなヘッダにより、いくつかの利点が得られる。
まず、ヘッダのベースと少なくとも1つのペデスタルとが、別個の部品として形成される。これにより、ベース成形プロセスの複雑さが低減され、ヘッダのベースの迅速かつ安価な製造が可能になる。
さらに、ヘッダベースとペデスタルまたは複数のペデスタルとが、別個の部分として形成されるならば、ペデスタルに損傷を与えることなく、ヘッダベースをさらに加工することもできる。例えば、少なくとも1つのフィードスルーを既に備えているヘッダベースを、より精密なフィードスルーインピーダンス制御を有するように加工することができる。例えば、毛細管現象により、シールガラスの表面は平坦ではなく、これはインピーダンスに影響を与える。平坦な表面を得るために、シールガラスを研削することにより、フィードスルーのより信頼性の高いパフォーマンスを達成することができる。好適には、ヘッダベースの表面とシールガラス表面とは、同じプロセスで研削することもでき、これによりヘッダベースの表面と同じレベルの平坦なガラス表面が得られ、すなわち、ガラス表面とヘッダベース表面とは同一平面であり、これにより結果として、フィードスルーの長さに沿ったインピーダンスのほぼ100%制御が得られる。
さらに、少なくとも1つのペデスタルは、別個の製造プロセスで、例えば、スタンピング、金属延伸、または押出成形によって、形成される。これにより、特別な、さらには複雑なジオメトリを備えた、例えば、面取りされた縁部(または面取り縁部)または丸み付けされた縁部(調和縁部)のような縁部、および/またはバックテーパ、および/または複雑な形状のペデスタルプロフィールを備えた、少なくとも1つのペデスタルを形成することができる。例えば、ヘッダのペデスタルとベースとは、別個の部分として形成されているので、以下でさらに詳細に説明するように、複雑な形状を備えたペデスタルを使用することが考慮されてよい。
ヘッダベースとペデスタルとの別個の製造により、ヘッダベースとペデスタルとが、または2つ以上のペデスタルが設けられている場合には複数のペデスタルとが、異なっていてよいというさらなる利点が得られる。例えば、ヘッダベースは、ガラス対金属シールを容易にするために選択された材料から製作されてよく、ペデスタルは、例えば、高い熱伝導性を有する材料で製作されてよい。
さらに、別個の製造プロセスにおいて、ペデスタルまたは複数のペデスタルは、いくつかの利点を提供するさまざまなタイプの形状にすることができる。2つ以上のペデスタルがある場合、すべてのペデスタルは同じ形状を有することができる;しかしながら、1つのヘッダが、異なる形状の複数のペデスタルを備えることもできる。
さらに、ペデスタルとベースとは、別個の接合プロセスで接合され、これにより、サブマウントとピンとの間の距離を最適にする、または少なくとも制御することができる。これにより、サブマウント表面とピンとの間のオフセットは、狭い範囲で設定することができるので、パッケージされた電子部品、特に光電子部品の挿入損失が減じられる。好適には、接合は、材料結合部(ペデスタル材料結合部)を介して行われるので、ペデスタルはベースに固定的に取り付けられる。本発明の範囲では、材料結合とは、隣接する材料または隣接する部分間に接着結合を形成することによる、異なる材料の、または異なる部分間の接合プロセスを指すものであると理解されている。材料間のまたは異なる部分間のこのような接着結合は、接着剤を使用することにより、かつ/または接合すべき部分または材料を少なくとも部分的に溶融することにより、形成されてよい。この場合、本発明は、電子パッケージングで使用されるヘッダに関するので、金属の接合のために使用される接着剤が特に適している。例えば、導電性の接着剤の導電性の結合部を形成するのに適した接着剤、例えば、ナノ焼結銀および導電性接着剤が特に適していてよい。特に、本開示によれば、ペデスタル材料結合部に限定されることなく、材料結合部は、ろう付け接合部として、すなわち、ろう付け材料を使用して金属部分を接合することにより、形成されてよい。その意味で、ろう付け材料およびはんだは、本開示の意味での接着剤であると理解されてよい。はんだとは対照的に、ろう付けは通常、より高い温度で行われる。さらに、ろう付けには通常、接合すべき、密に嵌合した部品が必要であり、これにより、接合すべき金属部分間のギャップ内に、溶融したろうを毛細管現象により引き込むことができる。これにより、非常に少量の余分なろう付け材料のみが生じてよく、その結果、小さなろう付け膨出部しか生じない。これはさらに、隣接する部品の間の、すなわちベース(または、むしろベースの表面)とサブマウント(または、むしろサブマウントの側面または縁部)との間の、最小のオフセットによる非常に緊密でかつ密閉された接続を可能にする。
1つの実施形態によれば、ヘッダの電子部品の良好な信号伝送を提供するためには、ピンとサブマウントの表面との間のオフセット(ピンオフセット)は、最大でも0.2mmである。さらなる実施形態によれば、組み立て中に、サブマウントの部品側に対する損傷を回避するために、ピンオフセットは最小で0.05mmである。
1つの実施形態によれば、サブマウントは、別の材料結合部(サブマウント材料結合部)を介してペデスタルに接合されている。上述したように、このような材料結合部は、隣接する部品間の緊密な結合、好適には、隣接する部品間の最小のオフセットしか有さない緊密な結合といったいくつかの利点を提供する。例えば、サブマウントをペデスタルにろう付けすることによる材料結合部の形成は、例えばペデスタルをベースにろう付けすることによる別の材料結合部の形成によってペデスタルをベースに固定的に取り付ける前または取り付けた後のいずれでも行うことができる。どちらの方法でも、ヘッダの隣接する部分間の、極めて緊密かつ密閉された接続が可能である。
1つの実施形態によれば、サブマウント縁部とベースの表面との間のオフセット(サブマウントオフセット)は、最大で0.1mmである。
したがって、特に好適な実施形態では、ベースの表面とサブマウント縁部との間のオフセットは0の場合もある。
換言すると、本発明の実施形態によるヘッダによって、最適なオフセットが可能となり、その結果、電子部品の挿入損失が減じられ、したがって、より大きな信号帯域幅が得られる。
本出願の文脈では、以下の定義が適用される。
「電子部品」という用語は、すなわち、光電子部品を包含する。電子または特に光電子用途における適切な電子部品は、電界吸収変調レーザダイオード(EML)、分布帰還型レーザ(DFB)、ファブリ・ペローレーザ(FP)、光変調器、フォトダイオード(PD)および光通信のために使用されるその他の電子部品などの、レーザダイオード(LD)であり得るが、これらに限定されない。
本発明の範囲では、「ペデスタルサブマウント」とも呼ばれてよいサブマウントは、通常、支持体として、絶縁材料を含む。適切な絶縁材料は、アルミナAlまたは窒化アルミニウムAlNのようなセラミック、またはガラスを含むが、これらに限定されない。サブマウントの厚さは、好適には、0.1mm~0.5mmである。サブマウントの長さは、例えば、ヘッダに含まれる電子部品がDMLの場合には、DMLからガラス繊維へ光を結合するレンズの焦点距離に適合させるように調整されてよい。この場合、典型的なサブマウント長さは、1.0mm~2.5mmであってよい。さらに、サブマウントの長さは、通常0.77mmの幅で、一般的に0.5mm~1mmの範囲であってよい。ペデスタルとは反対の側に面したサブマウントの表面(「上面」)は、そこに塗布された金属パターンを有しており、本出願の範囲では「部品側」または「部品面」とも記載される。さらに、ペデスタルに面したサブマウントの側は、「支持側」(または「支持面」)または「取り付け側/取り付け面」とも記載される。
以下に、添付の図面を参照して、本発明をさらに説明する。図面では、同様の参照符号は、同様のまたは対応する部材を示す。さらに、ヘッダおよびヘッダの部分に関するすべての図面は、縮尺通りではなく概略的に描かれている。
1つの実施形態によるヘッダの斜視図である。 1つの実施形態によるヘッダの部分断面図である。 部品オフセットの関数としての挿入損失を示す例示的なグラフである。 部品オフセットの関数としての反射損失を示す例示的なグラフである。 1つの実施形態によるヘッダの別の部分断面図である。 二元系Au-Geの状態図である。 実施形態によるヘッダの別の部分断面図である。 実施形態によるヘッダの別の部分断面図である。
図1は、1つの実施形態によるヘッダ1の斜視図である。
図1に示されるようなヘッダ1は、2つ以上の電気フィードスルー5を有するベース3を備える。フィードスルー5は、ヘッダ1の内外に電気信号を伝送するように機能する。各フィードスルー5は、ベース3を貫通して延びるフィードスルーピン6を備え、ベースに対して電気的に絶縁されている。この目的のために、ベース3は、内部にフィードスルーピン6が固定された、絶縁材料、好ましくはガラスで満たされたアイレット8を備える。2つのペデスタル7a,7bがベース3に接続され、ベース3から突出している。図1に示される実施形態に限定されることなく一般的に、ヘッダ1は、少なくとも1つのペデスタル7を備える。しかしながら、例えば、レーザチップ、特にDMLを備えたヘッダのためには、少なくとも2つのペデスタル7a,7bを備えたヘッダ1を提供することが好適であり得る。なぜならば、多くの場合、レーザドライバICは、差動信号を用いてDMLを駆動しおり、すなわち、そのようなヘッダ1は、2つの信号ラインを、または1つの送りラインと1つの戻りラインとを備えたシングルエンド信号を必要とするからである。示される特定の例に限定されることなく、好ましい実施形態では、これらのペデスタル7,7a,7bは、間にギャップ12を有する距離を置いて配置されている。ギャップ12は、さらなる要素、特にレーザチップのような電子デバイスを支持するためのアセンブリを収容するのに役立つ。各ペデスタル7a,7bには、サブマウント9が取り付けられている。さらに、ベース3の結合領域70の例が図示されている。一般的に、結合領域は、少なくともそのサブポーションにおいてさらなる構成要素または部品に接合されることが意図されたまたは少なくとも接合されるのに適した構成要素または部品の一部を指すと理解される。例えば、構成要素の表面、すなわち、図1に示したようなヘッダ1の場合はヘッダ1のベース3は、接合プロセスを可能にするまたは容易にするように加工されてよい。例えば、接合すべき構成要素の表面を少なくとも部分的にニッケルおよび/または金などの金属でコーティングまたはめっきすることが公知である。ニッケルは、例えば銅のはんだ付け性を改善することが公知であるが、ニッケル層の酸化を回避するために薄い金の層が使用されてよい。図1に示したようなヘッダの場合、例えば少なくとも、さらなる構成要素とヘッダベース3に接合することができる結合領域70において、ベース3の前面58は、少なくとも部分的にAuめっき(または金めっき)されていると理解されてよい。もちろん、一般的に、ベース3の表面58全体をまたはベース3全体を金めっきすることもできる。さらに、ベースは、少なくとも部分的にニッケル化されてよい。この場合、ニッケル層の酸化を回避するために、ニッケル層は金の層によって、少なくとも部分的に、好適には全体的にカバーされている。
ペデスタル7a,7bの少なくとも一方、好ましくは両方、または場合によってはヘッダ1が、例示的に描かれたペデスタル7a,7bよりも多くを備える場合、ヘッダ1のすべてのペデスタル7は、材料結合部24(図1には図示せず)を介してベース3に接合される。ペデスタル7,7a,7bとベース3との間に形成される材料結合部24は、ペデスタル材料結合部と呼ばれてもよい。
ここでは、材料結合部は、好適には、ペデスタル7とベース3またはサブマウント9とピン6などの、隣接する部品(または構成要素)の間のオフセットの正確な制御を可能とする、緊密で密閉した結合において接合される部品、特に金属部品の間の結合(または接合)を指すと理解される。これは特に好適な実施形態ではろう付けにより達成される。すなわち、この好適な実施形態によれば、材料結合部24は、ろう付け接合部またはろう結合部として形成されてよい。しかしながらこのような結合部は、導電性の接着剤を使用して形成されてもよい。説明のために、ここで図2を、すなわち、ベース3と、ピン6を含むフィードスルー5と、サブマウント部品面95(または上面または上側表面)およびサブマウント支持面94(または背面または部品面の底面)を含むサブマウント9と、を含むペデスタル7を有する、1つの実施形態によるヘッダ1の部分断面図を参照する。ここで、サブマウント9は、はんだ接合部23を介してピン6に電気的に接続されている。図2に示したような例示的なヘッダでは、ピン6は、フィードスルー5の開口8の中心にあるが、図2に示された例示的なヘッダに限定されることなく、一般に、開口8におけるピン6の位置は、製造公差により変化する。したがって、サブマウント9の表面とピン6との間のオフセット(または距離)dは、通常、変化する。標準的なスタンピングプロセスで形成された従来技術によるヘッダの場合にそうであるように、ペデスタル7の位置が、ベース内で固定されている場合には、ピン6とサブマウント上面またはサブマウント部品面95との間の距離が極めて大きくなるまたは極めて小さくなるという結果を伴う、開口8内におけるピン6の偏心は補償され得ない。しかしながら、ペデスタル7がベース3に、分離された結合プロセスで、材料結合部27(図示せず)を介して接合されるならば、オフセットd(ピンオフセット)を狭い範囲内に設定することができる。同じことは、サブマウント9の側面または縁部93(この図には示さず)とベース3との間のオフセットd(サブマウントオフセット)にも当てはまる。密閉して嵌合する(または一致する)部品であるペデスタル7およびベース3を接合するために結合プロセス、好適には接着材料を使用する結合プロセス、特に好適には、ろう付けプロセスが使用されるので、接着材料、例えば、溶融したろうは、毛細管現象によってこれらの部品の間の非常に小さなギャップに引き込まれる。これにより、非常に少量のろう付け材料などの余分な結合材料または接着材料のみが生じてよく、その結果、(図5に示したように)小さな材料膨出部25(例えば、ろう付け膨らみ)しか生じない。これはさらに、隣接する部品の間の最小のまたは少なくとも厳密に制御されたオフセットで非常に緊密でかつ密閉された接続を可能にする。
図3(挿入損失に関する)および図4(反射損失に関する)の例としてのグラフには、実施形態による例示的なヘッダの所与のヘッダ設計に関するシミュレーションで得られたデータおよび技術的利点が示されている。挿入損失および反射損失の計算のために、すべてのヘッダ設計は維持され、ピンおよびサブマウントのオフセット値のみが、サブマウントオフセットdについては0mm~0.1mmの間で、ピンオフセットdについては0.05mm~0.2mmの間で変更された。両図において、a)は、サブマウントオフセット(d)が0mmかつピンオフセット(d)が0.05mmの場合に得られた値を示しており、b)は、d=0mmかつd=0.2mmの場合に、c)は、d=0.1mmかつd=0.05mmの場合に、d)は、d=0.1mmかつd=0.2mmの場合に得られた値を示している。
信号の帯域幅は、1dBの挿入損失における周波数値として定義される。図3からわかるように、帯域幅は、高オフセットのd)の場合は27GHzの間で変化してよく、a)の場合のように、オフセットが小さい(またはオフセットがゼロである)場合には、帯域幅は50GHzを超える。つまり、オフセットが大きい場合、図3および図4の計算のために使用されるオフセットよりも大きなオフセットについては、帯域幅は半分にカットされてよい、またはさらに低くすることができる。
図4には、反射損失が示されている。反射損失帯域幅は、通常、-15dBの反射損失で定義され、高い反射損失が好ましい。反射損失帯域幅は、ここで考慮される例としてのヘッダに関しては、オフセット値に応じて15GHz~30GHzの範囲で変化する可能性があり、低オフセットについては(a)の場合)には、より高くなる(したがって、好ましい)。
高い信号伝送を達成するためには、オフセット値を厳密に制御しなければならない。
1つの実施形態によれば、サブマウント9とベース3の表面58との間のオフセット(サブマウントオフセット、d)は、最大で0.1mm、特に好適な実施形態では、0mmでさえあり得る。
さらなる実施形態によれば、ピン6とサブマウント9の部品面95との間のオフセット(ピンオフセット、d)は、最大でも、0.2mmである。しかしながら、信号の帯域幅の観点から、最小限のピンオフセットdが好ましいとは言え、サブマウント取り付けプロセスを考慮しなければならないので、ピンオフセットの最小値は、さらなる好適な実施形態によれば、最小で0.05mmである。これにより、サブマウント9に、すなわち金属パターンつまりサブマウント9の部品側95に形成された金属パターンに、損傷を与えるリスクなしに、第1の結合プロセス、例えばろう付けプロセスで、ペデスタル7をベース3に最初に接合し、さらなる第2の結合プロセス、例えばろう付けプロセスで、サブマウント9をペデスタル7に続けて接合することができる。
図5は、1つの実施形態による例としてのヘッダ1のさらなる部分断面図を示す。図5に示した例では、ペデスタル7は、ベース3(またはベース3の表面58)に、ベース3の表面58とペデスタル7の取り付け面40との間に位置する材料結合部24(例えば、ろう付け接合部またはろう付け結合部)を介して接合されている。さらに、サブマウント9は、ペデスタル7に、ペデスタル7の上面42とサブマウント9の支持面94との間に位置する材料結合部27(例えば、ろう付け接合部またはろう付け結合部)を介して接合されている。さらに、サブマウント9の側面93が示されている。この場合、上面42は、ピン6に面したペデスタルの側に関連し、ペデスタル7のピン面42とも記載されてよく、サブマウント9の底面または背面は、(サブマウント9の部品側または部品面95とは対照的に)サブマウント9の支持側または支持面94と呼ばれるものであると理解される。ピン6は、はんだ接合部23を介してサブマウント9に電気的に接続されている。
1つの実施形態によれば、結合、例えばろう付けを促進するために、ベース3の表面58および/またはペデスタル7の取り付け面40および/またはペデスタル7の上面42および/またはサブマウント9の背面(または支持側)94は、その結合領域で少なくとも部分的にAuめっき(または金めっき)されている。ベースの場合、結合領域70は、図1に示されている。見易くするために、取り付け面40、上面42、およびサブマウント背面(または支持側)95については、結合領域は示されていない。さらに、ペデスタル取り付け面40とベース3の表面58との間には極めて小さいギャップがあるので、接着剤またはろう付け材料のような結合材料が、毛細管現象により、このギャップ内に引き込まれる。これにより、サブマウント9、またはむしろサブマウント側面93とベース3との間に形成されるいわゆるサブマウントオフセット(または図3のd)を、極めて緊密な範囲で制御することができる。
本発明の範囲では、ペデスタル7の上面42は、ピンに面したペデスタルの面を指すものと理解され、したがって、図5に示したヘッダの特別な実施形態に限定することなく、一般的に、ペデスタル7の「ピン面」または「ピン側」42と記載されてもよい。
図5に示した実施形態では、ペデスタル7は、面取り縁部または調和縁部のような縁部50を、取り付け面40とピン面42との間に有しており、好適には、縁部50とピン面42との間および/または縁部50と取り付け面40との間に形成される角度は100°~160°である。このような実施形態は、サブマウントオフセットdを最小化するために好ましく、面取り縁部または調和縁部50の場合のように、小さなキャビティ26が形成される。この場合、余分な結合材料、例えば接着剤、またはろう、またはろう付け材料はキャビティ26内に充填することができ、このキャビティは、余分な結合材料のための「リザーバ」として機能する。この場合さらに、結合材料の極めて小さな、殆どゼロの余分な膨出部25しか形成されず、これによって、サブマウントオフセットdを制御することができる。このような実施形態は、さらに、ゼロである最小のサブマウントオフセットを得易くするので、極めて有利であり得る。一般的に、キャビティ26が完全に充填されている図5に示した実施形態とは対照的に、キャビティ26を余分な結合材料によって完全に満たす必要はないことに留意されたい。むしろ、最小のオフセットdは、部分的に充填されたリザーバのみによっても達成することができる。さらなる実施形態によれば、ペデスタルは、異なる形状で形成されていてよく、例えば、ペデスタル段部を有しており、これにより、ヘッダのベース3の表面および/またはシール材料60の表面の間にギャップが形成されてよく、これは、より大きな電子部品が、ヘッダ内に配置されるべき場合には好ましい。さらに、ペデスタルは、少なくとも部分的に開口8から突出するように形成かつ/または固定されてよい。さらに1つの実施形態によれば、代替的にまたは付加的に、ベースは、シール材料60を少なくとも部分的に越えて突出する段部(ベース段部)38を有していてよい。ペデスタル7および/またはベース3のこのような特別な形状は図8にも示されている。1つの実施形態によれば、材料結合部24および27の少なくとも1つは、金(Au)およびゲルマニウム(Ge)および/または錫(Sn)を有している。金・錫ろうは、低い融解温度しか必要としないので、TOヘッダのためのろう付け材料として通常、使用される。しかしながら、本出願の実施形態によれば、少なくとも2つの材料結合部、すなわち少なくとも1つのペデスタル材料結合部24と少なくとも1つのサブマウント材料結合部27とが必要である。これら2つの材料結合部、すなわち、本明細書に記載の実施形態ではろう付け接合部は、製造プロセスの異なる段階で形成されるので、第2のろう付け中に、第1の接合部の結合が分離するのを阻止するために、第1のろう付けプロセスの温度は、第2のろう付けプロセスの温度よりも高くなくてはならない。2つの異なるプロセスステップで形成される少なくとも2つの異なるろう付け接合部を有する、本明細書に記載された実施形態に限定されることなく、一般的に、材料結合部が高温で形成される場合、第1の結合プロセスの温度は、第2の結合プロセスの温度よりも高くなくてはならない。したがって、好適には、材料結合部24および27、すなわち、本明細書に記載のようにペデスタルろう付け接合部およびサブマウントろう付け接合部のうちの少なくとも一方は、金・ゲルマニウムろう(または、Au-Geろう)を有していてよい。
図6に示した状態図を参照して、ろう付け接合部として形成される材料結合部24,27のうちの少なくとも1つのためにこのようなろう付けを使用することの利点を説明する。図6は、金-ゲルマニウムの二元状態図を示しており、図の左側は、ゲルマニウム含有量が0、すなわち純金に対応している。金-ゲルマニウム二元系は、ほぼ理想的な共晶系であり、約4at%未満のゲルマニウム含有量に対して形成される少量の金リッチ固溶体しか含まない。共晶組成は、28at%のゲルマニウム含有量であって、12wt%のゲルマニウム(いわゆる、AuGe12ろう付け材料またはAuGe12はんだ付け材料)に対応しており、共晶温度は約361℃である。金-錫材料によるろう付けは、約280℃の温度で効果的なので(AuSn20ろう付け材料またははんだ付け材料)、AuGe12は、第1のろう付けステップのために使用することができ、AuSn20は第2のろう付けステップのために使用することができる。なぜならば、これらのろう付け材料間の、すなわち、ろう付けプロセス間の温度差は、第1のろう付け接合部が、第2のろう付けプロセスにおいて再溶融しない程度の高さであるからである。この場合、ろう付けステップ、例えば、第1のろう付けステップは、同時にいくつかの構成要素のろう付けを含み得ることに留意されたい。すなわち、ろう付けステップが、ベース3へのペデスタル7のろう付けを含む場合、ヘッダ1に含まれるすべてのペデスタル7,7a,7bがこのステップでろう付けされてよく、これによりペデスタル7,7a,7bとベース3の表面58(または前面)との間には複数のペデスタル材料結合部24が同時に形成される。同じことは、ペデスタルまたは複数のペデスタル7,7a,7bに対するサブマウントまたは複数のサブマウント9のろう付けにも当てはまり、複数のサブマウント材料結合部27が形成される。ろう付け接合部である材料結合部24および27の例に限らず一般的に、結合ステップは、同時に複数の構成要素の結合を含む。
したがって、1つの実施形態によれば、ヘッダが、ペデスタル7aと別のペデスタル7bとを有していて、この場合、ペデスタル7aはベース3に接続され、ペデスタル7aに接続されたサブマウント9を含んでおり、ペデスタル7aは、第1のペデスタル材料結合部24を介してベース3に接合されており、この場合、ペデスタル7bはベース3に接続され、ペデスタル7bに接続されたサブマウント9を含んでおり、別のペデスタル7bは、別のペデスタル材料結合部24を介してベース3に接合されており、この場合、ベース3とペデスタル7aとの間のペデスタル材料結合部24と、ベース3とペデスタル7bとの間の別のペデスタル材料結合部24と、は同じ結合材料を有している。例えば、特に好適な実施形態では、材料結合部24および27は、ろう付け接合部であってよく、ペデスタル材料結合部24は、同じろう付け材料またはろう材料を有している。
しかしながら、2つの異なる結合材料、例えば2つの異なるろうを、第1および第2の結合ステップ(例えば、ろう付けステップ)のために使用できることとは別に、上述したように、AuGe12は共晶組成であるので、接合すべき面の少なくとも1つが、その結合領域において少なくとも部分的に金めっき(または金層)を有しているならば、AuGe12を、両ろう付けステップで使用することもできる。これは、溶融プロセス中に、金めっき(または金層)の金が、溶融物内へと移動し、これにより、溶融物の金含有量が増加するからである。生じる溶融物組成は、図6の矢印140によって示されたように、状態図の金リッチ側へとシフトされ、結果として融解温度が上昇する。仮想の例示的な金を富化されたろう付け接合部組成cm,hの例示的な融解温度Tm,hが図6に示されている。20wt%のGe含有量の仮想濃度cm,hについて見られるように、結果として生じる対応する融解温度Tm,hは、ほぼ600℃であり、したがって、361℃の共晶温度よりもはるかに高くなっている。しかしながらここで、この仮想組成は単なる例であり、実際に得られるろう付け接合部の組成とは異なっていてよいことを理解されたい。上記の理由のため、第1のろう付け接合部の融解温度は、共晶温度よりも高くなるので、特別な実施形態によれば、AuGe12ろう付け材料を、第2のろう付けステップで使用することもできる。
二元系AuSnは、図6に示したAuGe系よりも複雑であるが、溶融物の金の含有量を増加させることにより融解温度が上昇するというこの原理は、AuSnろう付け材料にも同様に当てはまるので、接合すべき構成要素または部分の面のうちの少なくとも1つが金めっきされている場合には、またはその結合領域において少なくとも部分的に金めっきまたは金層を有している場合には、両結合ステップにおいてAuSnはんだ(または、ろう)を使用することができる。
したがって、1つの実施形態によれば、材料結合部24および27は、両方ともろう付け接合部であってよく、AuとGeおよび/またはSnとを有していてよい。しかしながら上述した理由のため、ろう付け接合部として形成される材料結合部24および27の組成は異なっていてもよく、形成された第1のろう付け接合部(またはろう付け接合部のセット)は、形成された第2のろう付け接合部(またはろう付け接合部のセット)よりも、おそらくは高い金含有量を有している。この場合、「第1の材料結合部(または材料結合部の第1のセット)」という用語は、第1の結合プロセス中に形成される材料結合部を称するものであると理解され、「第2の材料結合部(または材料結合部の第2のセット)」は、第1の結合後に行われる第2の結合ステップ中に形成される材料結合部または接合部を称するものであると理解される。詳細に後述するように、これに関して、材料結合部24および27の両方とも、「第1の」または「第2の」材料結合部であってよい。材料結合部24および/または27がろう付け接合部であるならば、これは、第1のろう付け接合部(またはろう付け接合部の第1のセット)および第2のろう付け接合部(またはろう付け接合部の第2のセット)に準用される。
好適には金めっきすることができる接合すべき面、またはその面の結合領域に少なくとも部分的に金めっきまたは金層を含む接合すべき面は、材料結合部24(ペデスタル材料結合部24)に関してはベース3の表面58および取り付け面40であり、材料結合部27(サブマウント材料結合部27)に関しては、上面42およびサブマウント9の支持面94である。しかしながら、接合すべき面の一方のみが金めっきすることができれば十分であり得る。例えば、材料結合部27に関しては、上面42が少なくともその結合領域で、少なくとも部分的に金めっきされている場合は、サブマウント9の支持面94は金めっきされる必要は全くなく、逆も同様である。同じことは、材料結合部24(ペデスタル材料結合部)にももちろん当てはまる。
本出願はさらに、ヘッダを、特に本開示の実施形態によるヘッダを製造するための方法に関する。
電子部品のためのヘッダ1、好適にはTOヘッダ1、特に好適には開示の実施形態によるヘッダ1を製造するための方法は、以下のステップを含む:
-開口8を備えたベース3を形成するステップであって、この場合、ベース3は、サブマウント9を収容するためのペデスタル7,7a,7bを有していないステップ。すなわち、ベース3は、「ブランクベース」として理解されてよい。このようなブランクベース、すなわち、ベースに一体的に形成されたペデスタルをいっさい有していないベースは、標準的な低コストのスタンピングプロセスで形成することができる。さらに、このようなブランクベースのスタンピングは、少なくとも1つの一体的に形成されたペデスタルを含む「標準的なベース」のスタンピングよりも複雑ではない。
-少なくとも1つの開口8内にピン6を導入することによりフィードスルー5を形成し、開口8を絶縁材料60によってシールし、これによりピン6を開口8内に固定し、ベース3から電気的に絶縁するステップ。開口8内にピン6を固定し、ベース3から電気的に絶縁するために、任意の適切な絶縁材料60を使用することができるが、絶縁材料60としてガラスを使用することが有利であり得、これによりフィードスルー5は、ガラス・金属シールとして形成される。このようなガラス・金属シール(GTMS)は公知の製品であり、顧客のニーズに応じて、例えばベース3およびピン6の両方のために特に好ましい材料を使用して、フィードスルーの、すなわちヘッダの所望の温度安定性を調整して、製作することができる。
-オプションとして、ベース3の少なくとも結合領域70に、薄い金層を少なくとも部分的に塗布するステップ。薄い金層、または金めっきの塗布は、電子パッケージングにおいて、例えばニッケルのようなベース金属の酸化を防止するために、よく知られたプロセスである。金を含むろう付け材料、特にAuGe12、AuSn20ろう付け材料を、ペデスタル材料結合部24(または、この場合ペデスタルろう付け接合部)の形成のために使用するならば、少なくとも部分的にベース3の結合領域70を金めっきすることは特に好適であり得る。この場合、図6に示した状態図に関して詳しく上述したように、少なくとも部分的に金層が、共晶溶融物内へと移動する金と融合することにより、結果として融解温度が上昇し、これによって、生じる材料結合部を熱的に安定させる。しかしながら、一般的に行われるように、AuGe12またはAuSn20ろう材料と接合すべき構成要素の面のうちの1つだけが、融解温度上昇を生じさせるために、少なくとも部分的に金めっきされるべきである代わりに、少なくとも部分的にペデスタル7,7a,7bの取り付け面40を金めっきすることが考えられてもよい。これに関して、金を含まない別のろう付け材料によってペデスタル材料結合部24を形成する場合は、金めっきは省かれてよい。
-ペデスタル7,7a,7bを形成するステップ。すなわち、ペデスタルは、分離したプロセスで形成される。したがって、ペデスタルを形成するためには、スタンピングだけではなく、金属押出または金属延伸のような、別の製造プロセスを使用することもできる。したがって、ペデスタル7,7a,7bは、例えば、図5に示し上述したように、丸み付けられた縁部または面取り縁部として形成された少なくとも1つの縁部50を備える複雑な形状で形成することができる。さらに、ペデスタル7,7a,7bは、サブマウントまたは複数のサブマウント9を取り付けるプロセスを容易にするさらなる特徴を有することができる。
ペデスタルのこれらさらなる特徴について、ペデスタル7を参照して説明する。しかしながら、ここで、ペデスタル7の形状について言及する場合、これは、ペデスタル7a,7bについても当てはまり、一般的に、ヘッダに設けられる別のペデスタルにも当てはまることを理解されたい。
本出願の図面に示した実施形態に限定されることなく、一般的に、少なくとも1つのペデスタル7は、サブマウントを収容するための少なくとも1つの平らな側面42を備えた立方体状のまたは角柱状の形状を有している。この少なくとも1つの平らな側面は、組み立てられた状態で、ピン6に面するので、ピン面42と呼ばれる。さらに、ペデスタル7は、ベース3との接合部を形成するために、少なくとも部分的に平らなベース面40を有している。この少なくとも部分的に平らなベース面40は、ペデスタル7の取り付け面40と呼ばれる。取り付け面40とは反対側に、かつ好適には取り付け面に対して平行に、ペデスタル7は、ペデスタル自由面とも呼ばれてよい別の面を有している。一般的に、ヘッダ1のペデスタル7,7a,7bは、等しい形状、または少なくとも対応する形状であってよく、または鏡像対称的に形成されていてよい。好適な実施形態によれば、ペデスタル7,7a,7bは、ペデスタルの高さ方向および幅方向に対して平行な仮想平面に関して、対称にベース3上に配置されてよい。すなわち、ペデスタルは、第1の長手方向を有していて、この方向は、デカルト座標系の第1の方向であって、ペデスタルの最も長い外寸に対して平行に延在しており、かつベース3の表面58に対して垂直であると理解される。さらに、ペデスタル7は第2の方向または幅方向を有しており、この方向は、長手方向に対して直角であるデカルト座標系の第2の方向であって、かつピン面42に対して平行に延在している。さらに、高さ方向は、長手方向および幅方向の両方に対して直角である。ペデスタル7は、さらなる実施形態によれば、ピン面42上に配置される少なくとも1つのバーを有していてよく、このバーは好適には側壁を形成する。これは、バーが、ピン面42におけるサブマウント9の位置合わせを容易にし得る場合に、好適であり得る。少なくとも1つのバーを有するこのようなペデスタルは、このバーが、ピン面42の全長にわたって延在する場合には特に、L字型と言うこともできる。さらに、ペデスタル7は、さらなる実施形態によれば、U字型のペデスタルを形成する別のバーを有していてよい。バーまたは複数のバーが、ピン面の長さよりも短い場合には、それぞれ部分的にL字型のプロフィールをまたは部分的にU字型のプロフィールを形成してよい。バーまたは複数のバーとペデスタル7とは、好適には同じ材料を有していてよく、特に好適には一体的に1つの部品として形成される。上述したように、ペデスタル7,7a,7bは、等しいまたは対応する形状であってよいが、異なる形状であってもよい。
-サブマウント9を設けるステップ。ペデスタル7,7aおよび7b、好適には上記に詳しく説明した実施形態によるペデスタル7,7a,7bは、任意のサブマウント9と組み合わせることができるが、実施形態によるペデスタルの場合には特に、等しく形成されているが異なる向きで取り付けられるサブマウント9と好適に組み合わせることができることがわかった。「等しく形成されたサブマウント」とは、この場合、組立てを容易にするために互いに対応する金属パターンを備えているサブマウントを意味すると理解される。しかしながら、これらサブマウントは、(例えば、ペデスタル7a,7bの間のギャップ12に配置される)電子デバイスを、逆の方向から接続することができるようにするために、異なる向きで取り付けられる。1つの実施形態によれば、サブマウント9は、フィードスルーピン6に接続されたサブマウント9の部品面95上の導体トレースの各端部が互いに向かい合うように、少なくとも1つのペデスタル7,7a,7b上に取り付けられる。フィードスルーピン6に接続された導体トレースは、典型的には信号を伝達する導体である。したがって、フィードスルーピン6に対して遠位側の端部が互いに向かい合う構成を使用して、電子デバイスへの接続のための距離を減じることができる。
好適な実施形態では、サブマウント9の構造化された導体めっきのパターンは鏡像対称である。これにより、異なる端部がベース3に向けられて取り付けられたサブマウント9を使用することができるようになり、これにより、互いに向かい合う導体トレースの端部を有することができるようになる。したがって、好適な実施形態によれば、サブマウント9は、2つの反対側の端部を有しており、一方の端部はベース3に面して取り付けられていて、この場合、鏡像対称的な導体めっきの対称平面は端部の間に位置する。特に、サブマウント9は2つの反対側の端部を、特に、互いに区別される端部を有していてよく、この場合、サブマウント9のうちの一方は、1つの端部がベースに面した状態でペデスタル7,7a、または7bに取り付けられていて、他方のサブマウント9は、反対側の端部がベース3に面した状態で、ペデスタル7,7a,7bに取り付けられている。このように、(サブマウント9間に位置するギャップ12または電子部品に関して)「左側」および「右側」のサブマウント9は、同じタイプであるが、サブマウント9の一方が、単に180°回転されて取り付けられている。
-オプションとして、ペデスタル7,7a,7bのおよび/またはサブマウント9の支持面94の少なくとも結合領域70に、薄い金層を少なくとも部分的に塗布するステップ。少なくとも部分的な結合領域70のオプションとしての金めっきに関して上述したように、このようなプロセスは、AuGeろう付け接合部および/またはAuSnろう付け接合部が、ペデスタルまたは複数のペデスタル7,7a,7bとベース3および/またはサブマウントまたは複数のサブマウント9との間に形成される場合に、好適であり得る。
-ベース3にペデスタルまたは複数のペデスタル7,7a,7bを結合し、これによりペデスタル材料結合部24を、例えばろう付けにより形成するステップ。結合、例えば、ろう付けにより、ペデスタル7を、またはベース3および/またはヘッダ1が複数のペデスタルを有している場合には複数のペデスタル7,7a,7bを、ベース3に位置固定的に取り付けることができる。すなわち、ブランクベースとペデスタルまたは複数のペデスタル7,7a,7bとの製造を分離し、これにより、ヘッダの組立てを容易にするために、またはヘッダのパフォーマンス全体を改善することができるようにするために使用されてよい複雑な形状のペデスタルの形成かつ/または使用が可能となるが、ペデスタルまたは複数のペデスタルとベースとの間には、なお強力な接続部が形成される。
-サブマウント9(または複数のサブマウント9)を、ペデスタル7,7a,7b(またはいくつかのペデスタル7,7a,7b)に結合し、これにより1つのサブマウント材料結合部27(またはいくつかのサブマウント材料結合部27)を、例えばろう付けにより形成し、これにより1つまたは複数のろう付け接合部を形成するステップ。
-オプションとして、ベース3の表面および/またはシール材料60を研磨し、これにより好適には、生じるベース3の表面58aおよびシール材料60を、同レベルに、すなわち一平面にするステップ。
さらなる実施形態によれば、複数のペデスタル7,7a,7bがベース3に結合、または接合、または接続され、これにより、複数のペデスタル材料結合部24が形成されている。すべてのペデスタル材料結合部24が同じ結合材料を有している場合は好適である。例えば、材料結合部は、ろう付けにより形成され、すべてのペデスタルろう付け接合部は、同じろう付け材料またはろう材料を有していてよい。少なくとも2つのペデスタルがベースに結合される、例えばろう付けされるこのようなプロセスは、2つのRF信号ラインを必要とするDMLを有するヘッダ1のために好適であり得る。さらに、同じまたは対応する材料結合部、すなわち同じまたは少なくとも対応する構成要素間の、例えばいくつかのペデスタルとベースとの間の材料結合部を形成するために、同じ結合材料、例えばろうが使用されると有利であり得る。このようにして、材料結合部を、同じ結合ステップで、コスト効率よく、簡単に、例えばろう付けにより形成することができる。
同様に、さらなる実施形態によれば、各ペデスタル7,7a,7bに、それぞれのまたは対応するサブマウント9が結合され、これにより、複数のサブマウント材料結合部27が形成されている。すべてのサブマウント材料結合部27が同じ結合材料を有している場合は好適である。この場合も、すべての材料結合部27は、このようにして単一のステップで同時に形成されてよい。好適な実施形態によれば、結合は、ろう付けにより達成されてよく、この場合、すべてのろう付け接合部(この場合は、サブマウントろう付け接合部)は、同じろう付け材料またはろう材料を有している。
1つの実施形態によれば、ペデスタルまたはペデスタル7,7a,7bがベース3に、例えばろう付けプロセスで結合される前に、サブマウントまたは複数のサブマウント9がペデスタルまたは複数のペデスタル7,7a,7bに結合される。このようなプロセスは、最小のピンオフセット(図2のd)を達成すべき場合に、そのような場合には、(ペデスタル7に結合された、例えば、ろう付けされた)サブマウント9がピン6に極めて近接して位置し得るので、好適であり得る。サブマウント9とペデスタル7(または、さらに言えば7a,7b)とを含むアッセンブリを、サブマウント9の部品面95がピン6に接触するように、ベース3上に配置することも考えられる。
好適には、この場合、サブマウント材料結合部または複数のサブマウント材料結合部27は、ろう付け接合部または複数のろう付け接合部として形成され、金とゲルマニウムとを含み、ペデスタル材料結合部または複数のペデスタル材料結合部24は、ろう付け接合部または複数のろう付け接合部として形成され、金とゲルマニウムおよび/または錫とを含んでいる。このようにして、ここで説明した実施形態によれば、ペデスタルろう付け接合部の前に形成される、サブマウントろう付け接合部が、第2のろう付けプロセス中に、再溶融しないことが保証され得る。
しかしながら、さらなる実施形態によれば、サブマウントまたは複数のサブマウント9をペデスタルまたは複数のペデスタル7,7a,7bに結合する前に、ペデスタルまたは複数のペデスタル7,7a,7bをベース3に結合することもできる。この場合も同様に、結合は、ろう付けにより迅速かつ簡単に達成することができる。このようなプロセスは、一体的に1つの部品として形成されたペデスタル備えたベースを使用する電子パッケージングにおける従来技術のプロセスに類似しており、したがって、公知のサブマウント接合プロセスと設備を使用することができるので、好適であり得る。しかしながら、この場合、ピンオフセットに関する既知の問題が、したがって、電子部品の低下したRF信号性能が生じる可能性がある。
好適には、ペデスタルろう付け接合部としてろう付けプロセスで形成されるペデスタル材料結合部または接合部24が、サブマウントろう付け接合部として形成されるサブマウント材料結合部または接合部27の形成よりも前に形成されるならば、ペデスタルろう付け接合部は金とゲルマニウムとを有していて、サブマウントろう付け接合部は金とゲルマニウムおよび/または錫とを有している。上記に詳しく説明したように、一般的には、最初に形成すべき材料結合部(または材料結合部のセット)は、後続のろう付け処置の間に材料結合部(または材料結合部のセット)の再溶融を回避するために、より高い融点を有する結合材料を含まなければならない。結果として、本明細書に記載の実施形態では、材料結合部または接合部24は、材料結合部または接合部27よりも前に形成されるので、ペデスタル材料結合部または接合部24は好適には金とゲルマニウムとを含み、例えば、ろう付け材料としてAuGe12によって形成されてよく、サブマウント材料結合部または接合部27は、金とゲルマニウムおよび/または金とを含んでいてよい。しかしながら、両ろう付けステップでAuSn20またはAuGe12を使用することもできる。しかしながら、(第1のろう付けステップではAuGe12、第2のろう付けステップではAuSn20というように)異なるろう付け材料を使用する場合は、またはAuGe12を使用する場合には、AuGe二元状態図における極めて顕著な共晶のため、融解温度の差が大きいので、両ろう付けステップでAuSn20を使用することが好ましくない場合がある。
さらに、前段落で説明した製造プロセスの実施形態に限定されることなく、一般的に、材料結合部または複数の材料結合部24と材料結合部または複数の材料結合部27との両方が、ろう付け材料としてのAuGe12によってろう付け接合部として形成される場合には、接合すべき面の少なくとも一方を、少なくともその結合領域で少なくとも部分的に金めっきすることが考えられてよく、その結果、最初に形成すべき材料結合部(または複数の材料結合部)は、少なくとも部分的に金めっきが溶融することにより、AuGe12共晶組成の共晶温度よりも高い融解温度を有することとなり、これにより生じる金属溶融物の融解温度は上昇する。
製造プロセスの実施形態によれば、一般的に、慎重に選択された順序でプロセスステップを実行することにより、ピンオフセットを調整することができる。この実施形態によれば、ピンまたは複数のピン6は、サブマウントまたは複数のサブマウント9を含むペデスタルまたは複数のペデスタル7,7a,7bをベース3に結合する前に、絶縁材料60によって開口8内にシールされる。こうすることにより、ピンオフセットを、予め規定された値に調整することができる。特にこの場合、ピンオフセットdを「0」にすることもできる。したがって、1つの実施形態では、ピンはサブマウントに隣接していてよく、またはサブマウントにそれぞれ直接、接触してよい。ピンオフセットdは、できるだけ小さい方が望ましいので、これは特に有利である。しかしながら、これまでのところ、サブマウントへの損傷の危険なく、ピンオフセットdをゼロに設定することは極めて困難であることが実証されている。極めて簡単かつ迅速な方法では、ゼロのピンオフセットdは、最初にピンまたは複数のピン6を開口8内にシールし、続いて、既にサブマウントまたは複数のサブマウント9を備えたペデスタルまたは複数のペデスタル7,7a,7bをベース3に結合することによって調整することができる。
この実施形態によれば、開口8内のピンまたは複数のピン6の位置のすべての偏差を、ペデスタルまたは複数のペデスタル7,7a,7bの位置を調整することにより補償することができるので、任意の規定値にピンオフセットdを極めて簡単に調整することもできる。したがって、特定の例に限定されることなく、サブマウントを備えたペデスタルを、ベース3に取り付けることができ、これにより、ピン6に対するサブマウントの予め規定された距離を調整することができる。代替的に、サブマウントを備えたペデスタルをベースに取り付けることにより、サブマウント9とピン6との直接的な接触を形成することができる。
したがって、1つの実施形態によれば、ピンまたは複数のピン6は、開口8内で絶縁材料60によってシールされるので、ピンまたは複数のピン6は、開口または複数の開口8内で位置固定され、ペデスタルまたは複数のペデスタル7,7a,7bをベース3に結合する前に、ベース3から電気的に絶縁される。
図7は、実施形態による2つのヘッダ1のさらなる部分断面図を示す。この場合、図7の下方の部分は、図2の部分断面図に示したヘッダ1の部分断面図を示している。さらに、ベース3の表面58ならびに研削されたレベルまたは研削レベル150が示されている。ヘッダインピーダンスの極めて良好な最適な制御を達成するために、1つの実施形態によれば、さらなる処理において、シール材料、例えばガラスシール材料の表面を研削することが考えられる。これは、本開示によれば、ヘッダのベース3が、ブランクベースとして、すなわちペデスタル7をいっさい備えずに設けられていることにより可能である。研削が行われる場合には、ベース材料とシール材料60とは両方とも、好適には同じプロセスで除去され、これにより、シール材料の表面、および結果として生じるベース表面58a(すなわち、材料除去後のベース3の表面)は、同一平面となる。結果として生じた表面58aは、図7の上方部分に示されており、研削レベル150を有する、図7の下方部分に示したヘッダの研削により得られたヘッダ1の部分断面図が示されている。この場合、結果として生じた表面58aは、研削レベル150に対応しており、このシール材料表面と表面58aとが同一平面にあることに留意されたい。シール材料表面と表面58aとが同一平面にあることは、これにより、結果として生じるヘッダのインピーダンスの極めて良好な制御が、したがってより信頼性の高いパフォーマンスが達成され得るので、好ましい。
図8は、さらなる実施形態によるヘッダ1のさらなる部分断面図が示されており、ペデスタル7または複数のペデスタル7,7a,7bとヘッダのベース3とを別個の製造プロセスで形成することの技術的利点が示されている。すなわち、ベース3とペデスタルまたは複数のペデスタル7,7a,7bとが別個の製造プロセスで得られるならば、ペデスタルまたは複数のペデスタル7,7a,7bは、いくつかの利点を提供するさまざまなタイプの形状にすることができる。1つ以上のペデスタルの場合、ヘッダ1に設けられるすべてのペデスタルは同じ形状を有することができる;しかしながら、ヘッダ1は、異なる形状のペデスタル7,7a,7bを有することもできる。図8a)に示したヘッダ1に関しては、ペデスタル7は、シール材料60が充填された開口8上で突出するように形成されている。これは、細いサブマウントまたは複数の細いサブマウント9が使用される場合には好適であり得る。さらに、少なくとも部分的に開口8上で突出するペデスタル7は好適には、シール材料60およびベース3の研削と組み合わせることができる。したがって、図8の上側部分では、ベース3の表面は、結果として生じる表面58a、すなわち、研削および/または研磨のような材料摩耗プロセス後に得られる表面であることが示されている。しかしながら、図8の上側部分に部分的に示されたようなヘッダ1に限定されることなく、一般的に、開口8上で突出するペデスタル7のような、ペデスタル7の特殊な形状は、当初のヘッダのベース表面58を備えたヘッダ1と組み合わせることができる。
図8b)では、ペデスタル7は、段部48が形成されるような(ペデスタル段部48)形状にされ、その結果、この図に示したように、断面図でL字型のペデスタル7が生じる。ペデスタル7は、ベース3の開口8から突出するように形成されているが、段部48があるので、ヘッダのベース表面58(または、ヘッダの表面が、研削または研磨のような材料除去プロセスで得られる場合には、58a)とシール材料の表面との間にギャップ49が形成される。ギャップ49は、さらなる構成要素を収容するために、またはより大きな構成要素、例えば、モニタ用フォトダイオード(MPD)のためのより大きなスペースを提供するために用いられてよい。
図8c)には、ヘッダ1のさらに別の実施形態が部分断面図で示されている。この場合、ベース3の開口8は、段部38(またはベース段部)が形成されるような形状にされ、この場合、ベース材料は、少なくとも部分的にシール材料60にオーバラップしている。ヘッダのベース3のこのような形状は、回路補償として使用することができる。特に、この補償は、C-L-Cシーケンスであってよく、すなわち、容量エレメント、誘導エレメント、および別の容量エレメントのシーケンスであってよい。この場合、段部38は、開口8に関して周方向の段部として形成されている。本出願はさらに、本開示の実施形態のいずれかによる方法で製造される、または製造可能であるヘッダ1、好適には本開示の実施形態のいずれかによるヘッダ1に関する。
1 ヘッダ
3 ベース
5 電気フィードスルー
6 フィードスルーピン
7 ペデスタル
7a 第1のペデスタル
7b 第2のペデスタル
8 開口
9 サブマウント
12 ギャップ
23 はんだ接合部
24 材料結合部、ペデスタル結合部(または接合部)
25 結合膨出部
26 キャビティ、結合貯留部
27 別の材料結合部、サブマウント結合部(または接合部)
38 段部、ベース段部
40 取り付け面
42 上面、ピン面
48 段部、ペデスタル段部
49 ギャップ
50 縁部
58 ベース3のベース前面、ベース3の表面
60 絶縁材料
93 サブマウント9の側縁部
94 サブマウント9の支持面
95 サブマウント9の部品面
140 矢印
150 研削されたレベル、研削レベル
ピンオフセット
サブマウントオフセット
m,h 仮想溶融物の融解温度
m,h 仮想溶融物の濃度

Claims (15)

  1. ベース(3)および少なくとも1つのペデスタル(7,7a)を備える電子部品用のヘッダ(1)であって、
    前記ベース(3)は、少なくとも1つのフィードスルー(5)を有し、前記フィードスルー(5)は、前記ベース(3)を通って延びかつ前記ベース(3)から電気的に絶縁されているフィードスルーピン(6)を備え、
    前記少なくとも1つのペデスタル(7,7a)は、前記ベース(3)に接続され、前記ペデスタル(7)に接続されたサブマウント(9)を備え、
    前記ペデスタル(7,7a,7b)は、前記ベース(3)にペデスタル材料結合部(24)、好ましくはペデスタルろう付け接合部を介して接合されている、
    ヘッダ(1)。
  2. 前記サブマウント(9)は、前記ペデスタル(7,7a)にサブマウント材料結合部(27)、好ましくはサブマウントろう付け接合部を介して接合されている、
    請求項1記載のヘッダ(1)。
  3. 前記ヘッダ(1)は、前記サブマウント(9)と前記ベース(3)の表面との間に形成される、最大で0.1mmのサブマウントオフセット(d)、および/または、前記フィードスルーピン(6)と前記サブマウント(9)の表面との間に形成される、最大で0.2mmの、かつ好適には最小で0.05mmのピンオフセット(d)を有している、
    請求項1または2記載のヘッダ(1)。
  4. 前記ベース(3)の表面および/または前記ペデスタル(7)の取り付け面(40)および/または前記ペデスタル(7,7a)のピン面(42)および/または前記サブマウント(9)の支持面(94)は、その結合領域(70)で少なくとも部分的にAuめっきされている、
    請求項1から3までのいずれか1項記載のヘッダ(1)。
  5. 少なくとも1つの材料結合部(24,27)は、AuおよびGeおよび/またはSnを含む、
    請求項1から4までのいずれか1項記載のヘッダ(1)。
  6. 前記ペデスタル(7,7a,7b)は、面取り縁部または調和縁部のような縁部(50)を有しており、これによりキャビティ(26)が形成され、かつ/または、
    前記ペデスタル(7,7a,7b)は、ペデスタル段部(48)を有していて、これにより好適にはギャップ(49)が形成されており、かつ/または、
    前記ペデスタル(7,7a,7b)は、少なくとも部分的に開口(8)上で突出しており、かつ/または、
    前記ベース(3)は、ベース段部(38)を有している、
    請求項1から5までのいずれか1項記載のヘッダ(1)。
  7. 前記ヘッダ(1)は、前記ベース(3)に接続されているさらなるペデスタル(7b)と、前記さらなるペデスタル(7b)に接続されるサブマウント(9)と、を有しており、前記さらなるペデスタル(7b)は、前記ベースに、さらなるペデスタル材料結合部(24)を介して接合されており、前記さらなるペデスタル材料結合部(24)は、前記ペデスタル(7,7a)と前記さらなるペデスタル(7b)との間で同じ結合材料を有している、
    請求項1から6までのいずれか1項記載のヘッダ(1)。
  8. 電子部品のためのヘッダ(1)、好適にはTOヘッダ(1)、特に好適には請求項1から7までのいずれか1項記載のヘッダ(1)を製造するための方法であって、以下のステップと、すなわち
    -開口(8)を備えたベース(3)であって、サブマウント(9)を収容するためのペデスタル(7,7a,7b)を有していないベース(3)を形成するステップと、
    -少なくとも1つの前記開口(8)内にピン(6)を導入することによりフィードスルー(5)を形成し、前記開口(8)を絶縁材料(60)によってシールし、これにより前記ピン(6)を前記開口(8)内に固定し、前記ベース(3)から電気的に絶縁するステップと、
    -オプションとして、前記ベース(3)の少なくとも結合領域(70)に、薄い金層を少なくとも部分的に塗布するステップと、
    -ペデスタル(7,7a,7b)を形成するステップと、
    -サブマウント(9)を設けるステップと、
    -オプションとして、前記ペデスタル(7,7a,7b)のおよび/または前記サブマウント(9)の支持面(94)の少なくとも結合領域に、薄い金層を少なくとも部分的に塗布するステップと、
    -前記ベース(3)に前記ペデスタル(7,7a,7b)を結合し、好適にはろう付けし、これによりペデスタル材料結合部(24)を形成するステップと、
    -前記ペデスタル(7,7a,7b)に前記サブマウント(9)を結合し、好適にはろう付けし、これによりサブマウント材料結合部(27)を形成するステップと、
    -オプションとして、前記ベース(3)の表面および/またはシール材料(60)を研磨し、これにより好適には、結果として生じる前記ベース(3)の表面(58a)およびシール材料(60)を同レベルにするステップと、
    を含む方法。
  9. 複数のペデスタル(7,7a,7b)を、前記ベース(3)にろう付けし、これにより複数のペデスタル材料結合部(24)を形成し、この場合、好適にはすべてのペデスタル材料結合部(24)は同じ結合材料を有している、
    請求項8記載の方法。
  10. 各ペデスタル(7,7a,7b)にそれぞれ1つのサブマウント(9)を結合し、これにより複数のサブマウント材料結合部(27)を形成し、この場合、好適にはすべてのサブマウント材料結合部(27)は同じ結合材料を有している、
    請求項9記載の方法。
  11. 前記方法は、以下の方法ステップ、すなわち、
    -前記ペデスタルまたは複数のペデスタル(7,7a,7b)を前記ベース(3)に結合する前に、前記サブマウントまたは複数のサブマウント(9)を前記ペデスタルまたは複数のペデスタル(7,7a,7b)に結合するステップと、
    -前記ペデスタルまたは複数のペデスタル(7,7a,7b)を前記ベース(3)に結合する前に、前記ピンまたは複数のピン(6)を前記開口(8)内で絶縁材料(60)によってシールするステップと、
    -前記サブマウント(9)を備えた前記ペデスタルを前記ベース(3)に取り付け、これにより、前記サブマウントから前記ピン(6)までの予め規定された距離を調整し、またはこれにより、前記サブマウント(9)と前記ピン(6)との直接的な接触を形成するステップと、
    のうちの少なくとも1つを特徴とする、
    請求項8から10までのいずれか1項記載の方法。
  12. サブマウント材料結合部または複数のサブマウント材料結合部(27)は、金とゲルマニウムとを含み、ペデスタル材料結合部または複数のペデスタル材料結合部(24)は、金とゲルマニウムおよび/または錫とを含む、
    請求項11記載の方法。
  13. 前記サブマウントまたは複数のサブマウント(9)を前記ペデスタルまたは複数のペデスタル(7,7a,7b)に結合する前に、前記ペデスタルまたは複数のペデスタル(7,7a,7b)を前記ベース(3)に結合する、
    請求項8から10までのいずれか1項記載の方法。
  14. ペデスタル材料結合部または複数のペデスタル材料結合部(24)は、金とゲルマニウムとを含み、サブマウント材料結合部または複数のサブマウント材料結合部(27)は、金とゲルマニウムおよび/または錫とを含む、
    請求項13記載の方法。
  15. 請求項8から14までのいずれか1項記載の方法で製造されたかまたは製造可能なヘッダ(1)、好ましくは請求項1から7までのいずれか1項記載のヘッダ(1)。
JP2021143434A 2020-09-03 2021-09-02 電子部品または光電子部品用のヘッダおよびこのようなヘッダを製造するための方法 Pending JP2022043010A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023177629A JP2023179694A (ja) 2020-09-03 2023-10-13 電子部品または光電子部品用のヘッダおよびこのようなヘッダを製造するための方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20194347.9A EP3965147A1 (en) 2020-09-03 2020-09-03 Header for an electronic or opto-electronic component and process for manufacturing of such
EP20194347 2020-09-03

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023177629A Division JP2023179694A (ja) 2020-09-03 2023-10-13 電子部品または光電子部品用のヘッダおよびこのようなヘッダを製造するための方法

Publications (1)

Publication Number Publication Date
JP2022043010A true JP2022043010A (ja) 2022-03-15

Family

ID=72355899

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021143434A Pending JP2022043010A (ja) 2020-09-03 2021-09-02 電子部品または光電子部品用のヘッダおよびこのようなヘッダを製造するための方法
JP2023177629A Pending JP2023179694A (ja) 2020-09-03 2023-10-13 電子部品または光電子部品用のヘッダおよびこのようなヘッダを製造するための方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023177629A Pending JP2023179694A (ja) 2020-09-03 2023-10-13 電子部品または光電子部品用のヘッダおよびこのようなヘッダを製造するための方法

Country Status (4)

Country Link
US (1) US20220069540A1 (ja)
EP (1) EP3965147A1 (ja)
JP (2) JP2022043010A (ja)
CN (1) CN114142336A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022043008A (ja) * 2020-09-03 2022-03-15 ショット アクチエンゲゼルシャフト 電子部品用のヘッダ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7350646B2 (ja) * 2019-12-17 2023-09-26 CIG Photonics Japan株式会社 光モジュール
JP7507682B2 (ja) * 2020-12-28 2024-06-28 新光電気工業株式会社 半導体パッケージ用ステム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020131460A1 (en) * 2001-03-13 2002-09-19 Chen John Ming-Wei System and method of packaging a laser/detector
JP2004063852A (ja) * 2002-07-30 2004-02-26 Mitsubishi Electric Corp 光半導体集積装置
JP2019029394A (ja) * 2017-07-26 2019-02-21 住友電気工業株式会社 キャリア実装構造

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3889933B2 (ja) * 2001-03-02 2007-03-07 シャープ株式会社 半導体発光装置
US6803520B1 (en) * 2002-05-03 2004-10-12 Bookham Technology Plc High speed to-package external interface
JP3998526B2 (ja) * 2002-07-12 2007-10-31 三菱電機株式会社 光半導体用パッケージ
US7790484B2 (en) * 2005-06-08 2010-09-07 Sharp Kabushiki Kaisha Method for manufacturing laser devices
JP4970924B2 (ja) * 2006-03-28 2012-07-11 三菱電機株式会社 光素子用パッケージとこれを用いた光半導体装置
JP2008130834A (ja) * 2006-11-21 2008-06-05 Mitsubishi Electric Corp 光モジュール
KR102046347B1 (ko) * 2015-08-24 2019-11-19 쿄세라 코포레이션 전자 부품 탑재용 패키지 및 그것을 사용한 전자 장치
CN108988120A (zh) * 2017-06-02 2018-12-11 海信集团有限公司 同轴封装的激光器以及光模块
WO2018219318A1 (zh) * 2017-06-02 2018-12-06 青岛海信宽带多媒体技术有限公司 同轴封装的激光器和光模块
DE102017120216B4 (de) * 2017-09-01 2019-05-23 Schott Ag TO-Gehäuse für einen DFB-Laser
DE102018120895A1 (de) * 2018-08-27 2020-02-27 Schott Ag TO-Gehäuse mit einem Erdanschluss
JP7382871B2 (ja) * 2020-03-24 2023-11-17 新光電気工業株式会社 半導体パッケージ用ステム、半導体パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020131460A1 (en) * 2001-03-13 2002-09-19 Chen John Ming-Wei System and method of packaging a laser/detector
JP2004063852A (ja) * 2002-07-30 2004-02-26 Mitsubishi Electric Corp 光半導体集積装置
JP2019029394A (ja) * 2017-07-26 2019-02-21 住友電気工業株式会社 キャリア実装構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022043008A (ja) * 2020-09-03 2022-03-15 ショット アクチエンゲゼルシャフト 電子部品用のヘッダ
JP7230141B2 (ja) 2020-09-03 2023-02-28 ショット アクチエンゲゼルシャフト 電子部品用のヘッダ

Also Published As

Publication number Publication date
JP2023179694A (ja) 2023-12-19
EP3965147A1 (en) 2022-03-09
US20220069540A1 (en) 2022-03-03
CN114142336A (zh) 2022-03-04

Similar Documents

Publication Publication Date Title
JP2022043010A (ja) 電子部品または光電子部品用のヘッダおよびこのようなヘッダを製造するための方法
JP4687133B2 (ja) 光送信アセンブリ
US7210859B2 (en) Optoelectronic components with multi-layer feedthrough structure
KR101906592B1 (ko) 광모듈
KR101430634B1 (ko) 광 모듈
CA2535717C (en) Laser monitoring and control in a transmitter optical subassembly having a ceramic feedthrough header assembly
US6404042B1 (en) Subcarrier and semiconductor device
US20210076500A1 (en) Optical subassembly and optical module
WO2004008593A1 (ja) 光半導体用パッケージ
JP6834108B2 (ja) 電子装置組立体
US7463659B2 (en) Can-type optical transmitting module utilizing a laser diode with impedance matching resistors
CN114514663B (zh) 具有用于高频信号传输的电子部件的壳体的基座
US11923652B2 (en) Header for semiconductor package, and semiconductor package
US20220069544A1 (en) Transistor outline header for high-speed data transmission of optoelectronic applications
US10951005B2 (en) Techniques for attachment and alignment of optical components on a thermoelectric cooler (TEC) and an optical subassembly implementing same
US6852928B2 (en) Cooled externally modulated laser for transmitter optical subassembly
JP2015106663A (ja) 配線基板の接続方法、および配線基板の実装構造
JP7246590B1 (ja) 半導体レーザ光源装置
US11955403B2 (en) Header for semiconductor package and semiconductor package
WO2022239121A1 (ja) 光半導体装置
JP2003198201A (ja) 信号伝送路及び、光モジュール
US20230194905A1 (en) Optical module and manufacturing method of optical module for optical communication
WO2024209633A1 (ja) 半導体装置および半導体装置の製造方法
KR0121330B1 (ko) 고속 광통신용 단일모드 반도체 레이저 모듈 구조

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230613