JP6372202B2 - 受信装置、送信装置、および通信システム - Google Patents

Description

本開示は、信号を受信する受信装置、信号を送信する送信装置、および信号を送受信する通信システムに関する。

近年の電子機器の高機能化および多機能化に伴い、電子機器には、半導体チップ、センサ、表示デバイスなどの様々なデバイスが搭載される。これらのデバイス間では、多くのデータのやり取りが行われ、そのデータ量は、電子機器の高機能化および多機能化に応じて多くなってきている。そこで、しばしば、例えば数Ｇｂｐｓでデータを送受信可能な高速インタフェースを用いて、データのやりとりが行われる。

高速インタフェースにおける通信性能の向上を図るため、しばしばスキューが調整される。例えば、特許文献１には、差動のデータ信号と、差動のクロック信号との間のスキューを調整することができるスキュー調整回路が開示されている。

国際公開第２０１２／１４７２５８号

このように、通信システムでは、高い通信性能が望まれており、さらなる通信性能の向上が期待されている。

本開示はかかる問題点に鑑みてなされたもので、その目的は、通信性能を高めることができる受信装置、送信装置、および通信システムを提供することにある。

本開示の第１の受信装置は、第１のアンプ部と、第１の遅延部と、第２のアンプ部と、第２の遅延部と、制御部とを備えている。第１のアンプ部は、送信装置から送信される第１の送信信号、第２の送信信号、および第３の送信信号のうち、第１の送信信号および第２の送信信号の差分に基づいて第１の信号を生成し、第２の送信信号および第３の送信信号の差分に基づいて第２の信号を生成し、第３の送信信号および第１の送信信号の差分に基づいて第３の信号を生成するものである。第１の遅延部は、遅延量を変更可能に構成され、第１の信号、第２の信号、および第３の信号をそれぞれ遅延するものである。第２のアンプ部は、第１の送信信号および第２の送信信号の差分に基づいて第４の信号を生成し、第２の送信信号および第３の送信信号の差分に基づいて第５の信号を生成し、第３の送信信号および第１の送信信号の差分に基づいて第６の信号を生成するものである。第２の遅延部は、遅延量を変更可能に構成され、第４の信号、第５の信号、および第６の信号をそれぞれ遅延するものである。制御部は、第１の遅延部により遅延された第１の信号、第２の信号、および第３の信号に基づいて、第１の遅延部における第１の信号、第２の信号、および第３の信号の各遅延量を設定するとともに、第２の遅延部により遅延された第４の信号、第５の信号、および第６の信号にも基づいて、第１の遅延部における第１の信号、第２の信号、および第３の信号の各遅延量を調整するものである。

本開示の第２の受信装置は、第１のアンプ部と、第１の遅延部と、第２のアンプ部と、第２の遅延部と、制御部とを備えている。第１のアンプ部は、送信装置から送信される第１の送信信号、第２の送信信号、および第３の送信信号のうち、第１の送信信号および第２の送信信号の差分に基づいて第１の信号を生成し、第２の送信信号および第３の送信信号の差分に基づいて第２の信号を生成し、第３の送信信号および第１の送信信号の差分に基づいて第３の信号を生成するものである。第１の遅延部は、遅延量を変更可能に構成され、第１の信号、第２の信号、および第３の信号をそれぞれ遅延するものである。第２のアンプ部は、第１の送信信号および第２の送信信号の差分に基づいて第４の信号を生成し、第２の送信信号および第３の送信信号の差分に基づいて第５の信号を生成し、第３の送信信号および第１の送信信号の差分に基づいて第６の信号を生成するものである。第２の遅延部は、遅延量を変更可能に構成され、第４の信号、第５の信号、および第６の信号をそれぞれ遅延するものである。制御部は、第２の遅延部により遅延された第４の信号、第５の信号、および第６の信号にも基づいて、第１の遅延部における第１の信号、第２の信号、および第３の信号の各遅延量を調整するものである。

本開示の第３の受信装置は、第１の遅延部と、第２の遅延部と、制御部とを備えている。第１の遅延部は、遅延量を変更可能に構成され、送信装置から送信される互いに異なる電圧レベルを有する３以上の送信信号をそれぞれ遅延するものである。第２の遅延部は、遅延量を変更可能に構成され、送信装置から送信される３以上の送信信号をそれぞれ遅延するものである。制御部は、第１の遅延部により遅延された３以上の送信信号に基づいて、第１の遅延部における３以上の送信信号の各遅延量を設定するとともに、第２の遅延部により遅延された３以上の送信信号に基づいて、第１の遅延部における３以上の送信信号の各遅延量を設定するものである。

本開示の第４の受信装置は、第１の遅延部と、第２の遅延部と、制御部とを備えている。第１の遅延部は、遅延量を変更可能に構成され、送信装置から送信される互いに異なる電圧レベルを有する３以上の送信信号をそれぞれ遅延するものである。第２の遅延部は、遅延量を変更可能に構成され、送信装置から送信される３以上の送信信号をそれぞれ遅延するものである。制御部は、第２の遅延部により遅延された３以上の送信信号に基づいて、第１の遅延部における３以上の送信信号の各遅延量を設定するものである。

本開示の第１の通信システムは、送信装置と、受信装置とを備えている。受信装置は、第１のアンプ部と、第１の遅延部と、第２のアンプ部と、第２の遅延部と、制御部とを有している。第１のアンプ部は、送信装置から送信される第１の送信信号、第２の送信信号、および第３の送信信号のうち、第１の送信信号および第２の送信信号の差分に基づいて第１の信号を生成し、第２の送信信号および第３の送信信号の差分に基づいて第２の信号を生成し、第３の送信信号および第１の送信信号の差分に基づいて第３の信号を生成するものである。第１の遅延部は、遅延量を変更可能に構成され、第１の信号、第２の信号、および第３の信号をそれぞれ遅延するものである。第２のアンプ部は、第１の送信信号および第２の送信信号の差分に基づいて第４の信号を生成し、第２の送信信号および第３の送信信号の差分に基づいて第５の信号を生成し、第３の送信信号および第１の送信信号の差分に基づいて第６の信号を生成するものである。第２の遅延部は、遅延量を変更可能に構成され、第４の信号、第５の信号、および第６の信号をそれぞれ遅延するものである。制御部は、第１の遅延部により遅延された第１の信号、第２の信号、および第３の信号に基づいて、第１の遅延部における第１の信号、第２の信号、および第３の信号の各遅延量を設定するとともに、第２の遅延部により遅延された第４の信号、第５の信号、および第６の信号にも基づいて、第１の遅延部における第１の信号、第２の信号、および第３の信号の各遅延量を調整するものである。
本開示の第２の通信システムは、送信装置と、受信装置とを備えている。受信装置は、第１のアンプ部と、第１の遅延部と、第２のアンプ部と、第２の遅延部と、制御部とを有している。第１のアンプ部は、送信装置から送信される第１の送信信号、第２の送信信号、および第３の送信信号のうち、第１の送信信号および第２の送信信号の差分に基づいて第１の信号を生成し、第２の送信信号および第３の送信信号の差分に基づいて第２の信号を生成し、第３の送信信号および第１の送信信号の差分に基づいて第３の信号を生成するものである。第１の遅延部は、遅延量を変更可能に構成され、第１の信号、第２の信号、および第３の信号をそれぞれ遅延するものである。第２のアンプ部は、第１の送信信号および第２の送信信号の差分に基づいて第４の信号を生成し、第２の送信信号および第３の送信信号の差分に基づいて第５の信号を生成し、第３の送信信号および第１の送信信号の差分に基づいて第６の信号を生成するものである。第２の遅延部は、遅延量を変更可能に構成され、第４の信号、第５の信号、および第６の信号をそれぞれ遅延するものである。制御部は、第２の遅延部により遅延された第４の信号、第５の信号、および第６の信号にも基づいて、第１の遅延部における第１の信号、第２の信号、および第３の信号の各遅延量を調整するものである。

本開示の第１の受信装置および第１の通信システムでは、第１の送信信号、第２の送信信号、および第３の送信信号に基づいて、第１の信号、第２の信号、および第３の信号が生成され、これらの第１の信号、第２の信号、および第３の信号が第１の遅延部により遅延される。また、第１の送信信号、第２の送信信号、および第３の送信信号に基づいて、第４の信号、第５の信号、および第６の信号が生成され、これらの第４の信号、第５の信号、および第６の信号が第２の遅延部により遅延される。そして、第１の遅延部により遅延された第１の信号、第２の信号、および第３の信号に基づいて、第１の遅延部における各遅延量が設定されるとともに、第２の遅延部により遅延された第４の信号、第５の信号、および第６の信号に基づいて、第１の遅延部における各遅延量が設定される。

本開示の第２の受信装置および第２の通信システムでは、第１の送信信号、第２の送信信号、および第３の送信信号に基づいて、第１の信号、第２の信号、および第３の信号が生成され、これらの第１の信号、第２の信号、および第３の信号が第１の遅延部により遅延される。また、第１の送信信号、第２の送信信号、および第３の送信信号に基づいて、第４の信号、第５の信号、および第６の信号が生成され、これらの第４の信号、第５の信号、および第６の信号が第２の遅延部により遅延される。そして、第２の遅延部により遅延された第４の信号、第５の信号、および第６の信号に基づいて、第１の遅延部における各遅延量が設定される。

本開示の第３の受信装置では、互いに異なる電圧レベルを有する３以上の送信信号が第１の遅延部により遅延されるとともに、３以上の送信信号が第２の遅延部により遅延される。そして、第１の遅延部により遅延された３以上の送信信号に基づいて、第１の遅延部における各遅延量が設定されるとともに、第２の遅延部により遅延された３以上の送信信号に基づいて、第１の遅延部における各遅延量が設定される。

本開示の第４の受信装置では、互いに異なる電圧レベルを有する３以上の送信信号が第１の遅延部により遅延されるとともに、３以上の送信信号が第２の遅延部により遅延される。そして、第２の遅延部により遅延された３以上の送信信号に基づいて、第１の遅延部における各遅延量が設定される。

本開示の第１の受信装置および第１の通信システムによれば、第１の遅延部により遅延された第１の信号、第２の信号、および第３の信号に基づいて、第１の遅延部における各遅延量を設定するとともに、第２の遅延部により遅延された第４の信号、第５の信号、および第６の信号に基づいて、第１の遅延部における各遅延量を設定するようにしたので、通信性能を高めることができる。

本開示の第２の受信装置および第２の通信システムによれば、第２の遅延部により遅延された第４の信号、第５の信号、および第６の信号に基づいて、第１の遅延部における各遅延量を設定するようにしたので、通信性能を高めることができる。

本開示の第３の受信装置によれば、第１の遅延部により遅延された３以上の送信信号に基づいて、第１の遅延部における各遅延量を設定するとともに、第２の遅延部により遅延された３以上の送信信号に基づいて、第１の遅延部における各遅延量を設定するようにしたので、通信性能を高めることができる。

本開示の第４の受信装置によれば、第２の遅延部により遅延された３以上の送信信号に基づいて、第１の遅延部における各遅延量を設定するようにしたので、通信性能を高めることができる。

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。

本開示の第１の実施の形態に係る通信システムの一構成例を表すブロック図である。 図１に示した通信システムが送受信するパケットの一構成例を表す説明図である。 図１に示した通信システムが送受信する信号の電圧状態を表す説明図である。 図１に示した送信部の一構成例を表すブロック図である。 図１に示した通信システムが送受信するシンボルの遷移を表す説明図である。 図４に示したドライバの一構成例を表す回路図である。 図１に示した受信部の一構成例を表すブロック図である。 図７に示した受信部の受信動作の一例を表す説明図である。 図１に示した通信システムの一動作例を表すフローチャートである。 図１に示した送信装置の実装例を表す説明図である。 他の送信装置の実装例を表す説明図である。 第１の実施の形態の変形例に係る通信システムの一構成例を表すブロック図である。 図１１に示した受信部の一構成例を表すブロック図である。 図１１に示した送信部の一構成例を表すブロック図である。 図１３に示したドライバの一構成例を表す回路図である。 第１の実施の形態の他の変形例に係る通信システムの一構成例を表すブロック図である。 図１５に示した受信部の一構成例を表すブロック図である。 図１５に示した受信部の一構成例を表すブロック図である。 図１５に示した受信部の他の構成例を表すブロック図である。 第２の実施の形態に係る通信システムの一構成例を表すブロック図である。 図１９に示した通信システムが送受信するパケットの一構成例を表す説明図である。 図１９に示した受信部の一構成例を表すブロック図である。 図１９に示した通信システムの一動作例を表すフローチャートである。 第３の実施の形態に係る通信システムの一構成例を表すブロック図である。 図２３に示した受信部の一構成例を表すブロック図である。 図２３に示した通信システムの一動作例を表すフローチャートである。 図２３に示した通信システムにおける信号の一例を表す波形図である。 図２３に示した通信システムにおける信号の他の例を表す波形図である。 図２３に示した通信システムにおける信号の他の例を表す波形図である。 図２３に示した通信システムにおける信号の他の例を表す波形図である。 図２３に示した通信システムにおける信号の他の例を表す波形図である。 図２３に示した通信システムにおける信号の他の例を表す波形図である。 実施の形態に係る通信システムが適用されたスマートフォンの外観構成を表す斜視図である。 実施の形態に係る通信システムが適用されたアプリケーションプロセッサの一構成例を表すブロック図である。 実施の形態に係る通信システムが適用されたイメージセンサの一構成例を表すブロック図である。 変形例に係る受信部の一構成例を表すブロック図である。 変形例に係る受信部の一構成例を表すブロック図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．適用例

＜１．第１の実施の形態＞
［構成例］
（全体構成例）
図１は、第１の実施の形態に係る受信装置が適用された通信システムの一構成例を表すものである。通信システム１は、受信装置１がスキューの検出を行うとともにスキューの調整（デスキュー）をも行うものである。通信システム１は、送信装置１０と、受信装置２０とを備えている。

送信装置１０は、送信データ生成部１４と、３つの送信部１１，１２，１３とを有している。送信データ生成部１４は、送信データを生成し、その送信データを３つに分けて、送信部１１，１２，１３にそれぞれ供給するものである。送信部１１は、データレーンＤＬ１を介して受信装置２０に対してデータを送信するものであり、送信部１２はデータレーンＤＬ２を介して受信装置２０に対してデータを送信するものであり、送信部１３はデータレーンＤＬ３を介して受信装置２０に対してデータを送信するものである。その際、送信部１１，１２，１３は、それぞれ、パケットＰＣＴ１を用いて、データを送信するようになっている。

図２は、パケットＰＣＴ１の一構成例を表すものである。パケットＰＣＴ１は、ＳｏＴ部（Start of Transmission）Ｐ１、ヘッダ部Ｐ２、ペイロード部Ｐ３、フッタ部Ｐ４、およびＥｏＴ部（End of Transmission）Ｐ５を含んでいる。

ＳｏＴ部Ｐ１は、パケットＰＣＴ１の開始を定義するものであり、例えば、プリアンブルＰ１１と、同期コードＰ１２とを含むものである。プリアンブルＰ１１は、全てのパケットＰＣＴ１に共通の固定パターンを有するものである。同期コードＰ１２は、通信システム１における同期をとるためのものであり、固定パターンを有するものである。

ヘッダ部Ｐ２は、例えば、エラー検出コードＰ２１を含むものである。エラー検出コードＰ２１は、ヘッダ部Ｐ２のエラーチェックを行うためのコードであり、この例では、巡回冗長検査（ＣＲＣ；Cyclic Redundancy Check）コードである。なお、これに限定されるものではなく、これに代えて、例えばハミング符号用のコードであってもよいし、チェックサム用のコードであってもよい。

ペイロード部Ｐ３は、送信するデータの本体を含むものである。

フッタ部Ｐ４は、例えば、エラー検出コードＰ４１と、フィラーＰ４２とを含むものである。エラー検出コードＰ４１は、ペイロード部Ｐ３のエラーチェックを行うためのコードであり、この例では、巡回冗長検査コードである。フィラーＰ４２は、データレーンＤＬ１，ＤＬ２，ＤＬ３間でのデータ量の差を調整するためのものであり、データレーン単位で必要に応じて挿入されるようになっている。

ＥｏＴ部Ｐ５は、パケットＰＣＴ１の終了を定義するものであり、例えばポストコードＰ５１を含むものである。ポストコードＰ５１は、フッタ部Ｐ４の最後のデータに応じた固定パターンを有するものである。

送信部１１は、パケットＰＣＴ１を受信装置２０に対して送信する。その際、送信部１１は、パケットＰＣＴ１を、３つの信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃを用いて、受信装置２０に対して送信する。同様に、送信部１２は、パケットＰＣＴ１を、３つの信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃを用いて、受信装置２０に対して送信する。また、送信部１３は、パケットＰＣＴ１を、３つの信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃを用いて、受信装置２０に対して送信するようになっている。これらの信号を伝送する伝送路７Ａ〜７Ｃ，８Ａ〜８Ｃ，９Ａ〜９Ｃの特性インピーダンスは、この例では５０［Ω］である。

信号ＳＩＧ１Ａ〜ＳＩＧ１Ｃ，ＳＩＧ２Ａ〜ＳＩＧ２Ｃ，ＳＩＧ３Ａ〜ＳＩＧ３Ｃは、それぞれ、３つの電圧レベル（高レベル電圧ＶＨ、中レベル電圧ＶＭ、および低レベル電圧ＶＬ）の間で遷移するものである。以下、信号ＳＩＧ１Ａ，ＳＩＧ２Ａ，ＳＩＧ３Ａのうちのいずれか１つを示すものとして信号ＳＩＧＡを適宜用い、信号ＳＩＧ１Ｂ，ＳＩＧ２Ｂ，ＳＩＧ３Ｂのうちのいずれか１つを示すものとして信号ＳＩＧＢを適宜用い、信号ＳＩＧ１Ｃ，ＳＩＧ２Ｃ，ＳＩＧ３Ｃのうちのいずれか１つを示すものとして信号ＳＩＧＣを適宜用いる。

図３は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧状態を表すものである。送信部１１，１２，１３のそれぞれは、３つの信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを用いて、６つのシンボル“＋ｘ”，“−ｘ”，“＋ｙ”，“−ｙ”，“＋ｚ”，“−ｚ”を送信する。例えば、シンボル“＋ｘ”を送信する場合には、送信部１１は、信号ＳＩＧＡを高レベル電圧ＶＨにし、信号ＳＩＧＢを低レベル電圧ＶＬにし、信号ＳＩＧＣを中レベル電圧ＶＭにする。シンボル“−ｘ”を送信する場合には、送信部１１は、信号ＳＩＧＡを低レベル電圧ＶＬにし、信号ＳＩＧＢを高レベル電圧ＶＨにし、信号ＳＩＧＣを中レベル電圧ＶＭにする。シンボル“＋ｙ”を送信する場合には、送信部１１は、信号ＳＩＧＡを中レベル電圧ＶＭにし、信号ＳＩＧＢを高レベル電圧ＶＨにし、信号ＳＩＧＣを低レベル電圧ＶＬにする。シンボル“−ｙ”を送信する場合には、送信部１１は、信号ＳＩＧＡを中レベル電圧ＶＭにし、信号ＳＩＧＢを低レベル電圧ＶＬにし、信号ＳＩＧＣを高レベル電圧ＶＨにする。シンボル“＋ｚ”を送信する場合には、送信部１１は、信号ＳＩＧＡを低レベル電圧ＶＬにし、信号ＳＩＧＢを中レベル電圧ＶＭにし、信号ＳＩＧＣを高レベル電圧ＶＨにする。シンボル“−ｚ”を送信する場合には、送信部１１は、信号ＳＩＧＡを高レベル電圧ＶＨにし、信号ＳＩＧＢを中レベル電圧ＶＭにし、信号ＳＩＧＣを低レベル電圧ＶＬにするようになっている。

受信装置２０は、３つの受信部２１，２２，２３を有している。受信部２１は、信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃを受信するものであり、受信部２２は、信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃを受信するものであり、受信部２３は、信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃを受信するものである。

（送信部１１，１２，１３）
図４は、送信部１１の一構成例を表すものである。なお、送信部１２，１３についても同様である。送信部１１は、信号生成部１５と、フリップフロップ（Ｆ／Ｆ）１６と、出力部３０とを有している。

信号生成部１５は、シンボルＣＳ、信号ＴｘＦ，ＴｘＲ，ＴｘＰ、およびクロックＴｘＣＫに基づいて、シンボルＮＳを求めるものである。ここで、シンボルＣＳ，ＮＳは、それぞれ、６つのシンボル“＋ｘ”，“−ｘ”，“＋ｙ”，“−ｙ”，“＋ｚ”，“−ｚ”のうちのいずれか一つを示すものである。シンボルＣＳは現在送信しているシンボル（現在のシンボル）であり、シンボルＮＳは次に送信するシンボル（次のシンボル）である。

図５は、信号生成部１５の動作を表すものである。この図５は、６つのシンボル“＋ｘ”，“−ｘ”，“＋ｙ”，“−ｙ”，“＋ｚ”，“−ｚ”と、それらの間の遷移を示している。

信号ＴｘＦは、“＋ｘ”と“−ｘ”との間でシンボルを遷移させ、“＋ｙ”と“−ｙ”との間でシンボルを遷移させ、“＋ｚ”と“−ｚ”との間でシンボルを遷移させるものである。具体的には、信号ＴｘＦが“１”である場合には、シンボルの極性を変更するように（例えば“＋ｘ”から“−ｘ”へ）遷移し、信号ＴｘＦが“０”である場合には、このような遷移を行わないようになっている。

信号ＴｘＲ，ＴｘＰは、信号ＴｘＦが“０”である場合において、“＋ｘ”と“＋ｘ”以外との間、“＋ｙ”と“＋ｙ”以外との間、“＋ｚ”と“＋ｚ”以外との間でシンボルを遷移させるものである。具体的には、信号ＴｘＲ，ＴｘＰが“１”，“０”である場合には、シンボルの極性を保ったまま、図５において右回りに（例えば“＋ｘ”から“＋ｙ”へ）遷移し、信号ＴｘＲ，ＴｘＰが“１”，“１”である場合には、シンボルの極性を変更するとともに、図５において右回りに（例えば“＋ｘ”から“−ｙ”へ）遷移する。また、信号ＴｘＲ，ＴｘＰが“０”，“０”である場合には、シンボルの極性を保ったまま、図５において左回りに（例えば“＋ｘ”から“＋ｚ”へ）遷移し、信号ＴｘＲ，ＴｘＰが“０”，“１”である場合には、シンボルの極性を変更するとともに、図５において左回りに（例えば“＋ｘ”から“−ｚ”へ）遷移する。

このように、信号生成部１５では、信号ＴｘＦ，ＴｘＲ，ＴｘＰにより、シンボルの遷移の方向が特定される。よって、信号生成部１５は、現在のシンボルＣＳと、これらの信号ＴｘＦ，ＴｘＲ，ＴｘＰに基づいて、次のシンボルＮＳを求めることができる。そして、信号生成部１５は、このシンボルＮＳを、この例では、３ビットの信号Ｓ１を用いてフリップフロップ１６に供給するようになっている。

フリップフロップ１６は、信号Ｓ１を、クロックＴｘＣＫの１クロック分遅延させ、３ビットの信号Ｓ２として出力するものである。すなわち、フリップフロップ１６は、信号Ｓ１が示す次のシンボルＮＳをクロックＴｘＣＫの１クロック分遅延させることにより、現在のシンボルＣＳを生成している。そして、フリップフロップ１６は、その信号Ｓ２を、信号生成部１５および出力部３０に供給するようになっている。

出力部３０は、信号Ｓ２に基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成するものである。

図６は、出力部３０の一構成例を表すものである。出力部３０は、出力制御部３１と、ドライバ３２Ａ，３２Ｂ，３２Ｃとを有している。

出力制御部３１は、信号Ｓ２に基づいて、ドライバ３２Ａ，３２Ｂ，３２Ｃに制御信号を供給し、ドライバ３２Ａ，３２Ｂ，３２Ｃの動作を制御するものである。

ドライバ３２Ａは、出力制御部３１から供給された制御信号に基づいて、信号ＳＩＧＡの電圧状態を、３つの電圧レベル（高レベル電圧ＶＨ、中レベル電圧ＶＭ、および低レベル電圧ＶＬ）のうちのいずれかに設定するものである。ドライバ３２Ｂは、出力制御部３１から供給された制御信号に基づいて、信号ＳＩＧＢの電圧状態を、３つの電圧レベルのうちのいずれかに設定するものである。ドライバ３２Ｃは、出力制御部３１から供給された制御信号に基づいて、信号ＳＩＧＣの電圧状態を、３つの電圧レベルのうちのいずれかに設定するものである。

この構成により、出力部３０は、信号Ｓ２が示すシンボルＣＳに基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを、図３に示したように、シンボルＣＳに対応した３つの電圧レベルに設定することができるようになっている。

次に、出力部３０のドライバ３２Ａについてより詳細に説明する。なお、ドライバ３２Ｂ，３２Ｃについても同様である。

ドライバ３２Ａは、トランジスタ３５，３６と、抵抗素子３７，３８とを有している。トランジスタ３５，３６は、この例では、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）型のＦＥＴ（Field Effect Transistor）である。トランジスタ３５のゲートには出力制御部３１から制御信号が供給され、ドレインには電圧Ｖ１が供給され、ソースは抵抗素子３７の一端に接続されている。トランジスタ３６のゲートには出力制御部３１から制御信号が供給され、ドレインは抵抗素子３８の一端に接続され、ソースは接地されている。抵抗素子３７，３８は、通信システム１における終端抵抗として機能するものである。抵抗素子３７の一端はトランジスタ３５のソースに接続され、他端は、抵抗素子３８の他端に接続されるとともに、出力端子ＴoutAに接続されている。抵抗素子３８の一端はトランジスタ３６のドレインに接続され、他端は、抵抗素子３７の他端に接続されるとともに、出力端子ＴoutAに接続されている。

例えば信号ＳＩＧＡを高レベル電圧ＶＨに設定する場合には、出力制御部３１は、高レベルの制御信号をトランジスタ３５に供給するとともに、低レベルの制御信号をトランジスタ３６に供給する。これにより、トランジスタ３５がオン状態になるとともにトランジスタ３６がオフ状態になり、トランジスタ３５を介して出力電流が流れ、信号ＳＩＧＡが高レベル電圧ＶＨに設定される。また、例えば信号ＳＩＧＡを低レベル電圧ＶＬに設定する場合には、出力制御部３１は、低レベルの制御信号をトランジスタ３５に供給するとともに、高レベルの制御信号をトランジスタ３６に供給する。これにより、トランジスタ３５がオフ状態になるとともにトランジスタ３６がオン状態になり、トランジスタ３６を介して出力電流が流れ、信号ＳＩＧＡが低レベル電圧ＶＬに設定される。また、例えば信号ＳＩＧＡを中レベル電圧ＶＭに設定する場合には、出力制御部３１は、低レベルの制御信号をトランジスタ３５，３６に供給する。これにより、トランジスタ３５，３６がオフ状態になり、受信部２１，２２，２３の抵抗素子４１Ａ，４１Ｂ，４１Ｃ（後述）により、信号ＳＩＧＡが中レベル電圧ＶＭに設定されるようになっている。

（受信部２１，２２，２３）
図７は、受信部２１の一構成例を表すものである。なお、送信部２２，２３についても同様である。受信部２１は、抵抗素子４１Ａ，４１Ｂ，４１Ｃと、アンプ４２Ａ，４２Ｂ，４２Ｃと、遅延部５０Ａ，５０Ｂ，５０Ｃと、クロック生成部４３と、フリップフロップ（Ｆ／Ｆ）４４，４５と、信号生成部４６と、パターン検出部４７と、制御部４８とを有している。

抵抗素子４１Ａ，４１Ｂ，４１Ｃは、通信システム１における終端抵抗として機能するものである。抵抗素子４１Ａの一端は入力端子ＴinＡに接続されるとともに信号ＳＩＧＡが供給され、他端は抵抗素子４１Ｂ，４１Ｃの他端に接続されている。抵抗素子４１Ｂの一端は入力端子ＴinＢに接続されるとともに信号ＳＩＧＢが供給され、他端は抵抗素子４１Ａ，４１Ｃの他端に接続されている。抵抗素子４１Ｃの一端は入力端子ＴinＣに接続されるとともに信号ＳＩＧＣが供給され、他端は抵抗素子４１Ａ，４１Ｂの他端に接続されている。

アンプ４２Ａ，４２Ｂ，４２Ｃは、それぞれ、正入力端子における信号と負入力端子における信号の差分に応じた信号を出力するものである。アンプ４２Ａの正入力端子は、アンプ４２Ｃの負入力端子および抵抗素子４１Ａの一端に接続されるとともに信号ＳＩＧＡが供給され、負入力端子は、アンプ４２Ｂの正入力端子および抵抗素子４１Ｂの一端に接続されるとともに信号ＳＩＧＢが供給される。アンプ４２Ｂの正入力端子は、アンプ４２Ａの負入力端子および抵抗素子４１Ｂの一端に接続されるとともに信号ＳＩＧＢが供給され、負入力端子は、アンプ４２Ｃの正入力端子および抵抗素子４１Ｃの一端に接続されるとともに信号ＳＩＧＣが供給される。アンプ４２Ｃの正入力端子は、アンプ４２Ｂの負入力端子および抵抗素子４１Ｃの一端に接続されるとともに信号ＳＩＧＣが供給され、負入力端子は、アンプ４２Ａの正入力端子および抵抗素子４１Ａに接続されるとともに信号ＳＩＧＡが供給される。

この構成により、アンプ４２Ａは、信号ＳＩＧＡと信号ＳＩＧＢとの差分に応じた信号を出力し、アンプ４２Ｂは、信号ＳＩＧＢと信号ＳＩＧＣとの差分に応じた信号を出力し、アンプ４２Ｃは、信号ＳＩＧＣと信号ＳＩＧＡとの差分に応じた信号を出力するようになっている。

図８は、アンプ４２Ａ，４２Ｂ，４２Ｃの一動作例を表すものである。この例では、信号ＳＩＧＡは高レベル電圧ＶＨであり、信号ＳＩＧＢは低レベル電圧ＶＬである。このとき、信号ＳＩＧＣの電圧は、抵抗素子４１Ａ，４１Ｂ，４１Ｃにより、中レベル電圧ＶＭに設定される。この場合には、入力端子ＴinＡ、抵抗素子４１Ａ、抵抗素子４１Ｂ、入力端子ＴinＢの順に電流Ｉinが流れる。そして、アンプ４２Ａの正入力端子には高レベル電圧ＶＨが供給されるとともに負入力端子には低レベル電圧ＶＬが供給され、差分は正になるため、アンプ４２Ａは“１”を出力する。また、アンプ４２Ｂの正入力端子には低レベル電圧ＶＬが供給されるとともに負入力端子には中レベル電圧ＶＭが供給され、差分は負になるため、アンプ４２Ｂは“０”を出力する。また、アンプ４２Ｃの正入力端子には中レベル電圧ＶＭが供給されるとともに負入力端子には高レベル電圧ＶＨが供給され、差分は負になるため、アンプ４２Ｃは“０”を出力するようになっている。

遅延部５０Ａは、遅延制御信号ＣＴＬＡに基づいて遅延量を設定し、アンプ４２Ａの出力信号を遅延して出力するものである。遅延部５０Ａは、遅延バッファ５１〜５３と、セレクタ５４とを有している。遅延バッファ５１の入力端子は、アンプ４２Ａの出力端子に接続されるとともにセレクタ５４の第１の入力端子に接続され、出力端子は遅延バッファ５２の入力端子およびセレクタ５４の第２の入力端子に接続されている。遅延バッファ５２の入力端子は、遅延バッファ５１の出力端子およびセレクタ５４の第２の入力端子に接続され、出力端子は遅延バッファ５３の入力端子およびセレクタ５４の第３の入力端子に接続されている。遅延バッファ５３の入力端子は、遅延バッファ５２の出力端子およびセレクタ５４の第３の入力端子に接続され、出力端子はセレクタ５４の第４の入力端子に接続されている。セレクタ５４は、遅延制御信号ＣＴＬＡに基づいて、第１の入力端子に入力された信号、第２の入力端子に入力された信号、第３の入力端子に入力された信号、および第４の入力端子に入力された信号のうちのいずれか１つを選択して出力するものである。この構成により、遅延部５０Ａは、遅延制御信号ＣＴＬＡに基づいて、アンプ４２Ａの出力信号に対する遅延量を４段階で調整するようになっている。

同様に、遅延部５０Ｂは、遅延制御信号ＣＴＬＢに基づいて遅延量を設定し、アンプ４２Ｂの出力信号を遅延して出力するものであり、遅延部５０Ｃは、遅延制御信号ＣＴＬＣに基づいて遅延量を設定し、アンプ４２Ｃの出力信号を遅延して出力するものである。

この構成により、受信部２１の遅延部５０Ａ，５０Ｂ，５０Ｃは、データレーンＤＬ１における信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃのスキューを調整し、受信部２２の遅延部５０Ａ，５０Ｂ，５０Ｃは、データレーンＤＬ２における信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃのスキューを調整し、受信部２３の遅延部５０Ａ，５０Ｂ，５０Ｃは、データレーンＤＬ３における信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃのスキューを調整するようになっている。

クロック生成部４３は、遅延部５０Ａ，５０Ｂ，５０Ｃの出力信号に基づいて、クロックＲｘＣＫを生成するものである。

フリップフロップ４４は、遅延部５０Ａ，５０Ｂ，５０Ｃの出力信号を、クロックＲｘＣＫの１クロック分遅延させ、それぞれ出力するものである。すなわち、フリップフロップ４４の出力信号は、現在のシンボルＣＳ２を示すものである。ここで、現在のシンボルＣＳ２は、シンボルＣＳ，ＮＳと同様に、６つのシンボル“＋ｘ”，“−ｘ”，“＋ｙ”，“−ｙ”，“＋ｚ”，“−ｚ”のうちのいずれか一つを示すものである。

フリップフロップ４５は、フリップフロップ４４の３つの出力信号を、クロックＲｘＣＫの１クロック分遅延させ、それぞれ出力するものである。すなわち、フリップフロップ４５は、現在のシンボルＣＳ２をクロックＲｘＣＫの１クロック分遅延させることにより、シンボルＰＳ２を生成している。このシンボルＰＳ２は、前に受信したシンボル（前のシンボル）であり、シンボルＣＳ，ＮＳ，ＣＳ２と同様に、６つのシンボル“＋ｘ”，“−ｘ”，“＋ｙ”，“−ｙ”，“＋ｚ”，“−ｚ”のうちのいずれか一つを示すものである。

信号生成部４６は、フリップフロップ４４，４５の出力信号、およびクロックＲｘＣＫに基づいて、信号ＲｘＦ，ＲｘＲ，ＲｘＰを生成するものである。受信部２１の信号生成部４６が生成した信号ＲｘＦ，ＲｘＲ，ＲｘＰは、送信部１１における信号ＴｘＦ，ＴｘＲ，ＴｘＰに対応し、受信部２２の信号生成部４６が生成した信号ＲｘＦ，ＲｘＲ，ＲｘＰは、送信部１２における信号ＴｘＦ，ＴｘＲ，ＴｘＰに対応し、受信部２３の信号生成部４６が生成した信号ＲｘＦ，ＲｘＲ，ＲｘＰは、送信部１３における信号ＴｘＦ，ＴｘＲ，ＴｘＰに対応するものである。すなわち、これらの信号ＲｘＦ，ＲｘＲ，ＲｘＰは、信号ＴｘＦ，ＴｘＲ，ＴｘＰと同様に、シンボルの遷移を表すものである。信号生成部４６は、フリップフロップ４４の出力信号が示す現在のシンボルＣＳ２と、フリップフロップ４５の出力信号が示す前のシンボルＰＳ２に基づいて、シンボルの遷移（図５）を特定し、信号ＲｘＦ，ＲｘＲ，ＲｘＰを生成するようになっている。

パターン検出部４７は、信号ＲｘＦ，ＲｘＲ，ＲｘＰに基づいて、パターン検出を行うものである。具体的には、パターン検出部４７は、キャリブレーションモードにおいて、受信したパケットＰＣＴ１のＳｏＴ部Ｐ１における同期コードＰ１２を既知のパターンと比較するとともに、ヘッダ部Ｐ２におけるエラー検出コードＰ２１を用いてエラー検出を行う。そして、パターン検出部４７は、エラーが無い場合に、パターンの比較結果を、信号ＤＥＴを介して制御部４８に通知するものである。すなわち、同期コードＰ１２は、各パケットＰＣＴ１が有する固定パターンであり、既知である。よって、パターン検出部４７は、受信したパケットＰＣＴ１の同期コードＰ１２をそのような既知のパターンと比較する。その際、遅延部５０Ａ，５０Ｂ，５０Ｃにおけるスキュー調整が十分であればパターンは一致し、不十分であればパターンは不一致となる。パターン検出部４７は、このような比較結果を、制御部４８に通知するようになっている。

制御部４８は、キャリブレーションモードにおいて、遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を決定するものである。具体的には、制御部４８は、キャリブレーションモードにおいて、遅延制御信号ＣＴＬＡ，ＣＴＬＢ，ＣＴＬＣを介して、遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を順次設定し、パターン検出部４７における比較結果（信号ＤＥＴ）に基づいて、遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を決定する。キャリブレーションモードは、例えば、通信システム１の電源投入時に設定されるようにしてもよい。また、定期的にキャリブレーションモードになるように構成してもよい。

このように、通信システム１では、キャリブレーションモードにおいて、受信部２１の遅延部５０Ａ，５０Ｂ，５０ＣがデータレーンＤＬ１における信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃのスキューを調整し、受信部２２の遅延部５０Ａ，５０Ｂ，５０Ｃが、データレーンＤＬ２における信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃのスキューを調整し、受信部２３の遅延部５０Ａ，５０Ｂ，５０Ｃが、データレーンＤＬ３における信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃのスキューを調整する。これにより、通信システム１では、通信性能を高めることができるようになっている。

ここで、アンプ４２Ａ〜４２Ｃは、本開示における「第１のアンプ部」の一具体例に対応する。遅延部５０Ａ〜５０Ｃは、本開示における「第１の遅延部」の一具体例に対応する。フリップフロップ４４，４５、信号生成部４６、パターン検出部４７、および制御部４８は、本開示における「制御部」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態の通信システム１の動作および作用について説明する。

（全体動作概要）
まず、図１，４，７などを参照して、通信システム１の全体動作概要を説明する。送信データ生成部１４は、送信データを生成し、その送信データを３つに分けて、送信部１１，１２，１３にそれぞれ供給する。送信部１１は、受信部２１に対して信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃを送信し、送信部１２は、受信部２２に対して信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃを送信し、送信部１３は、受信部２３に対して信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃを送信する。

送信部１１，１２，１３のそれぞれにおいて、信号生成部１５は、現在のシンボルＣＳおよび信号ＴｘＦ，ＴｘＲ，ＴｘＰに基づいて、次のシンボルＮＳを求め、信号Ｓ１として出力する。フリップフロップ１６は、信号Ｓ１を、クロックＴｘＣＫの１クロック分遅延させ、信号Ｓ２として出力する。出力部３０は、信号Ｓ２に基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成する。

受信部２１，２２，２３のそれぞれにおいて、アンプ４２Ａは、信号ＳＩＧＡと信号ＳＩＧＢとの差分に応じた信号を出力し、アンプ４２Ｂは、信号ＳＩＧＢと信号ＳＩＧＣとの差分に応じた信号を出力し、アンプ４２Ｃは、信号ＳＩＧＣと信号ＳＩＧＡとの差分に応じた信号を出力する。遅延部５０Ａは、遅延制御信号ＣＴＬＡに基づいて遅延量を設定してアンプ４２Ａの出力信号を遅延し、遅延部５０Ｂは、遅延制御信号ＣＴＬＢに基づいて遅延量を設定してアンプ４２Ｂの出力信号を遅延し、遅延部５０Ｃは、遅延制御信号ＣＴＬＣに基づいて遅延量を設定してアンプ４２Ｃの出力信号を遅延する。クロック生成部４３は、遅延部５０Ａ，５０Ｂ，５０Ｃの出力信号に基づいて、クロックＲｘＣＫを生成する。フリップフロップ４４は、遅延部５０Ａ，５０Ｂ，５０Ｃの出力信号を、クロックＲｘＣＫの１クロック分遅延させ、それぞれ出力する。フリップフロップ４５は、フリップフロップ４４の３つの出力信号を、クロックＲｘＣＫの１クロック分遅延させ、それぞれ出力する。信号生成部４６は、フリップフロップ４４，４５の出力信号、およびクロックＲｘＣＫに基づいて、信号ＲｘＦ，ＲｘＲ，ＲｘＰを生成する。パターン検出部４７は、信号ＲｘＦ，ＲｘＲ，ＲｘＰに基づいて、パターン検出を行う。具体的には、パターン検出部４７は、キャリブレーションモードにおいて、受信したパケットＰＣＴ１の同期コードＰ１２を既知のパターンと比較するとともに、エラー検出コードＰ２１を用いてエラー検出を行う。そして、パターン検出部４７は、エラーが無い場合に、パターンの比較結果を、信号ＤＥＴを介して制御部４８に通知する。制御部４８は、キャリブレーションモードにおいて、遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を決定する。

（受信部２１，２２，２３の詳細動作）
図９は、受信部２１の一動作例を表すものである。なお、受信部２２，２３についても同様である。制御部４８は、キャリブレーションモードにおいて、遅延制御信号ＣＴＬＡ，ＣＴＬＢ，ＣＴＬＣを順次切り替えることにより、遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を順次設定し、パターン検出部４７における比較結果を取得する。そして、制御部４８は、この比較結果に基づいて、遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を決定する。以下に、この動作を詳細に説明する。

まず、受信部２１の制御部４８は、動作モードをキャリブレーションモードに設定する（ステップＳ１）。

次に、制御部４８は、遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を最小に設定する（ステップＳ２）。具体的には、制御部４４は、遅延制御信号ＣＴＬＡ，ＣＴＬＢ，ＣＴＬＣを用いて、遅延部５０Ａ，５０Ｂ，５０Ｃのセレクタ５４が、第１の入力端子に入力された信号を選択して出力するようにそれぞれ制御する。

次に、パターン検出部４７は、パターン比較を行う（ステップＳ３）。具体的には、パターン検出部４７は、受信したパケットＰＣＴ１の同期コードＰ１２と既知のパターンと比較するとともに、エラー検出コードＰ２１を用いてエラー検出を行う。そして、パターン検出部４７は、エラーが無い場合に、パターンの比較結果を、信号ＤＥＴを介して制御部４８に通知する。

次に、制御部４８は、遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量の全ての組み合わせを設定したか否かを確認する（ステップＳ４）。

ステップＳ４において、遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量の全ての組み合わせをまだ設定していない場合（ステップＳ４において“Ｎ”）には、制御部４８は、遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量の全ての組み合わせのうち、まだ設定していない組み合わせの遅延量を設定し（ステップＳ５）、ステップＳ３に戻る。そして、遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量の全ての組み合わせを設定するまで、ステップＳ３〜Ｓ５を繰り返す。すなわち、この例では、遅延部５０Ａ，５０Ｂ，５０Ｃのそれぞれは、４段階で遅延量を設定できるため、パターン検出部４７は、６４回パターン比較を行う。

ステップＳ４において、遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量の全ての組み合わせを設定した場合（ステップＳ４において“Ｙ”）には、制御部４８は、遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を決定する（ステップＳ６）。具体的には、制御部４８は、ステップＳ３〜Ｓ５において取得したパターン比較結果に基づいて、同期コードＰ１２と既知のパターンとが一致するような遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を選択する。また、パターンが一致する遅延量の組み合わせが複数ある場合には、制御部４８は、例えば、温度変動や電源電圧変動などによりさらにスキューが生じてもそのスキューの影響を抑えつつ通信ができると見込まれる、マージンの大きい組み合わせを選択する。そして、制御部４８は、遅延部５０Ａ，５０Ｂ，５０Ｃに対して、このステップＳ６において決定した遅延量で入力信号を遅延させるように、遅延制御信号ＣＴＬＡ，ＣＴＬＢ，ＣＴＬＣを介して指示する。

次に、制御部４４は、キャリブレーションモードを終了する（ステップＳ７）。

以上でこのフローを終了する。この後、遅延部５０Ａ，５０Ｂ，５０Ｃは、ステップＳ６において決定した遅延量で、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを遅延する。これにより、受信部２１，２２，２３は、送信部１１，１２，１３から送信されたデータを、スキューの影響を抑えつつ受信することができる。これにより、通信システム１では、通信性能を高めることができる。

また、通信システム１では、受信したパケットＰＣＴ１の同期コードＰ１２を用いてスキューを調整するようにしたので、構成をシンプルにすることができる。すなわち、一般に、通信システムでは、同期コードＰ１２のような、通信の同期をとるための固定コードがしばしば用いられる。通信システム１では、このような、既存の固定コードを用いてパターン比較を行うようにしたので、スキュー調整のための特別なコードを生成する回路を設ける必要がないため、構成をシンプルにすることができる。

また、通信システム１では、このようにスキューを調整するようにしたので、送信装置１０のプリント基板（ＰＣＢ；Printed Circuit Board）や、受信装置２０のプリント基板などの部材を、様々なアプリケーションに流用することができる。

図１０Ａは、送信装置１０の実装例を表すものである。この例では、プリント基板１００上に、送信データ生成部１４や送信部１１，１２，１３などを集積化したチップ１１０が実装されている。プリント基板１００には、１０本のパターン配線１０１が形成されている。各パターン配線１０１の一端はチップ１１０に接続されており、他端にはコネクタ１０２が実装されている。この１０本のパターン配線１０１のうちの９本は、データレーンＤＬ１，ＤＬ２，ＤＬ３に対応している。そして、この例では、残りの１本は未使用である。各データレーンＤＬ１，ＤＬ２，ＤＬ３における３本のパターン配線の長さは、互いに等しいことが望まれる。

図１０Ｂは、このプリント基板１００を用いた他のアプリケーションに係る送信装置２００の実装例を表すものである。この例では、プリント基板１００には、チップ１２０が実装されている。このチップ１２０は、この例では５組の差動信号（チャネルＣＨ１〜ＣＨ５）を出力する回路が集積化されたものである。各チャネルＣＨ１〜ＣＨ５において、２本のパターン配線の長さは、互いに等しいことが望まれる。

図１０Ａ，１０Ｂに示したように、同じプリント基板１００をこのような２つのアプリケーションに用いる場合、例えば、１０本のパターン配線の長さが互いに等しいことが望まれる。しかしながら、そのようなパターンレイアウトは、実際には難しいことが多い。このような場合には、例えば、図１０Ｂに示したアプリケーションを優先し、各チャネルＣＨ１〜ＣＨ５において、２本のパターン配線の長さを互いに等しくする場合がある。このようなプリント基板１００を送信装置１０に用いた場合には、各データレーンＤＬ１，ＤＬ２，ＤＬ３において、３本のパターン配線の長さが互いに等しくならず、スキューが生じる場合がある。特に、データ転送レートが高い場合には、このスキューが顕著になる。通信システム１では、上述したように、スキューを調整するようにしたので、このような場合でも、スキューの影響を抑えつつ通信を行うことができる。

なお、この例では、プリント基板１００を複数のアプリケーションに流用するようにしたが、これに限定されるものではない。例えば、チップ１１０とチップ１２０の両方の機能を切り替えて実現可能なチップを準備した場合には、このようなチップをプリント基板１００に実装したモジュールもまた複数のアプリケーションに流用することができる。このように、様々な部材を様々なアプリケーションに流用することができる。

［効果］
以上のように本実施の形態では、受信部に３つの遅延部を設けたので、通信性能を高めることができ、また、様々なアプリケーションにプリント基板などの部材を流用することができる。

本実施の形態では、同期コードを用いてスキューを調整するようにしたので、構成をシンプルにすることができる。

［変形例１−１］
上記実施の形態では、受信部２１，２２，２３においてスキューを調整したが、これに限定されるものではなく、さらに、送信部においてスキューを調整してもよい。以下に、本変形例について詳細に説明する。

図１１は、本変形例に係る通信システム１Ａの一構成例を表すものである。通信システム１Ａは、受信装置２０Ａと、送信装置１０Ａとを備えている。

受信装置２０Ａは、受信部２１Ａ，２１Ｂ，２１Ｃと、遅延量情報送信部２７Ａとを有している。受信部２１Ａは、信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃを受信するとともに、遅延量情報ＩＳ１を生成するものである。受信部２２Ａは、信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃを受信するとともに、遅延量情報ＩＳ２を生成するものである。受信部２３Ａは、信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃを受信するとともに、遅延量情報ＩＳ３を生成するものである。

図１２は、受信部２１Ａの一構成例を表すものである。なお、受信部２２Ａ，２３Ａについても同様である。受信部２１Ａは、制御部４８Ａを有している。制御部４８Ａは、上記実施の形態に係る制御部４８と同様に、キャリブレーションモードにおいて、遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を決定するものである。また、この制御部４８Ａは、決定した各遅延量についての情報を、遅延量情報ＩＳ１として出力する機能をも有している。

遅延量情報送信部２７Ａは、受信部２１Ａ，２２Ａ，２３Ａから供給された遅延量情報ＩＳ１，ＩＳ２，ＩＳ３を、遅延量情報ＩＳとして送信装置１０Ａに対して送信するものである。遅延量情報ＩＳは、このように専用の信号線を準備し、その信号線を介して送信することができる。また、例えば、データレーンＤＬ１〜ＤＬ３のうち、使用していないデータレーンを介して送信するようにしてもよい。

送信装置１０Ａは、遅延量情報受信部１７Ａと、送信部１１Ａ，１２Ａ，１３Ａとを有している。遅延量情報受信部１７Ａは、受信装置２０Ａから供給された遅延量情報ＩＳを受信し、その遅延量情報ＩＳに基づいて、送信部１１Ａの遅延部３３Ａ，３３Ｂ，３３Ｃ（後述）の遅延量を指示する制御信号ＩＴ１を生成し、送信部１１Ｂの遅延部３３Ａ，３３Ｂ，３３Ｃ（後述）の遅延量を指示する制御信号ＩＴ２を生成し、送信部１１Ｃの遅延部３３Ａ，３３Ｂ，３３Ｃ（後述）の遅延量を指示する制御信号ＩＴ３を生成するものである。送信部１１Ａは、制御信号ＩＴ１に基づいて、データレーンＤＬ１を介して受信部２１Ａに対してデータを送信するものであり、送信部１２Ａは、制御信号ＩＴ２に基づいて、データレーンＤＬ２を介して受信部２２Ａに対してデータを送信するものであり、送信部１３Ａは、制御信号ＩＴ３に基づいて、データレーンＤＬ３を介して受信部２３Ａに対してデータを送信するものである。

図１３は、送信部１１Ａの一構成例を表すものである。図１４は、送信部１１Ａの出力部３０Ａの一構成例を表すものである。なお、送信部１２Ａ，１３Ａについても同様である。出力部３０Ａは、制御部３９と、遅延部３３Ａ，３３Ｂ，３３Ｃとを有している。制御部３９は、制御信号ＩＴ１に基づいて、遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量を制御するものである。遅延部３３Ａは、出力制御部３１とドライバ３２Ａとの間に挿入され、制御部３９から供給される遅延制御信号に基づいて、出力制御部３１から供給された２つの制御信号を遅延し、ドライバ３２Ａに供給するものである。遅延部３３Ｂは、出力制御部３１とドライバ３２Ｂとの間に挿入され、制御部３９から供給される遅延制御信号に基づいて、出力制御部３１から供給された２つの制御信号を遅延し、ドライバ３２Ｂに供給するものである。遅延部３３Ｃは、出力制御部３１とドライバ３２Ｃとの間に挿入され、制御部３９から供給される遅延制御信号に基づいて、出力制御部３１から供給された２つの制御信号を遅延し、ドライバ３２Ｃに供給するものである。この例では、遅延部３３Ａ，３３Ｂ，３３Ｃの構成は、遅延部５０Ａ等の構成と同様である。この構成により、送信部１１Ａの遅延部３３Ａ，３３Ｂ，３３Ｃは、データレーンＤＬ１における信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃのスキューを調整し、送信部１２Ａの遅延部３３Ａ，３３Ｂ，３３Ｃは、データレーンＤＬ２における信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃのスキューを調整し、送信部１３Ａの遅延部３３Ａ，３３Ｂ，３３Ｃは、データレーンＤＬ３における信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃのスキューを調整する。

このように、通信システム１Ａでは、受信部２１，２２，２３だけでなく、送信部１１Ａ，１２Ａ，１３Ａにおいてもスキューを調整するようにしたので、より大きなスキューに対応することができる。具体的には、例えば、３つの信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを送信する経路の長さの違いに起因するスキューに加え、温度変動や電源電圧変動などによりさらにスキューが生じても、そのスキューの影響を抑えつつ通信をすることができる。

［変形例１−２］
上記実施の形態では、受信部２１，２２，２３においてスキューを調整したが、これに限定されるものではなく、これに代えて、例えば、送信部においてスキューを調整してもよい。具体的には、例えば、変形例１−１に係る通信システム１Ａ（図１１〜１４）において、受信部２１Ａ，２２Ａ，２３Ａから、遅延部５０Ａ，５０Ｂ，５０Ｃを省いてもよい。このように構成しても、上記実施の形態に係る通信システム１と同様の効果を得ることができる。

［変形例１−３］
上記実施の形態では、受信部２１の受信結果に基づいて受信部２１における遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を決定し、受信部２２の受信結果に基づいて受信部２２における遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を決定し、受信部２３の受信結果に基づいて受信部２３における遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を決定した。しかしながら、これに限定されるものではなく、これに代えて、例えば、受信部２１，２２，２３における遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を決定する冗長な受信部をさらに備えるようにしてもよい。以下に、本変形例に係る通信システム１Ｃについて詳細に説明する。

図１５は、通信システム１Ｃの一構成例を表すものである。通信システム１Ｃは、受信装置２０Ｃを備えている。受信装置２０Ｃは、受信部２８Ｃと、受信部２１Ｃ，２２Ｃ，２３Ｃとを有している。受信部２８Ｃは、信号ＳＩＧ１Ａ〜ＳＩＧ１Ｃ，ＳＩＧ２Ａ〜ＳＩＧ２Ｃ，ＳＩＧ３Ａ〜ＳＩＧ３Ｃに基づいて、遅延量情報ＩＳ１，ＩＳ２，ＩＳ３を生成するものである。

図１６は、受信部２８Ｃの一構成例を表すものである。受信部２８Ｃは、セレクタ５５Ａ，５５Ｂ，５５Ｃと、制御部５８Ｃとを有している。

セレクタ５５Ａは、データレーン選択信号ＳＥＬに基づいて、信号ＳＩＧ１Ａ，ＳＩＧ２Ａ，ＳＩＧ３Ａのうちの１つを選択して出力するものである。セレクタ５５Ｂは、データレーン選択信号ＳＥＬに基づいて、信号ＳＩＧ１Ｂ，ＳＩＧ２Ｂ，ＳＩＧ３Ｂのうちの１つを選択して出力するものである。セレクタ５５Ｃは、データレーン選択信号ＳＥＬに基づいて、信号ＳＩＧ１Ｃ，ＳＩＧ２Ｃ，ＳＩＧ３Ｃのうちの１つを選択して出力するものである。すなわち、セレクタ５５Ａ，５５Ｂ，５５Ｃは、データレーン選択信号ＳＥＬに基づいて、データレーンＤＬ１〜ＤＬ３のうちの１つのデータレーンに係る信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを選択するようになっている。

制御部５８Ｃは、データレーン選択信号ＳＥＬを介して、データレーンＤＬ１，ＤＬ２，ＤＬ３のうちの１つを選択し、選択したデータレーンに係る３つの信号に基づいて、上記実施の形態に係る制御部４８と同様に、遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を決定するものである。そして、制御部５８Ｃは、データレーンＤＬ１に係る３つの信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃに基づいて決定した遅延量を、遅延量情報ＩＳ１として出力し、データレーンＤＬ２に係る３つの信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃに基づいて決定した遅延量を、遅延量情報ＩＳ２として出力し、データレーンＤＬ３に係る３つの信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃに基づいて決定した遅延量を、遅延量情報ＩＳ３として出力するようになっている。

受信部２１Ｃは、遅延量情報ＩＳ１に基づいて、信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃを受信するものである。受信部２２Ｃは、遅延量情報ＩＳ２に基づいて、信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃを受信するものである。受信部２３Ｃは、遅延量情報ＩＳ３に基づいて、信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃを受信するものである。

図１７は、受信部２１Ｃの一構成例を表すものである。なお、受信部２２Ｃ，２３Ｃについても同様である。受信部２１Ｃは、制御部４８Ｃを有している。制御部４８Ｃは、上記実施の形態に係る制御部４８と同様に、キャリブレーションモードにおいて、遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を決定するものである。また、この制御部４８Ｃは、通常動作モードにおいて、スキュー情報ＩＳ１に基づいて、遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を設定する機能をも有している。

この構成により、通信システム１Ｃでは、まず、受信部２１Ｃ，２２Ｃ，２３Ｃが、電源投入時においてキャリブレーションモードで動作しスキューを調整する。そして、キャリブレーションモードが終了すると、受信部２１Ｃ，２２Ｃ，２３Ｃは通常動作モードで動作し、送信部１１，１２，１３から送信されたデータを受信する。そして、受信部２８Ｃは、データレーンＤＬ１，ＤＬ２，ＤＬ３のうちの１つを順次選択し、選択したデータレーンに係る３つの信号に基づいて、遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を決定し、遅延量情報ＩＳ１，ＩＳ２，ＩＳ３を生成する。受信部２１Ｃは、遅延量情報ＩＳ１に基づいてスキューを再調整し、受信部２２Ｃは、遅延量情報ＩＳ２に基づいてスキューを再調整し、受信部２３Ｃは、遅延量情報ＩＳ３に基づいてスキューを再調整する。

このように、通信システム１Ｃでは、受信部２１Ｃ，２２Ｃ，２３Ｃが送信部１１，１２，１３から送信されたデータを受信している間、受信部２８Ｃは、データレーンＤＬ１，ＤＬ２，ＤＬ３のそれぞれにおける３つの信号のスキューを順次調べる。これにより、通信システム１Ｃでは、温度変動や電源電圧変動などによりスキューが変化しても、通信を停止することなく、スキューの調整を行うことができる。

なお、この例では、受信部２１Ｃ，２２Ｃ，２３Ｃは、キャリブレーションモードにおいて、自らスキューを調整するとともに、キャリブレーションモード終了後は、遅延量情報ＩＳ１，ＩＳ２，ＩＳ３に基づいてスキューを調整するようにしたが、これに限定されるものではない。例えば、キャリブレーションモードを設けず、常に、遅延量情報ＩＳ１，ＩＳ２，ＩＳ３に基づいてスキューを調整するようにしてもよい。この場合の受信部２１Ｄの一構成例を図１８に示す。なお、受信部２２Ｄ，２３Ｄについても同様である。受信部２１Ｄは、上記変形例に係る受信部２１Ｃにおいて、パターン検出部４７を省くとともに、制御部４８Ｃを制御部４８Ｄに置き換えたものである。制御部４８Ｄは、スキュー情報ＩＳ１に基づいて、遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を設定するものである。この構成では、受信部２１Ｄ，２２Ｄ，２３Ｄは、自らスキュー調整をせず、受信部２８Ｃが生成した遅延量情報ＩＳ１，ＩＳ２，ＩＳ３に基づいてスキュー調整を行う。

［変形例１−４］
上記実施の形態では、制御部４４は、３つの遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を順次変更したが、これに限定されるものではなく、例えば、３つの遅延部５０Ａ，５０Ｂ，５０Ｃのうちの１つまたは２つの遅延部のみ遅延量を順次変更してもよい。すなわち、例えば、プリント基板のパターン配線のうちの例えば１本の配線長が、他のパターン配線の配線長と異なっている場合には、その１本の配線長に係る遅延部の遅延量のみを調整することができる。

［変形例１−５］
上記実施の形態では、例えば出力端子Ｔout1の電圧を中レベル電圧ＶＭに設定する場合には、トランジスタ３５，３６をオフ状態にしたが、これに限定されるものではなく、これに代えて、トランジスタ３５，３６をともにオン状態にしてもよい。これにより、テブナン終端が実現され、出力端子Ｔout1の電圧を中レベル電圧ＶＭに設定することができる。

［その他の変形例］
また、これらの変形例のうちの２以上を組み合わせてもよい。

＜２．第２の実施の形態＞
次に、第２の実施の形態に係る通信システム２について説明する。本実施の形態は、スキュー調整のための専用のパケットを設けるものである。なお、上記第１の実施の形態に係る通信システム２と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図１９は、通信システム２の一構成例を表すものである。通信システム２は、送信装置６０と、受信装置７０とを備えている。送信装置６０は、送信部１１Ａ，１２Ａ，１３Ａと、制御部６７と、送信データ生成部６４とを有している。

送信部１１Ａは、図１３，１４に示したように、制御信号ＩＴ１に基づいて遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量を設定し、データレーンＤＬ１を介して受信装置７０に対してデータを送信するものである。同様に、送信部１２Ａは、制御信号ＩＴ２に基づいて遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量を設定し、データレーンＤＬ２を介して受信装置７０に対してデータを送信するものであり、送信部１３Ａは、制御信号ＩＴ３に基づいて遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量を設定し、データレーンＤＬ３を介して受信装置７０に対してデータを送信するものである。

制御部６７は、キャリブレーションモードにおいて、送信部１１Ａの遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量を指示する制御信号ＩＴ１を生成し、送信部１２Ａの遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量を指示する制御信号ＩＴ２を生成し、送信部１３Ａの遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量を指示する制御信号ＩＴ３を生成するとともに、これらの遅延量についての情報を含む遅延量データＤＤを生成するものである。また、制御部６７は、遅延量データＩＤに基づいて、これらの制御信号ＩＴ１，ＩＴ２，ＩＴ３を生成する機能をも有している。

送信データ生成部６４は、遅延量データＤＤに基づいて、送信部１１Ａの遅延部３３Ａ〜３３Ｃの遅延量の情報を含む送信データを生成して送信部１１Ａに供給し、送信部１２Ａの遅延部３３Ａ〜３３Ｃの遅延量の情報を含む送信データを生成して送信部１２Ａに供給し、送信部１３Ａの遅延部３３Ａ〜３３Ｃの遅延量の情報を含む送信データを生成して送信部１３Ａに供給するものである。

この構成により、送信部１１Ａ，１２Ａ，１３Ａは、通常動作モードではパケットＰＣＴ１（図２）を用いてデータを送信し、キャリブレーションモードでは、このパケットＰＣＴ１とは異なるパケットＰＣＴ２を用いて、データを送信するようになっている。

図２０は、パケットＰＣＴ２の一構成例を表すものである。ＳｏＴ部Ｐ１は、通常動作モードにおける同期コードＰ１２の代わりに、キャリブレーションモード固有の同期コードＰ１３を含んでいる。また、ペイロード部Ｐ３は、送信部１１Ａ，１２Ａ，１３Ａのうちの、そのパケットＰＣＴ２を送信する送信部の遅延部３３Ａ〜３３Ｃの遅延量を示す遅延量データＰ３１を含んでいる。

受信装置７０は、受信部７１〜７３と、遅延量データ送信部７７とを有している。受信部７１は、信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃを受信するとともに、遅延量データＩＤ１を生成するものである。受信部７２は、信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃを受信するとともに、遅延量データＩＤ２を生成するものである。受信部７３は、信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃを受信するとともに、遅延量データＩＤ３を生成するものである。

図２１は、受信部７１の一構成例を表すものである。なお、受信部７２，７３についても同様である。受信部７１は、第１の実施の形態に係る受信部２１（図７）において、遅延部５０Ａ，５０Ｂ，５０Ｃおよび制御部４８を省くとともに、パターン検出部４７をパターン検出部７９に置き換えたものである。パターン検出部７９は、受信したパケットのＳｏＴ部Ｐ１における同期コードが、同期コードＰ１２，Ｐ１３のどちらであるかをパターン比較により検出する。そして、パターン検出部７９は、同期コードが同期コードＰ１３である場合には、その受信したパケットがパケットＰＣＴ２であると判断し、ペイロード部Ｐ３から遅延量データＰ３１を取得し、遅延量データＩＤ１として出力するようになっている。

遅延量データ送信部７７は、受信部７１，７２，７３から供給された遅延量データＩＤ１，ＩＤ２，ＩＤ３を、遅延量データＩＤとして送信装置６０に対して送信するものである。遅延量データＩＤは、このように専用の信号線を準備し、その信号線を介して送信することができる。また、例えば、データレーンＤＬ１〜ＤＬ３のうち、使用していないデータレーンを介して送信するようにしてもよい。

図２２は、通信システム２の一動作例を表すものである。

まず、送信装置６０の制御部６７は、動作モードをキャリブレーションモードに設定する（ステップＳ１１）。

次に、制御部６７は、送信部１１Ａ，１２Ａ，１３Ａのそれぞれにおける遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量を最小に設定する（ステップＳ１２）。

次に、送信装置６０がデータを送信する（ステップＳ１３）。具体的には、まず、制御部６７が、送信部１１Ａにおける遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量についての情報と、送信部１２Ａにおける遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量についての情報と、送信部１２Ｃにおける遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量についての情報とを含む遅延量データＤＤを生成する。そして、送信データ生成部６４が、遅延量データＤＤに基づいて、送信部１１Ａにおける遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量の情報を含む送信データを生成して送信部１１Ａに供給し、送信部１２Ａにおける遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量の情報を含む送信データを生成して送信部１２Ａに供給し、送信部１３Ａにおける遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量の情報を含む送信データを生成して送信部１３Ａに供給する。そして、送信部１１Ａが、データレーンＤＬ１を介して受信部７１に対してデータを送信し、送信部１１Ｂが、データレーンＤＬ２を介して受信部７２に対してデータを送信し、送信部１１Ｃが、データレーンＤＬ３を介して受信部７３に対してデータを送信する。このようにして、送信部１１Ａ，１２Ａ，１３Ａは、図２０に示したパケットＰＣＴ２を用いて、データを送信する。

次に、受信部７１，７２，７３のそれぞれにおけるパターン検出部７９がパターン検出を行う（ステップＳ１４）。具体的には、各パターン検出部７９は、受信したパケットのＳｏＴ部Ｐ１における同期コードが、同期コードＰ１２，Ｐ１３のどちらであるかをパターン比較により検出する。そして、各パターン検出部７９は、同期コードが同期コードＰ１３である場合には、その受信したパケットがパケットＰＣＴ２であると判断し、ペイロード部Ｐ３から遅延量データＰ３１を取得する。そして、受信部７１のパターン検出部７９は、その遅延量データＰ３１を遅延量データＩＤ１として出力し、受信部７２のパターン検出部７９は、その遅延量データＰ３１を遅延量データＩＤ２として出力し、受信部７３のパターン検出部７９は、その遅延量データＰ３１を遅延量データＩＤ３として出力する。そして、遅延量データ送信部７７は、これらの遅延量データＩＤ１，ＩＤ２，ＩＤ３を、遅延量データＩＤとして送信装置６０に対して送信する。

次に、送信装置６０の制御部６７は、送信部１１Ａ，１２Ａ，１３Ａのそれぞれにおける遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量の全ての組み合わせを設定したか否かを確認する（ステップＳ１５）。

ステップＳ１５において、遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量の全ての組み合わせをまだ設定していない場合（ステップＳ１５において“Ｎ”）には、制御部６７は、遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量の全ての組み合わせのうち、まだ設定していない組み合わせの遅延量を設定し（ステップＳ１６）、ステップＳ１３に戻る。そして、遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量の全ての組み合わせを設定するまで、ステップＳ１３〜Ｓ１６を繰り返す。すなわち、この例では、遅延部３３Ａ，３３Ｂ，３３Ｃのそれぞれは、４段階で遅延量を設定できるため、６４回パターン比較を行う。

ステップＳ１５において、遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量の全ての組み合わせを設定した場合（ステップＳ１５において“Ｙ”）には、制御部６７は、送信部１１Ａ，１２Ａ，１３Ａのそれぞれにおける遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量を決定する（ステップＳ１７）。具体的には、制御部６７は、ステップＳ１３〜Ｓ１６において取得した遅延量データＩＤに基づいて、送信部１１Ａの遅延部３３Ａ〜３３Ｃの遅延量を決定し、送信部１２Ａの遅延部３３Ａ〜３３Ｃの遅延量を決定し、送信部１３Ａの遅延部３３Ａ〜３３Ｃの遅延量を決定する。そして、制御部６７は、送信部１１Ａ，１２Ａ，１３Ａのそれぞれにおける遅延部３３Ａ，３３Ｂ，３３Ｃに対して、このステップＳ１７において決定した遅延量で入力信号を遅延させるように、制御信号ＩＴ１，ＩＴ２，ＩＴ３を介して指示する。

次に、制御部６７は、キャリブレーションモードを終了する（ステップＳ１８）。

以上でこのフローを終了する。この後、送信部１１Ａ，１２Ａ，１３Ａのそれぞれにおける遅延部３３Ａ，３３Ｂ，３３Ｃは、ステップＳ１７において求めた遅延量で信号を遅延する。このようにして、送信部１１Ａ，１１Ｂ，１１Ｃにおいてスキュー調整が行われる。これにより、通信システム２では、通信性能を高めることができる。

通信システム２では、スキュー調整のための専用のパケットＰＣＴ２を設けるようにしたので、例えば、パケットＰＣＴ２のペイロード部Ｐ３に遅延量データＰ３１を含むことができるため、スキュー調整の自由度を高めることができる。

以上のように本実施の形態では、スキュー調整のための専用のパケットを設けたので、スキュー調整の自由度を高めることができる。その他の効果は、上記第１の実施の形態の場合と同様である。

［変形例２−１］
上記実施の形態では、送信装置６０の制御部６７が、遅延量データＩＤに基づいて、送信部１１Ａ，１２Ａ，１３Ａのそれぞれにおける遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量を求めたが、これに限定されるものではない。これに代えて、例えば、受信部７１の遅延量データ送信部７７が、遅延量データＩＤ１に基づいて送信部１１Ａの遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量を決定し、遅延量データＩＤ２に基づいて送信部１１Ｂの遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量を決定し、遅延量データＩＤ３に基づいて送信部１１Ｃの遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量を決定し、決定したそれらの遅延量を遅延量データＩＤとして送信装置６０に対して送信してもよい。

＜３．第３の実施の形態＞
次に、第３の実施の形態に係る通信システム３について説明する。本実施の形態は、パターン比較とは異なる方法でスキューの検出を行うものである。なお、上記第１の実施の形態等に係る通信システム１，２と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図２３は、通信システム３の一構成例を表すものである。通信システム３は、送信装置８０と、受信装置９０とを備えている。

送信装置８０は、制御部８７を有している。制御部８７は、キャリブレーションモードにおいて、受信装置９０から供給された位相情報ＩＰを受信し、その位相情報ＩＰに基づいて、送信部１１Ａの遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量を指示する制御信号ＩＴ１を生成し、送信部１１Ｂの遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量を指示する制御信号ＩＴ２を生成し、送信部１１Ｃの遅延部３３Ａ，３３Ｂ，３３Ｃの遅延量を指示する制御信号ＩＴ３を生成するものである。

受信装置９０は、受信部９１，９２，９３と、位相情報送信部９７とを有している。受信部９１は、信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃを受信するとともに、位相情報ＩＰ１を生成するものである。受信部９２は、信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃを受信するとともに、位相情報ＩＰ２を生成するものである。受信部９３は、信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃを受信するとともに、位相情報ＩＰ３を生成するものである。

図２４は、受信部９１の一構成例を表すものである。なお、受信部９２，９３についても同様である。受信部９１は、第１の実施の形態に係る受信部２１（図７）において、パターン検出部４７、制御部４８、および遅延部５０Ａ，５０Ｂ，５０Ｃを省くとともに、位相比較回路１３０を追加したものである。

位相比較回路１３０は、この例では、アンプ４２Ａの出力信号ＳＡＢの位相と、アンプ４２Ｂの出力信号ＳＢＣの位相と、アンプ４２Ｃの出力信号ＳＣＡの位相とを比較するものである。位相比較回路１３０は、フリップフロップ（Ｆ／Ｆ）１３１〜１３３，１３６〜１３８と、論理積回路１３４，１３９とを有している。フリップフロップ１３１のデータ入力端子はアンプ４２Ｂの出力端子と接続され、クロック端子はアンプ４２Ａの出力端子と接続され、出力端子は論理積回路１３４の第１の入力端子およびフリップフロップ１３２のデータ入力端子に接続されている。フリップフロップ１３２のデータ入力端子はフリップフロップ１３１の出力端子および論理積回路１３４の第１の入力端子に接続され、クロック入力端子はアンプ４２Ａの出力端子と接続され、出力端子は論理積回路１３４の第２の入力端子およびフリップフロップ１３３のデータ入力端子に接続されている。フリップフロップ１３３のデータ入力端子はフリップフロップ１３２の出力端子および論理積回路１３４の第２の入力端子に接続され、クロック入力端子はアンプ４２Ａの出力端子と接続され、出力端子は論理積回路１３４の第３の入力端子に接続されている。論理積回路１３４は、フリップフロップ１３１〜１３３の出力信号の論理積を求めて出力するものである。フリップフロップ１３６のデータ入力端子はアンプ４２Ｃの出力端子と接続され、クロック端子はアンプ４２Ａの出力端子と接続され、出力端子は論理積回路１３９の第１の入力端子およびフリップフロップ１３７のデータ入力端子に接続されている。フリップフロップ１３７のデータ入力端子はフリップフロップ１３６の出力端子および論理積回路１３９の第１の入力端子に接続され、クロック入力端子はアンプ４２Ａの出力端子と接続され、出力端子は論理積回路１３９の第２の入力端子およびフリップフロップ１３８のデータ入力端子に接続されている。フリップフロップ１３８のデータ入力端子はフリップフロップ１３７の出力端子および論理積回路１３９の第２の入力端子に接続され、クロック入力端子はアンプ４２Ａの出力端子と接続され、出力端子は論理積回路１３９の第３の入力端子に接続されている。論理積回路１３９は、フリップフロップ１３６〜１３８の出力信号の論理積を求めて出力するものである。そして、位相比較回路１３０は、論理積回路１３４，１３９の出力信号を、位相情報ＩＰ１として出力するようになっている。

位相情報送信部９７は、受信部９１，９２，９３から供給された位相情報ＩＰ１，ＩＰ２，ＩＰ３を、位相情報ＩＰとして送信装置８０に対して送信するものである。位相情報送信部９７は、例えば、位相情報ＩＰ１，ＩＰ２，ＩＰ３のいずれか１つを選択して出力するセレクタを含んで構成することができる。位相情報ＩＰは、このように専用の信号線を準備し、その信号線を介して送信することができる。なお、これに限定されるものではなく、例えばセレクタを設けず、パラレル信号により送信するようにしてもよい。また、例えば、データレーンＤＬ１〜ＤＬ３のうち、使用していないデータレーンを介して送信するようにしてもよい。

図２５は、通信システム３の一動作例を表すものである。

まず、送信装置８０の制御部８７は、動作モードをキャリブレーションモードに設定する（ステップＳ２１）。

次に、送信部１１Ａ，１２Ａ，１３Ａのそれぞれは、シンボル“＋ｘ”，“−ｘ”を交互に送信する（ステップＳ２２）。具体的には、例えば、パケットＰＣＴ１のポストコードＰ５１を利用することが可能である。すなわち、このポストコードＰ５１は、フッタ部Ｐ４の最後のデータに応じて、シンボル“＋ｘ”，“−ｘ”を交互に配置したパターンや、シンボル“＋ｙ”，“−ｙ”を交互に配置したパターンや、シンボル“＋ｚ”，“−ｚ”を交互に配置したパターンを有する。送信部１１Ａ，１２Ａ，１３Ａのそれぞれは、例えばこのようなポストコードＰ５１を用いて、シンボル“＋ｘ”，“−ｘ”を交互に送信することができる。

次に、制御部８７は、送信部１１Ａ，１２Ａ，１３Ａのそれぞれにおける遅延部３３Ａ，３３Ｂの遅延量を順次設定して位相情報ＩＰを取得する（ステップＳ２３）。

図２６〜２８は、位相比較回路１３０の位相比較動作を表すものである。図２６は、信号ＳＩＧＡの位相が、信号ＳＩＧＢの位相とほぼ一致している場合を示し、図２７は、信号ＳＩＧＡの位相が、信号ＳＩＧＢの位相に比べて進んでいる場合を示し、図２８は、信号ＳＩＧＡの位相が、信号ＳＩＧＢの位相に比べて遅れている場合を示す。図２６〜２８において、（Ａ）は信号ＳＩＧＡの波形を示し、（Ｂ）は信号ＳＩＧＢの波形を示し、（Ｃ）は信号ＳＩＧＣの波形を示し、（Ｄ）は信号ＳＩＧＡと信号ＳＩＧＢの差分（ＳＩＧＡ−ＳＩＧＢ）を示し、（Ｅ）は信号ＳＩＧＢと信号ＳＩＧＣの差分（ＳＩＧＢ−ＳＩＧＣ）を示し、（Ｆ）は信号ＳＩＧＣと信号ＳＩＧＡの差分（ＳＩＧＣ−ＳＩＧＡ）を示し、（Ｇ）は信号ＳＡＢの波形を示し、（Ｈ）は信号ＳＢＣの波形を示し、（Ｉ）は信号ＳＣＡの波形を示す。図２６〜２８に示したように、シンボル“＋ｘ”，“−ｘ”を交互に送信すると、信号ＳＩＧＡは、高レベル電圧ＶＨと低レベル電圧ＶＬとの間で交番する信号になり、信号ＳＩＧＢは、この信号ＳＩＧＡを反転した信号になり、信号ＳＩＧＣは、中レベル電圧ＶＭを維持する直流信号になる。

図２７に示したように、信号ＳＩＧＡの位相が、信号ＳＩＧＢの位相に比べて進んでいる場合には、信号ＳＡＢの立ち上がりタイミングにおいて、信号ＳＢＣは高レベル（“１”）となり（図２７（Ｈ））、信号ＳＣＡは低レベル（“０”）になる（図２７（Ｉ））。よって、位相比較回路１３０のフリップフロップ１３１は、高レベルの信号を出力し、フリップフロップ１３６は、低レベルの信号を出力する。その結果、論理積回路１３４は高レベルの信号を出力し、論理積回路１３９は低レベルの信号を出力する。

また、図２８に示したように、信号ＳＩＧＡの位相が、信号ＳＩＧＢの位相に比べて遅れている場合には、信号ＳＡＢの立ち上がりタイミングにおいて、信号ＳＢＣは低レベル（“０”）となり（図２８（Ｈ））、信号ＳＣＡは高レベル（“１”）になる（図２８（Ｉ））。よって、位相比較回路１３０のフリップフロップ１３１は、低レベルの信号を出力し、フリップフロップ１３６は、高レベルの信号を出力する。その結果、論理積回路１３４は低レベルの信号を出力し、論理積回路１３９は高レベルの信号を出力する。

位相情報送信部９７は、位相比較回路１３０の出力信号に基づいて位相情報ＩＰを生成し、送信装置８０の制御部８７に供給する。そして、制御部８７は、送信部１１Ａ，１２Ａ，１３Ａのそれぞれにおける遅延部３３Ａ，３３Ｂの遅延量を順次設定することにより、信号ＳＩＧＡの位相および信号ＳＩＧＢの位相を調整する。

次に、制御部８７は、遅延部３３Ａ，３３Ｂの遅延量を決定する（ステップＳ２４）。具体的には、制御部８７は、信号ＳＩＧＡの位相と信号ＳＩＧＢの位相とをほぼ一致させることができる遅延部３３Ａ，３３Ｂの遅延量を選択する。このように、通信システム３では、ポストコードＰ５１が、２つのシンボル（この例ではシンボル“＋ｘ”，“−ｘ”）を交互に配置した既知のパターンであることを利用して、位相比較を行う。そして、その位相比較結果に基づいて遅延部３３Ａ，３３Ｂの遅延量を順次設定することにより、信号ＳＩＧＡの位相と信号ＳＩＧＢの位相とをほぼ一致させることができる。

次に、送信部１１Ａ，１２Ａ，１３Ａのそれぞれは、シンボル“＋ｚ”，“−ｚ”を交互に送信する（ステップＳ２５）。具体的には、送信部１１Ａ，１２Ａ，１３Ａのそれぞれは、ステップＳ２２と同様に、例えばポストコードＰ５１を用いて、シンボル“＋ｚ”，“−ｚ”を交互に送信する。

次に、制御部８７は、送信部１１Ａ，１２Ａ，１３Ａのそれぞれにおける遅延部３３Ａ，３３Ｃの遅延量を順次設定して位相情報ＩＰを取得する（ステップＳ２６）。

図２９〜３１は、位相比較回路１３０の位相比較動作を表すものである。図２９は、信号ＳＩＧＡの位相が、信号ＳＩＧＣの位相とほぼ一致している場合を示し、図３０は、信号ＳＩＧＡの位相が、信号ＳＩＧＣの位相に比べて進んでいる場合を示し、図３１は、信号ＳＩＧＡの位相が、信号ＳＩＧＣの位相に比べて遅れている場合を示す。図２９〜３１に示したように、シンボル“＋ｚ”，“−ｚ”を交互に送信すると、信号ＳＩＧＡは、高レベル電圧ＶＨと低レベル電圧ＶＬとの間で交番する信号になり、信号ＳＩＧＢは、中レベル電圧ＶＭを維持する直流信号になり、信号ＳＩＧＣは、信号ＳＩＧＡを反転した信号になる。

図３０に示したように、信号ＳＩＧＡの位相が、信号ＳＩＧＣの位相に比べて進んでいる場合には、信号ＳＡＢの立ち上がりタイミングにおいて、信号ＳＢＣは低レベル（“０”）となり（図３０（Ｈ））、信号ＳＣＡは高レベル（“１”）になる（図３０（Ｉ））。よって、位相比較回路１３０のフリップフロップ１３１は、低レベルの信号を出力し、フリップフロップ１３６は、高レベルの信号を出力する。その結果、論理積回路１３４は低レベルの信号を出力し、論理積回路１３９は高レベルの信号を出力する。

また、図３１に示したように、信号ＳＩＧＡの位相が、信号ＳＩＧＣの位相に比べて遅れている場合には、信号ＳＡＢの立ち上がりタイミングにおいて、信号ＳＢＣは高レベル（“１”）となり（図３１（Ｈ））、信号ＳＣＡは低レベル（“０”）になる（図３１（Ｉ））。よって、位相比較回路１３０のフリップフロップ１３１は、高レベルの信号を出力し、フリップフロップ１３６は、低レベルの信号を出力する。その結果、論理積回路１３４は高レベルの信号を出力し、論理積回路１３９は低レベルの信号を出力する。

位相情報送信部９７は、位相比較回路１３０の出力信号に基づいて位相情報ＩＰを生成し、送信装置８０の制御部８７に供給する。そして、制御部８７は、送信部１１Ａ，１２Ａ，１３Ａのそれぞれにおける遅延部３３Ａ，３３Ｃの遅延量を順次設定することにより、信号ＳＩＧＡの位相および信号ＳＩＧＣの位相を調整する。

次に、制御部８７は、遅延部３３Ａ，３３Ｃの遅延量を決定する（ステップＳ２７）。具体的には、制御部８７は、信号ＳＩＧＡの位相と信号ＳＩＧＢの位相とをほぼ一致させることができる遅延部３３Ａ，３３Ｃの遅延量を決定する。

次に、制御部８７は、キャリブレーションモードを終了する（ステップＳ２８）。

以上でこのフローを終了する。この後、送信部１１Ａ，１２Ａ，１３Ａのそれぞれにおける遅延部３３Ａ，３３Ｂ，３３Ｃは、ステップＳ２４，Ｓ２７において決定した遅延量で信号を遅延する。このようにして、送信部１１Ａ，１１Ｂ，１１Ｃにおいてスキュー調整が行われる。これにより、通信システム３では、通信性能を高めることができる。

通信システム３では、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣ間の位相比較によりスキュー検出を行うようにしたので、第１の実施の形態等の場合のようにパターン比較によりスキュー検出を行う場合に比べて、より直接的にスキューを把握することができる。

以上のように本実施の形態では、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣ間の位相比較によりスキュー検出を行うようにしたので、直接的にスキューを把握することができる。その他の効果は、上記第１の実施の形態の場合と同様である。

＜４．適用例＞
次に、上記実施の形態および変形例で説明した通信システムの適用例について説明する。

図３２は、上記実施の形態等の通信システムが適用されるスマートフォン７００（多機能携帯電話）の外観を表すものである。このスマートフォン７００には、様々なデバイスが搭載されており、それらのデバイス間でデータのやり取りを行うために、上記実施の形態等の通信システムが適用されている。

図３３は、スマートフォン７００に用いられるアプリケーションプロセッサ７１０の一構成例を表すものである。アプリケーションプロセッサ７１０は、ＣＰＵ（Central Processing Unit）７１１と、メモリ制御部７１２と、電源制御部７１３と、外部インタフェース７１４と、ＧＰＵ（Graphics Processing Unit）７１５と、メディア処理部７１６と、ディスプレイ制御部７１７と、ＭＩＰＩ（Mobile Industry Processor Interface）インタフェース７１８とを有している。ＣＰＵ７１１、メモリ制御部７１２、電源制御部７１３、外部インタフェース７１４、ＧＰＵ７１５、メディア処理部７１６、ディスプレイ制御部７１７は、この例では、システムバス７１９に接続され、このシステムバス７１９を介して、互いにデータのやり取りをすることができるようになっている。

ＣＰＵ７１１は、プログラムに従って、スマートフォン７００で扱われる様々な情報を処理するものである。メモリ制御部７１２は、ＣＰＵ７１１が情報処理を行う際に使用するメモリ９０１を制御するものである。電源制御部７１３は、スマートフォン７００の電源を制御するものである。

外部インタフェース７１４は、外部デバイスと通信するためのインタフェースであり、この例では、無線通信部９０２およびイメージセンサ８１０と接続されている。この外部インタフェース７１４には、例えば、上記実施の形態等の受信装置が適用される。無線通信部９０２は、携帯電話の基地局と無線通信をするものであり、例えば、ベースバンド部や、ＲＦ（Radio Frequency）フロントエンド部などを含んで構成される。イメージセンサ８１０は、画像を取得するものであり、例えばＣＭＯＳセンサを含んで構成される。

ＧＰＵ７１５は、画像処理を行うものである。メディア処理部７１６は、音声や、文字や、図形などの情報を処理するものである。ディスプレイ制御部７１７は、ＭＩＰＩインタフェース７１８を介して、ディスプレイ９０４を制御するものである。ＭＩＰＩインタフェース７１８は画像信号をディスプレイ９０４に送信するものである。画像信号としては、例えば、ＹＵＶ形式やＲＧＢ形式などの信号を用いることができる。このＭＩＰＩインタフェース７１８には、例えば、上記実施の形態等の送信装置が適用される。

図３４は、イメージセンサ８１０の一構成例を表すものである。イメージセンサ８１０は、センサ部８１１と、ＩＳＰ（Image Signal Processor）８１２と、ＪＰＥＧ（Joint Photographic Experts Group）エンコーダ８１３と、ＣＰＵ８１４と、ＲＡＭ（Random Access Memory）８１５と、ＲＯＭ（Read Only Memory）８１６と、電源制御部８１７と、Ｉ²Ｃ（Inter-Integrated Circuit）インタフェース８１８と、ＭＩＰＩインタフェース８１９とを有している。これらの各ブロックは、この例では、システムバス８２０に接続され、このシステムバス８２０を介して、互いにデータのやり取りをすることができるようになっている。

センサ部８１１は、画像を取得するものであり、例えばＣＭＯＳセンサにより構成されるものである。ＩＳＰ８１２は、センサ部８１１が取得した画像に対して所定の処理を行うものである。ＪＰＥＧエンコーダ８１３は、ＩＳＰ８１２が処理した画像をエンコードしてＪＰＥＧ形式の画像を生成するものである。ＣＰＵ８１４は、プログラムに従ってイメージセンサ８１０の各ブロックを制御するものである。ＲＡＭ８１５は、ＣＰＵ８１４が情報処理を行う際に使用するメモリである。ＲＯＭ８１６は、ＣＰＵ８１４において実行されるプログラムを記憶するものである。電源制御部８１７は、イメージセンサ８１０の電源を制御するものである。Ｉ²Ｃインタフェース８１８は、アプリケーションプロセッサ７１０から制御信号を受け取るものである。また、図示していないが、イメージセンサ８１０は、アプリケーションプロセッサ７１０から、制御信号に加えてクロック信号をも受け取るようになっている。具体的には、イメージセンサ８１０は、様々な周波数のクロック信号に基づいて動作できるよう構成されている。ＭＩＰＩインタフェース８１９は、画像信号をアプリケーションプロセッサ７１０に送信するものである。画像信号としては、例えば、ＹＵＶ形式やＲＧＢ形式などの信号を用いることができる。このＭＩＰＩインタフェース８１９には、例えば、上記実施の形態等の送信装置が適用される。

以上、実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、上記の各実施の形態では、送信装置１０等は、３つのデータレーンＤＬ１〜ＤＬ３を用いて受信装置２０等に対してデータを送信したが、これに限定されるものではなく、これに代えて、例えば２つ以下のデータレーンを用いてもよいし、４つ以上のデータレーンを用いてもよい。

また、例えば、上記の各実施の形態では、データレーンＤＬ１〜ＤＬ３のそれぞれにおいて、３つの信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを送信するものとしたが、これに限定されるものではなく、４つ以上の信号を送信してもよい。

また、例えば、上記の各実施の形態では、制御部４８Ｅは、遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を制御したが、これに限定されるものではなく、例えば、図３５に示す受信部２１Ｅのように、クロックＲｘＣＫの位相をも制御するようにしてもよい。この受信部２１Ｅは、制御部４８Ｅと、クロック生成部４３Ｅとを有している。制御部４８Ｅは、遅延制御信号ＣＴＬＡ，ＣＴＬＢ，ＣＴＬＣを介して遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を制御するとともに、位相制御信号ＣＴＬＣＫを介してクロックＲｘＣＫの位相を制御するものである。クロック生成部４３Ｅは、位相制御信号ＣＴＬＣＫに基づいて、クロックＲｘＣＫの位相を切り替える機能を有している。これにより、受信部２１Ｅでは、例えばキャリブレーションモードにおいて、遅延部５０Ａ，５０Ｂ，５０Ｃの遅延量を順次設定するとともに、クロックＲｘＣＫの位相を順次設定し、最適な設定を決定する。このように構成しても、上記各実施の形態の場合と同様の効果を得ることができる。

また、例えば、上記の各実施の形態では、アンプ４２Ａの後段に遅延部５０Ａを配置し、アンプ４２Ｂの後段に遅延部５０Ｂを配置し、アンプ４２Ｃの後段に遅延部５０Ｃを配置したが、これに限定されるものではない。これに代えて、例えば、図３６に示す受信部２１Ｆのように、アンプ４２Ａの前段に遅延部１５０Ａを配置し、アンプ４２Ｂの前段に遅延部１５０Ｂを配置し、アンプ４２Ｃの前段に遅延部１５０Ｃを配置してもよい。遅延部１５０Ａは、ローパスフィルタ１５１〜１５３、セレクタ１５４を有している。遅延部１５０Ｂ，１５０Ｃについても同様である。ローパスフィルタ１５１〜１５３は、例えば抵抗素子と容量素子を含んで構成されるものである。セレクタ１５４は、例えば、アナログスイッチを含んで構成されるものである。この構成により、遅延部１５０Ａ，１５０Ｂ，１５０Ｃは、ローパスフィルタの段数を切り替えることにより、遅延量を調整する。このように構成しても、上記各実施の形態の場合と同様の効果を得ることができる。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術は以下のような構成とすることができる。

（１）送信装置から送信される第１の送信信号、第２の送信信号、および第３の送信信号のうち、前記第１の送信信号および前記第２の送信信号の差分に基づいて第１の信号を生成し、前記第２の送信信号および前記第３の送信信号の差分に基づいて第２の信号を生成し、前記第３の送信信号および前記第１の送信信号の差分に基づいて第３の信号を生成する第１のアンプ部と、
遅延量を変更可能に構成され、前記第１の信号、前記第２の信号、および前記第３の信号をそれぞれ遅延する第１の遅延部と、
前記第１の遅延部により遅延された前記第１の信号、前記第２の信号、および前記第３の信号に基づいて、前記第１の遅延部における前記第１の信号、前記第２の信号、および前記第３の信号の各遅延量を設定する制御部と
を備えた受信装置。

（２）前記送信装置は、前記第１の送信信号、前記第２の送信信号、および前記第３の送信信号を用いて一連のパケットを送信し、
各パケットは、第１の部分、ペイロード部分、および第２の部分をこの順に有し、
前記制御部は、前記第１の遅延部の各遅延量を順次変更して、前記第１の部分に含まれる所定のパターンを取得できるような遅延量の１または複数の組み合わせを求め、その組み合わせに基づいて各遅延量を設定する
前記（１）に記載の受信装置。

（３）前記所定のパターンは、同期コードを示すパターンである
前記（２）に記載の受信装置。

（４）前記制御部は、前記所定のパターンを取得でき、かつ、前記第１の部分にエラーがないような遅延量の１または複数の組み合わせを求める
前記（２）または（３）に記載の受信装置。

（５）前記第１の送信信号および前記第２の送信信号の差分に基づいて第４の信号を生成し、前記第２の送信信号および前記第３の送信信号の差分に基づいて第５の信号を生成し、前記第３の送信信号および前記第１の送信信号の差分に基づいて第６の信号を生成する第２のアンプ部と、
遅延量を変更可能に構成され、前記第４の信号、前記第５の信号、および前記第６の信号をそれぞれ遅延する第２の遅延部と
をさらに備え、
前記制御部は、前記第２の遅延部により遅延された前記第４の信号、前記第５の信号、および前記第６の信号にも基づいて、前記第１の遅延部における各遅延量を調整する
前記（１）から（４）のいずれかに記載の受信装置。

（６）前記送信装置は、前記第１の送信信号、前記第２の送信信号、および前記第３の送信信号の間のスキューを調整可能に構成され、
前記第１の信号、前記第２の信号、および前記第３の信号に基づいて、前記第１の送信信号、前記第２の送信信号、および前記第３の送信信号の間のスキューを示すスキュー情報を生成し、前記送信装置へ供給するスキュー情報生成部をさらに備えた
前記（１）から（５）のいずれかに記載の受信装置。

（７）前記第１の遅延部により遅延された前記第１の信号、前記第２の信号、および前記第３の信号に基づいてクロック信号を生成し、そのクロック信号の位相を調整して出力するクロック生成部をさらに備え、
前記制御部は、前記第１の遅延部により遅延された前記第１の信号、前記第２の信号、および前記第３の信号に基づいて、前記クロック生成部における前記クロック信号の位相の調整量を設定する
前記（１）から（６）のいずれかに記載の受信装置。

（８）前記第１の送信信号、前記第２の送信信号、および前記第３の送信信号は、互いに異なる電圧レベルを有する
前記（１）から（７）のいずれかに記載の受信装置。

（９）互いに異なる電圧レベルを有する３以上の送信信号間のスキューを調整可能に構成された送信装置から送信された前記３以上の送信信号を受信する受信部と、
前記受信部の受信結果に基づいて、前記３以上の送信信号間のスキューを示すスキュー情報を生成し、前記送信装置へ供給するスキュー情報生成部と
を備えた受信装置。

（１０）前記送信装置は、前記３以上の送信信号を用いて一連のパケットを送信し、
各パケットは、第１の部分、ペイロード部分、および第２の部分をこの順に有し、
前記スキュー情報生成部は、前記受信部が前記第１の部分に含まれる所定のパターンを取得できたときに、そのパケットのペイロード部分に基づいて、前記スキュー情報を生成する
前記（９）に記載の受信装置。

（１１）前記一連のパケットのうちの、前記第１の部分に前記所定のパターンを含むパケットは、前記送信装置におけるスキューの設定を示す設定情報をペイロード部分に含む
前記（１０）に記載の受信装置。

（１２）前記スキュー情報生成部は、前記受信部が複数の前記パケットのそれぞれから前記設定情報を取得し、その複数の前記設定情報を前記スキュー情報として前記送信装置に供給する
前記（１１）に記載の受信装置。

（１３）前記スキュー情報生成部は、前記受信部が複数の前記パケットのそれぞれから前記設定情報を取得し、その複数の前記設定情報のうちの１つを前記スキュー情報として前記送信装置に供給する
前記（１１）に記載の受信装置。

（１４）前記３以上の送信信号は、第１の送信信号、第２の送信信号、および第３の送信信号からなり、
前記受信部は、
前記第１の送信信号および前記第２の送信信号の差分に基づいて第１の信号を生成し、前記第２の送信信号および前記第３の送信信号の差分に基づいて第２の信号を生成し、前記第３の送信信号および前記第１の送信信号の差分に基づいて第３の信号を生成する第１のアンプ部と、
前記第１の信号、前記第２の信号、および前記第３の信号の遷移タイミングを比較する比較部と
を有する
前記（９）に記載の受信装置。

（１５）前記送信装置は、前記３以上の送信信号を用いて一連のパケットを送信し、
各パケットは、第１の部分、ペイロード部分、および第２の部分をこの順に有し、
前記スキュー情報生成部は、前記比較部が前記第２の部分に対応する前記２つの送信信号間遷移タイミングを比較した結果に基づいて、前記スキュー情報を生成する
前記（１４）に記載の受信装置。

（１６）前記第２の部分では、前記第１の送信信号、前記第２の送信信号、および前記第３の送信信号のうちの２つの送信信号は、２つの電圧レベル間で交互に遷移するものである
前記（１５）に記載の受信装置。

（１７）遅延量を変更可能に構成され、送信装置から送信される互いに異なる電圧レベルを有する３以上の送信信号をそれぞれ遅延する第１の遅延部と、
前記第１の遅延部により遅延された前記３以上の送信信号に基づいて、前記第１の遅延部における前記３以上の送信信号の各遅延量を設定する制御部と
を備えた受信装置。

（１８）互いに異なる電圧レベルを有する３以上の送信信号のそれぞれに対応する遅延部を有し、複数の前記遅延部により遅延された信号に基づいて前記３以上の送信信号を生成する送信部と、
前記３以上の送信信号を受信する受信装置から送信された、前記３以上の送信信号間のスキューを示すスキュー情報を取得するスキュー情報取得部と、
を備え、
前記送信部は、前記スキュー情報に基づいて各遅延部における遅延量を設定する
送信装置。

（１９）キャリブレーションモードを含む複数の動作モードを有し、
前記送信部は、前記キャリブレーションモードにおいて、各遅延部の遅延量を順次変更して前記３以上の送信信号を生成する
前記（１８）に記載の送信装置。

（２０）前記送信部は、前記３以上の送信信号を用いて一連のパケットを送信し、
各パケットは、第１の部分、ペイロード部分、および第２の部分をこの順に有し、
前記一連のパケットのうちのいずれか一のパケットは、前記第１の部分に所定のパターンを含み、前記ペイロード部分に各遅延部の遅延量についての情報を含む
前記（１９）に記載の送信装置。

（２１）送信装置と
受信装置と
を備え、
前記受信装置は、
前記送信装置から送信される第１の送信信号、第２の送信信号、および第３の送信信号のうち、前記第１の送信信号および前記第２の送信信号の差分に基づいて第１の信号を生成し、前記第２の送信信号および前記第３の送信信号の差分に基づいて第２の信号を生成し、前記第３の送信信号および前記第１の送信信号の差分に基づいて第３の信号を生成する第１のアンプ部と、
遅延量を変更可能に構成され、前記第１の信号、前記第２の信号、および前記第３の信号をそれぞれ遅延する第１の遅延部と、
前記第１の遅延部により遅延された前記第１の信号、前記第２の信号、および前記第３の信号に基づいて、前記第１の遅延部における前記第１の信号、前記第２の信号、および前記第３の信号の各遅延量を設定する制御部と
を有する
通信システム。

（２２）前記送信装置は、画像データを取得して送信するイメージセンサであり、
前記受信装置は、前記画像データを受信して、その画像データに基づいて所定の処理を行うプロセッサである
前記（２１）に記載の通信システム。

１〜３，１Ａ，１Ｃ…通信システム、７Ａ〜７Ｃ，８Ａ〜８Ｃ，９Ａ〜９Ｃ…伝送路、１０，１０Ａ，６０，８０，２００…送信装置、１１〜１３，１１Ａ〜１３Ａ…送信部、１４，６４…送信データ生成部、１５…信号生成部、１６…フリップフロップ（Ｆ／Ｆ）、１７Ａ…遅延量情報受信部、２０，２０Ａ，２０Ｃ，７０，９０…受信装置、２１〜２３，２１Ａ〜２３Ａ，２１Ｃ〜２３Ｃ，２１Ｄ〜２３Ｄ，２１Ｄ〜２３Ｅ，２１Ｅ〜２３Ｅ，７１〜７３，９１〜９３…受信部、２７Ａ…遅延量情報送信部、２８Ｃ…受信部、３０，３０Ａ…出力部、３１…出力制御部、３２Ａ，３２Ｂ，３２Ｃ…ドライバ、３３Ａ〜３３Ｃ…遅延部、３９…制御部、４１Ａ〜４１Ｃ…抵抗素子、４２Ａ〜４２Ｃ…アンプ、４３，４３Ｅ…クロック生成部、４４，４５…フリップフロップ（Ｆ／Ｆ）、４６…信号生成部、４７，７９…パターン検出部、４８，４８Ａ，４８Ｃ，４８Ｄ，４８Ｅ，５８Ｃ…制御部、５０Ａ〜５０Ｃ，１５０Ａ〜１５０Ｃ…遅延部、５１〜５３…遅延バッファ、５４…セレクタ、５５Ａ〜５５Ｃ…セレクタ、６７…制御部、７７…遅延量データ送信部、８７…制御部、９７…位相情報送信部、１００…プリント基板、１０１…パターン配線、１０２…コネクタ、１１０，１２０…チップ、１３０…位相比較回路、１３１〜１３３，１３６〜１３８…フリップフロップ（Ｆ／Ｆ）、１３４，１３９…論理積回路、ＣＨ１〜ＣＨ５…チャネル、ＣＳ，ＮＳ…シンボル、ＣＴＬＡ〜ＣＴＬＣ…遅延制御信号、ＣＴＬＣＫ…位相制御信号、ＤＤ…遅延量データ、ＤＥＴ，ＳＩＧＡ〜ＳＩＧＣ，ＳＩＧ１Ａ〜ＳＩＧ１Ｃ，ＳＩＧ２Ａ〜ＳＩＧ２Ｃ，ＳＩＧ３Ａ〜ＳＩＧ３Ｃ，ＲｘＦ，ＲｘＲ，ＲｘＰ，Ｓ１，Ｓ２，ＴｘＦ，ＴｘＲ，ＴｘＰ…信号、ＤＬ１〜ＤＬ３…データレーン、ＩＤ，ＩＤ１〜ＩＤ３…遅延量データ、ＩＰ，ＩＰ１〜ＩＰ３…位相情報、ＩＳ，ＩＳ１〜ＩＳ３…遅延量情報、ＩＴ１〜ＩＴ３…制御信号、Ｐ１…ＳｏＴ部、Ｐ２…ヘッダ部、Ｐ３…ペイロード部、Ｐ４…フッタ部、Ｐ５…ＥｏＴ部、Ｐ１１…プリアンブル、Ｐ１２，Ｐ１３…同期コード、Ｐ２１…エラー検出コード、Ｐ３１…遅延量データ、Ｐ４１…エラー検出コード、Ｐ４２…フィラー、Ｐ５１…ポストコード、ＰＣＴ１，ＰＣＴ２…パケット、ＲｘＣＫ，ＴｘＣＫ…クロック、ＳＥＬ…データレーン選択信号、ＴinＡ，ＴinＢ，ＴinＣ…入力端子、ＴoutＡ，ＴoutＢ，ＴoutＣ…出力端子、ＶＨ…高レベル電圧、ＶＭ…中レベル電圧、ＶＬ…低レベル電圧。

Claims (20)

1. 送信装置から送信される第１の送信信号、第２の送信信号、および第３の送信信号のうち、前記第１の送信信号および前記第２の送信信号の差分に基づいて第１の信号を生成し、前記第２の送信信号および前記第３の送信信号の差分に基づいて第２の信号を生成し、前記第３の送信信号および前記第１の送信信号の差分に基づいて第３の信号を生成する第１のアンプ部と、
   遅延量を変更可能に構成され、前記第１の信号、前記第２の信号、および前記第３の信号をそれぞれ遅延する第１の遅延部と、
   前記第１の送信信号および前記第２の送信信号の差分に基づいて第４の信号を生成し、前記第２の送信信号および前記第３の送信信号の差分に基づいて第５の信号を生成し、前記第３の送信信号および前記第１の送信信号の差分に基づいて第６の信号を生成する第２のアンプ部と、
   遅延量を変更可能に構成され、前記第４の信号、前記第５の信号、および前記第６の信号をそれぞれ遅延する第２の遅延部と、
   前記第１の遅延部により遅延された前記第１の信号、前記第２の信号、および前記第３の信号に基づいて、前記第１の遅延部における前記第１の信号、前記第２の信号、および前記第３の信号の各遅延量を設定するとともに、前記第２の遅延部により遅延された前記第４の信号、前記第５の信号、および前記第６の信号にも基づいて、前記第１の遅延部における前記第１の信号、前記第２の信号、および前記第３の信号の各遅延量を調整する制御部と
   を備えた受信装置。
2. 前記送信装置は、前記第１の送信信号、前記第２の送信信号、および前記第３の送信信号を用いて一連のパケットを送信し、
   各パケットは、第１の部分、ペイロード部分、および第２の部分をこの順に有し、
   前記制御部は、前記第１の遅延部の各遅延量を順次変更して、前記第１の部分に含まれる所定のパターンを取得できるような遅延量の１または複数の組み合わせを求め、その組み合わせに基づいて各遅延量を設定する
   請求項１に記載の受信装置。
3. 前記所定のパターンは、同期コードを示すパターンである
   請求項２に記載の受信装置。
4. 前記制御部は、前記所定のパターンを取得でき、かつ、前記第１の部分にエラーがないような遅延量の１または複数の組み合わせを求める
   請求項２または請求項３に記載の受信装置。
5. 前記送信装置は、前記第１の送信信号、前記第２の送信信号、および前記第３の送信信号の間のスキューを調整可能に構成され、
   前記第１の信号、前記第２の信号、および前記第３の信号に基づいて、前記第１の送信信号、前記第２の送信信号、および前記第３の送信信号の間のスキューを示すスキュー情報を生成し、前記送信装置へ供給するスキュー情報生成部をさらに備えた
   請求項１から請求項４のいずれか一項に記載の受信装置。
6. 前記第１の遅延部により遅延された前記第１の信号、前記第２の信号、および前記第３の信号に基づいてクロック信号を生成し、そのクロック信号の位相を調整して出力するクロック生成部をさらに備え、
   前記制御部は、前記第１の遅延部により遅延された前記第１の信号、前記第２の信号、および前記第３の信号に基づいて、前記クロック生成部における前記クロック信号の位相の調整量を設定する
   請求項１から請求項５のいずれか一項に記載の受信装置。
7. 前記第１の送信信号、前記第２の送信信号、および前記第３の送信信号は、互いに異なる電圧レベルを有する
   請求項１から請求項６のいずれか一項に記載の受信装置。
8. 前記制御部は、前記第２の遅延部により遅延された前記第４の信号、前記第５の信号、および前記第６の信号に基づいて、前記第２の遅延部における前記第４の信号、前記第５の信号、および前記第６の信号の各遅延量を決定し、その決定結果に基づいて、前記第１の遅延部における前記第１の信号、前記第２の信号、および前記第３の信号の各遅延量を調整する
   請求項１から請求項７のいずれか一項に記載の受信装置。
9. 前記送信装置から送信される第４の送信信号、第５の送信信号、および第６の送信信号のうち、前記第４の送信信号および前記第５の送信信号の差分に基づいて第７の信号を生成し、前記第５の送信信号および前記第６の送信信号の差分に基づいて第８の信号を生成し、前記第６の送信信号および前記第４の送信信号の差分に基づいて第９の信号を生成する第３のアンプ部と、
   遅延量を変更可能に構成され、前記第７の信号、前記第８の信号、および前記第９の信号をそれぞれ遅延する第３の遅延部と、
   をさらに備え、
   前記第２のアンプ部は、
   第１の期間において、前記第１の送信信号および前記第２の送信信号の差分に基づいて第４の信号を生成し、前記第２の送信信号および前記第３の送信信号の差分に基づいて第５の信号を生成し、前記第３の送信信号および前記第１の送信信号の差分に基づいて第６の信号を生成するとともに、
   第２の期間において、前記第４の送信信号および前記第５の送信信号の差分に基づいて第１０の信号を生成し、前記第５の送信信号および前記第６の送信信号の差分に基づいて第１１の信号を生成し、前記第６の送信信号および前記第４の送信信号の差分に基づいて第１２の信号を生成し、
   前記制御部は、さらに、前記第３の遅延部により遅延された前記第７の信号、前記第８の信号、および前記第９の信号に基づいて、前記第３の遅延部における前記第７の信号、前記第８の信号、および前記第９の信号の各遅延量を設定するとともに、前記第２の遅延部により遅延された前記第１０の信号、前記第１１の信号、および前記第１２の信号にも基づいて、前記第３の遅延部における前記第７の信号、前記第８の信号、および前記第９の信号の各遅延量を調整する
   請求項１から請求項８のいずれか一項に記載の受信装置。
10. 前記制御部は、前記第２の遅延部により遅延された前記第１０の信号、前記第１１の信号、および前記第１２の信号に基づいて、前記第２の遅延部における前記第１０の信号、前記第１１の信号、および前記第１２の信号の各遅延量を決定し、その決定結果に基づいて、前記第３の遅延部における前記第７の信号、前記第８の信号、および前記第９の信号の各遅延量を調整する
    請求項９に記載の受信装置。
11. 前記第１の遅延部における前記第１の信号、前記第２の信号、および前記第３の信号の各遅延量を前記送信装置へ供給する送信部をさらに備えた
    請求項１から請求項１０のいずれか一項に記載の受信装置。
12. 送信装置から送信される第１の送信信号、第２の送信信号、および第３の送信信号のうち、前記第１の送信信号および前記第２の送信信号の差分に基づいて第１の信号を生成し、前記第２の送信信号および前記第３の送信信号の差分に基づいて第２の信号を生成し、前記第３の送信信号および前記第１の送信信号の差分に基づいて第３の信号を生成する第１のアンプ部と、
    遅延量を変更可能に構成され、前記第１の信号、前記第２の信号、および前記第３の信号をそれぞれ遅延する第１の遅延部と、
    前記第１の送信信号および前記第２の送信信号の差分に基づいて第４の信号を生成し、前記第２の送信信号および前記第３の送信信号の差分に基づいて第５の信号を生成し、前記第３の送信信号および前記第１の送信信号の差分に基づいて第６の信号を生成する第２のアンプ部と、
    遅延量を変更可能に構成され、前記第４の信号、前記第５の信号、および前記第６の信号をそれぞれ遅延する第２の遅延部と、
    前記第２の遅延部により遅延された前記第４の信号、前記第５の信号、および前記第６の信号に基づいて、前記第１の遅延部における前記第１の信号、前記第２の信号、および前記第３の信号の各遅延量を調整する制御部と
    を備えた受信装置。
13. 前記制御部は、前記第２の遅延部により遅延された前記第４の信号、前記第５の信号、および前記第６の信号に基づいて、前記第２の遅延部における前記第４の信号、前記第５の信号、および前記第６の信号の各遅延量を決定し、その決定結果に基づいて、前記第１の遅延部における前記第１の信号、前記第２の信号、および前記第３の信号の各遅延量を調整する
    請求項１２に記載の受信装置。
14. 前記送信装置から送信される第４の送信信号、第５の送信信号、および第６の送信信号のうち、前記第４の送信信号および前記第５の送信信号の差分に基づいて第７の信号を生成し、前記第５の送信信号および前記第６の送信信号の差分に基づいて第８の信号を生成し、前記第６の送信信号および前記第４の送信信号の差分に基づいて第９の信号を生成する第３のアンプ部と、
    遅延量を変更可能に構成され、前記第７の信号、前記第８の信号、および前記第９の信号をそれぞれ遅延する第３の遅延部と、
    をさらに備え、
    前記第２のアンプ部は、
    第１の期間において、前記第１の送信信号および前記第２の送信信号の差分に基づいて第４の信号を生成し、前記第２の送信信号および前記第３の送信信号の差分に基づいて第５の信号を生成し、前記第３の送信信号および前記第１の送信信号の差分に基づいて第６の信号を生成するとともに、
    第２の期間において、前記第４の送信信号および前記第５の送信信号の差分に基づいて第１０の信号を生成し、前記第５の送信信号および前記第６の送信信号の差分に基づいて第１１の信号を生成し、前記第６の送信信号および前記第４の送信信号の差分に基づいて第１２の信号を生成し、
    前記制御部は、さらに、前記第２の遅延部により遅延された前記第１０の信号、前記第１１の信号、および前記第１２の信号に基づいて、前記第３の遅延部における前記第７の信号、前記第８の信号、および前記第９の信号の各遅延量を調整する
    請求項１２または請求項１３に記載の受信装置。
15. 前記制御部は、前記第２の遅延部により遅延された前記第１０の信号、前記第１１の信号、および前記第１２の信号に基づいて、前記第２の遅延部における前記第１０の信号、前記第１１の信号、および前記第１２の信号の各遅延量を決定し、その決定結果に基づいて、前記第３の遅延部における前記第７の信号、前記第８の信号、および前記第９の信号の各遅延量を調整する
    請求項１４に記載の受信装置。
16. 遅延量を変更可能に構成され、送信装置から送信される互いに異なる電圧レベルを有する３以上の送信信号をそれぞれ遅延する第１の遅延部と、
    遅延量を変更可能に構成され、前記送信装置から送信される前記３以上の送信信号をそれぞれ遅延する第２の遅延部と、
    前記第１の遅延部により遅延された前記３以上の送信信号に基づいて、前記第１の遅延部における前記３以上の送信信号の各遅延量を設定するとともに、前記第２の遅延部により遅延された前記３以上の送信信号に基づいて、前記第１の遅延部における前記３以上の送信信号の各遅延量を設定する制御部と
    を備えた受信装置。
17. 遅延量を変更可能に構成され、送信装置から送信される互いに異なる電圧レベルを有する３以上の送信信号をそれぞれ遅延する第１の遅延部と、
    遅延量を変更可能に構成され、前記送信装置から送信される前記３以上の送信信号をそれぞれ遅延する第２の遅延部と、
    前記第２の遅延部により遅延された前記３以上の送信信号に基づいて、前記第１の遅延部における前記３以上の送信信号の各遅延量を設定する制御部と
    を備えた受信装置。
18. 送信装置と
    受信装置と
    を備え、
    前記受信装置は、
    前記送信装置から送信される第１の送信信号、第２の送信信号、および第３の送信信号のうち、前記第１の送信信号および前記第２の送信信号の差分に基づいて第１の信号を生成し、前記第２の送信信号および前記第３の送信信号の差分に基づいて第２の信号を生成し、前記第３の送信信号および前記第１の送信信号の差分に基づいて第３の信号を生成する第１のアンプ部と、
    遅延量を変更可能に構成され、前記第１の信号、前記第２の信号、および前記第３の信号をそれぞれ遅延する第１の遅延部と、
    前記第１の送信信号および前記第２の送信信号の差分に基づいて第４の信号を生成し、前記第２の送信信号および前記第３の送信信号の差分に基づいて第５の信号を生成し、前記第３の送信信号および前記第１の送信信号の差分に基づいて第６の信号を生成する第２のアンプ部と、
    遅延量を変更可能に構成され、前記第４の信号、前記第５の信号、および前記第６の信号をそれぞれ遅延する第２の遅延部と、
    前記第１の遅延部により遅延された前記第１の信号、前記第２の信号、および前記第３の信号に基づいて、前記第１の遅延部における前記第１の信号、前記第２の信号、および前記第３の信号の各遅延量を設定するとともに、前記第２の遅延部により遅延された前記第４の信号、前記第５の信号、および前記第６の信号にも基づいて、前記第１の遅延部における前記第１の信号、前記第２の信号、および前記第３の信号の各遅延量を調整する制御部と
    を有する
    通信システム。
19. 前記送信装置は、画像データを取得して送信するイメージセンサであり、
    前記受信装置は、前記画像データを受信して、その画像データに基づいて所定の処理を行うプロセッサである
    請求項１８に記載の通信システム。
20. 送信装置と
    受信装置と
    を備え、
    前記受信装置は、
    前記送信装置から送信される第１の送信信号、第２の送信信号、および第３の送信信号のうち、前記第１の送信信号および前記第２の送信信号の差分に基づいて第１の信号を生成し、前記第２の送信信号および前記第３の送信信号の差分に基づいて第２の信号を生成し、前記第３の送信信号および前記第１の送信信号の差分に基づいて第３の信号を生成する第１のアンプ部と、
    遅延量を変更可能に構成され、前記第１の信号、前記第２の信号、および前記第３の信号をそれぞれ遅延する第１の遅延部と、
    前記第１の送信信号および前記第２の送信信号の差分に基づいて第４の信号を生成し、前記第２の送信信号および前記第３の送信信号の差分に基づいて第５の信号を生成し、前記第３の送信信号および前記第１の送信信号の差分に基づいて第６の信号を生成する第２のアンプ部と、
    遅延量を変更可能に構成され、前記第４の信号、前記第５の信号、および前記第６の信号をそれぞれ遅延する第２の遅延部と、
    前記第２の遅延部により遅延された前記第４の信号、前記第５の信号、および前記第６の信号に基づいて、前記第１の遅延部における前記第１の信号、前記第２の信号、および前記第３の信号の各遅延量を調整する制御部と
    を有する
    通信システム。

Images