CN106489140A - 接收器、发送器以及通信系统 - Google Patents

接收器、发送器以及通信系统 Download PDF

Info

Publication number
CN106489140A
CN106489140A CN201580035758.1A CN201580035758A CN106489140A CN 106489140 A CN106489140 A CN 106489140A CN 201580035758 A CN201580035758 A CN 201580035758A CN 106489140 A CN106489140 A CN 106489140A
Authority
CN
China
Prior art keywords
signal
delay
circuit
data
retardation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580035758.1A
Other languages
English (en)
Other versions
CN106489140B (zh
Inventor
高桥宏雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN202010997579.9A priority Critical patent/CN112073155B/zh
Publication of CN106489140A publication Critical patent/CN106489140A/zh
Application granted granted Critical
Publication of CN106489140B publication Critical patent/CN106489140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033Correction by delay
    • H04L7/0041Delay of data signal
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/159Applications of delay lines not covered by the preceding subgroups
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0067Rate matching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019Variable delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Pulse Circuits (AREA)

Abstract

一种接收器包括:第一接收电路,通过第一数据通道接收包括使用三个信号传输的第一符号的第一数据,所述第一数据通道包括分别对应于三个信号的三条信号线。该第一接收电路包括延迟调整电路,该延迟调整电路被配置为调整三个信号中的至少一个的延迟量。

Description

接收器、发送器以及通信系统
相关申请的交叉引用
本申请要求于2014年7月7日提交的日本优先权专利申请JP2014-139812的权益,该申请之全文通过引证结合于此。
技术领域
本公开涉及接收信号的接收器、发送信号的发送器以及发送和接收信号的通信系统。
背景技术
近年来与电子设备的高功能性和多功能性相联合,诸如半导体芯片、传感器以及显示装置等各种装置安装在电子设备上。在这些装置之间交换大量数据,并且响应于电子设备的高功能性和多功能性,数据量增加。因此,例如,通常使用适合于通过几Gbp发送和接收数据的高速接口来交换数据。
为了提高在高速接口中的通信性能,通常调整偏斜(skew)。例如,在PTL 1中,公开了一种偏斜调整电路,其适合于调整在差分数据信号与差分时钟信号之间的偏斜。
引用列表
专利文献
PTL 1:WO2012/147258
发明内容
技术问题
如上所述,期望在通信系统中的高通信性能并且预期进一步提高通信性能。
期望提供能够增强通信性能的接收器、发送器以及通信系统。
问题的解决方案
在本公开的一个示例性方面中,一种接收器包括:第一接收电路,被配置为通过第一数据通道(first data lane)接收包括使用三个信号传输的第一符号的第一数据,该第一数据通道包括分别对应于该三个信号的三条信号线,其中,该第一接收电路包括延迟调整电路,该延迟调整电路被配置为调整该三个信号中的至少一个的延迟量。
本公开的这个示例性方面可以进一步包括:第二接收电路,被配置为通过第二数据通道接收包括使用三个信号发送的第二符号的第二数据,该第二数据通道包括分别对应于该三个信号的三条信号线;以及第三接收电路,被配置为通过第三数据通道接收包括使用三个信号发送的第三符号的第三数据,该第三数据通道包括分别对应于该三个信号的三条信号线。
在本公开的另一个示例性方面中,一种发送器包括:第一发送电路,被配置为通过第一数据通道发送包括使用三个信号发送的第一符号的第一数据,该第一数据通道包括分别对应于该三个信号的三条信号线,其中,该第一发送电路包括延迟调整电路,该延迟调整电路被配置为调整该三个信号中的至少一个的延迟量。
本公开的这个示例性方面可以进一步包括:第二发送电路,被配置为通过第二数据通道发送包括使用三个信号发送的第二符号的第二数据,该第二数据通道包括分别对应于该三个信号的三条信号线;以及第三发送电路,被配置为通过第三数据通道发送包括使用三个信号发送的第三符号的第三数据,该第三数据通道包括分别对应于该三个信号的三条信号线。
在本公开的另一个示例性方面中,一种通信系统包括:发送器,包括第一发送电路,该第一发送电路被配置为通过第一数据通道发送包括使用三个信号传输的第一符号的第一数据,该第一数据通道包括分别对应于该三个信号的三条信号线;接收器,包括第一接收电路,该第一接收电路被配置为通过该第一数据通道接收该第一数据;以及延迟调整电路,被配置为调整该三个信号中的至少一个的延迟量。
本公开的这个示例性方面可以进一步包括:第二接收电路,被配置为通过第二数据通道接收包括使用三个信号传输的第二符号的第二数据,该第二数据通道包括分别对应于该三个信号的三条信号线;以及第三接收电路,被配置为通过第三数据通道接收包括使用三个信号传输的第三符号的第三数据,该第三数据通道包括分别对应于这三个信号的三条信号线。
而且,本公开的这个示例性方面可以进一步包括:第二发送电路,被配置为通过第二数据通道发送包括使用三个信号传输的第二符号的第二数据,该第二数据通道包括分别对应于这三个信号的三条信号线;以及第三发送电路,被配置为通过第三数据通道发送包括使用三个信号传输的第三符号的第三数据,该第三数据通道包括分别对应于这三个信号的三条信号线。
在本公开的又一个示例性方面,一种传送数据的方法,包括:通过第一数据通道传送包括使用三个信号传输的第一符号的第一数据,该第一数据通道包括分别对应于该三个信号的三条信号线;并且调整该三个信号中的至少一个的延迟量。
本公开的以上示例性方面可以进一步包括第一延迟电路、第二延迟电路以及第三延迟电路。
本公开的以上示例性方面可以进一步包括控制部,该控制部被配置为控制和/或调整该第一延迟电路、第二延迟电路以及第三延迟电路中的至少一个的延迟量。
本公开的以上示例性方面能够在校准模式中操作以执行各种操作,以确定和/或设置该三个信号中的至少一个的相对延迟量。
本公开的以上示例性方面可以是成像系统的一部分,该成像系统还包括CMOS图像传感器。
另外地或者可替换地,本公开的以上示例性方面可以是移动通信装置的一部分,该移动通信装置还包括无线通信电路。
顺便提及,在此处描述的效果是非限制性的。由本技术实现的效果可以是在本公开中描述的一个或多个效果。
应理解的是,以上总体描述和以下详细描述是示例性的,并且提供以上总体描述和以下详细描述以提供所要求的技术的进一步说明。
附图说明
包含附图以提供本技术的进一步理解,并且附图被包含在本说明书内并且构成本说明书的一部分。附图示出了实施方式并且与说明书一起用于解释本技术的原理。
[图1]图1是示出根据本公开的第一实施方式的通信系统的配置实例的方框图。
[图2]图2是示出由在图1中示出的通信系统发送和接收的数据包的配置实例的说明图。
[图3]图3是示出由在图1中示出的通信系统发送和接收的信号的电压状态的说明图。
[图4]图4是示出在图1中示出的发送部的配置实例的方框图。
[图5]图5是示出由在图1中示出的通信系统发送和接收的符号的变换(transition)的说明图。
[图6]图6是示出在图4中示出的驱动器的配置实例的电路图。
[图7]图7是示出在图1中示出的接收部的配置实例的方框图。
[图8]图8是示出在图7中示出的接收部的接收操作的实例的说明图。
[图9]图9是示出在图1中示出的通信系统的操作实例的流程图。
[图10A]图10A是示出在图1中示出的发送器的安装实例的说明图。
[图10B]图10B是示出另一个发送器的安装实例的说明图。
[图11]图11是示出根据第一实施方式的变形例的通信系统的配置实例的方框图。
[图12]图12是示出在图11中示出的接收部的配置实例的方框图。
[图13]图13是示出在图11中示出的发送部的配置实例的方框图。
[图14]图14是示出在图13中示出的驱动器的配置实例的电路图。
[图15]图15是示出根据第一实施方式的另一个变形例的通信系统的配置实例的方框图。
[图16]图16是示出在图15中示出的接收部的配置实例的方框图。
[图17]图17是示出在图15中示出的接收部的配置实例的方框图。
[图18]图18是示出在图15中示出的接收部的另一个配置实例的方框图。
[图19]图19是示出根据第二实施方式的通信系统的配置实例的方框图。
[图20]图20是示出由在图19中示出的通信系统发送和接收的数据包的配置实例的说明图。
[图21]图21是示出在图19中示出的接收部的配置实例的方框图。
[图22]图22是示出在图19中示出的通信系统的操作实例的流程图。
[图23]图23是示出根据第三实施方式的通信系统的配置实例的方框图。
[图24]图24是示出在图23中示出的接收部的配置实例的方框图。
[图25]图25是示出在图23中示出的通信系统的操作实例的流程图。
[图26]图26是示出在图23中示出的通信系统中的信号的实例的波形图。
[图27]图27是示出在图23中示出的通信系统中的信号的另一个实例的波形图。
[图28]图28是示出在图23中示出的通信系统中的信号的另一个实例的波形图。
[图29]图29是示出在图23中示出的通信系统中的信号的另一个实例的波形图。
[图30]图30是示出在图23中示出的通信系统中的信号的另一个实例的波形图。
[图31]图31是示出在图23中示出的通信系统中的信号的另一个实例的波形图。
[图32]图32是示出应用根据任何实施方式的通信系统的智能电话的外观配置的透视图。
[图33]图33是示出应用根据任何实施方式的通信系统的应用处理器的配置实例的方框图。
[图34]图34是示出应用根据任何实施方式的通信系统的图像传感器的配置实例的方框图。
[图35]图35是示出根据变形例的接收部的配置实例的方框图。
[图36]图36是示出根据变形例的接收部的配置实例的方框图。
具体实施方式
下面参考附图详细描述本公开的实施方式。注意,将按照以下顺序给出描述。
1、第一实施方式
2、第二实施方式
3、第三实施方式
4、应用实例
<1、第一实施方式>
(配置实例)
(整体配置实例)
图1示出应用根据第一实施方式的接收器的通信系统的配置实例。在通信系统1中,接收器20检测偏斜并且调整偏斜(偏斜补偿(deskew))。通信系统1包括发送器10和接收器20。
发送器10包括传输数据生成部14和三个发送部11、12以及13。传输数据生成部14生成传输数据,将传输数据分成三块,并且将这三块传输数据供应给发送部11、12以及13。发送部11通过数据通道DL1将数据发送至接收器20,发送部12通过数据通道DL2将数据发送至接收器20,并且发送部13通过数据通道DL3将数据发送至接收器20。此时,发送部11、12以及13均使用数据包PCT1传输数据。
图2示出数据包PCT1的配置实例。数据包PCT1包括传输开始(SoT)部分P1、报头部分P2、有效载荷部分P3、页脚部分(footer part)P4以及传输结束(EoT)部分P5。
SoT部分P1限定数据包PCT1的开始,并且可以包括例如前导码P11和同步码P12。前导码P11包括由所有数据包PCT1共有的固定样式。同步码P12用于在通信系统1内同步并且包括固定样式。
报头部分P2可以包括例如错误检测码P21。错误检测码P21是用于执行报头部分P2的错误检查的代码,并且在该实例中是循环冗余校验(CRC)码。错误检测码不限于此,并且可替换地,例如,错误检测码可以是汉明码或校验和码(check sum code)。
有效载荷部分P3包括待传输的数据的主体。
例如,页脚部分P4可以包括错误检测码P41和填充符(filler)P42。错误检测码P41是用于执行有效载荷部分P3的错误检查的代码,并且在该实例中是循环冗余校验码。填充符P42调整在数据通道DL1、DL2以及DL3之间的数据量的差值并且必要时由数据通道单元插入。
EoT部分P5限定数据包PCT1的结束,并且可以包括例如后置码(post code)P51。后置码P51具有对应于页脚部分P4的最后的数据的固定样式。
发送部11将数据包PCT1发送至接收器20。此时,发送部11使用三个信号SIG1A、SIG1B以及SIG1C将数据包PCT1发送至接收器20。同样,发送部12使用三个信号SIG2A、SIG2B以及SIG2C将数据包PCT1发送至接收器20。而且,发送部13使用三个信号SIG3A、SIG3B以及SIG3C将数据包PCT1发送至接收器20。在该实例中,传输这些信号的传输路径7A到7C、8A到8C以及9A到9C的特性阻抗是50ohm。
信号SIG1A到SIG1C、SIG2A到SIG2C以及SIG3A到SIG3C均在三个电压电平(高电平电压VH、中间电平电压VM以及低电平电压VL)之间转变。在后文中,信号SIGA适当地用于表示信号SIG1A、SIG2A以及SIG3A中的任一个,信号SIGB适当地用于表示信号SIG1B、SIG2B以及SIG3B中的任一个并且信号SIGC适当地用于表示信号SIG1C、SIG2C以及SIG3C中的任一个。
图3示出信号SIGA、SIGB以及SIGC的电压状态。发送部11、12以及13中的每一个使用这三个信号SIGA、SIGB以及SIGC来传输六个符号“+x”、“-x”、“+y”、“-y”、“+z”以及“-z”。例如,在传输符号“+x”时,发送部11将信号SIGA设置为高电平电压VH,将信号SIGB设置为低电平电压VL并且将信号SIGC设置为中间电平电压VM。在传输符号“-x”时,发送部11将信号SIGA设置为低电平电压VL,将信号SIGB设置为高电平电压VH并且将信号SIGC设置为中间电平电压VM。在传输符号“+y”时,发送部11将信号SIGA设置为中间电平电压VM,将信号SIGB设置为高电平电压VH并且将信号SIGC设置为低电平电压VL。在传输符号“-y”时,发送部11将信号SIGA设置为中间电平电压VM,将信号SIGB设置为低电平电压VL并且将信号SIGC设置为高电平电压VH。在传输符号“+z”时,发送部11将信号SIGA设置为低电平电压VL,将信号SIGB设置为中间电平电压VM并且将信号SIGC设置为高电平电压VH。在传输符号“-z”时,发送部11将信号SIGA设置为高电平电压VH,将信号SIGB设置为中间电平电压VM并且将信号SIGC设置为低电平电压VL。
接收器20包括三个接收部21、22以及23。接收部21接收信号SIG1A、SIG1B以及SIG1C,接收部22接收信号SIG2A、SIG2B以及SIG2C并且接收部23接收信号SIG3A、SIG3B以及SIG3C。
(发送部11、12以及13)
图4示出了发送部11的配置实例。注意,这同样适用于发送部12和13。发送部11包括信号生成部15、触发器(F/F)16以及输出部30。
信号生成部15基于符号CS、信号TxF、TxR以及TxP以及时钟TxCK生成符号NS。符号CS和NS中的每个表示这六个符号“+x”、“-x”、“+y”、“-y”、“+z”以及“-z”中的任一个。符号CS是当前传输的符号(当前符号)并且符号NS是随后传输的符号(下一个符号)。
图5示出了信号生成部15的操作。图5示出了这六个符号“+x”、“-x”、“+y”、“-y”、“+z”以及“-z”以及在其间的变换。
信号TxF允许符号在“+x”与“-x”之间变换,允许符号在“+y”与“-y”之间变换并且允许符号在“+z”与“-z”之间变换。具体而言,在信号TxF是“1”时执行变换,以便改变符号的极性(例如,从“+x”到“-x”),并且在信号TxF是“0”时不执行这种变换。
在信号TxF是“0”时,信号TxR和TxP均允许符号在“+x“与非“-x”之间、在“+y”与非“-y”之间以及在“+z”与非“-z”之间变换,具体而言,在信号TxR和TxP分别是“1”和“0”时,在图5中顺时针进行变换,同时保持符号的极性(例如,从“+x”到“-x”),并且在信号TxR和TxP分别是“1”和“1”时,在图5中顺时针进行变换,同时改变符号的极性(例如,从“+x”到“-y”)。而且,在信号TxR和TxP分别是“0”和“0”时,在图5中逆时针进行变换,同时保持符号的极性(例如,从“+x”到“+z”),并且在信号TxR和TxP分别是“0”和“1”时,在图5中逆时针进行变换,同时改变符号的极性(例如,从“+x”到“-z”)。
通过这种方式,在信号生成部15中,符号的变换方向由信号TxF、TxR以及TxP确定。因此,信号生成部15基于当前符号CS和这些信号TxF、TxR以及TxP确定下一个符号NS。然后,在该实例中,信号生成部15使用三位信号S1将符号NS供应给触发器16。
触发器16将信号S1延迟时钟TxCK的一个时钟,并且将延迟的信号S1输出至三位信号S2。换言之,触发器16将与信号S1表示的下一个符号NS延迟时钟TxCK的一个时钟以生成当前符号CS。然后,触发器16将信号S2输出至信号生成部15和输出部30。
输出部30基于信号S2生成信号SIGA、SIGB以及SIGC。
图6示出了输出部30的配置实例。输出部30包括输出控制部31和驱动器32A、32B以及32C。
输出控制部31基于信号S2将控制信号供应给驱动器32A、32B以及32C中的每个,以控制驱动器32A、32B以及32C的操作。
驱动器32A基于从输出控制部31中供应的控制信号将信号SIGA的电压状态设置为三个电压电平(高电平电压VH、中间电平电压VM以及低电平电压VL)中的任一个。驱动器32B基于从输出控制部31中供应的控制信号将信号SIGB的电压状态设置为这三个电压电平中的任一个。驱动器32C基于从输出控制部31中供应的控制信号将信号SIGC的电压状态设置为这三个电压电平中的任一个。
通过该配置,允许输出部30基于由信号S2表示的符号CS将信号SIGA、SIGB以及SIGC中的每个设置为对应于符号CS的三个电压电平,如图3所示。
然后,更详细地描述输出部30的驱动器32A。注意,这同样适用于驱动器32B和32C。
驱动器32A包括晶体管35和36以及电阻37和38。在该实例中,晶体管35和36是N沟道金属氧化物半导体(MOS)场效应晶体管(FET)。向晶体管35的栅极提供来自输出控制部31的控制信号,向其漏极供应电压V1,其源极连接至电阻37的第一端。向晶体管36的栅极供应来自输出控制部31的控制信号,其漏极连接至电阻38的第一端,并且其源极接地。电阻37和38中的每个用作终端电阻。电阻37的第一端连接至晶体管35的源极并且其第二端连接至电阻38的第二端和输出端ToutA。电阻38的第一端连接至晶体管36的漏极并且其第二端连接至电阻37的第二端和输出端ToutA。
例如,在将信号SIGA设置为高电平电压VH时,输出控制部31将高电平控制信号供应给晶体管35,并且将低电平控制信号供应给晶体管36。结果,将晶体管35被置于接通状态,并且将晶体管36置于断开状态,输出电流流过晶体管35并且将信号SIGA设置为高电平电压VH。例如,在将信号SIGA设置为低电平电压VL时,输出控制部31将低电平控制信号供应给晶体管35并且将高电平控制信号供应给晶体管36。结果,将晶体管35置于断开状态,并且将晶体管36置于接通状态,输出电流流过晶体管36,并且将信号SIGA设置为低电平电压VL。例如,在将信号SIGA设置为中间电平电压VM时,输出控制部31将低电平控制信号供应给晶体管35和36。结果,将晶体管35和36置于断开状态,并且由接收部21、22以及23的电阻41A、41B以及41C(稍后描述)将信号SIGA设置为中间电压VM。
(接收部21、22以及23)
图7示出了接收部21的配置实例。注意,这同样适用于接收部22和23。接收部21包括电阻41A、41B以及41C、放大器42A、42B以及42C、延迟部50A、50B以及50C、时钟生成部43、触发器(F/F)44和45、信号生成部46、样式检测部47以及控制部48。
电阻41A、41B以及41C中的每一个在通信系统1中被用作终端电阻。电阻41A的第一端连接至输入端TinA并且供应有信号SIGA,其第二端连接至相应电阻41B和41C的第二端。电阻41B的第一端连接至输入端TinB并且供应有信号SIGB,其第二端连接至相应电阻41A和41C的第二端。电阻41C的第一端连接至输入端TinC并且供应有信号SIGC,其第二端连接至相应电阻41A和41B的第二端。
放大器42A、42B以及42C中的每个输出对应于在正输入端上的信号与在负输入端上的信号之间的差值的信号。放大器42A的正输入端连接至放大器42C的负输入端和电阻41A的第一端并且供应有信号SIGA。放大器42A的负输入端连接至放大器42B的正输入端和电阻41B的第一端并且供应有信号SIGB。放大器42B的正输入端连接至放大器42A的负输入端和电阻41B的第一端并且供应有信号SIGB。放大器42B的负输入端连接至放大器42C的正输入端和电阻41C的第一端并且供应有信号SIGC。放大器42C的正输入端连接至放大器42B的负输入端和电阻41C的第一端并且供应有信号SIGC。放大器42C的负输入端连接至放大器42A的正输入端和电阻41A的第一端并且供应有信号SIGA。
通过该配置,放大器42A输出对应于在信号SIGA与信号SIGB之间的差值的信号,放大器42B输出对应于在信号SIGB与信号SIGC之间的差值的信号,并且放大器42C输出对应于在信号SIGC与信号SIGA之间的差值的信号。
图8示出了放大器42A、42B以及42C的操作实例。在该实例中,信号SIGA设置为高电平电压VH并且信号SIGB设置为低电平电压VL。此时,信号SIGC的电压由电阻41A、41B以及41C设置为中间电压VM。在这种情况下,电流Iin按照顺序流过输入端TinA、电阻41A、电阻41B以及输入端TinB。向放大器42A的正输入端供应高电平电压VH,并且向其负输入端供应低电平电压VL,并且在其间的差值相应变成正值。因此,放大器42A输出“1”。向放大器42B的正输入端供应低电平电压VL,并且向其负输入端供应中间电平电压VM,并且在其间的差值相应变成负值。因此,放大器42B输出“0”。进一步地,给放大器42C的正输入端供应中间电平电压VM,并且给其负输入端供应高电平电压VH,并且在其间的差值相应变成负值。因此,放大器42C输出“0”。
延迟部50A基于延迟控制信号CTLA设置延迟量,延迟放大器42A的输出信号并且输出延迟的信号。延迟部50A包括延迟缓冲器51到53以及选择器54。延迟缓冲器51的输入端连接至放大器42A的输出端和选择器54的第一输入端。延迟缓冲器51的输出端连接至延迟缓冲器52的输入端和选择器54的第二输入端。延迟缓冲器52的输入端连接至延迟缓冲器51的输出端和选择器54的第二输入端。延迟缓冲器52的输出端连接至延迟缓冲器53的输入端和选择器54的第三输入端。延迟缓冲器53的输入端连接至延迟缓冲器52的输出端和选择器54的第三输入端。延迟缓冲器53的输出端连接至选择器54的第四输入端。选择器54基于延迟控制信号CTLA选择并且输出向第一输入端输入的信号、向第二输入端输入的信号、向第三输入端输入的信号以及向第四输入端输入的信号中的一个。通过该配置,延迟部50A基于延迟控制信号CTLA在四个电平内调整放大器42A的输出信号的延迟量。
同样,延迟部50B基于延迟控制信号CTLB设置延迟量,延迟放大器42B的输出信号并且输出延迟的信号。延迟部50C基于延迟控制信号CTLC设置延迟量,并且延迟放大器42C的输出信号并且输出经延迟的信号。
通过该配置,接收部21的延迟部50A、50B以及50C分别调整数据通道DL1的信号SIG1A、SIG1B以及SIG1C的偏斜。接收部22的延迟部50A、50B以及50C分别调整数据通道DL2的信号SIG2A、SIG2B以及SIG2C的偏斜。而且,接收部23的延迟部50A、50B以及50C分别调整数据通道DL3的信号SIG3A、SIG3B以及SIG3C的偏斜。
时钟生成部43基于延迟部50A、50B以及50C的输出信号生成时钟RxCK。
触发器44将延迟部50A、50B以及50C的输出信号延迟时钟RxCK的一个时钟并且输出合成信号(resultant signal)。换言之,触发器44的每个输出信号表示当前符号CS2。在此处,与符号CS和NS类似,当前符号CS2表示六个符号“+x”、“-x”、“+y”、“-y”、“+z”以及“-z”中的任一个。
触发器45将触发器44的三个输出信号延迟时钟RxCK的一个时钟,并且输出合成信号。换言之,触发器45将当前符号CS2延迟时钟RxCK的一个时钟以生成符号PS2。符号PS2是先前接收的符号(前一个符号)并且表示六个符号“+x”、“-x”、“+y”、“-y”、“+z”以及“-z”中的任一个,与符号CS、NS以及CS2类似。
信号生成部46基于触发器44和45的输出信号以及时钟RxCK生成信号RxF、RxR以及RxP。由接收部21的信号生成部46生成的信号RxF、RxR以及RxP分别对应于在发送部11中的信号TxF、TxR以及TxP。由接收部22的信号生成部46生成的信号RxF、RxR以及RxP分别对应于在发送部12中的信号TxF、TxR以及TxP。由接收部23的信号生成部46生成的信号RxF、RxR以及RxP分别对应于在发送部13中的信号TxF、TxR以及TxP。换言之,这些信号RxF、RxR以及RxP表示符号的变换,与信号TxF、TxR以及TxP一样。信号生成部46基于由触发器44的输出信号表示的当前符号CS2以及由触发器45的输出信号表示的前一个符号PS2识别符号的变换(图5)以生成信号RxF、RxR以及RxP。
样式检测部47基于信号RxF、RxR以及RxP检测样式。具体而言,在校准模式中,样式检测部47将在所接收的数据包PCT1的SoT部分P1内的同步码P12与已知的样式进行比较,并且使用在报头部分P2内的错误检测码P21检测错误。然后,在未检测到错误时,样式检测部47通过信号DET通知控制部48样式的比较结果。换言之,同步码P12是包含在每个数据包PCT1内的固定样式并且是已知的。因此,样式检测部47比较所接收的数据包PCT1的同步码P12和这种已知的样式。此时,在延迟部50A、50B以及50C的偏斜调整充分时,样式彼此一致,并且在偏斜调整不充分时,样式彼此不一致。样式检测部47通知控制部48这种比较结果。
控制部48在校准模式中确定延迟部50A、50B以及50C的延迟量。具体而言,控制部48在校准模式中分别通过延迟控制信号CTLA,CTLB以及CTLC依次设置延迟部50A、50B以及50C的延迟量,并且基于样式检测部47的比较结果(信号DET)确定延迟部50A、50B以及50C的延迟量。例如,在打开通信系统1的电源时,可以设置校准模式。进一步,校准模式可以这样被配置为定期设置。
如上所述,在通信系统1中,在校准模式中,接收部21的延迟部50A、50B以及50C分别调整在数据通道DL1内的信号SIG1A、SIG1B以及SIG1C的偏斜。接收部22的延迟部50A、50B以及50C分别调整在数据通道DL2内的信号SIG2A、SIG2B以及SIG2C的偏斜。接收部23的延迟部50A、50B以及50C分别调整在数据通道DL3内的信号SIG3A、SIG3B以及SIG3C的偏斜。结果,在通信系统1中可以增强通信性能。
在此处,放大器42A到42C在本公开中对应于“第一放大器部”的特定但非限制性示例。延迟部50A到50C在本公开中对应于“第一延迟部”的特定但非限制性示例。触发器44和45、信号生成部46、样式检测部47以及控制部48在本公开中对应于“控制部”的特定但非限制性示例。
(操作和功能)
随后,描述根据第一实施方式的通信系统1的操作和功能。
(总体操作概述)
首先,参考图1、图4、图7等描述了通信系统1的总体操作概述。传输数据生成部14生成传输数据,将传输数据分成三块,并且将这三块传输数据供应给发送部11、12以及13。发送部11通过将信号SIG1A、SIG1B以及SIG1C发送至接收部21,发送部12将信号SIG2A、SIG2B以及SIG2C发送至接收部22并且发送部13将信号SIG3A、SIG3B以及SIG3C发送至接收部23。
在发送部11、12以及13中的每一个中,信号生成部15基于当前符号CS和信号TxF、TxR以及TxP确定下一个符号NS,并且输出下一个符号NS作为信号S1。触发器16将信号S1延迟时钟TxCK的一个时钟并且输出延迟的信号S1作为信号S2。输出部30基于信号S2生成信号SIGA、SIGB以及SIGC。
在接收部21、22以及23中的每个中,放大器42A输出对应于在信号SIGA与信号SIGB之间的差值的信号,放大器42B输出对应于在信号SIGB与信号SIGC之间的差值的信号并且放大器42C输出对应于在信号SIGC与信号SIGA之间的差值的信号。延迟部50A基于延迟控制信号CTLA设置延迟量以延迟放大器42A的输出信号,延迟部50B基于延迟控制信号CTLB设置延迟量以及延迟放大器42B的输出信号,并且延迟部50C基于延迟控制信号CTLC设置延迟量以延迟放大器42C的输出信号。时钟生成部43基于延迟部50A、50B以及50C的输出信号,生成时钟RxCK。触发器44将延迟部50A、50B以及50C的输出信号延迟时钟RxCK的一个时钟,并且输出总信号。触发器45将触发器44的三个输出信号延迟时钟RxCK的一个时钟,并且输出总信号。信号生成部46基于触发器44和45的输出信号以及时钟RxCK生成信号RxF、RxR以及RxP。样式检测部47基于信号RxF、RxR以及RxP检测样式。具体而言,在校准模式中,样式检测部47比较所接收的数据包PCT1的同步码P12和这种已知的样式,并且使用错误检测码P21检测错误。然后,在未检测到错误时,样式检测部47通过信号DET通知控制部48样式的比较结果。控制部48在校准模式中确定延迟部50A、50B以及50C的延迟量。
(接收部21、22以及23的详细操作)
图9示出了接收部21的操作实例。注意,这同样适用于接收部22和23。在校准模式中,控制部48依次切换延迟控制信号CTLA、CTLB以及CTLC以依次设置延迟部50A、50B以及50C的延迟量,并且获取样式检测部47的比较结果。然后,控制部48基于比较结果确定延迟部50A、50B以及50C的延迟量。下面详细描述操作。
首先,接收部21的控制部48将操作模式设置为校准模式(步骤S1)。
然后,控制部48将延迟部50A、50B以及50C的延迟量设置为最小值(步骤S2)。具体而言,控制部48在延迟部50A、50B以及50C中的每一个中控制选择器54,以使用延迟控制信号CTLA,CTLB以及CTLC选择并输出至第一输入端输入的信号。
然后,样式检测部47执行样式比较(步骤S3)。具体而言,样式检测部47将所接收的数据包PCT1的同步码P12与已知的样式进行比较并且使用错误检测码P21检测错误。然后,在未检测到错误时,样式检测部47通过信号DET通知控制部48样式的比较结果。
随后,控制部48确认是否设置延迟部50A、50B以及50C的延迟量的所有组合(步骤S4)。
在步骤S4中未确认设置延迟部50A、50B以及50C的延迟量的所有组合(在步骤S4中“否”)时,控制部48设置在延迟部50A、50B以及50C的延迟量的所有组合之中的未设置的组合的延迟量(步骤S5),并且该过程返回步骤S3。然后,重复在步骤S3到S5中的过程,直到设置延迟部50A、50B以及50C的延迟量的所有组合。换言之,在该实例中,由于在四个电平内设置延迟部50A、50B以及50C中的每个的延迟量,所以样式检测部47执行样式比较64次。
在步骤S4中确认设置了延迟部50A、50B以及50C的延迟量的所有组合(在步骤S4“是”)时,控制部48确定延迟部50A、50B以及50C的延迟量(步骤S6)。具体而言,控制部48基于在步骤S3到S5中获取的样式比较结果选择延迟部50A、50B以及50C的延迟量,使得同步码P12与已知的样式一致。延迟量具有多个组合,其中,同步码P12与已知的样式一致,例如,即使偏斜进一步由温度变化、电源电压变化等生成,控制部48也可以选择具有预期在抑制偏斜的影响的同时允许通信的大间隔的组合。然后,控制部48指示延迟部50A、50B以及50C分别通过延迟控制信号CTLA,CTLB以及CTLC将输入信号延迟在步骤S6中确定的相应延迟量。
然后,控制部48结束校准模式(步骤S7)。
通过这种方式流程结束。随后,延迟部50A、50B以及50C分别将信号SIGA、SIGB以及SIGC延迟在步骤S6中所确定的延迟量。这允许接收部21、22以及23分别接收从发送部11、12以及13发送的数据,同时抑制偏斜的影响。因此,可以增强在通信系统1内的通信性能。
另外,在通信系统1中可以简化配置,这是因为使用所接收的数据包PCT1的同步码P12调整偏斜。在通信系统中,通常,通常使用用于同步通信的固定代码,例如,同步码P12。在通信系统1中,使用这种已知的固定代码,执行样式比较。因此,不需要提供生成用于偏斜调整的特定代码的电路,这能够简化配置。
此外,在通信系统1中,通过这种方式调整偏斜。因此,诸如发送器10的印刷电路板(PCB)以及接收器20的印刷电路板等部件可适用于各种应用。
图10A示出发送器10的安装实例。在该实例中,整合传输数据生成部14、发送部11、12以及13等的芯片110安装在印刷电路板100上。印刷电路板100包括10个样式布线101。每个样式布线101的第一端连接至芯片110并且通过连接器102安装其第二端。在10个样式布线101之中,9个样式布线101对应于数据通道DL1、DL2以及DL3。在该实例中,未使用剩余的一个样式布线101。在数据通道DL1、DL2以及DL3中的每一个中的三个样式布线的长度可以可取地彼此相等。
图10B示出使用印刷电路板100的根据另一个应用的发送器10的安装实例。在该实例中,芯片120安装在印刷电路板100上。在该实例中,通过整合输出五对差分信号(信道CH1到CH5)配置芯片120。在信道CH1到CH5中的每个中,两个样式布线的长度可以可取地彼此相等。
如图10A和图10B所示,在两个应用中使用相同的印刷电路板100时,例如,这10个样式布线的长度可以可取地彼此相等。然而,这种模式布局通常实际上困难。在这种情况下,例如,具有以下情况:给在图10B示出的应用提供优先权,并且使在信道CH1到CH5中的每个中的两个样式布线的长度彼此相等。在发送器10中使用这种印刷电路板100的情况下,三个样式布线的长度在数据通道DL1、DL2以及DL3中的每一个中彼此相等,这可以造成偏斜。尤其地,在数据传输速率高时偏斜变得明显。在通信系统1中,如上所述调整偏斜。因此,在这种情况下,可以执行通信同时抑制偏斜的影响。
顺便提及,在该实例中,将印刷电路板100应用于多个应用中。然而这是非限制性的。例如,在准备通过切换可实现芯片110和芯片120的功能的芯片时,这种芯片安装在印刷电路板100上的模块也可适用于多个应用。通过这种方式,各种部件可适用于各种应用。
(效果)
如上所述,在第一实施方式中,在接收部中提供三个延迟部。因此,可以增强通信性能,且诸如印刷电路板等部件可适用于各种应用。
在第一实施方式中使用同步码调整偏斜。因此,可以简化配置。
(变形例1-1)
在上述实施方式中,在接收部21、22以及23中调整偏斜。然而,该配置不限于此,并且进一步在发送部中调整偏斜。下面详细描述本变形例。
图11示出根据本变形例的通信系统1A的配置实例。通信系统1A包括接收器20A和发送器10A。
接收器20A包括接收部21A、22A以及23A以及延迟量信息发送部27A。接收部21A接收信号SIG1A、SIG1B以及SIG1C并且生成延迟量信息IS1。接收部22A接收信号SIG2A、SIG2B以及SIG2C并且生成延迟量信息IS2。接收部23A接收信号SIG3A、SIG3B以及SIG3C并且生成延迟量信息IS3。
图12示出接收部21A的配置实例。注意,这同样适用于接收部22A和23A。接收部21A包括控制部48A。控制部48A在校准模式中确定延迟部50A、50B以及50C的延迟量,与根据上述实施方式的控制部48一样。此外,控制部48A还具有输出关于作为延迟量信息IS1的确定的延迟量的信息的功能。
延迟量信息发送部27A将分别从接收部21A、22A以及23A供应的延迟量信息IS1、IS2以及IS3作为延迟量信息IS发送给发送器10A。延迟量信息IS可以通过准备的专用信号线传输。可替换地,例如,延迟量信息IS可以通过在数据通道DL1到DL3之中的未使用的数据通道传输。
发送器10A包括延迟量信息接收部17A和发送部11A、12A以及13A。延迟量信息接收部17A接收从接收器20A供应的延迟量信息IS。然后,延迟量信息接收部17A基于所接收的延迟量信息IS生成指导发送部11A的延迟部33A、33B以及33C(稍后描述)的延迟量的控制信号IT1,生成指导发送部11B的延迟部33A、33B以及33C(稍后描述)的延迟量的控制信号IT2并且生成指导发送部11C的延迟部33A、33B以及33C(稍后描述)的延迟量的控制信号IT3。发送部11A基于控制信号IT1通过数据通道DL1将数据发送至接收部21A。发送部12A基于控制信号IT2通过数据通道DL2将数据发送至接收部22A。发送部13A基于控制信号IT3通过数据通道DL3将数据发送至接收部23A。
图13示出发送部11A的配置实例。图14示出发送部11A的输出部30A的配置实例。这同样适用于发送部12A和13A。输出部30A包括控制部39和延迟部33A、33B以及33C。控制部39基于控制信号IT1控制延迟部33A、33B以及33C的延迟量。延迟部33A插入在输出控制部31与驱动器32A之间。延迟部33A基于从控制部39供应的延迟控制信号延迟从输出控制部31供应的两个控制信号,并且将延迟的控制信号供应给驱动器32A。延迟部33B插入在输出控制部31与驱动器32B之间。延迟部33B基于从控制部39供应的延迟控制信号延迟从输出控制部31中供应的两个控制信号,并且将延迟的控制信号供应给驱动器32B。延迟部33C插入在输出控制部31与驱动器32C之间。延迟部33C基于从控制部39供应的延迟控制信号延迟从输出控制部31中供应的两个控制信号,并且将延迟的控制信号供应给驱动器32C。在该实例中,延迟部33A、33B以及33C中的每个的配置与延迟部50A等的配置相似。通过该配置,发送部11A的延迟部33A、33B以及33C分别调整数据通道DL1的信号SIG1A、SIG1B以及SIG1C的偏斜。发送部12A的延迟部33A、33B以及33C分别调整数据通道DL2的信号SIG2A、SIG2B以及SIG2C的偏斜。发送部13A的延迟部33A、33B以及33C分别调整数据通道DL3的信号SIG3A、SIG3B以及SIG3C的偏斜。
通过这种方式,在通信系统1A中,不仅在接收部21、22以及23中而且在发送部11A、12A以及13A中调整偏斜。因此,可以解决更大的偏斜。具体而言,例如,即使除了通过其传输三个信号SIGA、SIGB以及SIGC的路径的长度的差值造成的偏斜以外,还因温度变化、电源电压变化等进一步生成偏斜,也可以执行通信同时抑制偏斜的影响。
(变形例1-2)
在上述实施方式中,在接收部21、22以及23中调整偏斜。该配置不限于此,并且可替换地,例如,发送部可以调整偏斜。具体而言,例如,在根据变形例1-1的通信系统1A中(图11到图14),可以从接收部21A、22A以及23A省略延迟部50A、50B以及50C。甚至在通过这种方式配置通信系统时,可获得与根据上述实施方式的通信系统1的效果相似的效果。
(变形例1-3)
在上述实施方式中,基于接收部21的接收结果确定在接收部21中的延迟部50A、50B以及50C的延迟量,基于接收部22的接收结果确定在接收部22中的延迟部50A、50B以及50C的延迟量并且基于接收部23的接收结果确定在接收部23中的延迟部50A、50B以及50C的延迟量。然而,该配置不限于此,并且可替换地,例如,可以进一步提供确定在接收部21、22以及23中的每个中的延迟部50A、50B以及50C的延迟量的冗余接收部。下面详细描述根据本变形例的通信系统1C。
图15示出通信系统1C的配置实例。通信系统1C包括接收器20C。接收器20C包括接收部28C以及接收部21C、22C以及23C。接收部28C基于信号SIG1A到SIG1C、SIG2A到SIG2C以及SIG3A到SIG3C生成延迟量信息IS1、IS2以及IS3。
图16示出接收部28C的配置实例。接收部28C包括选择器55A、55B以及55C以及控制部58C。
选择器55A基于数据通道选择信号SEL选择并输出信号SIG1A、SIG2A以及SIG3A中的一个。选择器55B基于数据通道选择信号SEL选择并输出信号SIG1B、SIG2B以及SIG3B中的一个。选择器55C基于数据通道选择信号SEL选择并输出信号SIG1C、SIG2C以及SIG3C中的一个。换言之,选择器55A、55B以及55C均基于数据通道选择信号SEL选择与数据通道DL1到DL3中的一个相关的信号SIGA、SIGB或SIGC。
与根据上述实施方式的控制部48类似,控制部58C通过数据通道选择信号SEL选择数据通道DL1、DL2以及DL3中的一个,并且基于对应于所选的数据通道的三个信号确定延迟部50A、50B以及50C的延迟量。然后,控制部58C输出基于对应于数据通道DL1的三个信号SIG1A、SIG1B以及SIG1C确定的延迟量作为延迟量信息IS1,输出基于对应于数据通道DL2的三个信号SIG2A、SIG2B以及SIG2C确定的延迟量作为延迟量信息IS2,并且输出基于对应于数据通道DL3的三个信号SIG3A、SIG3B以及SIG3C确定的延迟量作为延迟量信息IS3。
接收部21C基于延迟量信息IS1接收信号SIG1A、SIG1B以及SIG1C。接收部22C基于延迟量信息IS2接收信号SIG2A、SIG2B以及SIG2C。接收部23C基于延迟量信息IS3接收信号SIG3A、SIG3B以及SIG3C。
图17示出接收部21C的配置实例。注意,这同样适用于接收部22C和23C。接收部21C包括控制部48C。与根据上述实施方式的控制部48类似,控制部48C在校准模式中确定延迟部50A、50B以及50C的延迟量。进一步地,控制部48C还具有在正常操作模式中基于延迟量信息IS1设置延迟部50A、50B以及50C的延迟量的功能。
通过该配置,在通信系统1C中,首先,在打开电源时,接收部21C、22C以及23C在校准模式中操作并且调整偏斜。然后,在校准模式结束之后,接收部21C、22C以及23C在正常操作模式中操作并且分别接收从发送部11、12以及13发送的数据。然后,接收部28C依次选择数据通道DL1、DL2以及DL3中的一个,基于对应于所选的数据通道的三个信号确定延迟部50A、50B以及50C的延迟量,以生成延迟量信息IS1、IS2以及IS3。接收部21C基于延迟量信息IS1重新调整偏斜,接收部22C基于延迟量信息IS2重新调整偏斜并且接收部23C基于延迟量信息IS3重新调整偏斜。
通过这种方式,在通信系统1C中,接收部28C依次检查在数据通道DL1、DL2以及DL3中的每个中的三个信号的偏斜,而接收部21C、22C以及23C分别接收从发送部11、12以及13发送的数据。结果,在通信系统1C中,即使偏斜因温度变化、电源电压变化等而改变,也可以调整偏斜,而不停止通信。
顺便提及,在该实例中,接收部21C、22C以及23C均在校准模式中自己调整偏斜,并且在校准模式结束之后,分别基于延迟量信息IS1、IS2以及IS3调整偏斜。然而,该配置不限于此。例如,可以不提供校准模式,并且接收部21C、22C以及23C可以分别基于延迟量信息IS1、IS2以及IS3持续调整偏斜。图18在这种情况下示出接收部21D的配置实例。注意,这同样适用于接收部22D和23D。在根据上述变形例的接收部21中配置接收部21D,而省略了样式检测部47并且使用控制部48D代替控制部48C。控制部48D基于偏斜信息IS1设置延迟部50A、50B以及50C的延迟量。在该配置中,接收部21D、22D以及23D本身不执行偏斜调整,并且分别基于接收部28C生成的延迟量信息IS1、IS2以及IS3执行偏斜调整。
(变形例1-4)
在上述实施方式中,控制部48依次改变延迟部50A、50B以及50C的延迟量。然而,该配置不限于此,并且例如,控制部48可以依次改变这三个延迟部50A、50B以及50C中的一个或两个的延迟量。具体而言,例如,在印刷电路板的一个样式布线的布线长度与其他样式布线的布线长度不同时,仅仅可以调整与一个样式布线的布线长度相关的延迟部的延迟量。
(变形例1-5)
在上述实施方式中,在输出端Tout1的电压设置为中间电平电压VM时,将晶体管35和36放入关闭状态中。然而,该配置不限于此,并且可替换地,可以将晶体管35和36置于接通状态中。这实现Thevnin终止,并且可以将输出端Tout1的电压设置为中间电平电压VM。
(其他变形例)
这些变形例中的两个或多个可以组合。
<2、第二实施方式>
接下来,描述根据第二实施方式的通信系统2。在第二实施方式中,提供专用于偏斜调整的数据包。注意,相似的数字用于表示根据上述第一实施方式的通信系统1的基本上相似的元件,并且酌情省略其描述。
图19示出通信系统2的配置实例。通信系统2包括发送器60和接收器70。发送器60包括发送部11A、12A以及13A、控制部67以及传输数据生成部64。
如图13和图14所示,发送部11A基于控制信号IT1设置延迟部33A、33B以及33C的延迟量,并且通过数据通道DL1将数据发送至接收器70。同样,发送部12A基于控制信号IT2设置延迟部33A、33B以及33C的延迟量并且通过数据通道DL2将数据发送至接收器70,并且发送部13A基于控制信号IT3设置延迟部33A、33B以及33C的延迟量,并且通过数据通道DL3将数据发送至接收器70。
在校准模式中,控制部67生成指导发送部11A的延迟部33A、33B以及33C的延迟量的控制信号IT1;生成指导发送部12A的延迟部33A、33B以及33C的延迟量的控制信号IT2;生成指导发送部13A的延迟部33A、33B以及33C(稍后描述)的延迟量的控制信号IT3;并且生成包括关于这些延迟量的信息的延迟量数据DD。而且,控制部67还具有基于延迟量数据ID生成控制信号IT1、IT2以及IT3的功能。
传输数据生成部64基于延迟量数据DD生成包括发送部11A的延迟部33A到33C的延迟量的信息的传输数据以将传输数据供应给发送部11A;生成包括发送部12A的延迟部33A到33C的延迟量的信息的传输数据以将传输数据供应给发送部12A;并且生成包括发送部13A的延迟部33A到33C的延迟量的信息的传输数据以将传输数据供应给发送部13A。
通过该配置,发送部11A、12A以及13A均在正常操作模式下使用数据包PCT1(图2)传输数据,并且均在校准模式中使用与数据包PCT1不同的数据包PCT2传输数据。
图20示出数据包PCT2的配置实例。SoT部分P1包括专用于校准模式的同步模式P13代替在正常操作模式中的同步码P12。此外,有效载荷部分P3包括延迟量数据P31,其表示在发送部11A、12A以及13A之中传输数据包PCT2的发送部的延迟部33A到33C的延迟量。
接收器70包括接收部71到73以及延迟量数据发送部77。接收部71接收信号SIG1A、SIG1B以及SIG1C并且生成延迟量数据ID1。接收部72接收信号SIG2A、SIG2B以及SIG2C并且生成延迟量数据ID2。接收部73接收信号SIG3A、SIG3B以及SIG3C并且生成延迟量数据ID3。
图21示出接收部71的配置实例。注意,这同样适用于接收部72和73。在根据第一实施方式的接收部21(图7)中配置接收部71,省略了延迟部50A、50B以及50C和控制部48,并且使用样式检测部79代替样式检测部47。样式检测部79通过样式比较检测在所接收的数据包的SoT部分P1中的同步码是同步码P12还是P13。在检测的同步码是同步码P13时,样式检测部79确定所接收的数据包是数据包PCT2,并且从有效载荷部分P3获取延迟量数据P31,以输出延迟量数据P31作为延迟量数据ID1。
延迟量数据发送部77将从相应的接收部71、72以及73供应的延迟量数据ID1、ID2以及ID3作为延迟量数据ID发送至发送器60。延迟量数据ID可以通过准备的专用信号线传输。此外,例如,延迟量数据ID可以通过在数据通道DL1到DL3之中的未使用的数据通道传输。
图22示出通信系统2的操作实例。
首先,发送器60的控制部67将操作模式设置为校准模式(步骤S11)。
然后,控制部67将在发送部11A、12A以及13A中的每一个中的延迟部33A、33B以及33C的延迟量设置为最小值(步骤S12)。
接下来,发送器60发送数据(步骤S13)。具体而言,控制部67生成延迟量数据DD,该延迟量数据包括关于发送部11A的延迟部33A、33B以及33C的延迟量的信息;关于发送部12A的延迟部33A、33B以及33C的延迟量的信息;以及关于发送部12C的延迟部33A、33B以及33C的延迟量的信息。然后,传输数据生成部64基于延迟量数据DD生成包括发送部11A的延迟部33A、33B以及33C的延迟量的信息的传输数据以将传输数据供应给发送部11A;生成包括发送部12A的延迟部33A、33B以及33C的延迟量的信息的传输数据以将传输数据供应给发送部12A;并且生成包括发送部13A的延迟部33A、33B以及33C的延迟量的信息的传输数据以将传输数据供应给发送部13A。然后,发送部11A通过数据通道DL1将数据发送至接收部71;发送部11B通过数据通道DL2将数据发送至接收部72;并且发送部11C通过数据通道DL3将数据发送至接收部73。通过这种方式,发送部11A、12A以及13A均使用在图20中示出的数据包PCT2传输数据。
接下来,在接收部71、72以及73中的每一个中的样式检测部79执行样式检测(步骤S14)。具体而言,每个样式检测部79通过样式比较检测在所接收的数据包的SoT部分P1中的同步码是同步码P12还是P13。然后,在检测的同步码是同步码P13时,每个样式检测部79确定所接收的数据包是数据包PCT2,并且从有效载荷部分P3中获取延迟量数据P31。然后,接收部71的样式检测部79输出延迟量数据P31作为延迟量数据ID1,接收部72的样式检测部79输出延迟量数据P31作为延迟量数据ID2,接收部73的样式检测部79输出延迟量数据P31作为延迟量数据ID3。然后,延迟量数据发送部77将延迟量数据ID1、ID2以及ID3作为延迟量数据ID发送至发送器60。
接下来,发送器60的控制部67确认是否设置在发送部11A、12A以及13A中的每个中的延迟部33A、33B以及33C的延迟量的所有组合(步骤S15)。
在步骤S15中未确认设置延迟部33A、33B以及33C的延迟量的所有组合(在步骤S15中“否”)时,控制部67设置在延迟部33A、33B以及33C的延迟量的所有组合之中的未设置的组合的延迟量(步骤S16),并且该过程返回步骤S13。然后,重复在步骤S13到S16中的过程,直到设置延迟部33A、33B以及33C的延迟量的所有组合。换言之,在该实例中,由于在四个电平内设置延迟部33A、33B以及33C中的每个的延迟量,所以控制部67执行样式比较64次。
在步骤S15中确认设置了延迟部33A、33B以及33C的延迟量的所有组合(在步骤S15中“是”)时,控制部67确定在发送部11A、12A以及13A中的每一个中的延迟部33A、33B以及33C的延迟量(步骤S17)。具体而言,控制部67基于在步骤S13到S16中获取的延迟量数据ID确定发送部11A的延迟部33A到33C的延迟量、确定发送部12A的延迟部33A到33C的延迟量并且确定发送部13A的延迟部33A到33C的延迟量。然后,控制部67指导在发送部11A、12A以及13A中的每一个中的延迟部33A、33B以及33C分别通过控制信号IT1、IT2以及IT3将输入信号延迟在步骤S17中确定的相应延迟量。
接下来,控制部67结束校准模式(步骤S18)。
通过这种方式流程结束。随后,在发送部11A、12A以及13A中的每一个中的延迟部33A、33B以及33C均将信号延迟在步骤S17中确定的延迟量。通过这种方式,由发送部11A、12A以及13A执行偏斜调整。结果,可以增强在通信系统2内的通信性能。
在通信系统2中,提供专用于偏斜调整的数据包PCT2。因此,例如,使延迟量数据P31包含在数据包PCT2的有效载荷部分P3中,这可以增强偏斜调整的灵活性。
如上所述,在第二实施方式中提供了专用于偏斜调整的数据包。因此,可以增强偏斜调整的灵活性。其他效果与在上述第一实施方式中的效果相似。
(变形例2-1)
在上述实施方式中,发送器60的控制部67基于延迟量数据ID确定在发送部11A、12A以及13A中的每一个中的延迟部33A、33B以及33C的延迟量。然而,该配置不限于此。可替换地,接收器70的延迟量数据发送部77可以基于延迟量数据ID1确定发送部11A的延迟部33A、33B以及33C的延迟量,可以基于延迟量数据ID2确定发送部11B的延迟部33A、33B以及33C的延迟量,并且可以基于延迟量数据ID3确定发送部11C的延迟部33A、33B以及33C的延迟量,并且将所确定的延迟量作为延迟量数据ID发送至发送器60。
<3、第三实施方式>
接下来,描述根据第三实施方式的通信系统3。在第三实施方式中,由与样式比较不同的方法执行偏斜检测。注意,相似的数字用于表示根据上述第一实施方式等的通信系统1和2的基本上相似的元件,并且酌情省略其描述。
图23示出通信系统3的配置实例。通信系统3包括发送器80和接收器90。
发送器80包括控制部87。控制部87在校准模式中接收从接收器90中供应的相位信息IP。控制部87基于相位信息IP生成指导发送部11A的延迟部33A、33B以及33C的延迟量的控制信号IT1;生成指导发送部11B的延迟部33A、33B以及33C的延迟量的控制信号IT2并且生成指导发送部11C的延迟部33A、33B以及33C的延迟量的控制信号IT3。
接收器90包括接收部91、92以及93和相位信息发送部97。接收部91接收信号SIG1A、SIG1B以及SIG1C并且生成相位信息IP1。接收部92接收信号SIG2A、SIG2B以及SIG2C并且生成相位信息IP2。接收部93接收信号SIG3A、SIG3B以及SIG3C并且生成相位信息IP3。
图24示出接收部91的配置实例。注意,这同样适用于接收部92和93。在根据第一实施方式的接收部21(图7)中配置接收部91,省略了样式检测部47、控制部48以及延迟部50A、50B以及50C并且增加了相位比较电路130。
在该实例中,相位比较电路130比较放大器42A的输出信号SAB的相位、放大器42B的输出信号SBC的相位以及放大器42C的输出信号SCA的相位。相位比较电路130包括多个触发器(F/F)131到133和136到138以及AND电路134和139。触发器131的数据输入端连接至放大器42B的输出端,其时钟端连接至放大器42A的输出端并且其输出端连接至AND电路134的第一输入端和触发器132的数据输入端。触发器132的数据输入端连接至触发器131的输出端和AND电路134的第一输入端,其时钟输入端连接至放大器42A的输出端并且其输出端连接至AND电路134的第二输入端和触发器133的数据输入端。触发器133的数据输入端连接至触发器132的输出端和AND电路134的第二输入端,其时钟输入端连接至放大器42A的输出端并且其输出端连接至AND电路134的第三输入端。AND电路134确定和输出触发器131到133的输出信号的逻辑乘积。触发器136的数据输入端连接至放大器42C的输出端,其时钟端连接至放大器42A的输出端并且其输出端连接至AND电路139的第一输入端和触发器137的数据输入端。触发器137的数据输入端连接至触发器136的输出端和AND电路139的第一输入端,其时钟输入端连接至放大器42A的输出端并且其输出端连接至AND电路139的第二输入端和触发器138的数据输入端。触发器138的数据输入端连接至触发器137的输出端和AND电路139的第二输入端,其时钟输入端连接至放大器42A的输出端并且其输出端连接至AND电路139的第三输入端。AND电路139确定和输出触发器136到138的输出信号的逻辑乘积。相位比较电路130将输出信号作为相位信息IP1输出至AND电路134和139。
相位信息发送电路97将分别从接收部91、92以及93供应的相位信息IP1、IP2以及IP3作为相位信息IP发送至发送器80。例如,相位信息发送电路97可以包括选择器,该选择器选择并输出相位信息IP1、IP2以及IP3中的一个。通过准备的专用信号线,传输相位信息IP。注意,该配置不限于此,并且例如,相位信息IP可以由平行信号传输,而不提供选择器。而且,例如,相位信息发送电路97可以通过在数据通道DL1到DL3之中的未使用的数据通道传输相位信息IP。
图25示出通信系统3的操作实例。
首先,发送器80的控制部87将操作模式设置为校准模式(步骤S21)。
然后,发送部11A、12A以及13A中的每个交替地传输符号“+x”和“-x”(步骤S22)。具体而言,例如,可以使用数据包PCT1的后置码P51。根据页脚部分P4的最后的数据,后置码P51具有交替地设置符号“+x”和“-x”的模式、交替地设置符号“+y”和“-y”的模式或者交替地设置符号“+z”和“-z”的模式。发送部11A、12A以及13A中的每个可以使用例如这种后置码P51来交替地传输符号“+x”和“-x”。
然后,控制部87依次设置在发送部11A、12A以及13A中的每一个中的延迟部33A和33B的延迟量(步骤S23)。
图26到图28示出了相位比较电路130的相位比较操作。图26示出了信号SIGA的相位与信号SIGB的相位基本上一致的情况,图27示出了信号SIGA的相位比信号SIGB的相位提前的情况,并且图28示出了信号SIGA的相位从信号SIGB的相位延迟的情况。在图26到图28中,(A)示出了信号SIGA的波形,(B)示出了信号SIGB的波形,(C)示出了信号SIGC的波形,(D)示出了在信号SIGA与信号SIGB之间的差值(SIGA-SIGB),(E)示出了在信号SIGB与信号SIGC之间的差值(SIGB-SIGC),(F)示出了在信号SIGC与信号SIGA之间的差值(SIGC-SIGA),(G)示出了信号SAB的波形,(H)示出了信号SBC的波形,并且(I)示出了信号SCA的波形。如图26到图28所示,在交替地传输符号“+x”和“-x”时,信号SIGA变成电压在高电平电压VH与低电平电压VL之间交替的信号,信号SIGB变成通过颠倒信号SIGA所获得的信号,并且信号SIGC变成保持中间电平电压VM的DC信号。
如图27所示,在信号SIGA的相位比信号SIGB的相位提前时,信号SBC变成高电平(“1”)(图27的(H)),并且在信号SAB的上升时间,信号SCA变成低电平(“0”)(图27的(I))。因此,相位比较电路130的触发器131输出高电平信号,并且触发器136输出低电平信号。结果,AND电路134输出高电平信号,并且AND电路139输出低电平信号。
如图28所示,在信号SIGA的相位从信号SIGB的相位延迟时,信号SBC变成低电平(“0”)(图28的(H)),并且在信号SAB的上升时间,信号SCA变成高电平(“1”)(图28的(I))。因此,相位比较电路130的触发器131输出低电平信号并且触发器136输出高电平信号。结果,AND电路134输出低电平信号并且AND电路139输出高电平信号。
相位信息发送电路97基于相位比较电路130的输出信号生成相位信息IP,并且将相位信息IP供应给发送器80的控制部87。然后,控制部87依次设置在发送部11A、12A以及13A中的每一个中的延迟部33A和33B的延迟量,以调整信号SIGA的相位和信号SIGB的相位。
然后,控制部87确定延迟部33A和33B的延迟量(步骤S24)。具体而言,控制部87选择允许信号SIGA的相位和信号SIGB的相位彼此基本上一致的延迟部33A和33B的延迟量。通过这种方式,在通信系统3中,使用后置码P51是交替地设置两个符号(在该实例在,符号“+x”和“-x”)的已知模式这一事实执行相位比较。然后,控制部基于相位比较结果依次设置延迟部33A和33B的延迟量以允许信号SIGA的相位和信号SIGB的相位彼此基本上一致。
接下来,发送部11A、12A以及13A中的每个交替地传输符号“+x”和“-x”(步骤S25)。具体而言,与在步骤S22中的过程类似,发送部11A、12A以及13A中的每个使用例如后置码P51来交替地传输符号“+z”和“-z”。
然后,控制部87依次设置在发送部11A、12A以及13A中的每一个中的延迟部33A和33C的延迟量以获取相位信息(步骤S26)。
图29到图31示出了相位比较电路130的相位比较操作。图29示出了信号SIGA的相位与信号SIGC的相位基本上一致的情况,图30示出了信号SIGA的相位比信号SIGC的相位提前的情况,并且图31示出了信号SIGA的相位从信号SIGC的相位中延迟的情况。如图29到31所示,在交替地传输符号“+z”和“-z”时,信号SIGA变成电压在高电平电压VH与低电平电压VL之间交替的信号,信号SIGB变成保持中间电平电压VM的DC信号并且信号SIGC变成通过颠倒信号SIGA所获得的信号。
如图30所示,在信号SIGA的相位比信号SIGC的相位提前时,信号SBC变成低电平(“0”)(图30的(H)),并且在信号SAB的上升时间,信号SCA变成高电平(“1”)(图30的(I))。因此,相位比较电路130的触发器131输出低电平信号,并且触发器136输出高电平信号。结果,AND电路134输出低电平信号并且AND电路139输出高电平信号。
如图31所示,在信号SIGA的相位从信号SIGC的相位延迟时,信号SBC变成高电平(“1”)(图31的(H)),并且在信号SAB的上升时间,信号SCA变成低电平(“0”)(图31的(I))。因此,相位比较电路130的触发器131输出高电平信号并且触发器136输出低电平信号。结果,AND电路134输出高电平信号并且AND电路139输出低电平信号。
相位信息发送电路97基于相位比较电路130的输出信号生成相位信息IP,并且将相位信息IP供应给发送器80的控制部87。然后,控制部87依次设置在发送部11A、12A以及13A中的每一个中的延迟部33A和33C的延迟量以调整信号SIGA的相位和信号SIGC的相位。
然后,控制部87确定延迟部33A和33C的延迟量(步骤S27)。具体而言,控制部87确定允许信号SIGA的相位和信号SIGB的相位彼此基本上一致的延迟部33A和33C的延迟量。
然后,控制部87结束校准模式(步骤S28)。
通过这种方式流程结束。随后,在发送部11A、12A以及13A中的每一个中的延迟部33A、33B以及33C均将信号延迟在步骤S24和S27中确定的延迟量。通过这种方式,由发送部11A、12A以及13A执行偏斜调整。因此,可以增强在通信系统3内的通信性能。
在通信系统3中,由在信号SIGA、SIGB以及SIGC之间的相位比较执行偏斜检测。因此,与第一实施方式等的情况类似,与由样式比较执行偏斜检测的情况相比,可以更直接地估计偏斜。
如上所述,在本实施方式中,通过在信号SIGA、SIGB以及SIGC之间的相位比较执行偏斜检测。因此,可以直接估计偏斜。其他效果与在上述第一实施方式中的效果相似。
<4、应用实例>
接下来,描述在上述实施方式和变形例中描述的通信系统的应用实例。
图32示出应用根据任何上述实施方式等的通信系统的智能电话700(多功能移动电话)的外观。各种装置安装在智能电话700上,并且应用根据任何上述实施方式等的通信系统以在装置之间交换数据。
图33示出用于智能电话700内的应用处理器710的配置实例。应用处理器710包括中央处理单元(CPU)711、存储器控制部712、电源控制部713、外部接口714、图形处理单元(GPU)715、媒体处理部716、显示控制部717以及移动行业处理器接口(MIPI)接口718。在该实例中,CPU 711、存储器控制部712、电源控制部713、外部接口714、GPU 715、媒体处理部716以及显示控制部717连接至系统总线719,并且允许其通过系统总线719彼此交换数据。
CPU 711根据程序处理在智能电话700中处理的各种信息。存储器控制部712控制用于CPU 711的信息处理内的存储器901。电源控制部713控制智能电话700的电源。
外部接口714是用于与外部装置通信的接口,并且在该实例中,连接至无线通信部902和图像传感器810。例如,根据任何上述实施方式等的接收器可以应用于外部接口714中。无线通信部902与移动电话的基站无线通信,并且可以包括基带部、射频(RF)前端部等。图像传感器810获取图像并且例如可以包括CMOS传感器。
GPU 715执行图像处理。媒体处理部716处理诸如音频、字符以及图等信息。显示控制部717通过MIPI接口718控制显示器904。MIPI接口718将图像信号发送至显示器904。图像信号的实例可以包括YUV格式的信号以及RGB格式的信号。例如,根据任何上述实施方式等的发送器可以应用于MIPI接口718中。
图34示出图像传感器810的配置实例。图像传感器810包括传感器部811、图像信号处理器(ISP)812、联合图像专家组(JPEG)编码器813、CPU 814、随机存取存储器(RAM)815、只读存储器(ROM)816、电源控制部817、内部集成电路(I2C)接口818以及MIPI接口819。在该实例中,这些块体均连接至系统总线820并且允许其通过系统总线820彼此交换数据。
传感器部811获取图像并且可以配置有例如CMOS传感器。ISP 812在由传感器部811获取的图像上执行预定处理。JPEG编码器813编码由ISP 812处理的图像以生成JPEG格式的图像。CPU 814根据程序控制图像传感器810的每个块体。RAM 815是用于CPU 814的信息处理内的存储器。ROM 816保持由CPU 814执行的程序。电源控制部817控制图像传感器810的电源。I2C接口818从应用处理器710中接收控制信号。虽然未示出,但是除了应用处理器710的控制信号,图像传感器810也接收时钟信号。具体而言,图像传感器810这样被配置为基于各种频率的时钟信号操作。MIPI接口819将图像信号发送至应用处理器710。图像信号的实例可以包括YUV格式的信号以及RGB格式的信号。例如,根据任何上述实施方式等的发送器可以应用于MIPI接口819中。
在上文中,虽然参考实施方式、变形例以及电子单元的应用实例描述了本技术,但是本技术不限于此,并且可以进行各种变形。
例如,在上述实施方式中,发送器10等可以通过三个数据通道DL1到DL3将数据发送至接收器20等。然而,该配置不限于此,并且可替换地,例如,可以使用两个或两个以上的数据通道并且可以使用四个或四个以上的数据通道。
而且,例如,在上述实施方式中,可以在数据通道DL1到DL3中的每一个中传输这三个信号SIGA、SIGB以及SIGC。然而,该配置不限于此,并且可以传输四个或四个以上的信号。
而且,例如,在上述实施方式中,控制部48E控制延迟部50A、50B以及50C的延迟量。然而,该配置不限于此,并且例如,控制部48E还可以控制时钟RxCK的相位,与在图35示出的接收部21E一样。接收部21E包括控制部48E和时钟生成部43E。控制部48E通过延迟控制信号CTLA、CTLB以及CTLC控制延迟部50A、50B以及50C的延迟量并且通过相位控制信号CTLCK控制时钟RxCK的相位。时钟生成部43E具有基于相位控制信号CTLCK切换时钟RxCK的相位的功能。因此,例如,在校准模式中,接收部21E可以依次设置延迟部50A、50B以及50C的延迟量,并且可以依次设置时钟RxCK的相位以确定合适的设置。甚至通过该配置,可获得与在上述实施方式中的效果相似的效果。
而且,例如,在上述实施方式中,延迟部50A设置在放大器42A的后级,延迟部50B设置在放大器42B的后级并且延迟部50C设置在放大器42C的后级。然而,该配置不限于此。可替换地,例如,与接收部21F一样。延迟部150A可以设置在放大器42A的前级,延迟部150B可以设置在放大器42B的前级并且延迟部150C可以设置在放大器42C的前级。延迟部150A包括低通滤波器151到153以及选择器154。这同样适用于延迟部150B和150C。低通滤波器151到153中的每个可以包括例如电阻和电容。选择器154可以包括例如模拟开关。通过该配置,延迟部150A、150B以及150C切换低通滤波器的级数,以调整延迟量。甚至通过该配置,可获得与在上述实施方式中的效果相似的效果。
注意,在本说明书中描述的效果具有说明性和非限制性。由本技术实现的效果可以是除了上述效果以外的效果。
要注意的是,允许本技术具有以下配置。
(1)一种接收器,包括:第一接收电路,被配置为通过第一数据通道接收包括使用三个信号传输的第一符号的第一数据,所述第一数据通道包括分别对应于所述三个信号的三条信号线,其中,所述第一接收电路包括延迟调整电路,所述延迟调整电路被配置为调整所述三个信号中的至少一个的延迟量。
(2)根据(1)所述的接收器,其中,所述延迟调整电路包括样式检测部,所述样式检测部被配置为通过使用包含在所述第一数据中的同步码来检测所述三个信号中的至少一个的相对延迟量。
(3)根据(1)或(2)所述的接收器,其中,所述第一接收电路包括第一延迟电路、第二延迟电路以及第三延迟电路。
(4)根据(3)所述的接收器,其中,所述第一接收电路进一步包括第一放大器、第二放大器以及第三放大器,所述第一放大器被配置为接收所述三个信号中的第一信号和第二信号并且将第一放大信号输出至所述第一延迟电路,所述第二放大器被配置为接收所述三个信号中的所述第二信号和第三信号并且将第二放大信号输出至所述第二延迟电路,并且所述第三放大器被配置为接收所述三个信号中的所述第一信号和所述第三信号并且将第三放大信号输出至所述第三延迟电路。
(5)根据(3)或(4)所述的接收器,其中,所述延迟调整电路包括控制部,所述控制部被配置为使用第一延迟控制信号调整所述第一延迟电路的延迟量、使用第二延迟控制信号调整所述第二延迟电路的延迟量并且使用第三延迟控制信号调整所述第三延迟电路的延迟量。
(6)根据(1)到(5)中任一项所述的接收器,进一步包括冗余接收部,所述冗余接收部被配置为通过所述第一数据通道接收所述第一数据、生成第一延迟量信息并且将所述第一延迟量信息输出至所述延迟调整电路。
(7)根据(1)到(6)中任一项所述的接收器,其中,在校准模式中,所述第一接收电路被配置为:从发送器接收包括延迟量数据的所述第一数据;执行样式检测以从所述第一数据获取所述延迟量数据;并且确定所述三个信号中的至少一个的相对延迟量。
(8)根据(7)所述的接收器,其中,其中,在所述校准模式中,所述第一接收电路进一步被配置为将所述三个信号中的至少一个的相对延迟量发送至所述发送器。
(9)根据(1)到(8)中任一项所述的接收器,进一步包括:第二接收电路,被配置为通过第二数据通道接收包括使用三个信号发送的第二符号的第二数据,所述第二数据通道包括分别对应于该三个信号的三条信号线;以及第三接收电路,被配置为通过第三数据通道接收包括使用三个信号发送的第三符号的第三数据,所述第三数据通道包括分别对应于该三个信号的三条信号线。
(10)一种发送器,包括:第一发送电路,被配置为通过第一数据通道发送包括使用三个信号发送的第一符号的第一数据,所述第一数据通道包括分别对应于所述三个信号的三条信号线,其中,所述第一发送电路包括延迟调整电路,所述延迟调整电路被配置为调整所述三个信号中的至少一个的延迟量。
(11)根据(10)所述的发送器,其中,所述第一发送电路包括第一延迟电路、第二延迟电路以及第三延迟电路。
(12)根据(11)所述的发送器,其中,所述第一发送电路进一步包括控制部,所述控制部被配置为控制所述第一延迟电路、所述第二延迟电路以及所述第三延迟电路中的至少一个的延迟量。
(13)根据(12)所述的发送器,其中,所述控制部被配置为从所述延迟调整电路接收控制信号。
(14)根据(11)到(13)中任一项所述的发送器,其中,在校准模式中,所述第一发送电路被配置为:将所述第一延迟电路、所述第二延迟电路以及所述第三延迟电路的相应的延迟量设置为最小值;将包括延迟量数据的所述第一数据发送至接收器;从所述接收器接收所述延迟量数据;并且基于所述延迟量将所述第一延迟电路、所述第二延迟电路以及所述第三延迟电路的相应的延迟量设置为校正值。
(15)根据(10)到(14)中任一项所述的发送器,其中,所述延迟调整电路被配置为响应于从所述发送器外部的源点(origin)接收的延迟量信息信号调整所述延迟量。
(16)根据(10)到(15)中任一项所述的发送器,进一步包括:第二发送电路,被配置为通过第二数据通道发送包括使用三个信号发送的第二符号的第二数据,所述第二数据通道包括分别对应于该三个信号的三条信号线;以及第三发送电路,被配置为通过第三数据通道发送包括使用三个信号发送的第三符号的第三数据,所述第三数据通道包括分别对应于该三个信号的三条信号线。
(17)一种成像系统,包括:CMOS图像传感器;以及根据(10)到(16)中任一项所述的发送器。
(18)一种移动通信装置,包括:无线通信电路;以及根据(10)到(17)中任一项所述的发送器。
(19)一种通信系统,包括:发送器,包括第一发送电路,所述第一发送电路被配置为通过第一数据通道发送包括使用三个信号传输的第一符号的第一数据,所述第一数据通道包括分别对应于所述三个信号的三条信号;接收器,包括第一接收电路,所述第一接收电路被配置为通过所述第一数据通道接收所述第一数据;以及延迟调整电路,被配置为调整所述三个信号中的至少一个的延迟量。
(20)根据(19)所述的通信系统,其中,所述延迟调整电路位于所述接收器中。
(21)根据(19)或(20)所述的通信系统,其中,所述延迟调整电路位于所述发送器中。
(22)根据(19)到(21)中任一项所述的通信系统,其中,所述延迟调整电路包括位于所述接收器中的第一延迟调整部以及位于所述发送器中的第二延迟调整部。
(23)根据(19)到(22)中任一项所述的通信系统,其中,所述第一发送电路包括第一延迟电路、第二延迟电路以及第三延迟电路。
(24)根据(23)所述的通信系统,其中,在校准模式中:
所述发送器被配置为:将所述第一延迟电路、所述第二延迟电路以及所述第三延迟电路的相应的延迟量设置为最小值;将包括延迟量数据的所述第一数据发送至所述接收器;从所述接收器接收所述延迟量数据;并且基于所述延迟量将所述第一延迟电路、所述第二延迟电路以及所述第三延迟电路的相应的延迟量设置为校正值,并且所述接收器被配置为:从所述发送器接收所述第一数据;执行样式检测以从所述第一数据获取延迟量数据;确定所述三个信号中的至少一个的相对延迟量;并且将所述三个信号中的至少一个的相对延迟量发送至所述发送器。
(25)一种传送数据的方法,包括:通过第一数据通道传送包括使用三个信号传输的第一符号的第一数据,所述第一数据通道包括分别对应于所述三个信号的三条信号线;并且调整所述三个信号中的至少一个的延迟量。
注意,本技术还可以如下配置:
(1)一种接收器,包括:
第一放大器部,被配置为生成第一信号、第二信号以及第三信号,基于在第一传输信号与第二传输信号之间的差异生成所述第一信号,基于在第二传输信号与第三传输信号之间的差异生成所述第二信号,基于在第三传输信号与第一传输信号之间的差异生成所述第三信号并且从发送器发送所述第一传输信号、所述第二传输信号以及所述第三传输信号;
第一延迟部,被配置为延迟所述第一信号、第二信号以及第三信号中的每个,并且改变第一信号、第二信号以及第三信号中的每个的延迟量;以及
控制部,被配置为基于由所述第一延迟部延迟的经延迟的第一信号、经延迟的第二信号以及经延迟的第三信号设置第一信号、第二信号以及第三信号中的每个的延迟量。
(2)根据(1)所述的接收器,其中,
所述发送器使用所述第一传输信号、所述第二传输信号以及所述第三传输信号来传输一系列数据包,
每个数据包按照顺序包括第一部分、有效载荷部分以及第二部分,并且
所述控制部依次改变第一延迟部的每个延迟量以确定允许获取包含在第一部分内的预定样式的延迟量中的一个或多个组合,并且基于所述组合设置每个延迟量。
(3)根据(2)所述的接收器,其中,所述预定样式表示同步码。
(4)根据(2)或(3)所述的接收器,其中,所述控制部确定允许获取预定样式并且在第一部分内不包括错误的延迟量中的一个或多个组合。
(5)根据(1)到(4)中任一项所述的接收器,进一步包括:
第二放大器部,被配置为生成第四信号、第五信号以及第六信号,基于在第一传输信号与第二传输信号之间的差异生成所述第四信号,基于在第二传输信号与第三传输信号之间的差异生成所述第五信号并且基于在第三传输信号与第一传输信号之间的差异生成所述第六信号;
第二延迟部,其被配置为延迟所述第四信号、第五信号以及第六信号中的每个并且改变第四信号、第五信号以及第六信号中的每个的延迟量,其中,
所述控制部还基于由所述第二延迟部延迟的经延迟的第四信号、经延迟的第五信号以及经延迟的第六信号调整在第一延迟部中的每个延迟量。
(6)根据(1)到(5)中任一项所述的接收器,进一步包括:
偏斜信息生成部,被配置为基于所述第一信号、第二信号以及第三信号生成偏斜信息,所述偏斜信息表示在所述第一传输信号、所述第二传输信号以及所述第三传输信号之间的偏斜,其中,
所述发送器被配置为调整在所述第一传输信号、所述第二传输信号以及所述第三传输信号之间的偏斜。
(7)根据(1)到(6)中任一项所述的接收器,进一步包括:
时钟生成部,被配置为生成时钟信号并且调整所述时钟信号的相位,以输出所述调整的时钟信号,基于由所述第一延迟部延迟的延迟第一信号、延迟第二信号以及延迟第三信号,生成所述时钟信号,其中,
所述控制部基于由所述第一延迟部延迟的经延迟的第一信号、经延迟的第二信号以及经延迟的第三信号在所述时钟生成部中设置所述时钟信号的相位的调整量。
(8)根据(1)到(7)中任一项所述的接收器,其中,所述第一传输信号、所述第二传输信号以及所述第三传输信号具有彼此不同的电压电平。
(9)一种接收器,包括:
接收部,其被配置为接收从发送器中传输的三个或三个以上传输信号,所述发送器被配置为调整在具有彼此不同的电压电平的所述三个或三个以上传输信号之间的偏斜;以及
偏斜信息生成部,其被配置为基于所述接收部的接收结果,生成表示在所述三个或三个以上传输信号之间偏斜的偏斜信息,并且将所述偏斜信息供应给所述发送器。
(10)根据(9)所述的接收器,其中,
所述发送器使用三个或三个以上传输信号来传输一系列数据包,
每个数据包按照顺序包括第一部分、有效载荷部分以及第二部分,并且
在所述接收部获取包含在该一系列数据包中的一个数据包的第一部分内的预定样式时,所述偏斜信息生成部基于所述数据包中的一个数据包的有效载荷部分生成偏斜信息。
(11)根据(10)所述的接收器,其中,在该一系列数据包中的包括在第一部分中的预定样式的数据包包括在有效载荷部分中的设置信息,所述设置信息表示在所述发送器中的偏斜的设置。
(12)根据(11)所述的接收器,其中,
所述接收部从所述多个数据包中的每一个获取所述设置信息,并且
所述偏斜信息生成部将多块设置信息作为偏斜信息供应给所述发送器。
(13)根据(11)所述的接收器,其中,
所述接收部从所述多个数据包中的每一个获取所述设置信息,并且
所述偏斜信息生成部将多块设置信息中的一个作为偏斜信息供应给所述发送器。
(14)根据(9)所述的接收器,其中,
三个或三个以上传输信号包括第一传输信号、第二传输信号以及第三传输信号,并且
所述接收部包括:
第一放大器部,被配置为生成第一信号、第二信号以及第三信号,基于在第一传输信号与第二传输信号之间的差异生成所述第一信号,基于在第二传输信号与第三传输信号之间的差异生成所述第二信号,并且基于在第三传输信号与第一传输信号之间的差异生成所述第三信号;以及
比较部,被配置为比较第一信号、第二信号以及第三信号的变换时间。
(15)根据(14)所述的接收器,其中,
所述发送器使用三个或三个以上传输信号来传输一系列数据包,
每个数据包按照顺序包括第一部分、有效载荷部分以及第二部分,并且
所述偏斜信息生成部基于所述比较部分的比较结果生成偏斜信息,由在对应于第二部分的信号部分的、第一信号、第二信号以及第三信号的变换时间之间的比较获得所述比较结果。
(16)根据(15)所述的接收器,其中,在所述第一传输信号、所述第二传输信号以及所述第三传输信号中的两个传输信号中的每一个中的第二部分在两个电压电平之间交替地变换。
(17)一种接收器,包括:
第一延迟部,其被配置为延迟从发送器中传输的三个或三个以上传输信号中的每个,并且改变所述三个或三个以上传输信号中的每个的延迟量,所述三个或三个以上传输信号具有彼此不同的电压电平;以及
控制部,其被配置为基于由所述第一延迟部延迟的所述三个或三个以上延迟传输信号,在所述第一延迟部中设置所述三个或三个以上传输信号中的每个的延迟量。
(18)一种发送器,包括:
发送部,包括对应于三个或三个以上传输信号的多个延迟部,并且被配置为基于由所述多个延迟部延迟的信号,生成所述三个或三个以上传输信号,所述三个或三个以上传输信号具有彼此不同的电压电平;以及
偏斜信息获取部分,被配置为获取表示在三个或三个以上传输信号之间偏斜的偏斜信息,从接收三个或三个以上传输信号的接收器传输所述偏斜信息,其中,
所述发送部基于所述偏斜信息在每个延迟部内设置延迟量。
(19)根据(18)所述的发送器,其中,
提供包括校准模式的多个操作模式,并且
所述发送部依次改变每个延迟部的延迟量以在所述校准模式中生成所述三个或三个以上传输信号。
(20)根据(19)所述的发送器,其中,
所述发送部使用所述三个或三个以上传输信号来传输一系列的数据包,
每个数据包包括第一部分、有效载荷部分以及第二部分,并且
所述一系列数据包中的一个包括在第一部分中的预定样式并且包括关于在有效载荷部分内的每个延迟部的延迟量的信息。
(21)一种具有发送器和接收器的通信系统,所述接收器包括:
第一放大器部,被配置为生成第一信号、第二信号以及第三信号,基于在第一传输信号与第二传输信号之间的差异生成所述第一信号,基于在第二传输信号与第三传输信号之间的差异生成所述第二信号,基于在第三传输信号与第一传输信号之间的差异生成所述第三信号并且从发送器发送所述第一传输信号、所述第二传输信号以及所述第三传输信号;
第一延迟部,被配置为延迟所述第一信号、第二信号以及第三信号中的每一个,并且改变第一信号、第二信号以及第三信号中的每一个的延迟量;以及
控制部,被配置为基于由所述第一延迟部延迟的经延迟的第一信号、经延迟的第二信号以及经延迟的第三信号设置所述第一信号、第二信号以及第三信号中的每一个的延迟量。
(22)根据(21)所述的通信系统,其中,
所述发送器是获取和传输图像数据的图像传感器,并且
所述接收器是接收所述图像数据并且基于所述图像数据执行预定处理的处理器。
本领域的技术人员应理解的是,只要在所附权利要求或其等同物的范围内,可以根据设计要求和其他因素发生各种修改、组合、子组合以及变更。
参考标号列表
1到3、1A、1C 通信系统
7A到7C、8A到8C、9A到9C 传输路径
10、10A、60、80、200 发送器
11到13、11A到13A 发送部
14、64 传输数据生成部
15 信号生成部
16 触发器(F/F)
17A 延迟量信息接收部
20、20A、20C、70、90 接收器
21到23、21A到23A、21C to23C、21D到23D、21E到23E、21F到23F、71到73、91到93 接收部
27A 延迟量信息发送部
28C 接收部
30、30A 输出部
31 输出控制部
32A、32B、32C 驱动器
33A到33C 延迟部
39 控制部
41A到41C 电阻
42A到42C 放大器
43、43E 时钟生成部
44、45 触发器(F/F)
46 信号生成部
47、79 样式检测部
48、48A、48C、48D、48E、58C 控制部
50A到50C、150A到150C 延迟部
51到53 延迟缓冲器
54 选择器
55A到55C 选择器
67 控制部
77 延迟量数据发送部
87 控制部
97 相位信息发送部
100 印刷电路板
101 样式布线
102 连接器
110、120 芯片
130 相位比较电路
131到133、136到138 触发器(F/F)
134、139 AND电路
CH1到CH5 信道
CN、NS 符号
CTLA到CTLC 延迟控制部
CTLCK 相位控制部
DD 延迟量数据
DET、SIGA到SIGC、SIG1A到SIG1C、SIG2A到SGI2C、SIG3A到SIG3C、RxF、RxR、RxP、S1、S2、TxF、TxR、TxP 信号
DL1到DL3 数据通道
ID、ID1到ID3 延迟量数据
IP、IP1到IP3 相位信息
IS、IS1到IS3 延迟量信息
IT1到IT3 控制信号
P1 SoT部分
P2 报头部分
P3 有效载荷部分
P4 页脚部分
P5 EoT部分
P11 前导码
P12、P13 同步码
P21 错误检测码
P31 延迟量数据
P41 错误检测码
P42 填充符
P51 后置码
PCT1、PCT2 数据包
RxCK、TxCK 时钟
SEL 数据通道选择信号
TinA、TinB、TinC 输入端
ToutA、ToutB、ToutC 输出端
VH 高电平电压
VM 中间电平电压
VL 低电平电压

Claims (25)

1.一种接收器,包括:
第一接收电路,被配置为通过第一数据通道接收包括使用三个信号传输的第一符号的第一数据,所述第一数据通道包括分别对应于所述三个信号的三条信号线,
其中,所述第一接收电路包括延迟调整电路,所述延迟调整电路被配置为调整所述三个信号中的至少一个的延迟量。
2.根据权利要求1所述的接收器,其中,所述延迟调整电路包括样式检测部,所述样式检测部被配置为通过使用包含在所述第一数据中的同步码来检测所述三个信号中的至少一个的相对延迟量。
3.根据权利要求1所述的接收器,其中,所述第一接收电路包括第一延迟电路、第二延迟电路以及第三延迟电路。
4.根据权利要求3所述的接收器,其中,
所述第一接收电路进一步包括第一放大器、第二放大器以及第三放大器,
所述第一放大器被配置为接收所述三个信号中的第一信号和第二信号并且将第一放大信号输出至所述第一延迟电路,
所述第二放大器被配置为接收所述三个信号中的所述第二信号和第三信号并且将第二放大信号输出至所述第二延迟电路,并且
所述第三放大器被配置为接收所述三个信号中的所述第一信号和所述第三信号并且将第三放大信号输出至所述第三延迟电路。
5.根据权利要求3所述的接收器,其中,所述延迟调整电路包括控制部,所述控制部被配置为使用第一延迟控制信号调整所述第一延迟电路的延迟量、使用第二延迟控制信号调整所述第二延迟电路的延迟量并且使用第三延迟控制信号调整所述第三延迟电路的延迟量。
6.根据权利要求1所述的接收器,进一步包括冗余接收部,所述冗余接收部被配置为通过所述第一数据通道接收所述第一数据、生成第一延迟量信息并且将所述第一延迟量信息输出至所述延迟调整电路。
7.根据权利要求1所述的接收器,其中,在校准模式中,所述第一接收电路被配置为:
从发送器接收包括延迟量数据的所述第一数据;
执行样式检测以从所述第一数据获取所述延迟量数据;并且
确定所述三个信号中的至少一个的相对延迟量。
8.根据权利要求7所述的接收器,其中,在所述校准模式中,所述第一接收电路进一步被配置为将所述三个信号中的至少一个的相对延迟量发送至所述发送器。
9.根据权利要求1所述的接收器,进一步包括:
第二接收电路,被配置为通过第二数据通道接收包括使用三个信号发送的第二符号的第二数据,所述第二数据通道包括分别对应于该三个信号的三条信号线;以及
第三接收电路,被配置为通过第三数据通道接收包括使用三个信号发送的第三符号的第三数据,所述第三数据通道包括分别对应于该三个信号的三条信号线。
10.一种发送器,包括:
第一发送电路,被配置为通过第一数据通道发送包括使用三个信号发送的第一符号的第一数据,所述第一数据通道包括分别对应于所述三个信号的三条信号线,
其中,所述第一发送电路包括延迟调整电路,所述延迟调整电路被配置为调整所述三个信号中的至少一个的延迟量。
11.根据权利要求10所述的发送器,其中,所述第一发送电路包括第一延迟电路、第二延迟电路以及第三延迟电路。
12.根据权利要求11所述的发送器,其中,所述第一发送电路进一步包括控制部,所述控制部被配置为控制所述第一延迟电路、所述第二延迟电路以及所述第三延迟电路中的至少一个的延迟量。
13.根据权利要求12所述的发送器,其中,所述控制部被配置为从所述延迟调整电路接收控制信号。
14.根据权利要求11所述的发送器,其中,在校准模式中,所述第一发送电路被配置为:
将所述第一延迟电路、所述第二延迟电路以及所述第三延迟电路的相应的延迟量设置为最小值;
将包括延迟量数据的所述第一数据发送至接收器;
从所述接收器接收所述延迟量数据;并且
基于所述延迟量将所述第一延迟电路、所述第二延迟电路以及所述第三延迟电路的相应的延迟量设置为校正值。
15.根据权利要求10所述的发送器,其中,所述延迟调整电路被配置为响应于从所述发送器外部的源点接收的延迟量信息信号调整所述延迟量。
16.根据权利要求10所述的发送器,进一步包括:
第二发送电路,被配置为通过第二数据通道发送包括使用三个信号发送的第二符号的第二数据,所述第二数据通道包括分别对应于该三个信号的三条信号线;以及
第三发送电路,被配置为通过第三数据通道发送包括使用三个信号发送的第三符号的第三数据,所述第三数据通道包括分别对应于该三个信号的三条信号线。
17.一种成像系统,包括:
CMOS图像传感器;以及
根据权利要求10所述的发送器。
18.一种移动通信装置,包括:
无线通信电路;以及
根据权利要求10所述的发送器。
19.一种通信系统,包括:
发送器,包括第一发送电路,所述第一发送电路被配置为通过第一数据通道发送包括使用三个信号传输的第一符号的第一数据,所述第一数据通道包括分别对应于所述三个信号的三条信号线;
接收器,包括第一接收电路,所述第一接收电路被配置为通过所述第一数据通道接收所述第一数据;以及
延迟调整电路,被配置为调整所述三个信号中的至少一个的延迟量。
20.根据权利要求19所述的通信系统,其中,所述延迟调整电路位于所述接收器中。
21.根据权利要求19所述的通信系统,其中,所述延迟调整电路位于所述发送器中。
22.根据权利要求19所述的通信系统,其中,所述延迟调整电路包括位于所述接收器中的第一延迟调整部以及位于所述发送器中的第二延迟调整部。
23.根据权利要求19所述的通信系统,其中,所述第一发送电路包括第一延迟电路、第二延迟电路以及第三延迟电路。
24.根据权利要求23所述的通信系统,其中,在校准模式中,
所述发送器被配置为:
将所述第一延迟电路、所述第二延迟电路以及所述第三延迟电路的相应的延迟量设置为最小值;
将包括延迟量数据的所述第一数据发送至所述接收器;
从所述接收器接收所述延迟量数据;并且
基于所述延迟量将所述第一延迟电路、所述第二延迟电路以及所述第三延迟电路的相应的延迟量设置为校正值,并且所述接收器被配置为:
从所述发送器接收所述第一数据;
执行样式检测以从所述第一数据获取延迟量数据;
确定所述三个信号中的至少一个的相对延迟量;并且
将所述三个信号中的至少一个的相对延迟量发送至所述发送器。
25.一种传送数据的方法,包括:
通过第一数据通道传送包括使用三个信号传输的第一符号的第一数据,所述第一数据通道包括分别对应于所述三个信号的三条信号线;并且
调整所述三个信号中的至少一个的延迟量。
CN201580035758.1A 2014-07-07 2015-06-23 接收器、发送器以及通信系统 Active CN106489140B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010997579.9A CN112073155B (zh) 2014-07-07 2015-06-23 接收器、发送器以及通信系统

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014139812A JP6372202B2 (ja) 2014-07-07 2014-07-07 受信装置、送信装置、および通信システム
JP2014-139812 2014-07-07
PCT/JP2015/003136 WO2016006178A1 (en) 2014-07-07 2015-06-23 Receiver, transmitter, and communication system

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010997579.9A Division CN112073155B (zh) 2014-07-07 2015-06-23 接收器、发送器以及通信系统

Publications (2)

Publication Number Publication Date
CN106489140A true CN106489140A (zh) 2017-03-08
CN106489140B CN106489140B (zh) 2020-10-20

Family

ID=53682756

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580035758.1A Active CN106489140B (zh) 2014-07-07 2015-06-23 接收器、发送器以及通信系统
CN202010997579.9A Active CN112073155B (zh) 2014-07-07 2015-06-23 接收器、发送器以及通信系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010997579.9A Active CN112073155B (zh) 2014-07-07 2015-06-23 接收器、发送器以及通信系统

Country Status (7)

Country Link
US (2) US10516522B2 (zh)
EP (2) EP3761185A3 (zh)
JP (1) JP6372202B2 (zh)
KR (1) KR102383185B1 (zh)
CN (2) CN106489140B (zh)
TW (1) TWI708482B (zh)
WO (1) WO2016006178A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115328849A (zh) * 2022-08-10 2022-11-11 苏州迅芯微电子有限公司 一种用于数据发送和接收的芯片组合结构

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101671018B1 (ko) * 2015-04-22 2016-10-31 (주)이즈미디어 스큐 자동 보정 방법 및 장치
CA3060158A1 (en) * 2017-04-17 2018-10-25 Fujikura Ltd. Multilayer substrate, multilayer substrate array, and transmission/reception module
US10506139B2 (en) * 2017-08-03 2019-12-10 Mediatek Inc. Reconfigurable pin-to-pin interface capable of supporting different lane combinations and/or different physical layers and associated method
US11314277B1 (en) * 2019-08-05 2022-04-26 Xilinx, Inc. Serial lane-to-lane skew reduction
KR20210088807A (ko) 2020-01-06 2021-07-15 삼성전자주식회사 전자 장치 및 전자 장치의 동작 방법
US11569805B2 (en) * 2021-03-15 2023-01-31 Mediatek Inc. Minimum intrinsic timing utilization auto alignment on multi-die system

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712882A (en) * 1996-01-03 1998-01-27 Credence Systems Corporation Signal distribution system
CN1212399A (zh) * 1997-08-04 1999-03-31 松下电器产业株式会社 多传输线路间的延迟时间的调整装置及调整方法
US20040125902A1 (en) * 2002-12-24 2004-07-01 Hitachi, Ltd. Phase shifter, phase shifting method and skew compensation system for high-speed parallel signaling
US20080212709A1 (en) * 2007-03-02 2008-09-04 Qualcomm Incorporated Three phase and polarity encoded serial interface
CN101840725A (zh) * 2009-03-20 2010-09-22 南亚科技股份有限公司 信号调整系统与信号调整方法
CN101848334A (zh) * 2009-01-30 2010-09-29 株式会社尼康 相位调整装置及摄影机
US20130241759A1 (en) * 2012-03-16 2013-09-19 Qualcomm Incorporated N-phase polarity data transfer
CN103678218A (zh) * 2013-01-22 2014-03-26 威盛电子股份有限公司 补偿同步数据总线的误差的装置与方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4114291B2 (ja) * 1999-01-20 2008-07-09 ソニー株式会社 半導体装置およびその構成方法
US6944692B2 (en) * 2001-09-13 2005-09-13 Sun Microsystems, Inc. Automated calibration of I/O over a multi-variable eye window
JP4062078B2 (ja) * 2002-12-10 2008-03-19 株式会社日立製作所 スキュー調整装置
US7457589B2 (en) * 2004-11-30 2008-11-25 Infineon Technologies Ag Circuit and method for transmitting a signal
US8429502B2 (en) * 2005-11-16 2013-04-23 Qualcomm Incorporated Frame format for millimeter-wave systems
JP2007251348A (ja) * 2006-03-14 2007-09-27 Toshiba Corp コンテンツ復号化装置
JP2007318807A (ja) * 2006-04-27 2007-12-06 Matsushita Electric Ind Co Ltd 多重差動伝送システム
JP5034329B2 (ja) * 2006-06-09 2012-09-26 富士通株式会社 デスキュー装置およびデスキュー方法
JP2008294795A (ja) * 2007-05-25 2008-12-04 Panasonic Corp 差動伝送回路
WO2009086078A1 (en) 2007-12-19 2009-07-09 Rambus Inc. Receiver for multi-wire communication with reduced input capacitance
JP2008278518A (ja) * 2008-06-06 2008-11-13 Elpida Memory Inc 半導体装置およびデータ伝送システム
KR20120035755A (ko) * 2010-10-06 2012-04-16 삼성전기주식회사 적응형 지연 조절 기능이 구비된 데이터 인터페이스 장치
JP5623877B2 (ja) * 2010-11-15 2014-11-12 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
JP2012124716A (ja) * 2010-12-08 2012-06-28 Canon Inc データ受信装置、データ送信装置、制御方法
WO2012147258A1 (ja) 2011-04-25 2012-11-01 パナソニック株式会社 チャネル間スキュー調整回路
US20120274564A1 (en) * 2011-04-29 2012-11-01 Texas Instruments Incorporated Activity Sensing Using Piezoelectric Sensors for Ultra Low Power Operation of Devices with Significant Inactivity Time
JP2013183425A (ja) * 2012-03-05 2013-09-12 Toshiba Corp カメラモジュール
JP2013251877A (ja) * 2012-06-04 2013-12-12 Canon Inc 撮像装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712882A (en) * 1996-01-03 1998-01-27 Credence Systems Corporation Signal distribution system
CN1212399A (zh) * 1997-08-04 1999-03-31 松下电器产业株式会社 多传输线路间的延迟时间的调整装置及调整方法
US20040125902A1 (en) * 2002-12-24 2004-07-01 Hitachi, Ltd. Phase shifter, phase shifting method and skew compensation system for high-speed parallel signaling
US20080212709A1 (en) * 2007-03-02 2008-09-04 Qualcomm Incorporated Three phase and polarity encoded serial interface
CN101848334A (zh) * 2009-01-30 2010-09-29 株式会社尼康 相位调整装置及摄影机
CN101840725A (zh) * 2009-03-20 2010-09-22 南亚科技股份有限公司 信号调整系统与信号调整方法
US20130241759A1 (en) * 2012-03-16 2013-09-19 Qualcomm Incorporated N-phase polarity data transfer
CN103678218A (zh) * 2013-01-22 2014-03-26 威盛电子股份有限公司 补偿同步数据总线的误差的装置与方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115328849A (zh) * 2022-08-10 2022-11-11 苏州迅芯微电子有限公司 一种用于数据发送和接收的芯片组合结构
CN115328849B (zh) * 2022-08-10 2023-10-03 苏州迅芯微电子有限公司 一种用于数据发送和接收的芯片组合结构

Also Published As

Publication number Publication date
CN106489140B (zh) 2020-10-20
US10516522B2 (en) 2019-12-24
US20200106596A1 (en) 2020-04-02
CN112073155B (zh) 2023-11-24
CN112073155A (zh) 2020-12-11
US20170195111A1 (en) 2017-07-06
WO2016006178A1 (en) 2016-01-14
EP3761185A2 (en) 2021-01-06
US11296859B2 (en) 2022-04-05
TW201603503A (zh) 2016-01-16
EP3761185A3 (en) 2021-03-10
JP6372202B2 (ja) 2018-08-15
KR102383185B1 (ko) 2022-04-06
KR20170030497A (ko) 2017-03-17
EP3167378A1 (en) 2017-05-17
TWI708482B (zh) 2020-10-21
EP3167378B1 (en) 2020-08-12
JP2016019095A (ja) 2016-02-01

Similar Documents

Publication Publication Date Title
CN106489140A (zh) 接收器、发送器以及通信系统
KR100566738B1 (ko) 데이터 이송 방법
US7240233B2 (en) Hybrid parallel/serial bus interface
CN103190114A (zh) 确定设备的逻辑状态
KR102516027B1 (ko) 헤더 처리 장치, 프로세서 및 전자장치
CN111327329B (zh) 发送装置
EP1446584B1 (en) Base station having a hybrid parallel/serial bus interface
CN106797354B (zh) 发射器和通信系统
US9641362B2 (en) N-wire two-level digital interface
EP1446887A1 (en) Method of transferring data

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant