JP2013183425A - カメラモジュール - Google Patents

Abstract

【課題】高品質な画像を、扱い易い構成によって取得可能とするカメラモジュールを提供すること。
【解決手段】実施形態によれば、カメラモジュール２は、光学レンズ１０、イメージセンサ、集積回路及びメモリを有する。光学レンズ１０は、被写体からの光を取り込み、被写体像を結像させる。イメージセンサは、光学レンズ１０によって結像した被写体像を撮像し、画像信号を出力する。集積回路は、イメージセンサからの画像信号の信号処理を実施する。メモリは、集積回路によって駆動が制御される。メモリは、イメージセンサから集積回路へ入力された画像信号を保持する。メモリ及び集積回路は、積層構造として一体にパッケージ化されたチップスタックパッケージ２１を構成する。チップスタックパッケージ２１は、イメージセンサが据え付けられている基板であるプリント基板２０上に実装されている。
【選択図】図１

Description

本発明の実施形態は、カメラモジュールに関する。

近年、携帯電話等に搭載されるカメラモジュールは、薄型化が強く要請されるようになっている。イメージセンサは、カメラモジュールの薄型化と、画素数の増大とへの対応として、画素の微細化が進められている。イメージセンサは、画素のサイズが小さくなるほど、画素へ入射する光量が少なくなるためによる信号量の低下が顕著となることから、信号対ノイズ比（ＳＮＲ）の劣化が問題となる。カメラモジュールは、高品質な画像を、扱い易い構成によって取得可能であることが望まれている。

特開２００９−１１１６６６号公報

本発明の一つの実施形態は、高品質な画像を、扱い易い構成によって取得可能とするカメラモジュールを提供することを目的とする。

本発明の一つの実施形態によれば、カメラモジュールは、光学レンズ、イメージセンサ、集積回路及びメモリを有する。光学レンズは、被写体からの光を取り込み、被写体像を結像させる。イメージセンサは、光学レンズによって結像した被写体像を撮像し、画像信号を出力する。集積回路は、イメージセンサからの画像信号の信号処理を実施する。メモリは、集積回路によって駆動が制御される。メモリは、イメージセンサから集積回路へ入力された画像信号を保持する。メモリ及び集積回路は、積層構造として一体にパッケージ化されたチップスタックパッケージを構成する。チップスタックパッケージは、イメージセンサが据え付けられている基板上に実装されている。

第１の実施形態にかかるカメラモジュールの構成を示す斜視図。 図１に示すカメラモジュールを備えるデジタルカメラの概略構成を示すブロック図。 図１に示すカメラモジュールのうち光学ボックスが設けられた部分の断面構成を示す模式図。 チップスタックパッケージの断面構成を示す模式図。 チップスタックパッケージにおけるフレームメモリ及びＡＳＩＣの接続の態様を示す上面模式図。 カメラモジュールの回路構成を示すブロック図。 チップスタックパッケージにおけるフレームメモリ及びＡＳＩＣの接続についての変形例を示す上面模式図。 カメラモジュールの回路構成の変形例を示すブロック図。 第２の実施形態にかかるカメラモジュールの構成を示す斜視図。 図９に示すカメラモジュールのうち光学ボックスが設けられた部分の断面構成を示す模式図。 第３の実施形態にかかるカメラモジュールの構成を示す斜視図。 図１１に示すカメラモジュールのうち光学ボックスが設けられた部分の断面構成を示す模式図。

以下に添付図面を参照して、実施形態にかかるカメラモジュールを詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１の実施形態）
図１は、第１の実施形態にかかるカメラモジュールの構成を示す斜視図である。図２は、図１に示すカメラモジュールを備えるデジタルカメラの概略構成を示すブロック図である。

デジタルカメラ１は、カメラモジュール２及び後段処理部３を有する。カメラモジュール２は、光学レンズ１０、イメージセンサ１１、ＡＳＩＣ（Application Specific Integrated Circuit）１２及びフレームメモリ１３を有する。後段処理部３は、イメージシグナルプロセッサ（image signal processor；ＩＳＰ）１４、記憶部１５及び表示部１６を有する。カメラモジュール２は、デジタルカメラ１以外には、例えばカメラ付き携帯端末等の電子機器にて使用される。

光学レンズ１０は、被写体からの光を取り込み、被写体像を結像させる。イメージセンサ１１は、光学レンズ１０によって結像した被写体像を撮像し、画像信号を出力する。イメージセンサ１１は、例えば、ＣＭＯＳ（complementary metal oxide semiconductor）イメージセンサである。イメージセンサ１１は、ＣＭＯＳイメージセンサの他、ＣＣＤ（charge coupled device）であっても良い。

ＡＳＩＣ１２は、イメージセンサ１１からの画像信号の信号処理を実施する集積回路である。ＡＳＩＣ１２は、フレームメモリ１３の駆動を制御する。フレームメモリ１３は、イメージセンサ１１からＡＳＩＣ１２へ入力された画像信号を保持するメモリである。フレームメモリ１３は、例えば、ＤＲＡＭ（Dynamic Random Access Memory）である。

ＩＳＰ１４は、カメラモジュール２での撮像により得られた画像信号の信号処理を実施する。記憶部１５は、ＩＳＰ１４での信号処理を経た画像を格納する。記憶部１５は、ユーザの操作等に応じて、表示部１６へ画像信号を出力する。表示部１６は、ＩＳＰ１４あるいは記憶部１５から入力される画像信号に応じて、画像を表示する。表示部１６は、例えば、液晶ディスプレイである。

カメラモジュール２のプリント基板２０には、チップスタックパッケージ２１、光学ボックス２２、及び外部接続のためのコネクタ２３が実装されている。プリント基板２０は、ＰＷＢ（Printed wiring board）あるいはＰＣＢ（Printed circuit board）とする。光学レンズ１０は、光学ボックス２２の上面に取り付けられている。

図３は、図１に示すカメラモジュールのうち光学ボックスが設けられた部分の断面構成を示す模式図である。チップ構造のイメージセンサ１１は、接着剤によってプリント基板２０上に貼り付けられている。ボンディングワイヤー２４は、プリント基板２０の配線とイメージセンサ１１とを接続する。光学ボックス２２は、プリント基板２０のうちイメージセンサ１１が実装された部分に被せられている。

チップスタックパッケージ２１は、光学ボックス２２の隣に設けられている。図４は、チップスタックパッケージの断面構成を示す模式図である。チップ構造のフレームメモリ１３は、接着剤によってパッケージ基板２５上に貼り付けられている。パッケージ基板２５は、例えば、セラミック基板あるいはプリント基板とする。チップ構造のＡＳＩＣ１２は、接着剤によってフレームメモリ１３上に貼り付けられている。

ボンディングワイヤー２６は、パッケージ基板２５の配線とフレームメモリ１３とを接続する。ボンディングワイヤー２７は、パッケージ基板２５の配線とＡＳＩＣ１２とを接続する。フレームメモリ１３及びＡＳＩＣ１２の積層構造と、ボンディングワイヤー２６及び２７は、樹脂材料等の封止材２８によってパッケージ基板２５上にて封止されている。

チップスタックパッケージ２１の接続端子２９は、パッケージ基板２５のうちフレームメモリ１３及びＡＳＩＣ１２の積層構造が設けられた側とは反対側の面に設けられている。接続端子２９は、例えばＢＧＡ（Ball Grid Array）やリードフレーム等により構成されている。接続端子２９は、プリント基板２０の配線に接続される。

このように、イメージセンサ１１が据え付けられているプリント基板２０上において、フレームメモリ１３及びＡＳＩＣ１２は積層構造をなしてパッケージ化され、一体とされている。

カメラモジュール２は、チップスタックパッケージ２１を１つの部品として取り扱い可能とされている。チップスタックパッケージ２１に使われるフレームメモリ１３、例えばＤＲＡＭは、製品が供給される期間が例えば１年から１．５年と短く、メモリの低価格化のために、次世代の微細設計ルールでのチップシュリンクが実施される。よって、カメラモジュール２が製品として流通する間に、メモリチップが次世代品に交代する可能性が非常に高い。

チップスタックパッケージ２１を１つの部品とすることで、メモリチップが次世代品に更新されたとしても、製品であるカメラモジュール２を継続して安定的に供給することができる。メモリチップが更新するたびにおいて新規のカメラモジュール２の設計製造、信頼性テスト等を省略できるため、低価格のカメラモジュール２を継続的に提供できる。

カメラモジュール２は、それぞれ専用のプロセスを経て製造されたフレームメモリ１３のチップとＡＳＩＣ１２のチップとを適用し、フレームメモリ１３及びＡＳＩＣ１２のパッケージ化を可能とする。カメラモジュール２は、当初から一体とされたフレームメモリ１３及びＡＳＩＣ１２を適用する場合に比べ、製造プロセスの簡易化を可能とする。カメラモジュール２は、汎用性が高く量産可能なフレームメモリ１３と、比較的安価な開発が可能なＡＳＩＣ１２とを組合せることができる。これにより、カメラモジュール２は、製造コストを低減できる。

カメラモジュール２は、光学ボックス２２の外にフレームメモリ１３及びＡＳＩＣ１２を配置することで、フレームメモリ１３及びＡＳＩＣ１２で発生する熱を効果的に放散させ、イメージセンサ１１への伝播を抑制させることができる。カメラモジュール２は、例えばイメージセンサ１１の下側にフレームメモリ１３及びＡＳＩＣ１２を配置する場合に比べ、光学ボックス２２の高さを抑制させ、低背化が可能となる。

図５は、チップスタックパッケージにおけるフレームメモリ及びＡＳＩＣの接続の態様を示す上面模式図である。ＡＳＩＣ１２のチップサイズは、フレームメモリ１３のチップサイズに対して小さくされている。フレームメモリ１３は、チップがなす矩形のうち互いに対向する二辺をなす外縁に沿って、入出力のためのパッド３２を並列させている。ＤＲＡＭのパッドは、通常、このような二辺配置とされている。

ＡＳＩＣ１２は、フレームメモリ１３との間の入出力のためのパッド３１を、チップがなす矩形のうちフレームメモリ１３上のパッド３２に沿う二辺に並列させている。ＡＳＩＣ１２のパッド３１は、フレームメモリ１３のパッド３２と同様に並列している。ＡＳＩＣ１２のパッド３２の配置は、データ線、アドレス制御線、電源、グラウンド電極（ＧＮＤ）等について、フレームメモリ１３のパッド３１の配置と同じとしている。

ＡＳＩＣ１２は、イメージセンサ１１からの入力のためのパッド３３を、チップがなす矩形のうちパッド３１が設けられた二辺以外の辺の１つに沿って並列させている。ＡＳＩＣ１２は、カメラモジュール２の出力、すなわち信号処理後の出力のためのパッド３４を、矩形のうちパッド３３が設けられた辺に対向する辺に沿って並列させている。もしくは、パッド３４は、パッド３３が設けられた辺に設けることもできる。

チップスタックパッケージ２１は、このようにパッド３３及び３４を配置することで、イメージセンサ１１からの入力のための信号線と、ＡＳＩＣ１２からの出力のための信号線とのクロスを回避可能とし、パッケージ基板２５の配線を円滑に形成できる。その結果、チップスタックパッケージ２１は、パッケージ構造の層数を少なくでき、低価格化を実現できる。

チップスタックパッケージ２１は、ＡＳＩＣ１２及びフレームメモリ１３のパッド３１及び３２を同様の並列とすることで、ボンディングワイヤー２６及び２７を短くすることができる。チップスタックパッケージ２１は、ボンディングワイヤー２６及び２７を短くできることで、動作の高速化や、不要な輻射（電磁波）の低減が可能となる。さらに、チップスタックパッケージ２１は、封止材２８の外壁にシールド構造を採用することで、不要な輻射を大幅に低減できる。

イメージセンサ１１からＡＳＩＣ１２へは、クロック信号である差動信号１組と、画像信号である差動信号２組とが入力される。画像信号は、例えば、不要な輻射を低減可能な信号形態、例えば、ＬＶＤＳ（Low Voltage Differential Signaling）信号や、ＭＩＰＩ（Mobile Industry Processor Interface）信号として、ＡＳＩＣ１２へ入力される。ＡＳＩＣ１２からは、クロック信号である差動信号１組と、画像信号である差動信号１組とが出力される。ＡＳＩＣ１２は、６個のパッド３３と４個のパッド３４とを備える。

図６は、カメラモジュールの回路構成を示すブロック図である。イメージセンサ１１及びＡＳＩＣ１２は、例えばＩＳＰ１４によって駆動が制御される。イメージセンサ１１及びＡＳＩＣ１２は、制御信号として共通のＩ２Ｃ信号３７が入力され、共通化されたシリアル制御がなされる。カメラモジュール２は、ＩＳＰ１４からのクロック信号３８が入力される。なお、イメージセンサ１１及びＡＳＩＣ１２は、マイコン等によって駆動が制御されるものとしても良い。

イメージセンサ１１からの画像信号は、例えば２本の信号線３５によってＡＳＩＣ１２へ伝送される。ＡＳＩＣ１２は、イメージセンサ１１から例えば、６０ｆｐｓ（frame per second）の画像信号が入力される。ＡＳＩＣ１２は、イメージセンサ１１から入力された画像信号をフレームメモリ１３に保存する。

ＡＳＩＣ１２は、フレームレート変換部３０を有する。フレームレート変換部３０は、イメージセンサ１１から入力される画像信号のフレームレートを変換する。フレームレート変換部３０は、フレームメモリ１３から読み出した複数のフレームの画像信号について、相関処理を実施する。フレームレート変換部３０は、かかる相関処理による結果を、フレームメモリ１３に保存する。ＡＳＩＣ１２は、フレームメモリ１３から読み出された画像信号を、例えば３０ｆｐｓの速度で出力する。ＡＳＩＣ１２からの画像信号は、１本の信号線３６によってＩＳＰ１４へ伝送される。

このように、カメラモジュール２は、ＡＳＩＣ１２及びフレームメモリ１３による相関処理を適用することで、画像信号を低速化させて出力することができる。カメラモジュール２は、画像信号を低速化させることで、安定した画像信号をＩＳＰ１４へ供給することができる。

ＡＳＩＣ１２は、画像信号の低速化により、入力用の信号線３５に対し出力用の信号線３６の本数を少なくすることができる。ＡＳＩＣ１２は、入力用のパッド３３の６個に対し、出力用のパッド３４を４個に減らすことができる（図５参照）。

なお、ＡＳＩＣ１２のパッド３３及び３４の数は、画像信号の入力時及び出力時のフレームレートに応じて適宜変更しても良い。例えば、イメージセンサ１１からＡＳＩＣ１２へ入力される画像信号用の差動信号を４組、ＡＳＩＣ１２から出力される画像信号用の差動信号を１組とした場合は、ＡＳＩＣ１２は、入力用のパッド３３の１０個に対し、出力用のパッド３４を４個と、大幅に減らすことができる。イメージセンサ１１からＡＳＩＣ１２へ画像信号を伝送する信号線３５を４本とした場合、ＡＳＩＣ１２は、１２０ｆｐｄの画像信号をイメージセンサ１１から読み込むことができる。なお、信号線３５の本数は、適宜変更可能であるものとする。

カメラモジュール２の入力電源（図示省略）は、例えば、イメージセンサ１１の画素駆動用に２．８Ｖ、ロジック動作用に、イメージセンサ１１、ＡＳＩＣ１２及びフレームメモリ１３へ共通して１．２Ｖ、ＡＳＩＳ１２及びフレームメモリ１３の入出力用に、各ＩＯポートへ共通して１．８Ｖの電圧を印加する。これにより、カメラモジュール２は、少ない数の電源によって動作させることができる。

カメラモジュール２は、ＡＳＩＣ１２及びフレームメモリ１３を適用することで、スロー再生画像を得ることができる。カメラモジュール２は、例えば、イメージセンサ１１から入力された１２０ｆｐｓの画像信号を３０ｆｐｓとして出力することで、１／４倍速の画像を得ることができる。カメラモジュール２は、高速撮影された画像のスロー再生を容易に実現することができる。画像の記録時間は、フレームメモリ１３の容量に応じて制限が設けられるものとする。

カメラモジュール２は、イメージセンサ１１への入射光量に対する出力の飽和が生じる出力飽和レベルを実質的に増加させることができる。カメラモジュール２は、例えば、イメージセンサ１１から入力された１２０ｆｐｓの画像信号を３０ｆｐｓとして出力する場合、４つのフレームの合成を可能とする。この場合、イメージセンサ１１は、飽和出力レベルを実質的に４倍に増加させる効果を得ることができる。カメラモジュール２は、複数のフレームの電荷蓄積時間を加算することで、低照度時におけるＳＮＲを改善させることができる。カメラモジュール２は、高品質な画像を取得することができる。

カメラモジュール２は、複数のフレームの合成による手ブレ補正（Electronic Image Stabilization）を実施しても良い。カメラモジュール２は、高速撮影された画像の合成により、手ブレが低減された画像を得ることができる。カメラモジュール２は、複数のフレームから、動いている被写体を抽出し、動いている被写体のみを残した画像や、動いている被写体が削除された画像等を得ることとしても良い。カメラモジュール２は、このような画像の加工を、容易かつ高速な処理により実現できる。

図７は、チップスタックパッケージにおけるフレームメモリ及びＡＳＩＣの接続についての変形例を示す上面模式図である。フレームメモリ１３は、チップがなす矩形のうち互いに対向する二辺のうちの１つについては、図５に示す場合と同様にパッド３２を並列させている。二辺のうちのもう１つについては、辺の中央付近にパッド３２が集約されている。

ＡＳＩＣ１２は、チップがなす矩形のうち互いに対向する二辺のうちの１つについては、図５に示す場合と同様にパッド３１を並列させている。二辺のうちのもう１つについては、パッド３１は、フレームメモリ１３のパッド３２と同様に、辺の中央付近に集約されている。

ＡＳＩＣ１２のうち、イメージセンサ１１からの入力のためのパッド３３、及び信号処理後の出力のためのパッド３４は、パッド３１を集約させている辺と同じ辺に沿って設けられている。パッド３３は、パッド３１に続けて並列している。パッド３４は、パッド３３が設けられた側とは反対側において、パッド３１に続けて並列している。

このように、ＡＳＩＣ１２は、いずれのパッド３１、３３及び３４も、互いに対向する二辺の少なくともいずれかに設けることとし、他の二辺には設けないこととしている。ＡＳＩＣ１２のパッド３１、３３及び３４を二辺配置とすることで、ＡＳＩＣ１２のテストにおいて、二辺方向にテストピンを配置可能とする。テストピンを二辺方向に複数個配置できるため、より多くの複数のＡＳＩＣ１２を同時にテストすることができる。四辺にテストピンを配置する場合よりも、テストボードのピン立てを容易にでき、テストボードを低価格にできる。ＡＳＩＣ１２は、テストの効率化及び時間短縮が可能となることで、低価格化が可能となる。

図８は、カメラモジュールの回路構成の変形例を示すブロック図である。イメージセンサ１１からの画像信号は、例えば４本の信号線３５によってＡＳＩＣ１２へ伝送される。信号線３５の本数は、適宜変更可能であるものとする。

カメラモジュール２の入力電源（図示省略）は、例えば、２．８Ｖの単一の電圧を印加する。カメラモジュール２内部の電源発生回路１７は、例えば、入力電源からの２．８Ｖの電圧から、ＡＳＩＣ１２及びフレームメモリ１３のロジック動作用の１．２Ｖの電圧と、ＡＳＩＳ１２及びフレームメモリ１３の入出力用の１．８Ｖの電圧とを発生させる。イメージセンサ１１には、入力電源からの２．８Ｖの電圧が印加される。カメラモジュール２は、単一の入力電源を使用可能とすることで、さらに扱い易い構成とすることができる。

（第２の実施形態）
図９は、第２の実施形態にかかるカメラモジュールの構成を示す斜視図である。図１０は、図９に示すカメラモジュールのうち光学ボックスが設けられた部分の断面構成を示す模式図である。第１の実施形態と同一の部分には同一の符号を付し、重複する説明を適宜省略する。

カメラモジュール４０のフレキシブル基板４１には、チップスタックパッケージ２１及び光学ボックス２２が実装されている。チップ構造のイメージセンサ１１は、接着剤によってプリント基板４３上に貼り付けられている。プリント基板４３は、ＰＷＢ（Printed wiring board）あるいはＰＣＢ（Printed circuit board）とする。ボンディングワイヤー２４は、プリント基板４３の配線とイメージセンサ１１とを接続する。プリント基板４３は、フレキシブル基板４１上に設置され、フレキシブル基板４１と接続されている。

チップスタックパッケージ２１は、光学ボックス２２の隣に設けられている。フレキシブル基板４１の端部には、外部接続のための接続端子４２が形成されている。イメージセンサ１１が据え付けられているフレキシブル基板４１上において、フレームメモリ１３及びＡＳＩＣ１２は積層構造をなしてパッケージ化され、一体とされている。

第２の実施形態でも、第１の実施形態と同様、チップスタックパッケージ２１に使われるフレームメモリ１３、例えばＤＲＡＭは、製品が供給される期間が例えば１年から１．５年と短く、メモリの低価格化のために次世代の微細設計ルールでのチップシュリンクが実施される。よって、カメラモジュール４０が製品として流通する間に、メモリチップが次世代品に交代する可能性が非常に高い。

チップスタックパッケージ２１を１つの部品とすることで、メモリチップが次世代品に更新されたとしても、製品であるカメラモジュール４０を継続して安定的に供給することができる。メモリチップが更新するたびにおいて新規のカメラモジュール４０の設計製造、信頼性テスト等を省略できるため、低価格のカメラモジュール４０を継続的に提供できる。

カメラモジュール４０は、汎用性が高く量産可能なフレームメモリ１３と、比較的安価な開発が可能なＡＳＩＣ１２とを組合せることで、製造コストを低減できる。ＡＳＩＣ１２は、画像信号の低速化により、入力用の信号線３５に対し出力用の信号線３６を少なくすることができる。カメラモジュール４０は、高品質な画像を、扱い易い構成によって取得することができる。

カメラモジュール４０は、光学ボックス２２の外にフレームメモリ１３及びＡＳＩＣ１２を配置することで、フレームメモリ１３及びＡＳＩＣ１２で発生する熱を効果的に放散させ、イメージセンサ１１への伝播を抑制させることができる。カメラモジュール４０は、例えばイメージセンサ１１の下側にフレームメモリ１３及びＡＳＩＣ１２を配置する場合に比べ、光学ボックス２２の高さを抑制させ、低背化が可能となる。

（第３の実施形態）
図１１は、第３の実施形態にかかるカメラモジュールの構成を示す斜視図である。図１２は、図１１に示すカメラモジュールのうち光学ボックスが設けられた部分の断面構成を示す模式図である。第１及び第２の実施形態と同一の部分には同一の符号を付し、重複する説明を適宜省略する。

カメラモジュール５０のフレキシブル基板４１には、光学ボックス２２が実装されている。チップ構造のイメージセンサ１１は、接着剤によってプリント基板５１上に貼り付けられている。プリント基板５１は、ＰＷＢ（Printed wiring board）あるいはＰＣＢ（Printed circuit board）とする。ボンディングワイヤー２４は、プリント基板５１の配線とイメージセンサ１１とを接続する。プリント基板５１は、フレキシブル基板４１に接続されている。

フレームメモリ１３及びＡＳＩＣ１２の積層構造であるチップスタックパッケージ５２は、プリント基板５１に埋め込まれている。チップスタックパッケージ５２は、イメージセンサ１１、プリント基板５１及びフレキシブル基板４１によって封止されている。イメージセンサ１１が据え付けられているフレキシブル基板４１上において、フレームメモリ１３及びＡＳＩＣ１２は積層構造をなしてパッケージ化され、一体とされている。

第３の実施形態でも、第１及び第２の実施形態と同様、チップスタックパッケージ５２に使われるフレームメモリ１３、例えばＤＲＡＭは、製品が供給される期間が例えば１年から１．５年と短く、メモリの低価格化のために次世代の微細設計ルールでのチップシュリンクが実施される。よって、カメラモジュール５０が製品として流通する間に、メモリチップが次世代品に交代する可能性が非常に高い。

チップスタックパッケージ５２を１つの部品とすることで、メモリチップが次世代品に更新されたとしても、製品であるカメラモジュール５０を継続して安定的に供給することができる。メモリチップが更新するたびにおいて新規のカメラモジュール５０の設計製造、信頼性テスト等を省略できるため、低価格のカメラモジュール５０を継続的に提供できる。

カメラモジュール５０は、汎用性が高く量産可能なフレームメモリ１３と、比較的安価な開発が可能なＡＳＩＣ１２とを組合せることで、製造コストを低減できる。ＡＳＩＣ１２は、画像信号の低速化により、入力用の信号線３５に対し出力用の信号線３６を少なくすることができる。カメラモジュール５０は、高品質な画像を、扱い易い構成によって取得することができる。

カメラモジュール５０は、光学ボックス２２の外にフレームメモリ１３及びＡＳＩＣ１２を配置する場合に比べ、フレキシブル基板４１の小型化が可能となる。カメラモジュール５０は、フレキシブル基板４１を設ける構成に代えて、例えば、下部にＬＧＡ（Land Grid Array）が形成されたプリント基板５１を、平面電極パッドを備えるソケットに実装する構成としても良い。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２、４０、５０ カメラモジュール、１０ 光学レンズ、１１ イメージセンサ、１３ フレームメモリ、２０、４３、５１ プリント基板、２１、５２ チップスタックパッケージ、３０ フレームレート変換部、３１〜３４ パッド、４１ フレキシブル基板。

Claims (5)

1. 被写体からの光を取り込み、被写体像を結像させる光学レンズと、
   前記光学レンズによって結像した前記被写体像を撮像し、画像信号を出力するイメージセンサと、
   前記イメージセンサからの前記画像信号の信号処理を実施する集積回路と、
   前記集積回路によって駆動が制御され、前記イメージセンサから前記集積回路へ入力された前記画像信号を保持するメモリと、を有し、
   前記メモリ及び前記集積回路は、積層構造として一体にパッケージ化されたチップスタックパッケージを構成し、
   前記チップスタックパッケージは、前記イメージセンサが据え付けられている基板上に実装されていることを特徴とするカメラモジュール。
2. 被写体からの光を取り込み、被写体像を結像させる光学レンズと、
   前記光学レンズによって結像した前記被写体像を撮像し、画像信号を出力するイメージセンサと、
   前記イメージセンサからの前記画像信号の信号処理を実施する集積回路と、
   前記集積回路によって駆動が制御され、前記イメージセンサから前記集積回路へ入力された前記画像信号を保持するメモリと、を有し、
   前記イメージセンサが据え付けられている基板上において、前記メモリ及び前記集積回路は積層構造をなして一体とされていることを特徴とするカメラモジュール。
3. 前記集積回路は、チップがなす矩形のうち互いに対向する二辺をなす外縁に沿って、前記イメージセンサからの入力のためのパッド及び前記カメラモジュールの出力のためのパッドを並列させ、かつ、前記メモリとの間の入出力のためのパッドを、前記メモリにおけるパッドと同様に並列させていることを特徴とする請求項１又は２に記載のカメラモジュール。
4. 前記集積回路は、チップがなす矩形のうち互いに対向する二辺をなす外縁に沿って、前記メモリとの間の入出力のためのパッドを並列させ、かつ前記イメージセンサからの入力のためのパッド及び前記カメラモジュールの出力のためのパッドを、前記二辺のうちのいずれかに集約させていることを特徴とする請求項１又は２に記載のカメラモジュール。
5. 前記集積回路は、前記イメージセンサから入力される前記画像信号のフレームレートを変換するフレームレート変換部を有することを特徴とする請求項１から４のいずれか一項に記載のカメラモジュール。

Images