CN107689365B - 半导体封装及其制造方法 - Google Patents

半导体封装及其制造方法 Download PDF

Info

Publication number
CN107689365B
CN107689365B CN201710598041.9A CN201710598041A CN107689365B CN 107689365 B CN107689365 B CN 107689365B CN 201710598041 A CN201710598041 A CN 201710598041A CN 107689365 B CN107689365 B CN 107689365B
Authority
CN
China
Prior art keywords
chip
image sensor
layer
sensor chip
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710598041.9A
Other languages
English (en)
Other versions
CN107689365A (zh
Inventor
姜芸炳
孔永哲
全炫水
崔敬世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107689365A publication Critical patent/CN107689365A/zh
Application granted granted Critical
Publication of CN107689365B publication Critical patent/CN107689365B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

可以提供一种半导体封装，其包括基板，基板上的存储器芯片，基板上的覆盖存储器芯片的侧表面的模制层，存储器芯片上的图像传感器芯片和模制层，以及连接端子，在存储器芯片和图像传感器芯片之间并将存储器芯片电连接到图像传感器芯片。

Description

半导体封装及其制造方法
相关申请的交叉引用
本申请要求2016年8月4日向韩国知识产权局递交的韩国专利申请10-2016-0099532的优先权，其整体内容通过引用并入于此。
技术领域
本公开涉及半导体封装和/或其制造方法，具体地，涉及包括CMOS传感器的堆叠型半导体封装。
背景技术
图像传感器是被配置为将包含一维或二维图像信息的光数据转换为电信号的电子设备。图像传感器通常分类为互补金属氧化物半导体(CMOS)图像传感器和电荷耦接器件(CCD)图像传感器。图像传感器可用于相机、摄像机、多媒体个人计算机和/或安保相机，并且图像传感器的需求正在迅速增加。
在半导体工业中，已经开发了各种封装技术，以满足对较大容量、较薄厚度以及较小尺寸的半导体器件和/或电子产品的需求。
发明内容
本发明构思的一些示例实施例提供了具有高信号传输速度和降低的图像失真性质的半导体封装。
本发明构思的一些示例实施例提供了以高产量制造半导体封装的方法。
根据本发明构思的示例实施例，一种半导体封装可以包括：基板；基板上的存储器芯片；基板上的模制层，所述模制层覆盖存储器芯片的侧表面；存储器芯片和模制层上的图像传感器芯片；以及设置在存储器芯片和图像传感器芯片之间的连接端子，所述连接端子将所述存储器芯片电连接到所述图像传感器芯片。
根据本发明构思的示例实施例，一种半导体封装可以包括：图像传感器芯片，其具有彼此面对的第一表面和第二表面，并且包括电路层和导电部分，所述导电部分电连接到电路层，并且所述导电部分在电路层和图像传感器芯片的第一表面之间；图像传感器芯片的第一表面上的存储器芯片，所述存储器芯片的宽度小于图像传感器芯片的宽度；存储器芯片的表面上的芯片焊盘，所述芯片焊盘电连接到所述导电部分；以及在图像传感器芯片的第一表面上的模制层，所述模制层覆盖存储器芯片的侧表面。
根据本发明构思的示例实施例，制造半导体封装的方法可以包括：准备具有彼此面对的第一表面和第二表面的图像传感器芯片，所述图像传感器芯片包括位于所述图像传感器芯片的所述第二表面上的像素区域；将存储器芯片安装在图像传感器芯片的第一表面上，使得存储器芯片通过形成在图像传感器芯片的第一表面和存储器芯片之间的连接端子而电连接到图像传感器芯片；以及在图像传感器芯片的第一表面上形成模制层以覆盖存储器芯片的侧表面并形成芯片堆叠。
根据本发明构思的示例实施例，半导体封装可以包括：基板；基板上的存储器芯片；存储器芯片上的图像传感器芯片；以及存储器芯片和图像传感器芯片之间的连接端子，所述连接端子将存储器芯片电连接到图像传感器芯片。图像传感器芯片的宽度可以小于存储器芯片的宽度。
根据本发明构思的示例实施例，一种半导体封装可以包括：基板；基板上的存储器芯片；存储器芯片上的图像传感器芯片，所述图像传感器芯片包括面向存储器芯片的第一表面和具有像素的第二表面；以及存储器芯片和图像传感器芯片之间的至少一个连接端子，所述连接端子将存储器芯片的电路电连接到图像传感器芯片的电路。
附图说明
根据以下结合附图进行的简要描述，将更清楚地理解示例实施例。附图表示本文所述的非限制性示例实施例。
图1A是示出根据本发明构思的示例实施例的半导体封装的平面图。
图1B是沿着图1A的线IB-IB’截取的截面图。
图2A是示出根据本发明构思的示例实施例的半导体封装的截面图。
图2B是沿着图2A的线IIB-IIB’截取的截面图。
图2C是图2B的区域IIC的放大截面图。
图3A是示出根据本发明构思的示例实施例的半导体封装的截面图。
图3B是沿着图3A的线IIIB-IIIB’截取的截面图。
图4是示出了根据本发明构思的示例实施例的图像传感器的框图。
图5A是示出根据本发明构思的示例实施例的半导体封装的截面图。
图5B是图5A的区域VB的放大截面图。
图6A至图6E是示出根据本发明构思的示例实施例的制造半导体封装的方法的截面图。
图7A至图7E是示出根据本发明构思的示例实施例的制造半导体封装的方法的截面图。
图8是示出根据本发明构思的示例实施例的半导体封装的截面图。
图9是示出根据本发明构思的示例实施例的半导体封装的截面图。
图10A是示出根据本发明构思的示例实施例的半导体封装的截面图。
图10B是沿着图10A的线XB-XB’截取的截面图。
图11A是示出根据本发明构思的示例实施例的半导体封装的截面图。
图11B是沿着图11A的线XIB-XIB’截取的截面图。
图12A至图12E是示出根据本发明构思的示例实施例的制造半导体封装的方法的截面图。
图13A和图13B是示出根据本发明构思的示例实施例的制造芯片堆叠的方法的截面图。
应当注意，这些附图旨在说明在某些示例实施例中使用的方法、结构和/或材料的一般特性，并补充下面提供的书面描述。然而，这些附图并不是按比例的并且可能不能精确地反映任何给定示例实施例的精确结构或性能特性，并且不应被解释为限定或限制示例实施例所包含的值或性质的范围。例如，为了清楚起见，分子、层、区域和/或结构元件的相对厚度和定位可以被减少或夸大。在各种附图中使用相似或相同的附图标记旨在表示存在相似或相同的元件或特征。
具体实施方式
将描述根据本发明构思的一些示例实施例的半导体封装和/或其制造方法。
图1A是示出根据本发明构思的示例实施例的半导体封装的平面图。图1B是沿着图1A的线IB-IB’截取的截面图。
参考图1A和图1B，半导体封装1可以包括基板100、存储器芯片200、模制层300、连接端子CT、再分布层400和图像传感器芯片500。基板100可以是例如印刷电路板(PCB)。在一些示例实施例中，基板100可以是柔性的。基板焊盘190可以设置在基板100的顶表面上。外部端子180可以设置在基板100的底表面上。外部端子180可以设置为焊球的形式。外部端子180和基板焊盘190可以由导电材料形成或包括导电材料。外部端子180可以经由基板100电连接到基板焊盘190，如虚线所示。在本说明书中，“元件电连接到另一元件”的表达意味着这两个元件彼此直接或间接连接。
存储器芯片200可以设置在基板100上。存储器芯片200可以是或包括例如动态随机存取存储器(DRAM)芯片、静态RAM(SRAM)芯片、磁性RAM(MRAM)芯片或闪存芯片。存储器芯片200可以由含硅材料形成或包括含硅材料。存储器芯片200的顶表面可以用作活性表面。存储器芯片200可以包括电路图案层210和芯片焊盘201。芯片焊盘201可以设置在存储器芯片200的顶表面上，并且可以电连接到电路图案层210中的集成器件(未示出)。以下，在本说明书中，“元件电连接到电路图案层或电路层”的表达意味着该元件电连接到设置在电路图案层或电路层中的集成器件或集成电路。此外，“元件电连接到存储器芯片200”的表达意味着该元件电连接到设置在存储器芯片200中的集成器件或集成电路。芯片焊盘201可以由金属(例如铝)形成或包括金属(例如铝)。可以在基板100和存储器芯片200之间插入粘合剂层(未示出)。
模制层300可以设置在基板100的顶表面上。模制层300可以覆盖存储器芯片200的侧表面200c。模制层300可以不覆盖存储器芯片200的底表面。模制层300可以减轻或防止存储器芯片200由于外部因素(例如，机械冲击或湿气)而损坏。模制层300可以由绝缘聚合物(例如，环氧树脂模塑料)形成或包括绝缘聚合物(例如，环氧树脂模塑料)。模制层300的热导率可以比基板100和存储器芯片200的热导率低。例如，模制层300的热导率可以为约0.88W/mK。在存储器芯片200的底表面没有被模制层300覆盖的情况下，在半导体封装1的操作期间从存储器芯片200产生的热可以通过基板100更有效地排出到外部。
图像传感器芯片500可以设置在存储器芯片200和模制层300上。如图1A所示，图像传感器芯片500的尺寸可以与存储器芯片200的尺寸不同。当在平面图中观看时，图像传感器芯片500的尺寸可以大于存储器芯片200的尺寸。在本说明书中，元件的尺寸可以用宽度或长度表示。元件的宽度可以是在第一方向D1上测量的元件的图案尺寸，并且元件的长度可以是在第二方向D2上测量的元件的图案尺寸。这里，第一方向D1和第二方向D2可以平行于基板100的顶表面。第二方向D2可以不平行于第一方向D1。图像传感器芯片500的宽度W1可以大于存储器芯片200的宽度W2。图像传感器芯片500的长度L1可以大于存储器芯片200的长度L2。图像传感器芯片500的宽度W1和长度L1可以分别基本上等于模制层300的宽度W3和长度L3。在本说明书中，长度或宽度方面的相同意味着两个长度之间或两个宽度之间的差在给定的工艺公差内。如图1B所示，图像传感器芯片500的侧表面500c可以与模制层300的侧表面300c共面。模制层300可以插入在基板100和图像传感器芯片500之间，并且可以用于支撑图像传感器芯片500。因此，可以将图像传感器芯片500稳定地设置在存储器芯片200和模制层300上。
图像传感器芯片500可以具有彼此面对的第一表面500a和第二表面500b。图像传感器芯片500的第一表面500a可以是正面，第二表面500b可以是背面。图像传感器芯片500可以以第一表面500a面向存储器芯片200的方式设置。在这种情况下，光可以通过第二表面500b入射到图像传感器芯片500中。图像传感器芯片500可以包括设置在第二表面500b上的像素P。当在平面图中观看时，像素P可以设置在图像传感器芯片500的中心区域。图像传感器芯片500可以被配置为将从对象(例如，目的物)获得的光信号转换为电信号。滤色器570和微透镜阵列575可以设置在图像传感器芯片500的第二表面500b上，并且可以分别设置在像素P上。图像传感器芯片500的连接焊盘590可以设置在图像传感器芯片500的第二表面500b的边缘区域上，并且可以与像素P间隔开。接合线600可耦接到连接焊盘590和基板焊盘190。图像传感器芯片500可以通过接合线600电连接到基板100。
电路层503可以设置在图像传感器芯片500中，并且可以包括集成电路(未示出)。电路层503的数量和布置不限于所示示例，并且可以不同地改变。从电路层503的集成电路输出的电信号可以通过接合线600传输到基板100，如虚线所示。此外，从外部输入的电信号可以通过基板100和接合线600传输到电路层503的集成电路。在图1B中，图像传感器芯片500中的虚线示意性地示出了电连接。第二焊盘452可以设置在图像传感器芯片500的第一表面500a上，并且可以电连接到电路层503或连接焊盘590，如虚线所示。例如，第二焊盘452可以经由导电部分(未示出)电连接到电路层503的集成电路，并且导电部分可以包括通孔或线图案(未示出)，其设置在图像传感器芯片500的第一表面500a和电路层503之间。
连接端子CT可以插入在存储器芯片200和再分布层400之间。模制层300可以延伸到存储器芯片200和再分布层400之间的间隙区域中，以覆盖连接端子CT的侧表面。在某些示例实施例中，下填充层(未示出)可以延伸到存储器芯片200和再分布层400之间的间隙区域中，以覆盖连接端子CT的侧表面。连接端子CT可以耦接到芯片焊盘201。连接端子CT可以设置为例如凸块、焊球或柱体的形式。连接端子CT可以由金属形成或包括金属。例如，连接端子CT可以包括例如银(Ag)、锡(Sn)、铋(Bi)或其合金。在连接端子CT是设置在存储器芯片200的底表面上的凸块或设置在存储器芯片200的顶面上的接合线的情况下，存储器芯片200可以经由基板100电连接到图像传感器芯片500。在一些示例实施例中，存储器芯片200可以通过连接端子CT(而不是通过基板100)电连接到图像传感器芯片500。这种连接可以减小存储器芯片200和图像传感器芯片500之间的连接路径的长度，从而增加在存储器芯片200和图像传感器芯片500之间传输的信号的速度。在一些示例实施例中，可以减少用于对由图像传感器芯片500获得的数据进行解码的解码时间，从而减轻或防止在半导体封装1中发生图像失真现象。在本说明书中，“元件电连接到图像传感器芯片500”的表达意味着该元件电连接到设置在图像传感器芯片500中的集成器件或集成电路。
再分布层400可以设置在存储器芯片200和图像传感器芯片500之间以及模制层300和图像传感器芯片500之间。再分布层400可以包括绝缘层410和再分布图案420。第一焊盘451可以设置在再分布层400的底表面上，并且可以耦接到连接端子CT。绝缘层410可以堆叠在图像传感器芯片500的第一表面500a上。绝缘层410可由例如有机材料形成或包括例如有机材料。再分布图案420可以包括导电层和导电通孔。导电层可以设置在绝缘层410之间。导电通孔可以设置为穿透绝缘层410中的至少一个并且可以耦接到导电层。第一焊盘451可以通过再分布图案420电连接到第二焊盘452。第一焊盘451可以不在第三方向D3上与第二焊盘452对准。这里，第三方向D3可以垂直于第一方向D1和第二方向D2。在一些示例实施例中，再分布图案420可以在不受连接端子CT的位置的约束的情况下布置第二焊盘452。例如，当在平面图中观看时，第二焊盘452可以被布置在存储器芯片200的外部。因此，在图像传感器芯片500中布置集成电路的自由度可以增加。
支架800可以设置在基板100上以支撑透镜810。支架800可包括工程塑料。透镜810可以设置在与图像传感器芯片500分隔开的支架800的上部，并且可以面向图像传感器芯片500。透镜810可以由透明材料(例如玻璃)形成或包括透明材料(例如玻璃)，从而允许光从中通过。
图2A是示出根据本发明构思的示例实施例的半导体封装的截面图。图2B是沿着图2A的线IIB-IIB’截取的截面图。图2C是图2B的区域IIC的放大截面图。为了简洁起见，将不再详细描述该示例中的与以前示出和描述的元件和特征相同或相似的元件和特征。
参考图2A和图2B，除了基板100、存储器芯片200、模制层300、连接端子CT、再分布层400和图像传感器芯片500之外，半导体封装2还可以包括虚设(dummy)端子DT。虽然未示出，但是可以进一步将支架800和透镜810设置在基板100上，如图1B所示。可以在基板100和存储器芯片200之间插入粘合剂层(未示出)。
结合图2A和图2B参考图2C，存储器芯片200可以包括电路图案层210。电路图案层210可以包括电路绝缘层214、线216和集成器件215。尽管未示出，电路绝缘层214可以包括多个层。线216和集成器件215可以设置在电路绝缘层214中。例如，集成器件215可以包括晶体管。集成器件215可以通过线216电连接到芯片焊盘201。
连接端子CT可以插入在存储器芯片200和再分布层400之间。连接端子CT可以通过芯片焊盘201和线216电连接到集成器件215。
再分布层400可以设置在图像传感器芯片500的第一表面500a上。除了绝缘层410和再分布图案420之外，再分布层400还可以包括金属图案430。绝缘层410和再分布图案420可被配置为与图1B中的相同或基本相似。第二焊盘452可以通过再分布图案420电连接到第一焊盘251。第一通孔512可以设置在第二焊盘452上，并且下面将更详细地描述第一通孔512。
可以在存储器芯片200的顶表面上设置虚设焊盘202。虚设焊盘202可以与集成器件215电分离。虚设焊盘202可以由导电材料(例如金属中的至少一种)形成或包括导电材料(例如金属中的至少一种)。虚设端子DT可以设置在虚设焊盘202上，并且可以与连接端子CT间隔开。虚设端子DT可以设置为例如凸块、焊球或柱体的形式。虚设端子DT可以与集成器件215和再分布图案420电断开。虚设端子DT可以由导电材料(例如金属中的至少一种)形成或包括导电材料(例如金属中的至少一种)。金属图案430可以设置为穿透绝缘层410。第三焊盘453可以设置在再分布层400的底表面上，并且可以耦接到虚设端子DT。金属图案430可以设置在第三焊盘453上。金属焊盘430可以连接到第三焊盘453。金属图案430的至少一部分(例如，顶表面)可以与图像传感器芯片500物理接触。
加热源508可以设置在图像传感器芯片500的电路层503中。加热源508可以是电路层503中的IP块。加热源508不限于所示示例，并且可以根据电路层503中的集成电路的种类和位置以各种方式布置。在图像传感器芯片500的操作期间，在加热源508中产生的热可以朝向图像传感器芯片500的第二表面500b流动，从而在像素P中引起噪声问题(例如，暗电流)。当在平面图中观看时，虚设端子DT可以与加热源508重叠。虚设端子DT的平面布置可以根据加热源508的位置而不同地改变。金属图案430可以具有相对高的热导率(例如，60W/mK)。在一些示例实施例中，如箭头所示，在加热源508中产生的热可以通过图像传感器芯片500的下部流入金属图案430。绝缘层410的热导率可以低于图像传感器芯片500的热导率。金属图案430可以与图像传感器芯片500物理接触，因此在加热源508中产生的热量可以更快地传输到金属图案430。第三焊盘453、虚设端子DT、虚设焊盘202和存储器芯片200的热导率可以大于模制层300的热导率。例如，虚设端子DT、存储器芯片200和模制层300的热导率可以分别为约117.5W/mK、约60W/mK和约0.88W/mK。传输到金属图案430的热量可以通过虚设端子DT快速传输到存储器芯片200。因此，可以提高图像传感器芯片500的散热性。在一些示例实施例中，当在平面图中观看时，虚设端子DT可以被布置为与图像传感器芯片500的像素P重叠，如图2A所示。虚设端子DT可以防止或抑制热量被传输到像素P。因此，可以抑制或防止图像传感器芯片500遭受由热引起的噪声问题，从而可以提高图像传感器芯片500的图像质量。
图3A是示出根据本发明构思的示例实施例的半导体封装的截面图。图3B是沿着图3A的线IIIB-IIIB’截取的截面图。同样地，为了简洁起见，将不再详细描述该示例中的与以前示出和描述的元件和特征相同或基本相似的元件和特征。
参考图3A和图3B，半导体封装3可以包括基板100、存储器芯片200、模制层300、连接端子CT、虚设端子DT、再分布层400和图像传感器芯片500。基板100、存储器芯片200、模制层300和再分布层400可以被配置为与参考图1A至图2C所描述的相同或基本相似。尽管未示出，但可以进一步将图1B的支架800和透镜810设置在基板100上。
连接端子CT和虚设端子DT可以插入在存储器芯片200和再分布层400之间。当在平面图中观看时，连接端子CT可以设置在存储器芯片200的中心区域。当在平面图中观看时，虚设端子DT可以设置在存储器芯片200的边缘区域。连接端子CT和虚设端子DT的平面布置不限于所示示例，并且可以不同地改变。连接端子CT和虚设端子DT可以被配置为具有与参考图1A至图2C所描述的相同的电连接结构或基本相似的电连接结构。
图4是示出了根据本发明构思的示例实施例的图像传感器的框图。
参考图4，图像传感器芯片500可以包括有源像素传感器(APS)阵列10、行解码器20、行驱动器30、列解码器40、定时发生器50、相关双采样器(CDS)60、模拟数字转换器(ADC)70和I/O缓冲器80。APS阵列10可以包括二维布置的多个像素P，并且可以用于将入射光转换成电信号。在APS阵列10中产生的电信号可以被传输到CDS 60。
行驱动器30可以被配置为根据由行解码器20获得的解码结果向APS阵列10提供用于操作像素P的多个驱动信号。驱动信号可以包括例如选择信号、复位信号或电荷传输信号。在像素P被布置为矩阵形状的情况下，可以将驱动信号提供给每行。定时发生器50可以向行解码器20和列解码器40提供定时和控制信号。
CDS60可以接收在APS阵列10中产生的电信号，并且可以对所接收的电信号执行保持和采样操作。CDS60可以被配置为基于电信号的特定噪声电平和信号电平来执行双采样操作，并且输出与噪声电平和信号电平之间的差相对应的差分电平。
ADC 70可以将与从CDS 60输出的差分电平相对应的模拟信号转换为数字信号，然后输出转换后的数字信号。I/O缓冲器80可以锁存数字信号，然后根据从列解码器40获得的解码结果将锁存的数字信号顺序地输出到图像信号处理单元(未示出)。
图5A是示出根据本发明构思的示例实施例的半导体封装的截面图。图5B是图5A的区域VB的放大截面图。同样地，为了简洁起见，将不再详细描述该示例中的与以前示出和描述的元件和特征相同或相似的元件和特征。
参考图5A，半导体封装4可以包括基板100、存储器芯片200、模制层300、连接端子CT、虚设端子DT、再分布层400和图像传感器芯片500。基板100、存储器芯片200、模制层300、再分布层400、连接端子CT和虚设端子DT可以被配置为具有与参考图1A至图2C描述的那些特征相同或基本相似的特征。尽管未示出，但可以进一步将图1B的支架800和透镜810设置在基板100上。在某些示例实施例中，可以省略虚设端子DT。
可以在基板100和存储器芯片200之间插入粘合剂层250。作为示例，粘合剂层250可以包括绝缘聚合物。
图像传感器芯片500可以包括逻辑芯片510和逻辑芯片510上的感测芯片520。在一些示例实施例中，感测芯片520可以堆叠在逻辑芯片510上，从而减小图像传感器芯片500的宽度和长度。
逻辑芯片510可以包括第一基底层511、第一通孔512、第一电路层513和第一接合焊盘518。第一基底层511可以包括硅衬底。第一通孔512可以设置为穿透第一基底层511。第一通孔512可以设置在第二焊盘452上，并且可以耦接到第二焊盘452。第一通孔512可以在第三方向D3上与第二焊盘452对准。第一通孔512可以通过再分布图案420和连接端子CT电连接到存储器芯片200。第一电路层513可以设置在第一基底层511上。
结合图5A参考图5B，第一电路层513可以包括第一绝缘层514、第一集成电路515和第一布线图案516。第一集成电路515可以设置在第一基底层511上。第一集成电路515可以包括至少一个晶体管。第一集成电路515可以用作参考图4描述的行解码器20、行驱动器30、列解码器40、定时发生器50、CDS 60、ADC 70或I/O缓冲器80中的至少一个。第一布线图案516可以设置在第一绝缘层514中，并且可以耦接到第一集成电路515。第一布线图案516可以包括第一金属图案和第一金属通孔。第一金属图案可以设置在第一绝缘层514之间，并且第一金属通孔可以设置为穿透第一绝缘层514中的至少一个并可以耦接到第一金属图案。第一通孔512可以通过第一布线图案516电连接到第一集成电路515。存储器芯片200可以通过第一通孔512电连接到第一电路层513的第一集成电路515。因此，可以减少将存储器芯片200电连接到逻辑芯片510的第一集成电路515的路径的长度。第一接合焊盘518可以设置在逻辑芯片510的表面510b上。逻辑芯片510的表面510b可以用作有源表面。逻辑芯片510可以以表面510b面向感测芯片520的方式设置。第一接合焊盘518可以由金属(例如铜)形成或包括金属(例如铜)。
感测芯片520可以包括参考图4描述的有源像素传感器阵列10。例如，像素P可以设置在感测芯片520上。感测芯片520可以包括第二电路层523和第二基底层521。第二基底层521可以包括硅衬底。逻辑芯片510可以比第二基底层521更靠近第二电路层523。第二电路层523可以包括第二集成电路525、第二绝缘层524和第二布线图案526。第二集成电路525可以包括感测晶体管。第二集成电路525可以电连接到第二布线图案526。第二接合焊盘528可以设置在感测芯片520的表面520a(例如，第二电路层523的底表面)上，并且可以耦接到第二布线图案526。第二集成电路525可以通过第一接合焊盘518和第二接合焊盘528电连接到第一集成电路515。
第二通孔522可以设置为穿透感测芯片520的至少一部分。例如，第二通孔522可以设置为穿透第二基底层521。第二通孔522可以耦接到连接焊盘590。第一集成电路515可以通过第一布线图案516和第二布线图案526电连接到第二通孔522中的一个。例如，第二通孔522中的一个可以用作将感测芯片520的第一集成电路515电连接到基板100的路径。第二通孔522中的另一个可以通过第一布线图案516和第二布线图案526以及第一接合焊盘518和第二接合焊盘528电连接到第一通孔512。例如，第二通孔522中的另一个可以用作将存储器芯片200电连接到接合线600的路径。第二通孔522中的又一个可以连接到第二集成电路525和第一通孔512。尽管未示出，但是第二通孔522可以设置为穿透第二电路层523。
图6A至图6E是示出根据本发明构思的示例实施例的制造半导体封装的方法的截面图。为了简洁起见，将不再详细描述该示例中的与以前示出和描述的元件和特征相同或基本相似的元件和特征。在下面的描述中，针对图1B、图2B和图5A的半导体封装1、2和3描述上部、下部、顶表面和底表面。在下面的附图中，省略或者简要说明电路层中的集成器件和布线图案。
结合图5B参考图6A，可以准备图像传感器芯片500。例如，构成感测芯片520的滤色器570、微透镜阵列575、第二通孔522、第二电路层523和第二接合焊盘528可以形成在第二基底层521上。第二接合焊盘528可以由金属(例如铜)形成或包括金属(例如铜)。构成逻辑芯片510的第一电路层513、第一接合焊盘518和第一通孔512可以形成在第一基底层511上。第一电路层513的第一集成电路515(例如，图5B)和第一通孔512可以通过中穿孔(via-middle)工艺形成。例如，第一集成电路515可以形成在第一基底层511的表面上。第一通孔512可以形成为穿透第一基底层511的表面并且延伸到第一基底层511的一部分中。此后，构成第一电路层513的第一绝缘层514和第一布线图案516可以形成在第一基底层511的表面上。第一接合焊盘518可以形成在第一电路层513上。例如，第一接合焊盘518可以由金属(例如铜)形成或包括金属(例如铜)。
构成图像传感器芯片500的感测芯片520和逻辑芯片510可以彼此电连接。感测芯片520和逻辑芯片510可以通过直接接合工艺彼此电连接。例如，逻辑芯片510可以以使得第一接合焊盘518与第二接合焊盘528对准的方式设置在感测芯片520上。可以在感测芯片520和逻辑芯片510上执行热处理工艺，以将第二接合焊盘528连接到第一接合焊盘518。将感测芯片520连接到逻辑芯片510的工艺(例如，热处理工艺)可以在约350℃至400℃的温度下执行。
图像传感器芯片500可以形成在载体基板900上。这里，图像传感器芯片500可以形成为使得第二表面500b面向载体基板900。载体粘合剂层910可以形成在载体基板900和图像传感器芯片500之间。
可以在逻辑芯片510(例如，第一基底层511)上执行薄化工艺以暴露第一通孔512。例如，可以在逻辑芯片510的相对表面上执行研磨工艺以暴露第一通孔512。逻辑芯片510的相对表面可以与表面510b相对。逻辑芯片510的相对表面可以邻接图像传感器芯片500的第一表面500a。
参考图6B，再分布图案420可以形成在图像传感器芯片500的第一表面500a上。例如，构成再分布层400的绝缘层410和第一至第三焊盘451、452和453可以形成在逻辑芯片510上。再分布图案420可以电连接至第一通孔512。再分布图案420可以具有与参考图1A和图1B所描述的特征相同的特征或基本相似的特征。例如，第三焊盘453可以不在第三方向D3上与第一焊盘451和第二焊盘452对准。
参考图6C，存储器芯片200可以安装在再分布图案420上，并且可以电连接到图像传感器芯片500。存储器芯片200可以包括设置在其底表面上的芯片焊盘201和虚设焊盘202。例如，芯片焊盘201可以由铝形成或包括铝。可以在存储器芯片200的安装工艺之前预先测量存储器芯片200的电特性。例如，可以使用测量装置(未示出)来执行存储器芯片200的电特性的测量，其中探针被配置为直接接触芯片焊盘201。在一些示例实施例中，可以执行电特性拣选(electrical die sorting，EDS)测试以测量存储器芯片200的电特性。如果存储器芯片200被测量为具有良好的电特性，则其可以用作半导体封装的一部分。因此，半导体封装的产量可以增加。
在存储器芯片200的安装工艺在大约350℃或更高的高温下(例如通过直接接合工艺)执行的情况下，存储器芯片200可能被热损坏。存储器芯片200的安装工艺可以包括将存储器芯片200电连接到图像传感器芯片500。在一些示例实施例中，连接端子CT可以形成在存储器芯片200和图像传感器芯片500之间，使得存储器芯片200可以电连接到图像传感器芯片500。连接端子CT可以通过在较低温度下执行更短时间的回流工艺来形成。例如，连接端子CT可以在约200℃至约250℃的温度范围内(例如约230℃)形成。连接端子CT可以回流约10秒。因此，可以抑制或防止图像传感器芯片500和/或存储器芯片200在制造半导体封装的工艺期间被损坏。虚设端子DT可以形成在存储器芯片200和再分布图案420之间。虚设端子DT可以通过回流工艺形成。虚设端子DT和连接端子CT可以通过单个工艺形成。虚设端子DT可以包含与连接端子CT相同的材料。
参考图6D，模制层300可以形成在图像传感器芯片500的第一表面500a上，以覆盖存储器芯片200和再分布层400的侧表面。模制层300可以不覆盖存储器芯片200的底表面200a。模制层300的宽度可以与再分布层400和图像传感器芯片500的宽度相同或基本相似。模制层300的侧表面300c可以与再分布层400的侧表面400c和图像传感器芯片500的侧表面500c共面。根据上述工艺，可以完成芯片堆叠1000的制造。芯片堆叠1000可以包括存储器芯片200、模制层300和图像传感器芯片500。
参考图6E，可以将芯片堆叠1000倒置，并且可以将芯片堆叠1000设置在基板100上。这里，存储器芯片200可以形成为使得其底表面200a面向基板100。粘合剂层250可以形成在基板100和存储器芯片200之间，以将存储器芯片200紧固到基板100。可以去除载体基板900和载体粘合剂层910以暴露微透镜阵列575和连接焊盘590。可以进一步对图像传感器芯片500的第一表面500a执行清洁工艺以去除杂质(例如，载体粘合剂层910的残留物)。
返回参考图5A，接合线600可以形成为连接到连接焊盘590和基板焊盘190。根据上述工艺，可以完成半导体封装4的制造。
图7A至图7E是示出根据本发明构思的示例实施例的制造半导体封装的方法的截面图。为了简洁起见，将不再详细描述该示例中的与以前示出和描述的元件和特征相同或相似的元件和特征。在下面的描述中，基于图1B、图2B和图5A的半导体封装1、2和3描述上部、下部、顶表面和底表面。在下面的附图中，省略或者简要说明电路层中的集成器件和布线图案。
结合图6A参考图7A，可以准备感测基板1520。感测基板1520可以设置为晶片的形式。在一些示例实施例中，多个感测芯片520可以设置在感测基板1520中。感测芯片520可以使用与形成如图6A所示的感测芯片520的方法相同的方法或基本相似的方法来形成。感测芯片520中的每一个可以包括第二通孔522、第二电路层523和第二接合焊盘528。
可以准备逻辑基板1510。逻辑基板1510也可以设置为晶片的形式。在一些示例实施例中，多个逻辑芯片510可以设置在逻辑基板1510中。逻辑芯片510可以使用与如图6A所示的用于形成逻辑芯片510的方法相同的方法或基本相似的方法来形成。
逻辑基板1510可以接合到感测基板1520。这里，感测芯片520可以分别电连接到逻辑芯片510。逻辑基板1510可以通过直接接合工艺接合到感测基板1520。可以以与图6A所示的感测芯片520和逻辑芯片510的接合方法相同的方式或基本相似的方式执行直接接合工艺。例如，逻辑基板1510可以以使得第一接合焊盘518与第二接合焊盘528对准的方式设置在感测基板1520上。可以在感测基板1520和逻辑基板1510上执行热处理工艺，以将第二接合焊盘528连接到第一接合焊盘518。
感测基板1520可以设置在载体基板900上。载体粘合剂层910可以形成在载体基板900和感测基板1520之间。在下文中，可以对逻辑基板1510执行薄化工艺以暴露第一通孔512。
参考图7B，再分布层400可以形成在逻辑基板1510上以覆盖多个逻辑芯片510。
参考图7C，存储器芯片200可以设置在再分布图案420上。存储器芯片200可以通过例如晶片上芯片(chip-on-wafer)工艺来形成。在一些示例实施例中，多个存储器芯片200可以分别设置在图像传感器芯片500上。
连接端子CT和虚设端子DT可以形成在存储器芯片200和再分布图案420之间。连接端子CT和虚设端子DT可以通过参考图6C描述的回流工艺形成。
参考图7D，模制图案1300可以形成在逻辑基板1510上以覆盖存储器芯片200。模制图案1300可以通过与图6D所示的用于形成模制层300的方法相同的方法或基本相似的方法形成。
参考图7E，模制图案1300、逻辑基板1510和感测基板1520可以被锯切，如交替长短划线所示。因此，芯片堆叠1000可以彼此分离。这里，模制图案1300可以被分成多个模制层300。逻辑芯片510可以通过锯切工艺来划分。因此，感测芯片520可以彼此分离。芯片堆叠1000中的每一个可以与图6D的芯片堆叠1000相同。例如，芯片堆叠1000中的每一个可以包括存储器芯片200、模制层300和图像传感器芯片500。作为锯切工艺的结果，芯片堆叠1000可以彼此分离。因此，在芯片堆叠1000中的每一个中，模制层300的宽度可以与再分布层400和图像传感器芯片500的宽度基本相同。下面将描述芯片堆叠1000中的一个。
返回参考图6E，可以将芯片堆叠1000倒置，然后可以将芯片堆叠1000设置在基板100上。可以去除载体基板900和载体粘合剂层910。因此，可以暴露微透镜阵列575和连接焊盘590。
返回参考图5A，接合线600可以形成为连接到连接焊盘590和基板焊盘190。
图8是示出根据本发明构思的示例实施例的半导体封装的截面图。同样地，为了简洁起见，将不再详细描述该示例中的与以前示出和描述的元件和特征相同或相似的元件和特征。
参考图8，半导体封装5可以包括基板100、存储器芯片200、模制层300、连接端子CT、虚设端子DT和图像传感器芯片500。可以不设置再分布层400和第二焊盘452。第一焊盘451和第三焊盘453可以设置在图像传感器芯片500的第一表面500a上。连接端子CT可以插入在芯片焊盘201和第一焊盘451之间。第一通孔512可以在第三方向D3上与第一焊盘451对准。第一通孔512可以设置在逻辑芯片510的中心区域。第一通孔512可以电连接到连接端子CT，但是可以与虚设端子DT电断开。存储器芯片200可以通过第一通孔512电连接到逻辑芯片510的第一电路层513。在一些示例实施例中，可以设置多个第一通孔512。第一通孔512中的一些可以通过第一布线图案516和第二布线图案526电连接到第二通孔522和接合线600。因此，存储器芯片200可以通过第一通孔512中的一些电连接到基板100。可以省略虚设端子DT。
图9是示出根据本发明构思的示例实施例的半导体封装的截面图。为了简洁起见，将不再详细描述该示例中的与以前示出和描述的元件和特征相同或相似的元件和特征。
参考图9，半导体封装6可以包括基板100、存储器芯片200、模制层300、连接端子CT、虚设端子DT、再分布层400和图像传感器芯片500。图像传感器芯片500可以包括感测单元530和逻辑单元540。感测单元530和逻辑单元540可以形成在单个半导体衬底中以制造半导体封装6。当在平面图中观看时，感测单元530可以设置在图像传感器芯片500的中心区域。感测单元530可以包括图4的有源像素阵列10。例如，可以在感测单元530上设置多个像素P。滤色器570和微透镜阵列575可以设置在图像传感器芯片500的感测单元530的第二表面500b上。尽管未示出，但是感测单元530可以包括光电转换器件(例如，光电二极管)。当在平面图中观看时，逻辑单元540可以设置在图像传感器芯片500的外围区域上。例如，逻辑单元540可以设置在感测单元530的一侧。然而，感测单元530和逻辑单元540的布置不限于此。逻辑单元540可以包括参考图4描述的行解码器20、行驱动器30、列解码器40、定时发生器50、CDS 60、ADC 70或I/O缓冲器80中的至少一个。互连层560可以设置在图像传感器芯片500的下部。在感测单元530中产生的电信号可以通过互连层560传输到逻辑单元540。通孔580可以设置为通过第二表面500b穿透图像传感器芯片500的一部分，并且可以电连接到互连层560或逻辑单元540中的集成电路。通孔580可以耦接到连接焊盘590。
存储器芯片200可以通过连接端子CT电连接到图像传感器芯片500。存储器芯片200可以通过连接端子CT、互连层560、通孔580和接合线600电连接到基板100。
图10A是示出根据本发明构思的示例实施例的半导体封装的截面图。图10B是沿着图10A的线XB-XB’截取的截面图。为了简洁起见，将不再详细描述该示例中的与以前示出和描述的元件和特征相同或相似的元件和特征。
参考图10A和图10B，半导体封装7可以包括基板100、存储器芯片200、模制层300、连接端子CT、虚设端子DT、再分布层400和图像传感器芯片500。图像传感器芯片500可以具有第一至第四侧500c、500d、500e和500f。图像传感器芯片500的第一侧500c可以被定位为与第二侧500d相对。图像传感器芯片500的第一侧500c可以被定位为与第三侧500e和第四侧500f邻接。图像传感器芯片500的第四侧500f可以被定位为与第三侧500e相对。
当在平面图中观看时，存储器芯片200可以具有相对于图像传感器芯片500的中心轴移位的中心轴。例如，存储器芯片200的中心轴可以在第四方向D4上相对于图像传感器芯片500的中心轴移位。第四方向D4可以不平行于第一方向D1和第二方向D2。与第二侧500d相比，存储器芯片200可以更靠近图像传感器芯片500的第一侧500c。与第四侧500f相比，存储器芯片200可以更靠近图像传感器芯片500的第三侧500e。在一些示例实施例中，存储器芯片200的中心轴可以在第一方向D1或第二方向D2上相对于图像传感器芯片500的中心轴移位。在某些示例实施例中，可以省略虚设端子DT或再分布层400。
图11A是示出根据本发明构思的示例实施例的半导体封装的截面图。图11B是沿着图11A的线XIB-XIB’截取的截面图。为了简洁起见，将不再详细描述该示例中的与以前示出和描述的元件和特征相同或相似的元件和特征。
参考图11A和图11B，半导体封装8可以包括基板100、存储器芯片200、连接端子CT、虚设端子DT、再分布层400和图像传感器芯片500。图像传感器芯片500可以设置在存储器芯片200上。当在平面图中观看时，图像传感器芯片500的尺寸可以小于存储器芯片200的尺寸。图像传感器芯片500的宽度W1可以小于存储器芯片200的宽度W2。图像传感器芯片500的长度L1可以小于图像传感器芯片500的长度L2。图像传感器芯片500可以通过再分布图案420和连接端子CT电连接到存储器芯片200。下填充层350可以设置在存储器芯片200和再分布层400之间的间隙区域中。下填充层350可以被设置为气密地包围连接端子CT和虚设端子DT。图像传感器芯片500可以通过接合线600电连接到基板100。
在某些示例实施例中，当在平面图中观看时，图像传感器芯片500可以设置为具有相对于存储器芯片200的中心轴移位的中心轴。在某些示例实施例中，可以省略虚设端子DT。
图12A至图12E是示出根据本发明构思的示例实施例的制造半导体封装的方法的截面图。为了简洁起见，将不再详细描述该示例中的与以前示出和描述的元件和特征相同或相似的元件和特征。在下面的附图中，省略或者简要说明电路层中的集成器件和布线图案。
参考图12A，感测基板1520、逻辑基板1510和再分布层400可以形成在载体基板900上。感测基板1520、逻辑基板1510和再分布层400可以使用与图7A和图7B所示相同的方法形成。此后，可以去除载体基板900和载体粘合剂层910以暴露微透镜阵列575和连接焊盘590。可以对感测基板1520执行清洁工艺以去除载体粘合剂层910的残留物。
参考图12B，可以执行锯切工艺以切割逻辑基板1510、感测基板1520和再分布层400(例如，沿着图12B的交替长短划线)，以使图像传感器芯片500彼此分离。图像传感器芯片500中的每一个可以包括逻辑芯片510和感测芯片520。
参考图12C，可以准备存储器基板1200。存储器基板1200可以设置为晶片的形式。在一些示例实施例中，多个存储器芯片200可以设置在存储器基板1200中。多个图像传感器芯片500可以通过晶片上芯片工艺安装在存储器基板1200上。例如，图像传感器芯片500可以设置在存储器基板1200上以彼此间隔开。这里，再分布层400可以设置为面向存储器基板1200。连接端子CT和虚设端子DT可以通过回流工艺形成在存储器基板1200和再分布层400之间。图像传感器芯片500可以分别通过连接端子CT电连接到存储器芯片200中的各个。下填充层350可以形成在存储器基板1200和再分布层400之间的间隙区域中。
参考图12D，可以执行锯切工艺来(例如，沿着图12D的交替长短划线)切割存储器基板1200，以使存储器芯片200彼此分离。因此，可以制造芯片堆叠1100。芯片堆叠1100中的每一个可以包括存储器芯片200和图像传感器芯片500。图像传感器芯片500的宽度可以小于存储器芯片200的宽度的宽度。下面将描述芯片堆叠1100中的一个。
参考图12E，可以将芯片堆叠1100倒置，然后可以将芯片堆叠1100设置在基板100上。接合线600可以形成为连接到连接焊盘590和基板焊盘190。因此，图像传感器芯片500可以电连接到基板100。
图13A和图13B是示出根据本发明构思的示例实施例的制造芯片堆叠的方法的截面图。为了简洁起见，将不再详细描述该示例中的与以前示出和描述的元件和特征相同或相似的元件和特征。
参考图13A，可以准备存储器基板1200。存储器基板1200可以包括多个存储器芯片200。可以执行锯切工艺以将存储器基板1200分成多个存储器芯片200。
参考图13B，图像传感器芯片500可以以芯片上芯片(chip-on-chip)方式安装在存储器芯片200上，以制造芯片堆叠1100。可以使用与图7A和图7B所示的方法相同的方法或基本相似的方法来制造图像传感器芯片500。然而，制造图像传感器芯片500的方法不限于此。连接端子CT和虚设端子DT可以形成在存储器芯片200和再分布图案420之间。下填充层350可以气密地密封连接端子CT和虚设端子DT。
根据本发明构思的一些示例实施例，存储器芯片可以通过连接端子电连接到图像传感器芯片。例如，连接端子可以设置在存储器芯片和图像传感器芯片之间，从而减小存储器芯片和图像传感器芯片之间的连接路径的长度。因此，可以减轻或防止在半导体封装中发生图像失真。连接端子可以通过在较低温度下执行的回流工艺来形成。因此，可以抑制或防止图像传感器芯片和/或存储器芯片在形成连接端子的工艺期间被损坏。
模制层可以设置在存储器芯片的侧表面上，并且可以用于支撑图像传感器芯片。因此，图像传感器芯片可以稳定地设置在存储器芯片和模制层上。
尽管已经具体示出和描述了本发明构思的一些示例实施例，但是本领域普通技术人员将理解，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的变化。

Claims (23)

1.一种半导体封装，包括：
基板；
在所述基板上的存储器芯片；
在所述基板上的模制层，所述模制层覆盖所述存储器芯片的侧表面并且不覆盖所述存储器芯片的底表面，所述模制层的热导率比所述基板和所述存储器芯片的热导率低；
在所述存储器芯片和所述模制层上的图像传感器芯片；以及
在所述存储器芯片和所述图像传感器芯片之间的连接端子，所述连接端子将所述存储器芯片电连接到所述图像传感器芯片，其中，
所述图像传感器芯片包括：
逻辑芯片；
感测芯片，在所述逻辑芯片的上表面上；以及
其中所述逻辑芯片包括：
第一基底层；
第一通孔，穿透所述第一基底层；
第一绝缘层，在所述第一基底层和所述感测芯片之间；
第一集成电路，在所述第一基底层的上表面上并与所述第一通孔间隔开，
第一布线图案，在所述第一绝缘层中，并电连接到所述第一集成电路和所述第一通孔中的至少一个，以及
第一接合焊盘，在所述第一绝缘层中并且在所述第一绝缘层的上表面上暴露，所述第一接合焊盘电连接到所述第一布线图案，其中所述感测芯片包括：
第二基底层；
第二通孔，穿透所述第二基底层；
第二绝缘层，在所述第二基底层和所述逻辑芯片之间；
第二集成电路，在所述第二基底层的下表面上并与所述第二通孔间隔开，
第二布线图案，在所述第二绝缘层中，并电连接到所述第二集成电路和所述第二通孔中的至少一个，以及
第二接合焊盘，在所述第二绝缘层中并且在所述第二绝缘层的下表面上暴露，所述第二接合焊盘电连接到所述第二布线图案，其中所述第二接合焊盘直接接合到所述第一接合焊盘，并且
其中所述第二绝缘层直接接合到所述第一绝缘层。
2.根据权利要求1所述的半导体封装，还包括：
在所述图像传感器芯片和所述连接端子之间的再分布图案，所述再分布图案在所述模制层和所述图像传感器芯片之间延伸，所述再分布图案电连接到所述连接端子。
3.根据权利要求1所述的半导体封装，还包括：
在所述存储器芯片和所述图像传感器芯片之间的虚设端子。
4.根据权利要求3所述的半导体封装，其中，当在平面图中观看时，所述虚设端子与所述图像传感器芯片的像素重叠。
5.根据权利要求3所述的半导体封装，还包括：
在所述图像传感器芯片的底表面上的再分布层，所述再分布层包括金属图案，所述金属图案与所述图像传感器芯片物理接触，所述金属图案电连接到所述虚设端子并与所述连接端子电断开。
6.根据权利要求1所述的半导体封装，其中所述模制层具有与所述图像传感器芯片的侧表面共面的侧表面。
7.根据权利要求1所述的半导体封装，还包括：
在所述图像传感器芯片的顶表面上的连接焊盘；以及
将所述连接焊盘电连接到所述基板的接合线。
8.一种半导体封装，包括：
图像传感器芯片，具有彼此面对的第一表面和第二表面，所述图像传感器芯片包括电路层和导电部分，所述导电部分电连接到所述电路层，并且所述导电部分在所述电路层与所述图像传感器芯片的第一表面之间；
在所述图像传感器芯片的第一表面上的存储器芯片，所述存储器芯片的宽度小于所述图像传感器芯片的宽度；
在所述存储器芯片的表面上的芯片焊盘，所述芯片焊盘电连接到所述导电部分，所述存储器芯片的所述表面面向所述图像传感器芯片；以及
在所述图像传感器芯片的第一表面上的模制层，所述模制层覆盖所述存储器芯片的侧表面并且不覆盖所述存储器芯片的底表面，所述模制层的热导率比所述存储器芯片的热导率低，其中
所述图像传感器芯片包括：
逻辑芯片；
感测芯片，在所述逻辑芯片的上表面上；以及
其中所述逻辑芯片包括：
第一基底层；
第一通孔，穿透所述第一基底层；
第一绝缘层，在所述第一基底层和所述感测芯片之间；
第一集成电路，在所述第一基底层的上表面上并与所述第一通孔间隔开，
第一布线图案，在所述第一绝缘层中，并电连接到所述第一集成电路和所述第一通孔中的至少一个，以及
第一接合焊盘，在所述第一绝缘层中并且在所述第一绝缘层的上表面上暴露，所述第一接合焊盘电连接到所述第一布线图案，其中所述感测芯片包括：
第二基底层；
第二通孔，穿透所述第二基底层；
第二绝缘层，在所述第二基底层和所述逻辑芯片之间；
第二集成电路，在所述第二基底层的下表面上并与所述第二通孔间隔开，
第二布线图案，在所述第二绝缘层中，并电连接到所述第二集成电路和所述第二通孔中的至少一个，以及
第二接合焊盘，在所述第二绝缘层中并且在所述第二绝缘层的下表面上暴露，所述第二接合焊盘电连接到所述第二布线图案，其中所述第二接合焊盘直接接合到所述第一接合焊盘，并且
其中所述第二绝缘层直接接合到所述第一绝缘层。
9.根据权利要求8所述的半导体封装，还包括：
在所述图像传感器芯片和所述存储器芯片之间的连接端子，所述连接端子将所述芯片焊盘电连接到所述导电部分。
10.根据权利要求9所述的半导体封装，还包括：
在所述图像传感器芯片和所述存储器芯片之间的虚设端子，所述虚设端子与所述导电部分电断开。
11.根据权利要求8所述的半导体封装，还包括：
在所述图像传感器芯片的第一表面上的再分布图案，所述再分布图案将所述导电部分电连接到所述芯片焊盘。
12.根据权利要求8所述的半导体封装，还包括：
在所述图像传感器芯片的第二表面上的接合焊盘；
在所述存储器芯片的底表面上的基板；以及
在所述基板上的接合线，所述接合线将所述接合焊盘电连接到所述基板。
13.根据权利要求12所述的半导体封装，还包括：
在所述基板上的支架，所述支架与所述存储器芯片和所述图像传感器芯片间隔开；以及
在所述支架上的透镜。
14.一种制造半导体封装的方法，包括：
准备具有彼此面对的第一表面和第二表面的图像传感器芯片，所述图像传感器芯片包括位于所述图像传感器芯片的第二表面上的像素区域；
将存储器芯片安装在所述图像传感器芯片的第一表面上，使得所述存储器芯片通过形成在所述图像传感器芯片的第一表面和所述存储器芯片之间的连接端子而电连接到所述图像传感器芯片；以及
在所述图像传感器芯片的第一表面上形成模制层，以覆盖所述存储器芯片的侧表面以形成芯片堆叠，其中所述模制层不覆盖所述存储器芯片的底表面，并且所述模制层的热导率比所述存储器芯片的热导率低，其中，
所述图像传感器芯片包括：
逻辑芯片；
感测芯片，在所述逻辑芯片的上表面上；以及
其中所述逻辑芯片包括：
第一基底层；
第一通孔，穿透所述第一基底层；
第一绝缘层，在所述第一基底层和所述感测芯片之间；
第一集成电路，在所述第一基底层的上表面上并与所述第一通孔间隔开，
第一布线图案，在所述第一绝缘层中，并电连接到所述第一集成电路和所述第一通孔中的至少一个，以及
第一接合焊盘，在所述第一绝缘层中并且在所述第一绝缘层的上表面上暴露，所述第一接合焊盘电连接到所述第一布线图案，其中所述感测芯片包括：
第二基底层；
第二通孔，穿透所述第二基底层；
第二绝缘层，在所述第二基底层和所述逻辑芯片之间；
第二集成电路，在所述第二基底层的下表面上并与所述第二通孔间隔开，
第二布线图案，在所述第二绝缘层中，并电连接到所述第二集成电路和所述第二通孔中的至少一个，以及
第二接合焊盘，在所述第二绝缘层中并且在所述第二绝缘层的下表面上暴露，所述第二接合焊盘电连接到所述第二布线图案，其中所述第二接合焊盘直接接合到所述第一接合焊盘，并且
其中所述第二绝缘层直接接合到所述第一绝缘层。
15.根据权利要求14所述的方法，还包括：
准备基板；
在所述基板上设置所述芯片堆叠，使得所述存储器芯片面向所述基板；以及
形成接合线以将所述图像传感器芯片电连接到所述基板。
16.根据权利要求14所述的方法，其中，所述图像传感器芯片的宽度大于所述存储器芯片的宽度，并且与所述模制层的宽度基本上相同。
17.一种半导体封装，包括：
基板；
在所述基板上的存储器芯片；
在所述存储器芯片上的图像传感器芯片，所述图像传感器芯片的宽度小于所述存储器芯片的宽度；
在所述存储器芯片和所述图像传感器芯片之间的连接端子，所述连接端子将所述存储器芯片电连接到所述图像传感器芯片；
在所述图像传感器芯片和所述存储器芯片之间的虚设端子；以及
在所述图像传感器芯片和所述连接端子之间的再分布层，所述再分布层包括金属图案，所述金属图案与所述图像传感器芯片物理接触，所述金属图案电连接到所述虚设端子并与所述连接端子电断开，其中
所述图像传感器芯片包括：
逻辑芯片；
感测芯片，在所述逻辑芯片的上表面上；以及
其中所述逻辑芯片包括：
第一基底层；
第一通孔，穿透所述第一基底层；
第一绝缘层，在所述第一基底层和所述感测芯片之间；
第一集成电路，在所述第一基底层的上表面上并与所述第一通孔间隔开，
第一布线图案，在所述第一绝缘层中，并电连接到所述第一集成电路和所述第一通孔中的至少一个，以及
第一接合焊盘，在所述第一绝缘层中并且在所述第一绝缘层的上表面上暴露，所述第一接合焊盘电连接到所述第一布线图案，其中所述感测芯片包括：
第二基底层；
第二通孔，穿透所述第二基底层；
第二绝缘层，在所述第二基底层和所述逻辑芯片之间；
第二集成电路，在所述第二基底层的下表面上并与所述第二通孔间隔开，
第二布线图案，在所述第二绝缘层中，并电连接到所述第二集成电路和所述第二通孔中的至少一个，以及
第二接合焊盘，在所述第二绝缘层中并且在所述第二绝缘层的下表面上暴露，所述第二接合焊盘电连接到所述第二布线图案，其中所述第二接合焊盘直接接合到所述第一接合焊盘，并且
其中所述第二绝缘层直接接合到所述第一绝缘层。
18.根据权利要求17所述的半导体封装，其中所述再分布层还包括再分布图案，所述再分布图案电连接到所述连接端子。
19.一种半导体封装，包括：
基板；
在所述基板上的存储器芯片；
在所述基板上的模制层，所述模制层覆盖所述存储器芯片的侧表面并且不覆盖所述存储器芯片的底表面，所述模制层的热导率比所述基板和所述存储器芯片的热导率低；
在所述存储器芯片和所述模制层上的图像传感器芯片，所述图像传感器芯片包括面向所述存储器芯片的第一表面和具有像素的第二表面；以及
在所述存储器芯片和所述图像传感器芯片之间的至少一个连接端子，所述连接端子将所述存储器芯片的电路电连接到所述图像传感器芯片的电路，其中
所述图像传感器芯片包括：
逻辑芯片；
感测芯片，在所述逻辑芯片的上表面上；以及
其中所述逻辑芯片包括：
第一基底层；
第一通孔，穿透所述第一基底层；
第一绝缘层，在所述第一基底层和所述感测芯片之间；
第一集成电路，在所述第一基底层的上表面上并与所述第一通孔间隔开，
第一布线图案，在所述第一绝缘层中，并电连接到所述第一集成电路和所述第一通孔中的至少一个，以及
第一接合焊盘，在所述第一绝缘层中并且在所述第一绝缘层的上表面上暴露，所述第一接合焊盘电连接到所述第一布线图案，其中所述感测芯片包括：
第二基底层；
第二通孔，穿透所述第二基底层；
第二绝缘层，在所述第二基底层和所述逻辑芯片之间；
第二集成电路，在所述第二基底层的下表面上并与所述第二通孔间隔开，
第二布线图案，在所述第二绝缘层中，并电连接到所述第二集成电路和所述第二通孔中的至少一个，以及
第二接合焊盘，在所述第二绝缘层中并且在所述第二绝缘层的下表面上暴露，所述第二接合焊盘电连接到所述第二布线图案，其中所述第二接合焊盘直接接合到所述第一接合焊盘，并且
其中所述第二绝缘层直接接合到所述第一绝缘层。
20.根据权利要求19所述的半导体封装，还包括：
在所述图像传感器芯片的第一表面上的再分布层，所述再分布层在所述连接端子上，所述再分布层包括再分布图案，所述再分布图案将所述连接端子电连接到所述图像传感器芯片的电路。
21.根据权利要求20所述的半导体封装，还包括：
在所述存储器芯片和所述图像传感器芯片之间的虚设端子，所述虚设端子与所述存储器芯片的电路和所述图像传感器芯片的电路电断开。
22.根据权利要求21所述的半导体封装，其中，所述再分布层还包括金属图案，所述金属图案与所述图像传感器芯片物理接触，所述金属图案电连接到所述虚设端子并与所述连接端子电断开。
23.根据权利要求21所述的半导体封装，还包括：
在所述图像传感器芯片的第一表面上的再分布层，所述再分布层在所述连接端子和所述虚设端子上，所述再分布层包括再分布图案，所述再分布图案将所述连接端子电连接到所述图像传感器芯片的电路，所述再分布图案与所述虚设端子电断开。
CN201710598041.9A 2016-08-04 2017-07-20 半导体封装及其制造方法 Active CN107689365B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160099532A KR102544782B1 (ko) 2016-08-04 2016-08-04 반도체 패키지 및 그 제조 방법
KR10-2016-0099532 2016-08-04

Publications (2)

Publication Number Publication Date
CN107689365A CN107689365A (zh) 2018-02-13
CN107689365B true CN107689365B (zh) 2023-05-26

Family

ID=61069319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710598041.9A Active CN107689365B (zh) 2016-08-04 2017-07-20 半导体封装及其制造方法

Country Status (4)

Country Link
US (3) US10177188B2 (zh)
KR (1) KR102544782B1 (zh)
CN (1) CN107689365B (zh)
TW (1) TWI714776B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102460077B1 (ko) * 2016-08-05 2022-10-28 삼성전자주식회사 스택 이미지 센서 패키지 및 이를 포함하는 스택 이미지 센서 모듈
US10489544B2 (en) 2016-12-14 2019-11-26 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
US20180226515A1 (en) * 2017-02-06 2018-08-09 Semiconductor Components Industries, Llc Semiconductor device and method of forming embedded thermoelectric cooler for heat dissipation of image sensor
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
WO2019093122A1 (ja) * 2017-11-07 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、製造方法、および電子機器
US10529592B2 (en) 2017-12-04 2020-01-07 Micron Technology, Inc. Semiconductor device assembly with pillar array
US11756943B2 (en) * 2017-12-29 2023-09-12 Intel Corporation Microelectronic assemblies
KR102511008B1 (ko) * 2018-01-11 2023-03-17 삼성전자주식회사 반도체 패키지
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
KR102536269B1 (ko) * 2018-09-14 2023-05-25 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11329083B2 (en) * 2018-09-26 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level image sensor package
JP2020053654A (ja) * 2018-09-28 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および製造方法、並びに、電子機器
US11616046B2 (en) 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11211334B2 (en) * 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
TWI803736B (zh) * 2019-03-04 2023-06-01 韓商Ｌｇ伊諾特股份有限公司 影像感測器基板
CN110211977B (zh) * 2019-04-30 2021-11-30 德淮半导体有限公司 三维堆栈式cis及其形成方法
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
KR20210026659A (ko) * 2019-08-30 2021-03-10 엘지이노텍 주식회사 센서 구동 장치
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US11183474B2 (en) * 2019-11-04 2021-11-23 Advanced Semiconductor Engineering, Inc. Electronic device package and method for manufacturing the same
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
KR20220059598A (ko) * 2020-11-03 2022-05-10 삼성전자주식회사 이미지 센서 및 이미지 센싱 장치
CN112532942B (zh) * 2020-11-30 2021-08-10 黑龙江合师惠教育科技有限公司 一种图像传感器装置及其制造方法、摄像头以及教育行为分析监控设备
JP2022174486A (ja) * 2021-05-11 2022-11-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
KR20230018839A (ko) * 2021-07-30 2023-02-07 에스케이하이닉스 주식회사 이미지 센싱 장치 및 이의 동작 방법
TWI825846B (zh) * 2022-07-13 2023-12-11 力成科技股份有限公司 封裝結構及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101165894A (zh) * 2006-10-19 2008-04-23 三星Techwin株式会社 用于图像传感器的芯片封装及其制造方法
JP2013183425A (ja) * 2012-03-05 2013-09-12 Toshiba Corp カメラモジュール
CN103681702A (zh) * 2012-09-07 2014-03-26 台湾积体电路制造股份有限公司 用于传感器模块的方法和装置
CN104221363A (zh) * 2012-04-27 2014-12-17 索尼公司 光学组件
WO2015083979A1 (ko) * 2013-12-02 2015-06-11 (주)실리콘화일 이미지 처리 패키지 및 이를 구비하는 카메라 모듈

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US20020003167A1 (en) 2000-07-04 2002-01-10 Dyna Data System Corporation Mobile optical scanning device
US7235835B2 (en) 2002-05-14 2007-06-26 Sony Corporation Semiconductor device and its manufacturing method, and electronic device
JP2005072978A (ja) * 2003-08-25 2005-03-17 Renesas Technology Corp 固体撮像装置およびその製造方法
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US20070132111A1 (en) * 2004-10-07 2007-06-14 Optimum Care International Tech. Inc. Fine-sized chip package structure
JP4379295B2 (ja) * 2004-10-26 2009-12-09 ソニー株式会社 半導体イメージセンサー・モジュール及びその製造方法
TWI429066B (zh) 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
JP4289377B2 (ja) * 2006-08-21 2009-07-01 ソニー株式会社 物理量検出装置及び撮像装置
TWI351729B (en) * 2007-07-03 2011-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and method for fabricating th
US8193555B2 (en) * 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
KR101169688B1 (ko) * 2010-11-08 2012-08-06 에스케이하이닉스 주식회사 반도체 장치 및 적층 반도체 패키지
JP2012227328A (ja) 2011-04-19 2012-11-15 Sony Corp 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器
US8791536B2 (en) 2011-04-28 2014-07-29 Aptina Imaging Corporation Stacked sensor packaging structure and method
JP5791571B2 (ja) * 2011-08-02 2015-10-07 キヤノン株式会社 撮像素子及び撮像装置
US8957358B2 (en) 2012-04-27 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US9350928B2 (en) 2012-05-02 2016-05-24 Semiconductor Components Industries, Llc Image data compression using stacked-chip image sensors
TWI583195B (zh) 2012-07-06 2017-05-11 新力股份有限公司 A solid-state imaging device and a solid-state imaging device, and an electronic device
US9041840B2 (en) * 2012-08-21 2015-05-26 Semiconductor Components Industries, Llc Backside illuminated image sensors with stacked dies
TWI595637B (zh) 2012-09-28 2017-08-11 Sony Corp 半導體裝置及電子機器
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
US8773562B1 (en) 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
US9059061B2 (en) * 2013-03-15 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D image sensor
US9299732B2 (en) 2013-10-28 2016-03-29 Omnivision Technologies, Inc. Stacked chip SPAD image sensor
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP6314477B2 (ja) 2013-12-26 2018-04-25 ソニー株式会社 電子デバイス
US9324755B2 (en) 2014-05-05 2016-04-26 Semiconductor Components Industries, Llc Image sensors with reduced stack height
JP2016058627A (ja) 2014-09-11 2016-04-21 株式会社東芝 半導体装置
KR101634067B1 (ko) * 2014-10-01 2016-06-30 주식회사 네패스 반도체 패키지 및 그 제조방법
DE102014117594A1 (de) * 2014-12-01 2016-06-02 Infineon Technologies Ag Halbleiter-Package und Verfahren zu seiner Herstellung
US9899442B2 (en) * 2014-12-11 2018-02-20 Invensas Corporation Image sensor device
US9508681B2 (en) 2014-12-22 2016-11-29 Google Inc. Stacked semiconductor chip RGBZ sensor
KR102343859B1 (ko) * 2015-01-29 2021-12-28 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10217783B2 (en) * 2015-04-08 2019-02-26 Semiconductor Components Industries, Llc Methods for forming image sensors with integrated bond pad structures
KR102605618B1 (ko) * 2016-11-14 2023-11-23 삼성전자주식회사 이미지 센서 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101165894A (zh) * 2006-10-19 2008-04-23 三星Techwin株式会社 用于图像传感器的芯片封装及其制造方法
JP2013183425A (ja) * 2012-03-05 2013-09-12 Toshiba Corp カメラモジュール
CN104221363A (zh) * 2012-04-27 2014-12-17 索尼公司 光学组件
CN103681702A (zh) * 2012-09-07 2014-03-26 台湾积体电路制造股份有限公司 用于传感器模块的方法和装置
WO2015083979A1 (ko) * 2013-12-02 2015-06-11 (주)실리콘화일 이미지 처리 패키지 및 이를 구비하는 카메라 모듈

Also Published As

Publication number Publication date
US11482554B2 (en) 2022-10-25
CN107689365A (zh) 2018-02-13
US10868073B2 (en) 2020-12-15
US10177188B2 (en) 2019-01-08
US20190074316A1 (en) 2019-03-07
TWI714776B (zh) 2021-01-01
US20180040658A1 (en) 2018-02-08
KR102544782B1 (ko) 2023-06-20
KR20180016672A (ko) 2018-02-19
TW201820600A (zh) 2018-06-01
US20200303445A1 (en) 2020-09-24

Similar Documents

Publication Publication Date Title
CN107689365B (zh) 半导体封装及其制造方法
US11600608B2 (en) Semiconductor package
CN110911427B (zh) 半导体封装件及其制造方法
US10008533B2 (en) Semiconductor package
US10651224B2 (en) Semiconductor package including a redistribution line
US6917090B2 (en) Chip scale image sensor package
US20090045489A1 (en) Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
US11502059B2 (en) Semiconductor package including a thermal pillar and heat transfer film
JPWO2014083750A1 (ja) 光学装置及びその製造方法
US20080224291A1 (en) Packaged semiconductor components having substantially rigid support members and methods of packaging semiconductor components
US11380726B2 (en) Sensor device
US20050236684A1 (en) Image sensor packaging structure and method
US20130221469A1 (en) Semiconductor package and method of fabricating the same
KR20210080718A (ko) 반도체 패키지
KR20240033340A (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant