JP5623877B2 - 半導体集積回路およびその動作方法 - Google Patents
半導体集積回路およびその動作方法 Download PDFInfo
- Publication number
- JP5623877B2 JP5623877B2 JP2010254631A JP2010254631A JP5623877B2 JP 5623877 B2 JP5623877 B2 JP 5623877B2 JP 2010254631 A JP2010254631 A JP 2010254631A JP 2010254631 A JP2010254631 A JP 2010254631A JP 5623877 B2 JP5623877 B2 JP 5623877B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- mixer
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/26—Time-delay networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
Description
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
《半導体集積回路および非接触型ICカード》
図1は、本発明の実施の形態1による半導体集積回路および非接触型ICカードの基本的な構成を示す図である。
電源回路B3は、整流回路と平滑容量とから構成される。整流回路は、ICカードに搭載されたアンテナL1が受信した交流信号を整流および平滑して、出力電源電圧VDDを得るものである。また、出力電源電圧VDDが所定の電圧以上にならないように、電圧レギュレータが電源回路B3に内蔵されることも可能である。電源回路B3から出力される電源電圧VDDが、内部回路B4の動作電源電圧として供給される。
内部回路B4は、受信回路B5、送信回路B6、信号処理回路B7、メモリB8から構成される。
受信回路B5は、ICカードに内蔵されたアンテナL1の受信交流信号に重畳した情報信号を復調して、デジタル受信情報信号SRとして信号処理回路B7に供給する。
送信回路B6は信号処理回路B7から出力されるデジタル送信情報信号STを受信して、アンテナL1が受信している交流信号をこの送信情報信号STによって変調する。従ってリーダ・ライタ装置は、アンテナL1からの電磁波の反射がこの変調によって変化するのに応答して、信号処理回路B7からの送信情報信号を受信する。
図2は、図1に示した本発明の実施の形態1による半導体集積回路B2の受信回路B5の回路構成を示す図である。
ローノイズトランスコンダクタンス増幅器1は、ループコイル・アンテナL1であるアンテナANTでのRF受信電圧信号を電流に変換するトランスコンダクタンス増幅器によって構成されたローノイズ増幅器である。例えば、ローノイズトランスコンダクタンス増幅器1は、ゲートにRF受信電圧信号が供給されて、ソースが接地電位に接続され、ドレインからRF変換電流が生成されるNチャンネルMOSトランジスタによって構成される。
ダイレクトサンプリングミキサ2は、第1ダイレクトサンプリングミキサ2Iと第2ダイレクトサンプリングミキサ2Qと2個のリセットスイッチQ6、Q6とを含んでいる。
文献2:Robert Bogdan Staszewski et al, “All−Digital TX Frequency Synthesizer and Discrete−Time Receiver for Bluetooth Radio in 130−nm CMOS”, IEEE JOURNAL OF SOLID−STATE CIRCUITS, VOL.39, NO.12. DECEMBER 2004, PP.2278−2291.
クロック発生器3は、一般的なPLL回路で構成されるのではなく、本発明の実施の形態1では特に多段遅延回路32を使用したものである。
キャリア検出器9は、NFC技術で使用される13.56MHzのRF周波数のキャリア信号の振幅値が100%の変調度によって略ゼロとなることを検出する。
図5は、図2に示した本発明の実施の形態1によるクロック発生器3の多段遅延回路32の具体的な回路の構成を示す図である。
図2に示したように、ダイレクトサンプリングミキサ2では、第1ダイレクトサンプリングミキサ2Iの出力と第2ダイレクトサンプリングミキサ2Qの出力とからそれぞれ生成される同相成分(I)の受信ベースバンド信号と直交成分(Q)の受信ベースバンド信号とは、第1フィルタ4Iと第2フィルタ4Qとを介して第1ハイパスフィルタ5Iの入力端子と第2ハイパスフィルタ5Qの入力端子とに供給される。
図2に示したように、第1ハイパスフィルタ5Iの出力端子と第2ハイパスフィルタ5Qの出力端子からそれぞれ生成される同相成分(I)の受信ベースバンド信号と直交成分(Q)の受信ベースバンド信号とは、それぞれ第1ベースバンド増幅器6Iと第2ベースバンド増幅器6Qとによって増幅される。第1ベースバンド増幅器6Iと第2ベースバンド増幅器6Qの各ベースバンド増幅器は、直列接続された2段の多段増幅回路によって構成されている。
図2に示すように、A/D変換部7は、一方の入力端子と他方の入力端子と出力端子とを有する切り換えスイッチ71と、A/D変換器72とを含んでいる。切り換えスイッチ71の一方の入力端子と他方の入力端子とに第1ハイパスフィルタ5Iの出力端子の同相成分(I)の受信ベースバンド信号と第2ハイパスフィルタ5Qの出力端子の直交成分(Q)の受信ベースバンド信号とがそれぞれ供給され、切り換えスイッチ71の出力端子に両方の受信ベースバンド信号から選択された受信ベースバンド信号が生成されることが可能とされている。切り換えスイッチ71の出力端子に生成される選択受信ベースバンド信号はA/D変換器72のアナログ入力端子に供給され、A/D変換器72のデジタル出力端子から生成される受信デジタルベースバンド信号はデジタルシグナルプロセッサ(DSP)8の入力端子に供給される。
一方、図2に示すように、第1ベースバンド増幅器6Iと第2ベースバンド増幅器6Qの入力端子の直流バイアス電圧レベルと第1ダイレクトサンプリングミキサ2Iと第2ダイレクトサンプリングミキサ2Qの出力端子および第1フィルタ4Iと第2フィルタ4Qの出力端子の直流電圧レベルの電圧差を吸収するために、第1ハイパスフィルタ5Iと第2ハイパスフィルタ5Qが第1フィルタ4Iと第2フィルタ4Qの出力端子と第1ベースバンド増幅器6Iと第2ベースバンド増幅器6Qの入力端子との間に接続されている。
図10は、図9に示すA/D変換器のアナログ入力電圧対デジタル出力信号の非線型特性を実現するための本発明の実施の形態1によるフラッシュ非線型A/D変換器72の構成を示す図である。
《逐次比較型非線型A/D変換器》
図11は、A/D変換器のアナログ入力電圧対デジタル出力信号の非線型特性を実現するための本発明の実施の形態2による逐次比較型非線型A/D変換器72の構成を示す図である。
《パイプライン型非線型A/D変換器》
図13は、A/D変換器のアナログ入力電圧対デジタル出力信号の非線型特性を実現するための本発明の実施の形態3によるパイプライン非線型A/D変換器72の構成を示す図である。
C0…容量
LA、LB…アンテナ端子
B1…非接触型ICカード
B2…半導体集積回路
B3…電源回路
B4…内部回路
B5…受信回路
B6…送信回路
B7…信号処理回路
B8…メモリ
1…ローノイズトランスコンダクタンス増幅器
2…ダイレクトサンプリングミキサ
2I…第1ダイレクトサンプリングミキサ
2Q…第2ダイレクトサンプリングミキサ
3…クロック発生器
30…リミッタ増幅器
31…分周器
32…多段遅延回路
33…位相検出部
34…クロック生成部
320、321、322〜32N…遅延回路
330、331、332〜33N…フリップフロップ
33P…位相検出回路
341…選択器
342、343…排他的論理和(EX−OR)回路
344…ロジック回路4…有限インパルス応答フィルタ/無限インパルス応答フィルタ
5…ハイパスフィルタ
6…ベースバンド増幅器
7…A/D変換部
71…切り換えスイッチ
72…非線型A/D変換器
8…デジタルシグナルプロセッサ
Claims (10)
- 受信ミキサと、前記受信ミキサに供給されるローカル信号を生成する信号生成器とを具備する半導体集積回路であって、
前記受信ミキサにRF受信信号と前記ローカル信号とが供給されることによって、前記受信ミキサは受信ミキサ出力信号を生成するものであり、
前記信号生成器は、多段遅延回路と、位相検出部と、クロック生成部とを有するものであり、
前記多段遅延回路は、前記RF受信信号に含まれるキャリア信号に応答して所定の遅延時間の分、相互に位相タイミングが相違した複数のクロックパルス信号を含むパルス列を生成するものであり、
前記位相検出部は前記多段遅延回路から生成される前記パルス列で生成される特定クロックパルス信号の電圧レベルと前記特定クロックパルス信号よりも以前に生成される所定数のクロックパルス信号の電圧レベルとが相違することを検出することによって、前記特定クロックパルス信号が所定の位相を有することを検出して検出出力信号を生成するものであり、
前記クロック生成部は、選択器と第1信号合成論理回路とを含み、
前記選択器は前記位相検出部から生成される前記検出出力信号に応答して前記多段遅延回路から生成される前記複数のクロックパルス信号から複数の事前に選択された位相を有する複数の選択クロックパルス信号を出力して、
前記第1信号合成論理回路は前記選択器から出力される前記複数の選択クロックパルス信号の論理演算を実行することによって、前記第1信号合成論理回路は前記受信ミキサに供給される前記ローカル信号を生成することを特徴とする半導体集積回路。 - 請求項1において、
前記多段遅延回路は、直列接続された複数の遅延回路を含むものであり、
前記位相検出部は、複数のフリップフロップと位相検出回路とを含むものであり、
前記多段遅延回路の前記複数の遅延回路は前記パルス列の前記複数のクロックパルス信号を生成して、前記選択器と前記位相検出部の前記複数のフリップフロップとに供給するものであり、
前記複数のフリップフロップの複数の出力信号は前記位相検出回路に供給され、前記位相検出回路は前記検出出力信号を生成して前記選択器に供給することを特徴とする半導体集積回路。 - 請求項2において、
前記複数のフリップフロップの複数のトリガ入力端子に、前記多段遅延回路から生成される前記パルス列で最初に生成される開始クロックパルス信号が共通に供給されることを特徴とする半導体集積回路。 - 請求項1において、
前記受信ミキサは、第1受信ミキサと第2受信ミキサとを含むものであり、
前記位相検出部は、前記特定クロックパルス信号が略180°である前記所定の位相を有することを検出して、前記検出出力信号を生成するものであり、
前記選択器は前記位相検出部から生成される前記検出出力信号に応答して前記複数のクロックパルス信号から略0°の位相を有する第1選択クロックパルス信号と略45°の位相を有する第2選択クロックパルス信号と略90°の位相を有する第3選択クロックパルス信号と略135°の位相を有する第4選択クロックパルス信号とを出力するものであり、
前記第1信号合成論理回路の第1論理回路は、前記第1選択クロックパルス信号と前記第3選択クロックパルス信号の第1論理演算を実行することによって、前記第1受信ミキサに供給される第1RFローカル信号を生成するものであり、
前記第1信号合成論理回路の第2論理回路は、前記第2選択クロックパルス信号と前記第4選択クロックパルス信号の第2論理演算を実行することによって、前記第2受信ミキサに供給される第2RFローカル信号を生成する半導体集積回路。 - 請求項4において、
前記クロック生成部は、前記第1RFローカル信号と前記第2RFローカル信号とに応答して、第1非反転デジタルクロック信号と第1反転デジタルクロック信号と第2非反転デジタルクロック信号と第2反転デジタルクロック信号を生成する第2信号合成論理回路を更に含み、
前記第1受信ミキサは、前記第1RFローカル信号と前記第1非反転デジタルクロック信号と前記第1反転デジタルクロック信号とに応答して動作する第1ダイレクトサンプリングミキサによって構成され、
前記第2受信ミキサは、前記第2RFローカル信号と前記第2非反転デジタルクロック信号と前記第2反転デジタルクロック信号とに応答して動作する第2ダイレクトサンプリングミキサによって構成されたことを特徴とする半導体集積回路。 - 請求項5において、
前記半導体集積回路は、キャリア検出器と第1リセットスイッチトランジスタと第2リセットスイッチトランジスタとを更に具備して、
前記第1リセットスイッチトランジスタは前記第1ダイレクトサンプリングミキサの出力端子と接地電位の間に接続され、前記第2リセットスイッチトランジスタは前記第2ダイレクトサンプリングミキサの出力端子と接地電位の間に接続されたものであり、
前記キャリア検出器は前記RF受信信号に含まれる前記キャリア信号の振幅レベルを検出して、前記キャリア信号の前記振幅レベルが所定の振幅レベル以下に低下すると前記キャリア検出器は前記第1リセットスイッチトランジスタと前記第2リセットスイッチトランジスタとを非導通状態から導通状態に制御することを特徴とする半導体集積回路。 - 請求項6において、
前記半導体集積回路は、前記第1ダイレクトサンプリングミキサの入力端子と前記第2ダイレクトサンプリングミキサの入力端子とに接続されたローノイズ増幅器を更に具備して、
前記ローノイズ増幅器は、前記RF受信信号の電圧を電流に変換するローノイズトランスコンダクタンス増幅器により構成され、前記ローノイズトランスコンダクタンス増幅器と前記第1ダイレクトサンプリングミキサと前記第2ダイレクトサンプリングミキサとはダイレクトコンバージョン受信機を構成して、前記第1ダイレクトサンプリングミキサから第1受信ベースバンド信号が生成され、前記第2ダイレクトサンプリングミキサから第2受信ベースバンド信号が生成されることを特徴とする半導体集積回路。 - 請求項7において、
前記ローノイズトランスコンダクタンス増幅器は、短距離無線通信技術に準拠した前記RF受信信号を増幅可能とされたことを特徴とする半導体集積回路。 - 請求項8において、
前記半導体集積回路は、第1ハイパスフィルタと第2ハイパスフィルタと第1ベースバンド増幅器と第2ベースバンド増幅器とA/D変換部とを更に具備して、
前記第1ダイレクトサンプリングミキサの出力端子と前記第2ダイレクトサンプリングミキサの出力端子にそれぞれ第1ハイパスフィルタの入力端子と前記第2ハイパスフィルタの入力端子が接続され、前記第1ハイパスフィルタの出力端子と前記第2ハイパスフィルタの出力端子にそれぞれ第1ベースバンド増幅器の入力端子と前記第2ベースバンド増幅器の入力端子が接続され、第1ベースバンド増幅器の出力端子と前記第2ベースバンド増幅器の出力端子に前記A/D変換部の入力端子が接続されたものであり、
前記A/D変換部は、前記短距離無線通信技術に準拠した前記RF受信信号の小振幅から大振幅への振幅変動による前記第1ハイパスフィルタの前記出力端子と前記第2ハイパスフィルタの前記出力端子との過渡応答による電圧変動に対応するための非線型の入出力特性を有した非線型A/D変換器によって構成されたことを特徴とする半導体集積回路。 - 請求項9において、
前記非線型A/D変換器は、フラッシュ型非線型A/D変換器と逐次比較型非線型A/D変換器とパイプライン型非線型A/D変換器とのいずれかによって構成されたことを特徴とする半導体集積回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010254631A JP5623877B2 (ja) | 2010-11-15 | 2010-11-15 | 半導体集積回路およびその動作方法 |
US13/279,408 US8374571B2 (en) | 2010-11-15 | 2011-10-24 | Semiconductor integrated circuit and operating method thereof |
CN201110361324.4A CN102571119B (zh) | 2010-11-15 | 2011-11-15 | 半导体集成电路及其操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010254631A JP5623877B2 (ja) | 2010-11-15 | 2010-11-15 | 半導体集積回路およびその動作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012109647A JP2012109647A (ja) | 2012-06-07 |
JP5623877B2 true JP5623877B2 (ja) | 2014-11-12 |
Family
ID=46047214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010254631A Expired - Fee Related JP5623877B2 (ja) | 2010-11-15 | 2010-11-15 | 半導体集積回路およびその動作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8374571B2 (ja) |
JP (1) | JP5623877B2 (ja) |
CN (1) | CN102571119B (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103873038B (zh) * | 2012-12-17 | 2017-02-08 | 快捷半导体(苏州)有限公司 | 一种延时时间调整电路、方法和集成电路 |
US9564807B2 (en) * | 2014-03-31 | 2017-02-07 | Telefonaktiebolaget Lm Ericsson (Publ) | Switched mode power supply compensation loop |
JP6372202B2 (ja) * | 2014-07-07 | 2018-08-15 | ソニー株式会社 | 受信装置、送信装置、および通信システム |
US10481187B2 (en) * | 2014-12-31 | 2019-11-19 | Texas Instruments Incorporated | Frequency synthesizer output cycle counter including ring encoder |
CN104700599A (zh) * | 2015-03-30 | 2015-06-10 | 长春工程学院 | 输电线路弧垂数据传输装置 |
HUE047986T2 (hu) | 2015-03-31 | 2020-05-28 | Ericsson Telefon Ab L M | Rádiófrekvencia-sávok sokaságának vétele |
US10326515B2 (en) * | 2015-04-27 | 2019-06-18 | Nec Corporation | Array antenna apparatus, receiver, and method of processing received signals |
US9819401B2 (en) * | 2015-09-24 | 2017-11-14 | Intel IP Corporation | Highly selective low-power card detector for near field communications (NFC) |
US10455529B2 (en) * | 2017-05-09 | 2019-10-22 | Khalifa University of Science and Technology | Multi-standard transmitter architecture with digital upconvert stage and gallium nitride (GAN) amplifier circuit |
US10511347B2 (en) * | 2017-11-14 | 2019-12-17 | Nxp B.V. | Device detection in contactless communication systems |
EP3763037A1 (en) * | 2018-04-13 | 2021-01-13 | Huawei Technologies Co., Ltd. | Electrical circuit for filtering a local oscillator signal and harmonic rejection mixer |
CN110581762B (zh) * | 2018-06-08 | 2023-01-31 | 科大国盾量子技术股份有限公司 | 驱动源电路 |
KR20210066828A (ko) * | 2018-09-28 | 2021-06-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
CN111030648B (zh) * | 2019-12-25 | 2023-03-14 | 厦门亿芯源半导体科技有限公司 | 对称双通道信号峰峰值检测电路 |
CN111563281B (zh) * | 2020-04-30 | 2023-10-27 | 北京中科晶上科技股份有限公司 | 一种支持多种加解密算法的处理器及其实现方法 |
CN113627601B (zh) * | 2020-05-08 | 2023-12-12 | 深圳市九天睿芯科技有限公司 | 子单元、mac阵列、位宽可重构的模数混合存内计算模组 |
CN111431536B (zh) | 2020-05-18 | 2023-05-02 | 深圳市九天睿芯科技有限公司 | 子单元、mac阵列、位宽可重构的模数混合存内计算模组 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5545208A (en) * | 1978-09-27 | 1980-03-29 | Nec Corp | Phase detection circuit |
US5173617A (en) * | 1988-06-27 | 1992-12-22 | Motorola, Inc. | Digital phase lock clock generator without local oscillator |
US7555263B1 (en) * | 1999-10-21 | 2009-06-30 | Broadcom Corporation | Adaptive radio transceiver |
JP4547084B2 (ja) | 1999-11-15 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 移動体通信機および送受信機 |
US7057540B2 (en) * | 2001-10-26 | 2006-06-06 | Texas Instruments Incorporated | Sigma-delta (ΣΔ) analog-to-digital converter (ADC) structure incorporating a direct sampling mixer |
US7099642B2 (en) * | 2001-11-09 | 2006-08-29 | Qualcomm, Incorporated | Method and apparatus for matching receiver carrier frequency |
US7034589B2 (en) * | 2004-02-26 | 2006-04-25 | Silicon Integrated Systems Corp. | Multi-stage delay clock generator |
CN1707962A (zh) * | 2004-06-07 | 2005-12-14 | 技术概念公司 | 直接变频德尔塔-西格玛接收机 |
CN100367665C (zh) * | 2004-12-10 | 2008-02-06 | 清华大学 | 锁相环路形式的正交信号相位校准器 |
JP5340170B2 (ja) * | 2007-12-12 | 2013-11-13 | パナソニック株式会社 | サンプリングミキサ、直交復調器、及び無線装置 |
WO2010087201A1 (ja) * | 2009-01-29 | 2010-08-05 | パナソニック株式会社 | 多相ミキサ |
-
2010
- 2010-11-15 JP JP2010254631A patent/JP5623877B2/ja not_active Expired - Fee Related
-
2011
- 2011-10-24 US US13/279,408 patent/US8374571B2/en active Active
- 2011-11-15 CN CN201110361324.4A patent/CN102571119B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US8374571B2 (en) | 2013-02-12 |
US20120119808A1 (en) | 2012-05-17 |
CN102571119A (zh) | 2012-07-11 |
JP2012109647A (ja) | 2012-06-07 |
CN102571119B (zh) | 2016-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5623877B2 (ja) | 半導体集積回路およびその動作方法 | |
JP4364175B2 (ja) | 乗算器及びこれを用いる無線通信装置 | |
US6121819A (en) | Switching down conversion mixer for use in multi-stage receiver architectures | |
US20120083205A1 (en) | Nfc device having a differential input envelope detector | |
JP2006319393A (ja) | 通信用半導体集積回路および無線通信装置 | |
KR20090023702A (ko) | 주파수 변환을 위한 시스템, 방법 및 장치 | |
Byun et al. | A low-power CMOS Bluetooth RF transceiver with a digital offset canceling DLL-based GFSK demodulator | |
Durdodt et al. | A low-if rx two-point/spl sigma//spl delta/-modulation tx cmos single-chip bluetooth solution | |
US9148184B2 (en) | Power detection circuit and power detection method | |
JP4477520B2 (ja) | キャリアリーク低減送信回路 | |
US7804911B2 (en) | Dual demodulation mode AM radio | |
US20060091944A1 (en) | I/Q quadrature demodulator | |
US6693476B1 (en) | Differential latch and applications thereof | |
US6703894B1 (en) | Baseband filter for receivers | |
US20200177130A1 (en) | Zero if transmitter with decoupling between mixer and programmable gain stage | |
US6100766A (en) | Correction circuit controlling sensitivities of an oscillator circuit and electronic device using the same | |
US6782249B1 (en) | Quadrature signal generation in an integrated direct conversion radio receiver | |
US6998877B2 (en) | High speed differential signaling logic gate and applications thereof | |
US6980789B2 (en) | Divider module for use in an oscillation synthesizer | |
JP6944108B2 (ja) | 検波回路及び無線通信装置 | |
JP2012099873A (ja) | 半導体集積回路 | |
US6834086B2 (en) | Demodulator and method for second harmonic cancellation | |
JP2014158195A (ja) | 無線通信システムおよび無線通信用半導体装置 | |
US8195111B2 (en) | Harmonic generation of a fundamental frequency system and method | |
JP2020150560A (ja) | 無線送信装置及び無線送信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140925 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5623877 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |