JP4364175B2 - 乗算器及びこれを用いる無線通信装置 - Google Patents

Description

本発明は、乗算器及びこれを用いる無線通信装置に関する。

２００５年現在の無線通信分野においては、送信すべき信号を振幅と位相の両方について変調する方式が多く採用されている。このため一般に送信機においては直交変調器が用いられ、受信機においては直交復調器が利用されている。

一般的な直交変調器は、例えば特許文献１（特許第３３６０９１２号公報）に記載されているように、２つの乗算器によって同相（in-phase）信号（Ｉ信号という）及び直交相（quadrature-phase（信号）（Ｑ信号という）と呼ばれる２つの変調信号をそれぞれ互いに９０°異なる位相を持つ２つのローカル信号と乗算し、各乗算器の出力信号を加算した結果を被変調信号として出力する。Ｉ信号をＩ(t)、Ｑ信号をＱ(t)とし、２つのローカル信号をcosωt及びsinωtとすると、直交変調器から出力される被変調信号は、次式で表される。

一方、直交復調器は直交変調器と逆の処理を行う。すなわち、一般的な直交復調器は例えば特許文献２（特許第３５４５６１５号公報）に記載されているように、２つの乗算器によって式（１）に示したような被変調信号に対して互いに９０°異なる位相を持つ２つのローカル信号を乗算することにより、

を得る。各乗算器の出力信号を低域通過フィルタに通して高周波成分を除去した後、適当な利得で増幅することにより、元のＩ信号Ｉ(t)及びＱ信号Ｑ(t)を得ることができる。

実際には、直交変調器及び直交復調器ともに出力に含まれる不要信号が少なくなるように、乗算器にダブルバランスミキサが一般に用いられる。このためベースバンド信号には、プラス信号とマイナス信号を組み合わせた差動形式が用いられる。
特許第３３６０９１２号公報 特許第３５４５６１５号公報

従来の直交変調器及び直交復調器では、不要信号の出力を避けるためにＩ信号及びＱ信号に対応してそれぞれ差動回路を用いる必要があり、トランジスタ、抵抗及びキャパシタなどのアナログ素子の数が増大する。この結果、無線通信装置を集積回路化する場合、半導体チップ上での直交変調器及び直交復調器の占有面積が大きくなってしまう。半導体微細加工技術の進展により、半導体チップの単位面積当たりのコストが上昇してきていることを考慮すると、直交変調器や直交復調器といった個々の機能要素の占有面積を小さくすることは重要な課題である。

また、従来の直交変調器及び直交復調器ではＩ信号及びＱ信号に対応してそれぞれ個別の乗算器を用いるため、Ｉ信号利得とＱ信号利得は必ずしも一致しない。このため変調誤差や復調誤差が発生し、通信品質を劣化させる原因となる。

本発明は、必要な回路素子の数を削減し、かつ誤差要因を少なくできる乗算器及びこれを用いる無線通信装置を提供することを目的とする。

本発明の第１の観点による乗算器は、少なくとも一つの被変調信号を受ける第１入力端子と、１２０°の位相差を有する３相ローカル信号をそれぞれ受ける第２入力端子と、前記被変調信号と前記３相ローカル信号の各々との乗算を行って３つの出力信号を得る乗算ユニット、及び前記出力信号をそれぞれ取り出す３つの出力端子を具備する。

本発明の第２の観点による乗算器は、第１極性信号及び第２極性信号を持つ差動の被変調信号を受ける第１入力端子と、１２０°の位相差を有する３相ローカル信号をそれぞれ受ける第２入力端子と、前記第１極性信号と前記３相ローカル信号の各々との乗算及び前記第２極性信号と前記ローカル信号の各々との乗算を行って３つの出力信号を得る乗算ユニット、及び前記出力信号をそれぞれ取り出す出力端子を具備する。

本発明の第３の観点による乗算器は、３つの変調信号をそれぞれ受ける第１入力端子と、１２０°の位相差を有する３相ローカル信号をそれぞれ受ける第２入力端子と、前記変調信号の各々と前記３相ローカル信号の各々との乗算を行って少なくとも一つの出力信号を得る少なくとも一つの乗算ユニット、及び前記出力信号を取り出す少なくとも一つの出力端子を具備する。

本発明の第４の観点による乗算器は、前記３相ローカル信号を生成するローカル信号生成器をさらに具備する。前記ローカル信号生成器は、例えば（ａ）基準ローカル信号を受けて前記３相ローカル信号を生成するポリフェーズフィルタ、（ｂ）３つの安定状態をそれぞれ有し、入力される基準クロック信号の１サイクル毎に安定状態を循環的に遷移するように構成された第１の３安定ラッチ回路及び第２の３安定ラッチ回路を含む３分周器、あるいは（ｃ）３相ローカル発振器により実現される。

本発明の第５の観点では、被変調信号を受信する受信ユニットと；第１の観点に係る乗算器と前記３相ローカル信号を生成するローカル信号生成器を含み、前記乗算器から前記被変調信号を復調したベースバンド信号を出力する復調器；及び前記ベースバンド信号を復号する復号ユニットを具備する無線通信装置を提供する。

本発明の第６の観点では、前記変調信号を生成する変調信号生成ユニットと；第２の観点に係る乗算器と前記３相ローカル信号を生成するローカル信号生成器を含み、前記乗算器から前記変調信号を変調した被変調信号を出力する変調器；及び前記被変調信号を送信する送信ユニットを具備する無線通信装置を提供する。

さらに、本発明の第７の観点では、３以上の奇数の安定状態をそれぞれ有し、入力されるクロック信号の１サイクル毎に安定状態を循環的に遷移するように構成された第１の奇安定回路及び第２奇安定回路を含む分周器を提供する。

本発明によれば、１２０°の位相差を有する３相ローカル信号を用いることにより、単一の乗算器で複素数の信号（Ｉ信号及びＱ信号）を扱うことができる。従って、乗算器を用いて無線通信装置の復調器や変調器を実現する場合、回路素子の数を削減して半導体チップ上の占有面積を節約でき、低コスト化が可能となる。また、本発明に係る乗算器はＩ信号及びＱ信号に対して共通でよいため、Ｉ信号利得とＱ信号利得が一致し、誤差要因が少なくなるので、復調精度及び変調精度を確保しやすい。

以下、図面を参照しながら本発明の幾つかの実施形態について詳細に説明する。なお、本発明の実施形態に係る乗算器は、一つの乗算器でベクトル信号、すなわち振幅と位相の両方の情報を含む信号を扱うことができるため、以下ではベクトル乗算器と称する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係るベクトル乗算器を示している。このベクトル乗算器は、ＲＦ入力端子１０、ＬＯ入力端子１１，１２及び１３、Ｎ型ＭＯＳトランジスタ（ＮＭＯＳトランジスタ）Ｍ０，Ｍ１，Ｍ２及びＭ３、負荷抵抗Ｒ１，Ｒ２及びＲ３、出力端子１４，１５及び１６を有する。トランジスタＭ０，Ｍ１，Ｍ２及びＭ３と負荷抵抗Ｒ１，Ｒ２及びＲ３により、乗算ユニットが形成される。

ＲＦ入力端子１０にはトランジスタＭ０のゲート端子が接続される。トランジスタＭ０のソース端子はグラウンドＧＮＤに接続される。入力端子１１，１２及び１３には、それぞれトランジスタＭ１，Ｍ２及びＭ３のゲート端子が接続される。トランジスタＭ１，Ｍ２及びＭ３のドレイン端子は、出力端子１４，１５及び１６にそれぞれ接続されると共に、負荷抵抗Ｒ１，Ｒ２及びＲ３をそれぞれ介して電源Ｖddに接続される。トランジスタＭ１，Ｍ２及びＭ３の共通ソース端子はトランジスタＭ０のドレイン端子に接続される。

ＲＦ入力端子１０には、振幅または位相が変調された無線周波数（ＲＦ）信号である電圧信号が入力される。ＲＦ信号はトランジスタＭ１によって電流信号に変換される。ＬＯ入力端子１１，１２及び１３には、１２０°の位相差を持つ３相ローカル信号がそれぞれ入力される。３相ローカル信号の各々は、正弦波信号でもよいが、デューテイ比が１／３の方形波信号であってもよい。

図１のベクトル乗算器を復調器として用いる場合、ＲＦ端子１０にＲＦ信号として次式に示されるような被変調信号（変調された信号）が入力される。

ここで、Ｉ(t)は同相信号（Ｉ信号）を表し、Ｑ(t)は直交相信号（Ｑ信号）を表す。

一方、ローカル入力端子１１，１２及び１３には、次式に示されるような３相ローカル信号が入力される。

図１のベクトル乗算器では、式（４）の被変調信号と式（５）の３相ローカル信号との乗算が行われる。このとき出力端子１４，１５及び１６に得られる出力信号の低周波成分は、次式で与えられる。

式（６）より、Ｉ信号Ｉ(t)については、出力端子１４からの出力信号を低域通過フィルタに通すことにより取り出すことができる。Ｑ信号Ｑ(t)については、出力端子１５及び１６からの出力信号をそれぞれ低域通過フィルタに通した後、アナログ回路またはディジタル回路からなる演算器によって、以下の計算を行えばよい。

図２は、図１のベクトル乗算器を用いた復調器の例であり、ベクトル乗算器の出力端子１４，１５及び１６に低域通過フィルタ１７，１８及び１９の入力が接続される。低域通過フィルタ１７の出力からＩ信号を取り出すことができる。低域通過フィルタ１８及び１９の出力に演算器（この例では減算器）２０が接続されており、減算器２０の出力からＱ信号を取り出すことができる。

従来の直交復調器では、Ｉチャネル用及びＱチャネル用にそれぞれ乗算器が用いられている。これに対し、本実施形態に係るベクトル乗算器は、３つのローカル入力端子１１，１２及び１３と３つの出力端子２１，２２及び２３を有するため、単独で複素数の情報を持つ信号、すなわちＩ信号及びＱ信号を出力できる。また、従来の直交復調器では入力される被変調信号をＩチャネル用乗算器とＱチャネル用乗算器に分配する回路を必要としたのに対して、本実施形態に係るベクトル乗算器はこのような分配回路を必要としない。これらのことから、本実施形態に係る乗算器は半導体チップ上の占有面積が小さくなり、それだけ安価に復調器を実現できる。

さらに、本実施形態に係るベクトル乗算器はＩチャネル用、Ｑチャネル用にそれぞれ乗算器を用いる場合と比較してＩ信号利得とＱ信号利得の差のような誤差要因が少ないので、復調精度を確保しやすい。

（第２の実施形態）
図３は、本発明の第２の実施形態に係るベクトル乗算器であり、差動ＲＦ信号（被変調信号）の入力に対応している。トランジスタＭ０ａ，Ｍ０ｂ，Ｍ１ａ，Ｍ１ｂ，Ｍ２ａ，Ｍ２ｂ及びＭ３ａ，Ｍ３ｂと負荷抵抗Ｒ１，Ｒ２及びＲ３により乗算器ユニットが形成される。ＲＦ入力端子１０Ａ及び１０Ｂには、トランジスタＭ０ａ及びＭ０ｂのゲート端子がそれぞれ接続される。トランジスタＭ０ａ及びＭ０ｂのソース端子は、共にグラウンドＧＮＤに接続される。入力端子１１には、トランジスタＭ１ａ及びＭ１ｂのゲート端子が共通に接続される。入力端子１２には、トランジスタＭ２ａ及びＭ２ｂのゲート端子が共通に接続される。入力端子１３には、トランジスタＭ３ａ及びＭ３ｂのゲート端子が共通に接続される。

トランジスタＭ１ａ及びＭ３ｂのドレイン端子は、出力端子１４に共通に接続されると共に、共通の負荷抵抗Ｒ１を介して電源Ｖddに接続される。トランジスタＭ２ａ及びＭ１ｂのドレイン端子は、出力端子１５に接続されると共に、共通の負荷抵抗Ｒ２を介して電源Ｖddに接続される。トランジスタＭ３ａ及びＭ２ｂのドレイン端子は、出力端子１６に接続されると共に、共通の負荷Ｒ３を介して電源Ｖddに接続される。トランジスタＭ１ａ，Ｍ２ａ及びＭ３ａの共通ソース端子はトランジスタＭ０ａのドレイン端子に接続され、トランジスタＭ１ｂ，Ｍ２ｂ及びＭ３ｂの共通ソース端子はトランジスタＭ０ａのドレイン端子に接続される。

ＲＦ入力端子１０Ａ及び１０Ｂに、差動ＲＦ信号の第１極性信号及び第２極性信号が入力され、第１極性信号及び第２極性信号はそれぞれトランジスタＭ０ａ及びＭ０ｂにより電流信号に変換される。トランジスタＭ０ａ及びＭ０ｂを流れる電流信号は、ローカル入力端子１１，１２及び１３に入力される１２０°の位相差を持つ３相ローカル信号によって切り替えられ、周波数変換を受ける。３相ローカル信号には、デューテイ比が１／３の方形波信号が用いられる。従って、ローカル入力端子１１，１２及び１３の電位は時間変化に伴って順次変化する。

ここで、例えばローカル入力端子１１の電位が高い期間では、トランジスタＭ１ａ及びＭ１ｂがオンになるため、出力信号はトランジスタＭ１ａ及びＭ１ｂが接続されている出力端子１４及び１５から差動信号として出力される。同様に、ローカル入力端子１２の電位が高い期間では、トランジスタＭ２ａ及びＭ２ｂがオンになるため、出力信号は出力端子１５及び１６から差動信号として出力される。ローカル入力端子１３の電位が高い期間では、トランジスタＭ３ａ及びＭ３ｂがオンになるため、出力信号は出力端子１４及び１６から差動信号として出力される。

このように３相ローカル信号によって、差動出力信号が出力される出力端子が切り替えられつつ、復調が行われる。図１に示したベクトル乗算器がシングルエンド信号を３つの出力端子のうちの１つの端子から切り替えて出力するのに対して、図３のベクトル乗算器は差動信号を３つの出力端子のうちの２つの端子から出力する。

＜３相ローカル信号生成器について＞
次に、３相ローカル信号生成器について説明する。図４は、差動入力信号を１２０°の位相差を持つ３相ローカル信号に変換する３相ポリフェーズフィルタの例である。従来の直交復調器では、ローカル信号の生成に４相ポリフェーズフィルタが用いられている。４相ポリフェーズフィルタでは、差動入力信号を９０°の位相差を持つ４相ローカル信号に変換する。４相ローカル信号の各々の位相のローカル信号は抵抗とキャパシタの直列回路によって生成され、抵抗とキャパシタの接続点から取り出される。一方、１２０°の位相差を持つ３相ローカル信号の生成には、４相ポリフェーズフィルタにおけるキャパシタに代えて図４に示すように抵抗とキャパシタの直列回路を用いる。

図４において、入力端子２１-２３間及び入力端子２２−２３間に図示しないローカル発振器からの差動信号の原ローカル信号が入力され、１段目の３組の直列回路の両端に与えられる。直列回路の各々は２つの抵抗と１つのキャパシタを含み、２つの抵抗の接続点から１２０°の位相差を持つ信号がそれぞれ出力される。１段目の３組の直列回路から出力される信号は、さらに２段目の３組の直列回路の両端に与えられる。同様に２段目の直列回路の各々も２つの抵抗と１つのキャパシタからなり、２つの抵抗の接続点２４，２５及び２６から１２０°の位相差を持つローカル信号がそれぞれ出力される。図４は２段ポリフェイズ回路の例であるが、４相ポリフェーズフィルタと同様、多段接続によって誤差が小さい周波数範囲を拡大することができる。

このようにポリフェーズフィルタを用いることにより、既存の単相ローカル発振器を利用して容易に３相ローカル信号を生成することが可能になる。

図５は、３相ローカル信号生成器の他の例として３分周器を示している。一般に、従来のｎ分周器では２進カウンタに原クロック信号を入力し、カウンタの出力値と分周数ｎを比較し、カウンタ出力値がｎより大きい場合にカウンタをリセットすることでｎ分周を実現していた。直交変復調器に与える９０°の位相差を持つローカル信号を生成するためローカル信号生成器は、２分周器や４分周器により実現される。２分周器や４分周器では２進カウンタの繰り返し周期を利用して、カウンタ出力値がｎ（２または４）より大きい場合に自己リセットを行うができるため、リセットパルスを発生するための比較器は不要である。

一方、分周器を用いて３相ローカル信号を生成するためには３分周器が必要であり、その場合にはカウンタの出力と分周比を比較する比較器を用いてリセットパルスを生成する必要がある。リセットパルスを用いると、リセットパルス幅（カウンタをリセットするために必要な時間）だけ３相ローカル信号のパルス幅が誤差を生じる。３相ローカル信号のような時間軸を３等分する３つの信号を発生するには、３つの信号を生成する仕組みが同じであることが好ましい。

図５の分周器では、ディジタル回路でよく利用されている２安定(bi-stable)ラッチ回路ではなく、二つの３安定(tri-stable)ラッチ回路３１及び３２を用いている。２安定ラッチ回路は、２出力のうちの一方が高レベルまたは低レベルとなる。これに対し、３安定ラッチ回路は３出力のうちの１出力だけが高レベルで２出力が低レベルとなるか、もしくは１出力だけが低レベルで２出力が高レベルとなる。

３安定ラッチ回路３１はマスタ側、３安定ラッチ回路３２はスレイブ側として動作を行う。３安定ラッチ回路３１及び３２はリング状に接続される。すなわち、マスタ側３安定ラッチ回路３１の３出力はスレイブ側３安定ラッチ回路３２の３入力に与えられ、スレイブ側３安定ラッチ回路３２の３出力はマスタ側３安定ラッチ回路３１の３入力に与えられる。スレイブ側３安定ラッチ回路３２の３出力から、３相ローカル信号が出力される。

３安定ラッチ回路３１及び３２は、ローカル信号周波数ｆ_LOの３倍の周波数を持つクロック信号３３が与えられることによって動作を行う。クロック信号３３が高レベルから低レベルに変わるとき、マスタ側３安定ラッチ回路３１の状態がスレイブ側３安定ラッチ回路３２にコピーされる。逆に、クロック信号３３が低レベルから高レベルに変わるとき、スレイブ側３安定ラッチ回路３２の状態がマスタ側３安定ラッチ回路３１にコピーされる。

ここで、図５に示すようにスレイブ側３安定ラッチ回路３２の３出力を一つずらしてマスタ側３安定ラッチ回路３１の３入力にフィードバックすることで、状態を遷移させることができる。３安定ラッチ回路３１及び３２の各々の３入力を図で上から第１入力、第２入力及び第３入力とし、３安定ラッチ回路３１及び３２の各々の３出力を図で上から第１出力、第２出力及び第３出力とする。このとき３安定ラッチ回路３１の第１出力、第２出力及び第３出力は、それぞれ３安定ラッチ回路３２の第１入力、第２入力及び第３入力に与えられる。一方、３安定ラッチ回路３２の第１出力、第２出力及び第３出力は、それぞれ３安定ラッチ回路３１の第２入力、第１入力及び第３入力に与えられる。

このようにすることで３安定ラッチ回路３１及び３２はクロック信号３３の１周期毎に状態が１つずつ遷移し、３状態を繰り返し遷移するので、クロック信号３３を３分周した３相クロック信号が３安定ラッチ回路３２の出力に得られる。

このように３分周器を用いて３相ローカル信号生成器を構成すると、ポリフェーズフィルタのようなフィルタを用いた場合に比較して、３相ローカル信号の位相誤差の小さい周波数範囲を広くとることができる。

図６は、３安定ラッチ回路の一例の回路図である。この例はＮＡＮＤ型であり、ＮＡＮＤ回路４１，４２及び４３としてクロック信号が低レベルのときは出力が高インピーダンスになるクロックドＮＡＮＤ回路を用いている。ＮＡＮＤ回路４１，４２及び４３の各々は他の２つのＮＡＮＤ回路の出力を入力している。出力バッファとして、通常のインバータとクロック信号３３により制御されるクロックドインバータを組み合わせた回路を用いている。ＮＡＮＤ回路４１，４２及び４３を図６のように組み合わせると、安定状態になるのは３出力のうちの１出力だけが低レベルの場合のみである。ＮＡＮＤ回路に代えてＮＯＲ回路を用いた場合は、逆に１出力だけが高レベルになる。３分周器は、ＮＡＮＤでもＮＯＲでも利用できる。また、ＮＡＮＤとＮＯＲを組み合わせることも可能である。その場合は図６の出力バッファのインバータを一つ省略することができる。

図５では３分周器について示したが、３以上の奇数の分周比を有する分周器にも拡張できることは容易に類推できる。３以上の奇数の安定状態をそれぞれ有し、入力される基準クロック信号の１サイクル毎に安定状態を循環的に遷移するように構成された第１の奇安定ラッチ回路及び第２の奇安定ラッチ回路を用いることにより、３以上の奇数の分周比を有する分周器を実現できる。

（第３の実施形態）
図７は、本発明の第３の実施形態に係る無線通信装置の受信側（無線受信機）のブロック図であり、ベクトル乗算器を用いて実現される復調器を含む。ＲＦ信号を受信するアンテナ１から出力される受信信号は、高周波フィルタ５２によって大まかなチャネル選択がなされた後、低雑音増幅器５３に入力される。低雑音増幅器５３の出力信号は、復調器５４に入力される。

復調器５４は、例えば図１または図３に示したベクトル乗算器５５と図５に示した３分周器５６を有する。復調器５４の３分周器５６には、図５中に示したクロック信号３３として受信信号周波数の３倍の周波数のローカル信号が入力される。復調器５４からは、出力信号として直流近辺の３相ベースバンド信号が現れる。通常のダイレクトコンバージョン受信機と同様、ベースバンドフィルタ５７によって復調器５４の出力信号から必要な周波数成分が選択的に取り出される。ベースバンドフィルタ５７の出力信号は、可変利得増幅器５８によってアナログ−ディジタル変換に適した振幅の信号に増幅された後、アナログ−ディジタル変換器５９に入力される。アナログ−ディジタル変換器５９からは、３相のディジタルベースバンド信号が出力される。３相ディジタルベースバンド信号は、例えば通常のＩ及びＱの２相ディジタルベースバンド信号に変換された後、図示しないベースバンド処理部に送られ、復号がなされる。

従来のダイレクトコンバージョン受信機はＩ信号及びＱ信号をそれぞれ差動信号として扱っていたのに対し、図７の受信機ではＩ信号及びＱ信号をまとめて一組の３相信号として取り扱う。従来のダイレクトコンバージョン受信機では、Ｉ信号及びＱ信号の伝達ために４本の信号線が必要であったのに対して、図７の無線受信機では必要な信号線は３本に減る。必要な信号線数の減少に伴い、回路に必要な素子数も減少する。例えば、ベースバンドフィルタ５７、可変利得増幅器５８及びアナログ−ディジタル変換器５９に必要な数は、単純計算で３／４に減少する。

前述したようにベクトル乗算器を用いた復調器５４は従来の直交復調器と比較して素子数が少なく、従って半導体チップ上においてより小さい占有面積で実現可能である。さらに図７の無線受信機は、上述のように復調器５４以降のベースバンドフィルタ５７、可変利得増幅器５８及びアナログ−ディジタル変換器５９の素子数を削減できるため、より小さい面積の半導体チップに集積することが可能となる。半導体チップの面積削減によって無線通信装置の製造コストが小さくなることは言うまでもない。

（第４の実施形態）
図８は、本発明の第４の実施形態に係るベクトル乗算器を示している。このベクトル乗算器は、変調入力端子６１，６２及び６３、ＬＯ入力端子６４，６４及び６５、ＮＭＯＳトランジスタＭ１１，Ｍ１２，Ｍ１３，Ｍ１４，Ｍ１５及びＭ１６、負荷回路を形成するインダクタ６７及びキャパシタ６８、及び出力端子６９を有する。トランジスタＭ１１，Ｍ１２，Ｍ１３，Ｍ１４，Ｍ１５及びＭ１６と負荷回路によって乗算ユニットが形成される。

変調入力端子６１，６２及び６３には、トランジスタＭ１１，Ｍ１２及びＭ１３のゲート端子がそれぞれ接続される。ローカル入力端子６４，６５及び６５には、トランジスタＭ１４，Ｍ１５及びＭ１６のゲート端子がそれぞれ接続される。トランジスタＭ１１，Ｍ１２及びＭ１３とトランジスタＭ１４，Ｍ１５及びＭ１６とはそれぞれ縦続接続されており、トランジスタＭ１１，Ｍ１２及びＭ１３はグラウンドＧＮＤに接続され、トランジスタＭ１４，Ｍ１５及びＭ１６のドレイン端子は負荷回路に共通に接続される。トランジスタＭ１４，Ｍ１５及びＭ１６のドレイン端子と負荷回路との共通接続点に、出力端子６９が接続される。

変調入力端子６１，６２及び６３には、変調信号である電圧信号が入力される。変調信号はトランジスタＭ１１，Ｍ１２及びＭ１３によって電流信号に変換される。ＬＯ入力端子１１，１２及び１３には、１２０°の位相差を持つ３相ローカル信号がそれぞれ入力される。３相ローカル信号の各々は、正弦波信号でもよいが、デューテイ比が１／３の方形波信号であってもよい。

図８のベクトル乗算器を変調器として用いる場合、変調入力端子６１，６２及び６３に次式に示される変調信号（変調する信号）が入力される。

トランジスタＭ１１，Ｍ１２及びＭ１３は、式（８）の変調信号の各々によって制御される電流信号を発生する。

一方、ローカル入力端子６４，６５及び６６には次式に示される１２０°の位相差を持つ３相ローカル信号がそれぞれ入力される。３相ローカル信号の各々は、正弦波信号でもよいが、デューテイ比が１／３の方形波信号であってもよい。

トランジスタＭ１４ａ，Ｍ１４ｂ及びＭ１４ｃは、式（９）の３相ローカル信号の各々によって制御される
このときインダクタ６７とキャパシタ６８からなる負荷回路では、変調入力端子６１，６２及び６３の各々に入力される式（８）の直交変調信号とローカル入力端子６４，６５及び６６の各々に入力される式（９）の３相ローカル信号との積の電流信号が加算される。従って負荷回路の出力端子６９には、従来の直交変調器の出力信号と同様に、Ｉ信号Ｉ(t)とＱ信号Ｑ(t)を含む振幅及び位相が変調された次式に示す被変調信号が得られる。

図８のベクトル乗算器は、図４に示した３相ポリフェーズフィルタ、または図５に示した３分周器を用いた３相ローカル信号発生器と組み合わせることで、ローカル信号がシングルエンドの場合でも差動の場合にも対応可能である。

従来の直交変調器では、Ｉチャネル用及びＱチャネル用にそれぞれ乗算器が用いられている。これに対し、本実施形態に係るベクトル乗算器は、３つの変調入力端子６１，６２及び６３と３つのローカル入力端子６４，６５及び６６を有するため、単一の乗算器で振幅と位相の両方に変調を施すことができる。従って、本実施形態に係るベクトル乗算器は半導体チップ上の占有面積が小さくなり、それだけ安価に復調器を実現できる。

さらに、本実施形態に係るベクトル乗算器はＩチャネル用、Ｑチャネル用にそれぞれ乗算器を用いる場合と比較してＩ信号利得とＱ信号利得の差のような誤差要因が少ないので、変調精度を確保しやすい。

（第５の実施形態）
図９は、本発明の第５の実施形態に係るベクトル乗算器を示している。図８のベクトル乗算器はシングルエンド出力形式であるのに対して、図９のベクトル乗算器は差動出力形式である。このために本実施形態における乗算ユニットは、第１極性の出力信号を得る第１乗算ユニットと第２極性の出力信号を得る第２乗算ユニットを含む。

第１乗算ユニット及び第２乗算ユニットの各々は、図８中に示した乗算ユニットと同様である。すなわち、第１乗算ユニットはＮＭＯＳトランジスタＭ１１ａ，Ｍ１２ａ，Ｍ１３ａ，Ｍ１４ａ，Ｍ１５ａ及びＭ１６ａ、負荷回路を形成するインダクタ６７ａ及びキャパシタ６８ａを有する。第２乗算ユニットはＮＭＯＳトランジスタＭ１１ｂ，Ｍ１２ｂ，Ｍ１３ｂ，Ｍ１４ｂ，Ｍ１５ｂ及びＭ１６ｂ、負荷回路を形成するインダクタ６７ｂ及びキャパシタ６８ｂを有する。トランジスタＭ１４ａ，Ｍ１５ａ及びＭ１６ａのドレイン端子とインダクタ６７ａ及びキャパシタ６８ａの負荷回路との共通接続点に出力端子６９ａが接続され、トランジスタＭ１４ｂ，Ｍ１５ｂ及びＭ１６ｂのドレイン端子とインダクタ６７ｂ及びキャパシタ６８ｂの負荷回路との共通接続点に出力端子６９ｂが接続される。

変調入力端子６１にはトランジスタＭ１１ａ及びＭ１２ｂのゲート端子が接続され、変調入力端子６２にはトランジスタＭ１２ａ及びＭ１３ｂのゲート端子が接続され、変調入力端子６３にはトランジスタＭ１３ａ及びＭ１１ｂのゲート端子が接続される。ローカル入力端子６４にはトランジスタＭ１４ａ及びＭ１４ｂのゲート端子が接続され、ローカル入力端子６５にはトランジスタＭ１５ａ及びＭ１５ｂのゲート端子が接続され、ローカル入力端子６６にはトランジスタＭ１６ａ，Ｍ１６ｂのゲート端子が接続される。

このように第１乗算ユニット及び第２乗算ユニットは、いずれも変調入力端子６１，６２及び６３に入力される変調信号と、ＬＯ入力端子６４，６４及び６５に入力される３相ローカル信号との乗算を行うが、乗算対象の変調信号とローカル信号の組み合わせが第１乗算ユニットと第２乗算ユニットとで異なっている。

このような構成により、図８のベクトル乗算器は入力される３つの変調信号のうちの一つを３相ローカル信号に従って選択的に負荷回路へ出力する回路であるのに対して、図９のベクトル乗算器は入力される３つの変調信号のうちの２信号の差成分を高周波の差動信号として出力端子６９ａ及び６９ｂから取り出す。

変調器の出力信号を受取る後段回路の入力形式は、シングルエンド入力と差動入力が考えられるが、後段回路がシングルエンド入力の場合は図８のベクトル乗算器が適しており、シングルエンド入力の場合は図９のベクトル乗算器が適している。図８の変調器と同様、図９の変調器も図４に示したポリフェーズフィルタ、または図５に示した分周器と組み合わせることで、３相ローカル信号が差動信号の場合にも変調器を実現可能である。

（第６の実施形態）
図１０は、本発明の第６の実施形態に係る無線通信装置の送信側、すなわち無線送信機のブロック図であり、図８または図９に示したベクトル乗算器を用いて実現される変調器を含む。入力される３相のディジタル変調信号７０は、ディジタル−アナログ変換器７１によってそれぞれアナログ信号（アナログ変調信号）に変換される。ディジタル−アナログ変換器７１から出力されるアナログ変調信号は、ベースバンドフィルタ７２（例えば、低域通過フィルタ）により高域側の不要信号成分が除去された後、復調器７３に入力される。

変調器７３は、図８または図９に示したベクトル乗算器７４と図５に示した３分周器７５を有する。３分周器７５は、基準ローカル信号を１２０°位相が異なる３つの方形波信号である３相ローカル信号に変換してベクトル乗算器７４に供給する。ベクトル乗算器７４は、ベースバンドフィルタ７２からの３相のアナログ変調信号と３分周器７５からの３相ローカル信号の複素乗算を行い、直交変調された被変調信号を出力する。変調器７４から出力される被変調信号は、高周波フィルタ（例えば、帯域通過フィルタ）７６により高調波成分が除去される。高周波フィルタ７６の出力信号は、電力増幅器７７により必要な電力まで増幅された後、アンテナ７８に供給される。これによって、アンテナ７８からＲＦ信号が送信される。

変調器７３はベクトル乗算器７４を用いているため、従来の直交変調器を用いる場合と比較して回路素子数が少なく、また容易に高い変調精度を得ることができる。さらに、従来の直交変調器ではＩ信号とＱ信号を共に差動信号とすると４相の信号を必要としたのに対して、ベクトル乗算器７４は３相信号を利用するので、特に前段のベースバンドフィルタ７２の回路素子数が削減でき、安価に実現することが可能となる。

（第７の実施形態）
図１１は、本発明の第７の実施形態に係る無線通信装置（無線送受信機）のブロック図であり、ベクトル乗算器をそれぞれ用いた復調器及び変調器を含む。受信側について説明すると、アンテナ１０１がＲＦ信号を受信して得られる受信信号は、高周波フィルタ１０２（例えば、帯域通過フィルタ）によって大まかなチャネル選択がなされた後、低雑音増幅器１０３に入力される。

低雑音増幅器１０３の出力信号は、図１または図３に示したベクトル乗算器１０４に入力される。ベクトル乗算器１０４には、３相ローカル信号生成器１０５から３相ローカル信号が供給される。ベクトル乗算器１０４と３相ローカル信号生成器１０５により復調器が構成され、ベクトル乗算器１０４の出力には直流近辺の３相ベースバンド信号が現れる。

通常のダイレクトコンバージョン受信機と同様、ベースバンドフィルタ１０６（例えば、低域通過フィルタ）によってベクトル乗算器１０４の出力信号から必要な周波数成分が選択的に取り出される。ベースバンドフィルタ１０６の出力信号は、可変利得増幅器１０７によってアナログ−ディジタル変換に適した振幅の信号に増幅された後、アナログ−ディジタル変換器１０８に入力される。アナログ−ディジタル変換器１０８から、３相のディジタルベースバンド信号が出力される。

３相ディジタルベースバンド信号は、３相／２相変換器１０９によって２相信号、すなわち通常のＩ及びＱの２相ディジタルベースバンド信号に変換される。３相／２相変換器１０９は、入力された３相ディジタルベースバンド信号ｖ₁₀，ｖ₁₁，ｖ₁₂を例えば式（１１）のようにＩ₁及びＱ₁の２相ディジタルベースバンド信号に変換する。

２相ディジタルベースバンド信号は、ベースバンド処理部１１０に送られる。ベースバンド処理部１１０では、２相ディジタルベースバンド信号を復号して受信データ１２１を得る。

次に、送信側について説明すると、ベースバンド処理部１１０からは送信データ１２２に従って生成されるＩ及びＱの２相ディジタルベースバンド信号が出力される。２相ディジタルベースバンド信号は、２相／３相変換器１１１によって３相のディジタルベースバンド信号に変換される。２相／３相変換器１１１は、入力されたＩ₂及びＱ₂の２相ディジタルベースバンド信号を例えば式（１２）のように３相ディジタルベースバンド信号ｖ₂₀，ｖ₂₁，ｖ₂₂に変換する。

３相ディジタルベースバンド信号は、ディジタル−アナログ変換器１１２によってそれぞれアナログ信号（アナログ変調信号）に変換される。

ディジタル−アナログ変換器１１２から出力されるアナログ変調信号は、ベースバンドフィルタ１１３（例えば、低域通過フィルタ）により高域側の不要成分が除去され、さらに可変利得増幅器１１４によって適当な振幅にまで増幅された後、図８または図９に示したベクトル乗算器１１５に入力される。ベクトル乗算器１１５には、３相ローカル信号生成器１０５から３相ローカル信号が供給される。ベクトル乗算器１１５と３相ローカル信号生成器１０５により変調器が構成され、ベクトル乗算器１１５から高周波の被変調信号が出力される。

ベクトル乗算器１１５から出力される被変調信号は、高周波フィルタ（例えば、帯域通過フィルタ）１１６により高調波成分が除去される。高周波フィルタ１１６の出力信号は、電力増幅器１１７により必要な電力まで増幅された後、アンテナ１０１に供給される。これによって、アンテナ１０１からＲＦ信号が送信される。

３相ローカル信号生成器１０５は、図４に示したようなポリフェーズフィルタあるいは図５に示したような３分周器でもよいが、例えば図１２に示すような３相発振器を用いることもできる。図１２の３相発振器は、ＮＭＯＳトランジスタＭ２１，Ｍ２２及びＭ２３が縦続接続され、終段のトランジスタＭ２３の出力から初段のトランジスタＭ２１の入力に帰還が施されている。トランジスタＭ２１，Ｍ２２及びＭ２３の共通ソース端子には電流源ＣＳが接続される。

トランジスタＭ２１，Ｍ２２及びＭ２３のドレイン端子には、インダクタＬ２１とキャパシタＣ２１からなる負荷回路、インダクタＬ２２とキャパシタＣ２２からなる負荷回路及びインダクタＬ２３とキャパシタＣ２３からなる負荷回路がそれぞれ接続されている。トランジスタＭ２１，Ｍ２２及びＭ２３の各々のドレイン端子から、３相ローカル信号が出力される。

図１２の３相発振器を用いて電圧制御発振器（ＶＣＯ）を製作し、通常の単相発振器と同様にフェーズロックループ（ＰＬＬ）によりＶＣＯの発振周波数を制御することで、より正確な周波数の３相ローカル信号を得ることもできる。

このように送信側の復調器及び受信側の変調器にベクトル乗算器を用いることにより、乗算器を２組ずつ用いる従来の直交変調器、直交復調器を含む無線通信装置と比較して回路素子数を削減でき、それだけ低コストで同等の機能の無線通信装置を提供することが可能となる。さらに、３相ローカル信号生成器に３相発振器を用いると、分周器などが不要となり、さらに小型化かつ低コスト化ができる。

以上の説明では無線通信装置に用いられるベクトル乗算器について述べたが、本発明の実施形態に係るベクトル乗算器は無線通信のみならず、有線通信の分野、あるいはその他のアナログ信号処理の分野において復調、変調あるいは周波数変換を行うような用途にも応用することができる。

本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

本発明の第１の実施形態に係るベクトル乗算器の回路図 図１のベクトル乗算器を含む復調器の回路図 本発明の第２の実施形態に係るベクトル乗算器の回路図 ３相ローカル信号発生器の一例である２相−３相変換ポリフェーズフィルタの回路 ３相ローカル信号発生器の他の例である３分周器のブロック図 図５中の３安定ラッチ回路の回路図 本発明の第３の実施形態に係る無線通信装置の受信側（無線受信機）のブロック図 本発明の第４の実施形態に係るベクトル乗算器の回路図 本発明の第５の実施形態に係るベクトル乗算器の回路図 本発明の第６の実施形態に係る無線通信装置の送信側（無線送信機）のブロック図 本発明の第７の実施形態に係る無線通信装置（無線送受信機）のブロック図 図１１中の３相ローカル信号生成器に用いられる３相発振器の一例の回路図

符号の説明

１０，６１−６３・・・ＲＦ入力端子；
１１−１３，６４−６６・・・ローカル入力端子；
１４−１６，６９，６９ａ，６９ｂ・・・出力端子；
Ｍ１−Ｍ３，Ｍ１ａ−Ｍ３ａ，Ｍ１ａ−Ｍ３，Ｍ１１−Ｍ１６，Ｍ１１ａ−Ｍ１６ａ，Ｍ１１ｂ−Ｍ１６ｂ・・・トランジスタ；
Ｒ１−Ｒ３・・・負荷抵抗；
６７，６７ａ，６７ｂ・・・インダクタ；
６８，６８ａ，６８ｂ・・・キャパシタ；
５１・・・アンテナ；
５２・・・高周波フィルタ；
５３・・・低雑音増幅器；
５４・・・復調器；
５５・・・ベクトル乗算器；
５６・・・３分周器；
５７・・・ベースバンドフィルタ；
５８・・・可変利得増幅器；
５９・・・アナログ−ディジタル変換器；
７１・・・ディジタル−アナログ変換器；
７２・・・ベースバンドフィルタ；
７３・・・変調器；
７４・・・ベクトル乗算器；
７５・・・３分周器；
７６・・・高周波フィルタ；
７７・・・電力増幅器；
７８・・・アンテナ；
１０１・・・アンテナ；
１０２・・・ＲＦフィルタ；
１０３・・・低雑音増幅器；
１０４・・・ベクトル乗算器；
１０５・・・３相ローカル信号生成器；
１０６・・・ベースバンドフィルタ；
１０７・・・可変利得増幅器；
１０８・・・アナログ−ディジタル変換器；
１０９・・・３相／２相変換器；
１１０・・・ベースバンド処理部；
１１１・・・２相／３相変換器；
１１２・・・ディジタル変換器；
１１３・・・ベースバンドフィルタ；
１１４・・・可変利得増幅器；
１１５・・・ベクトル乗算器；
１１６・・・高周波フィルタ；
１１７・・・電力増幅器。

Claims (5)

1. ３つの変調信号をそれぞれ受ける３つの第１入力端子と；
   １２０°の位相差を有する３相ローカル信号をそれぞれ受ける３つの第２入力端子と；
   前記変調信号の各々と前記３相ローカル信号の各々とをある組み合わせで乗算し、当該乗算により得られる３つの積の信号を加算して第１極性の第１出力信号を得る第１の乗算ユニットと；
   前記変調信号の各々と前記３相ローカル信号の各々とを前記組み合わせとは異なる組み合わせで乗算し、当該乗算により得られる３つの積の信号を加算して第２極性の第２出力信号を得る第２の乗算ユニット；及び
   前記第１出力信号を取り出す第１出力端子及び前記第２出力信号を取り出す第２出力端子を具備し、
   前記第１乗算ユニット及び第２乗算ユニットの各々は、前記変調信号の各々によってそれぞれ制御される３つの第１トランジスタと、前記第１トランジスタの各々と縦続接続され、前記３相ローカル信号の各々によってそれぞれ制御される３つの第２トランジスタと、前記第１トランジスタに共通に接続された負荷とをそれぞれ有し、前記第１出力端子は前記第１乗算ユニットの前記第１トランジスタと前記負荷との共通接続点に接続され、前記第２出力端子は前記第２乗算ユニットの前記第１トランジスタと前記負荷との共通接続点に接続される乗算器。
2. 前記３相ローカル信号を生成するローカル信号生成器をさらに具備する請求項１記載の乗算器。
3. 前記ローカル信号生成器は、基準ローカル信号を受けて前記３相ローカル信号を生成するポリフェーズフィルタを含む請求項２記載の乗算器。
4. 前記ローカル信号生成器は、３つの安定状態をそれぞれ有し、入力される基準クロック信号の１サイクル毎に安定状態を循環的に遷移するように構成された第１の３安定ラッチ回路及び第２の３安定ラッチ回路を含む請求項２記載の乗算器。
5. 前記変調信号を生成する変調信号生成ユニットと；
   請求項１乃至４のいずれか１項記載の乗算器と前記３相ローカル信号を生成するローカル信号生成器を含み、前記乗算器から前記変調信号を変調した被変調信号を出力する変調器；及び
   前記被変調信号を送信する送信ユニットを具備する無線通信装置。

Images