JP3360912B2 - 送信装置 - Google Patents
送信装置Info
- Publication number
- JP3360912B2 JP3360912B2 JP35128493A JP35128493A JP3360912B2 JP 3360912 B2 JP3360912 B2 JP 3360912B2 JP 35128493 A JP35128493 A JP 35128493A JP 35128493 A JP35128493 A JP 35128493A JP 3360912 B2 JP3360912 B2 JP 3360912B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- current
- baseband
- differential pair
- baseband signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は移動無線等の無線通信機
器に用いられる送信装置に係り、特に直交変調を行う際
に不要輻射となるキャリアリークを低減するために必要
とされるＩ，Ｑチャネルのベースバンド信号のオフセッ
ト調整回路に関する。
器に用いられる送信装置に係り、特に直交変調を行う際
に不要輻射となるキャリアリークを低減するために必要
とされるＩ，Ｑチャネルのベースバンド信号のオフセッ
ト調整回路に関する。
【０００２】
【従来の技術】近年、携帯電話、セルラーに代表される
ような移動無線通信機器の開発が盛んに行われている。
これらの通信機器は、例えば人間が所持したり、自動車
に搭載されるため、小型・軽量化が強く要求される。こ
のため機器を構成する回路は、従来のハイブリッドＩＣ
からモノリシックＩＣ（ＬＳＩ）化を実現することが必
須となっている。さらに、携帯電話機はバッテリ駆動が
基本となるため、使用するＩＣは低電圧動作・低消費電
力であることが要求される。
ような移動無線通信機器の開発が盛んに行われている。
これらの通信機器は、例えば人間が所持したり、自動車
に搭載されるため、小型・軽量化が強く要求される。こ
のため機器を構成する回路は、従来のハイブリッドＩＣ
からモノリシックＩＣ（ＬＳＩ）化を実現することが必
須となっている。さらに、携帯電話機はバッテリ駆動が
基本となるため、使用するＩＣは低電圧動作・低消費電
力であることが要求される。
【０００３】ところで、携帯電話機などの移動通信機器
では通信方式として、一般に９０°位相の異なる２つの
キャリアにディジタル化された音声信号を乗せる直交変
調方式を採用している。図１３に、従来の直交変調を用
いた移動通信機器の送信装置の構成を示す。マイク１０
１によって電気信号に変換された音声信号は、ＡＤＰＣ
Ｍ回路１０２によりディジタル化された後、ベースバン
ド信号発生回路１０３に入力される。ベースバンド信号
発生回路１０３は、ディジタル化された音声信号をシリ
アル／パラレル変換して直交ベースバンド信号、すなわ
ちＩ，Ｑチャネルのベースバンド信号（Ｉｋ，Ｑｋ）を
発生すると共に、時分割送信を行うために必要な周波数
変換を行う。ベースバンド信号発生回路１０３から発生
されたＩ，Ｑチャネルのベースバンド信号は、直交変調
器１０４に入力される。直交変調器１０４には、さらに
図示しない局部発振器と９０°移相器により生成された
互いに９０°位相の異なるキャリア信号 cosωｃｔ， s
inωｃｔが入力される。そして、直交変調器１０４は次
式に示す演算処理を行う。
では通信方式として、一般に９０°位相の異なる２つの
キャリアにディジタル化された音声信号を乗せる直交変
調方式を採用している。図１３に、従来の直交変調を用
いた移動通信機器の送信装置の構成を示す。マイク１０
１によって電気信号に変換された音声信号は、ＡＤＰＣ
Ｍ回路１０２によりディジタル化された後、ベースバン
ド信号発生回路１０３に入力される。ベースバンド信号
発生回路１０３は、ディジタル化された音声信号をシリ
アル／パラレル変換して直交ベースバンド信号、すなわ
ちＩ，Ｑチャネルのベースバンド信号（Ｉｋ，Ｑｋ）を
発生すると共に、時分割送信を行うために必要な周波数
変換を行う。ベースバンド信号発生回路１０３から発生
されたＩ，Ｑチャネルのベースバンド信号は、直交変調
器１０４に入力される。直交変調器１０４には、さらに
図示しない局部発振器と９０°移相器により生成された
互いに９０°位相の異なるキャリア信号 cosωｃｔ， s
inωｃｔが入力される。そして、直交変調器１０４は次
式に示す演算処理を行う。
【０００４】
ｃ(t) ＝ｉk(t) cosωｃｔ−ｑk(t) sinωｃ(t) （１）
ｉｋ(t) ＝ΣＩｋ・ｐｄ(t−ｋD)
Ｑｋ(t) ＝ΣＱｋ・ｐｄ(t−ｋD) （２）
但し、Ｐｄ(t) はディジタル信号の帯域制限を行うフィ
ルタのインパルス応答である。
ルタのインパルス応答である。
【０００５】直交変調器１０４からは上式（１）に示し
た変調出力信号ｃ(t) が出力され、パワーアンプ１０５
により増幅された後、アンテナ１０７によって空間に放
射される。
た変調出力信号ｃ(t) が出力され、パワーアンプ１０５
により増幅された後、アンテナ１０７によって空間に放
射される。
【０００６】上記構成において、直交変調器１０４に入
力されるベースバンド信号に直流オフセットがある場
合、または直交変調器１０４のベースバンド信号入力回
路部自体に直流オフセットがある場合、変調出力信号ｃ
(t) にはそれらの直流オフセットに起因するキャリアリ
ークが現れる。次式（３）に、同相側の直流オフセット
をＩoff とし、直交相側の直流オフセットをＱoff とし
た場合の変調出力信号ｃ１(t) を示す。
力されるベースバンド信号に直流オフセットがある場
合、または直交変調器１０４のベースバンド信号入力回
路部自体に直流オフセットがある場合、変調出力信号ｃ
(t) にはそれらの直流オフセットに起因するキャリアリ
ークが現れる。次式（３）に、同相側の直流オフセット
をＩoff とし、直交相側の直流オフセットをＱoff とし
た場合の変調出力信号ｃ１(t) を示す。
【０００７】
ｃ1(t) ＝ (Ｉk(t)＋Ｉoff) cosωｃｔ− (Ｑk(t)＋Ｑoff) sinωｃｔ
＝ｃ(t) ＋ＳＱＲ (Ｉoff2＋Ｑoff2)sin（ωｃｔ＋θ）
θ＝ tan-1 (−Ioff／Ｑoff) （３）
このキャリアリークは信号帯域内スプリアスとなるた
め、システムの規格からその上限が規定され、信号帯域
内スプリアスを規定値以下に抑えるように、Ｉ，Ｑチャ
ネルのベースバンド信号の直流オフセットと直交変調器
１０４のベースバンド信号入力回路部自体の直流オフセ
ットを小さくするように調整する必要がある。
め、システムの規格からその上限が規定され、信号帯域
内スプリアスを規定値以下に抑えるように、Ｉ，Ｑチャ
ネルのベースバンド信号の直流オフセットと直交変調器
１０４のベースバンド信号入力回路部自体の直流オフセ
ットを小さくするように調整する必要がある。
【０００８】キャリアリークを除去するためのオフセッ
ト調整方法として、従来では図１３に示すように直交変
調器１０４の出力からキャリアリーク検出回路１０７で
検出し、この検出した信号を基にオフセット調整回路１
０８によってベースバンド信号発生回路１０３または直
交変調器１０４にオフセット調整用の信号を与える酔う
にしていた。
ト調整方法として、従来では図１３に示すように直交変
調器１０４の出力からキャリアリーク検出回路１０７で
検出し、この検出した信号を基にオフセット調整回路１
０８によってベースバンド信号発生回路１０３または直
交変調器１０４にオフセット調整用の信号を与える酔う
にしていた。
【０００９】
【発明が解決しようとする課題】上述したように従来の
キャリアリーク除去手段では、システムとして問題とな
るキャリアリークを検出回路１０７で直接検出してい
る。しかし、高周波でかつ微小レベルのキャリアリーク
を感度よく直接検出することは難しく、またキャリアリ
ーク検出回路１０７をＩＣ化することも困難であり、実
装面積が大きくなってしまう。従って、従来のキャリア
リーク除去手段は、携帯電話機等の移動機器に要求され
る小型・軽量化と低価格化を妨げる要因となっている。
キャリアリーク除去手段では、システムとして問題とな
るキャリアリークを検出回路１０７で直接検出してい
る。しかし、高周波でかつ微小レベルのキャリアリーク
を感度よく直接検出することは難しく、またキャリアリ
ーク検出回路１０７をＩＣ化することも困難であり、実
装面積が大きくなってしまう。従って、従来のキャリア
リーク除去手段は、携帯電話機等の移動機器に要求され
る小型・軽量化と低価格化を妨げる要因となっている。
【００１０】本発明は、直流オフセットを直接検出して
オフセット補償を行うことでキャリアリーク除去を行
い、ＩＣ化に適し、小型・軽量化、低価格化を図ること
ができる送信装置を提供することを目的とする。
オフセット補償を行うことでキャリアリーク除去を行
い、ＩＣ化に適し、小型・軽量化、低価格化を図ること
ができる送信装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明による送信装置の第１の基本構成は、送信デ
ータに基づきＩ，Ｑチャネルのベースバンド信号を発生
するベースバンド信号発生手段と、このベースバンド発
生手段から発生されるＩ，Ｑチャネルのベースバンド信
号および互いに直交するローカル信号を入力として変調
出力信号を発生する直交変調手段と、この直交変調手段
から発生される変調出力信号を送信する送信手段と、直
交変調手段のベースバンド信号入力回路部からＩ，Ｑチ
ャネルの直流レベルを検出するレベル検出手段と、この
レベル検出手段の出力に基づいてベースバンド発生手段
から発生されるＩ，Ｑチャネルのベースバンド信号の直
流レベルを調整するレベル調整手段とを備える。
め、本発明による送信装置の第１の基本構成は、送信デ
ータに基づきＩ，Ｑチャネルのベースバンド信号を発生
するベースバンド信号発生手段と、このベースバンド発
生手段から発生されるＩ，Ｑチャネルのベースバンド信
号および互いに直交するローカル信号を入力として変調
出力信号を発生する直交変調手段と、この直交変調手段
から発生される変調出力信号を送信する送信手段と、直
交変調手段のベースバンド信号入力回路部からＩ，Ｑチ
ャネルの直流レベルを検出するレベル検出手段と、この
レベル検出手段の出力に基づいてベースバンド発生手段
から発生されるＩ，Ｑチャネルのベースバンド信号の直
流レベルを調整するレベル調整手段とを備える。
【００１２】具体的には、ベースバンド信号入力回路部
は、ベースバンド信号の正相信号および逆相信号をゲー
トまたはベースに入力する差動対トランジスタと、該差
動対トランジスタのソース間またはエミッタ間に接続さ
れたディジェネレーション抵抗と、差動対トランジスタ
のソースまたはエミッタにそれぞれ接続された第１およ
び第２の電流源と、差動対トランジスタのドレインまた
はコレクタの電流をローカル信号の正相信号および逆相
信号に応じて切り替える電流切替回路とからなるダブル
バランスドミキサをＩ，Ｑチャネル毎に有する。
は、ベースバンド信号の正相信号および逆相信号をゲー
トまたはベースに入力する差動対トランジスタと、該差
動対トランジスタのソース間またはエミッタ間に接続さ
れたディジェネレーション抵抗と、差動対トランジスタ
のソースまたはエミッタにそれぞれ接続された第１およ
び第２の電流源と、差動対トランジスタのドレインまた
はコレクタの電流をローカル信号の正相信号および逆相
信号に応じて切り替える電流切替回路とからなるダブル
バランスドミキサをＩ，Ｑチャネル毎に有する。
【００１３】一方、レベル検出手段は、制御信号に従っ
てオン・オフ制御される第１および第２の電流切替スイ
ッチと、該第１および第２の電流切替スイッチを介して
差動対トランジスタのドレインまたはコレクタの電流が
それぞれ供給される第１および第２の電流検出用抵抗
と、該第１および第２の電流検出用抵抗の電圧降下を時
分割でディジタル値に変換するＡ／Ｄ変換器とをＩ，Ｑ
チャネル毎に有する。
てオン・オフ制御される第１および第２の電流切替スイ
ッチと、該第１および第２の電流切替スイッチを介して
差動対トランジスタのドレインまたはコレクタの電流が
それぞれ供給される第１および第２の電流検出用抵抗
と、該第１および第２の電流検出用抵抗の電圧降下を時
分割でディジタル値に変換するＡ／Ｄ変換器とをＩ，Ｑ
チャネル毎に有する。
【００１４】また、レベル検出手段は、第１および第２
の制御信号に従って相補的にオン・オフ制御される第１
および第２の電流切替スイッチと、該第１および第２の
電流切替スイッチを介して差動対トランジスタのドレイ
ンまたはコレクタの電流が共通に供給される一つの電流
検出用抵抗と、該電流検出用抵抗の電圧降下をディジタ
ル値に変換するＡ／Ｄ変換器とをＩ，Ｑチャネル毎に有
してもよい。
の制御信号に従って相補的にオン・オフ制御される第１
および第２の電流切替スイッチと、該第１および第２の
電流切替スイッチを介して差動対トランジスタのドレイ
ンまたはコレクタの電流が共通に供給される一つの電流
検出用抵抗と、該電流検出用抵抗の電圧降下をディジタ
ル値に変換するＡ／Ｄ変換器とをＩ，Ｑチャネル毎に有
してもよい。
【００１５】本発明による送信装置の第２の基本構成
は、送信データに基づきＩ，Ｑチャネルのベースバンド
信号を発生するベースバンド信号発生手段と、ベースバ
ンド発生手段から発生されるＩ，Ｑチャネルのベースバ
ンド信号および互いに直交するローカル信号を入力とし
て変調出力信号を発生する直交変調手段と、直交変調手
段から発生される変調出力信号を送信する送信手段と、
送信手段の送信休止期間にベースバンド信号発生手段か
ら規定値が出力された状態で直交変調手段のベースバン
ド信号入力回路部からＩ，Ｑチャネルの直流レベルを検
出し、該直流レベルの検出結果に基づいてベースバンド
入力回路部のＩ，Ｑチャネルの直流レベルを調整するレ
ベル検出調整手段とを備える。
は、送信データに基づきＩ，Ｑチャネルのベースバンド
信号を発生するベースバンド信号発生手段と、ベースバ
ンド発生手段から発生されるＩ，Ｑチャネルのベースバ
ンド信号および互いに直交するローカル信号を入力とし
て変調出力信号を発生する直交変調手段と、直交変調手
段から発生される変調出力信号を送信する送信手段と、
送信手段の送信休止期間にベースバンド信号発生手段か
ら規定値が出力された状態で直交変調手段のベースバン
ド信号入力回路部からＩ，Ｑチャネルの直流レベルを検
出し、該直流レベルの検出結果に基づいてベースバンド
入力回路部のＩ，Ｑチャネルの直流レベルを調整するレ
ベル検出調整手段とを備える。
【００１６】具体的には、ベースバンド信号入力回路部
は、ベースバンド信号の正相信号および逆相信号をゲー
トまたはベースに入力する差動対トランジスタと、該差
動対トランジスタのソース間またはエミッタ間に接続さ
れたディジェネレーション抵抗と、差動対トランジスタ
のソースまたはエミッタにそれぞれ接続された第１およ
び第２の電流源と、差動対トランジスタのドレインまた
はコレクタの電流をローカル信号の正相信号および逆相
信号に応じて切り替える電流切替回路とからなるダブル
バランスドミキサをＩ，Ｑチャネル毎に有する。
は、ベースバンド信号の正相信号および逆相信号をゲー
トまたはベースに入力する差動対トランジスタと、該差
動対トランジスタのソース間またはエミッタ間に接続さ
れたディジェネレーション抵抗と、差動対トランジスタ
のソースまたはエミッタにそれぞれ接続された第１およ
び第２の電流源と、差動対トランジスタのドレインまた
はコレクタの電流をローカル信号の正相信号および逆相
信号に応じて切り替える電流切替回路とからなるダブル
バランスドミキサをＩ，Ｑチャネル毎に有する。
【００１７】一方、レベル検出調整手段は、差動対トラ
ンジスタのソースまたはエミッタに各一端がそれぞれ接
続され、送信手段の送信休止期間にオン状態、送信期間
にオフ状態とされる第１および第２のスイッチと、該第
１および第２のスイッチの各他端に両端がそれぞれ接続
されたキャパシタと、該キャパシタの両端に各一端がそ
れぞれ接続され、送信手段の送信期間にオン状態、送信
休止期間にオフ状態とされる第３および第４のスイッチ
と、該第３および第４のスイッチの各他端に両端が接続
されると共に、ベースバンド信号発生手段の出力端子と
ベースバンド信号入力回路部のベースバンド信号入力端
子との間に挿入され、送信手段の送信休止期間にオン状
態、送信期間にオフ状態とされる第５のスイッチとを
Ｉ，Ｑチャネル毎に有する。
ンジスタのソースまたはエミッタに各一端がそれぞれ接
続され、送信手段の送信休止期間にオン状態、送信期間
にオフ状態とされる第１および第２のスイッチと、該第
１および第２のスイッチの各他端に両端がそれぞれ接続
されたキャパシタと、該キャパシタの両端に各一端がそ
れぞれ接続され、送信手段の送信期間にオン状態、送信
休止期間にオフ状態とされる第３および第４のスイッチ
と、該第３および第４のスイッチの各他端に両端が接続
されると共に、ベースバンド信号発生手段の出力端子と
ベースバンド信号入力回路部のベースバンド信号入力端
子との間に挿入され、送信手段の送信休止期間にオン状
態、送信期間にオフ状態とされる第５のスイッチとを
Ｉ，Ｑチャネル毎に有する。
【００１８】また、このようなレベル検出調整手段をベ
ースバンド信号入力回路部におけるベースバンド信号の
正相信号入力と逆相信号入力にそれぞれ対応させ、かつ
Ｉ，Ｑチャネル毎に有してもよい。
ースバンド信号入力回路部におけるベースバンド信号の
正相信号入力と逆相信号入力にそれぞれ対応させ、かつ
Ｉ，Ｑチャネル毎に有してもよい。
【００１９】本発明によるさらに他の送信装置は、送信
データに基づきＩ，Ｑチャネルのベースバンド信号を発
生するベースバンド信号発生手段と、ベースバンド発生
手段から発生されるＩ，Ｑチャネルのベースバンド信号
および互いに直交するローカル信号を入力として変調出
力信号を発生する直交変調手段と、直交変調手段から発
生される変調出力信号を送信する送信手段と、直交変調
手段のベースバンド信号入力回路部からＩ，Ｑチャネル
の直流レベルを検出するレベル検出手段と、レベル検出
手段の出力に基づいてベースバンド入力回路部のＩ，Ｑ
チャネルの直流レベルを調整するレベル調整手段とを備
える。ベースバンド信号入力回路部は、ベースバンド信
号の正相信号および逆相信号をゲートまたはベースに入
力する差動対トランジスタと、該差動対トランジスタの
ソース間またはエミッタ間に接続されたディジェネレー
ション抵抗と、差動対トランジスタのソースまたはエミ
ッタにそれぞれ接続された第１および第２の電流源と、
差動対トランジスタのドレインまたはコレクタの電流を
ローカル信号の正相信号および逆相信号に応じて切り替
える電流切替回路とからなるダブルバランスドミキサを
Ｉ，Ｑチャネル毎に有する。レベル検出手段は、制御信
号に従ってオン・オフ制御される第１および第２の電流
切替スイッチと、該第１および第２の電流切替スイッチ
を介して差動対トランジスタのドレインまたはコレクタ
の電流がそれぞれ供給される第１および第２の電流検出
用抵抗とをＩ，Ｑチャネル毎に有し、レベル調整手段
は、該第１および第２の電流検出用抵抗の電圧降下を正
相入力および逆相入力とする増幅器と、該増幅器の正相
出力および逆相出力を入力とするサンプルホールド回路
と、第１および第２の電流源に対して並列に接続され、
サンプルホールド回路の正相出力および逆相出力により
電流値が制御される第１および第２の可変電流源とを
Ｉ，Ｑチャネル毎に有する。
データに基づきＩ，Ｑチャネルのベースバンド信号を発
生するベースバンド信号発生手段と、ベースバンド発生
手段から発生されるＩ，Ｑチャネルのベースバンド信号
および互いに直交するローカル信号を入力として変調出
力信号を発生する直交変調手段と、直交変調手段から発
生される変調出力信号を送信する送信手段と、直交変調
手段のベースバンド信号入力回路部からＩ，Ｑチャネル
の直流レベルを検出するレベル検出手段と、レベル検出
手段の出力に基づいてベースバンド入力回路部のＩ，Ｑ
チャネルの直流レベルを調整するレベル調整手段とを備
える。ベースバンド信号入力回路部は、ベースバンド信
号の正相信号および逆相信号をゲートまたはベースに入
力する差動対トランジスタと、該差動対トランジスタの
ソース間またはエミッタ間に接続されたディジェネレー
ション抵抗と、差動対トランジスタのソースまたはエミ
ッタにそれぞれ接続された第１および第２の電流源と、
差動対トランジスタのドレインまたはコレクタの電流を
ローカル信号の正相信号および逆相信号に応じて切り替
える電流切替回路とからなるダブルバランスドミキサを
Ｉ，Ｑチャネル毎に有する。レベル検出手段は、制御信
号に従ってオン・オフ制御される第１および第２の電流
切替スイッチと、該第１および第２の電流切替スイッチ
を介して差動対トランジスタのドレインまたはコレクタ
の電流がそれぞれ供給される第１および第２の電流検出
用抵抗とをＩ，Ｑチャネル毎に有し、レベル調整手段
は、該第１および第２の電流検出用抵抗の電圧降下を正
相入力および逆相入力とする増幅器と、該増幅器の正相
出力および逆相出力を入力とするサンプルホールド回路
と、第１および第２の電流源に対して並列に接続され、
サンプルホールド回路の正相出力および逆相出力により
電流値が制御される第１および第２の可変電流源とを
Ｉ，Ｑチャネル毎に有する。
【００２０】レベル検出手段は、さらにベースバンド信
号の正相信号をゲートまたはベースに入力し、ソースま
たはエミッタが差動対トランジスタの一方のゲートまた
はベースに接続された第１のトランジスタと該第１のト
ランジスタのソースまたはエミッタに接続された第３の
電流源とからなる第１の増幅器、及びベースバンド信号
の逆相信号をゲートまたはベースに入力し、ソースまた
はエミッタが差動対トランジスタの他方のゲートまたは
ベースに接続された第２のトランジスタと該第２のトラ
ンジスタのソースまたはエミッタに接続された第４の電
流源とからなる第２の増幅器をＩ，Ｑチャネル毎に有し
てもよい。この場合、レベル調整手段における第１およ
び第２の可変電流源は、第３および第４の電流源に対し
て並列に接続される。
号の正相信号をゲートまたはベースに入力し、ソースま
たはエミッタが差動対トランジスタの一方のゲートまた
はベースに接続された第１のトランジスタと該第１のト
ランジスタのソースまたはエミッタに接続された第３の
電流源とからなる第１の増幅器、及びベースバンド信号
の逆相信号をゲートまたはベースに入力し、ソースまた
はエミッタが差動対トランジスタの他方のゲートまたは
ベースに接続された第２のトランジスタと該第２のトラ
ンジスタのソースまたはエミッタに接続された第４の電
流源とからなる第２の増幅器をＩ，Ｑチャネル毎に有し
てもよい。この場合、レベル調整手段における第１およ
び第２の可変電流源は、第３および第４の電流源に対し
て並列に接続される。
【００２１】
【００２２】
【作用】このように本発明では、例えば送信休止期間中
に直交変調器のベースバンド信号入力回路部から直流オ
フセットが直接検出され、それに基づいて送信時にベー
スバンド信号入力回路部の直流レベルが調整されること
によりオフセット補償が行われ、キャリアリークが低減
される。直流オフセットの検出は、高周波でかつ微小レ
ベルであるキャリアリークの検出と異なり、低周波回路
を用いて容易にかつ感度よく行うことができ、ＩＣ化も
容易である。従って、本発明によると小型・軽量化、低
価格化を図ることができる。
に直交変調器のベースバンド信号入力回路部から直流オ
フセットが直接検出され、それに基づいて送信時にベー
スバンド信号入力回路部の直流レベルが調整されること
によりオフセット補償が行われ、キャリアリークが低減
される。直流オフセットの検出は、高周波でかつ微小レ
ベルであるキャリアリークの検出と異なり、低周波回路
を用いて容易にかつ感度よく行うことができ、ＩＣ化も
容易である。従って、本発明によると小型・軽量化、低
価格化を図ることができる。
【００２３】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は、本発明の一実施例に係るオフセット補償
回路を備えた送信装置の概略構成を示すブロック図であ
る。同図において、マイク１によって電気信号に変換さ
れた音声信号は、ＡＤＰＣＭ回路２によりディジタル化
された後、ベースバンド信号発生回路３に入力される。
なお、ＡＤＰＣＭ回路２に代えて単なるＡ／Ｄ変換器を
用いてもよい。ベースバンド信号発生回路３は、ディジ
タル化された音声信号をシリアル／パラレル変換して直
交ベースバンド信号、すなわちＩ，Ｑチャネルのベース
バンド信号（Ｉｋ，Ｑｋ）を発生すると共に、時分割送
信を行うために必要な周波数変換を行う。
する。図１は、本発明の一実施例に係るオフセット補償
回路を備えた送信装置の概略構成を示すブロック図であ
る。同図において、マイク１によって電気信号に変換さ
れた音声信号は、ＡＤＰＣＭ回路２によりディジタル化
された後、ベースバンド信号発生回路３に入力される。
なお、ＡＤＰＣＭ回路２に代えて単なるＡ／Ｄ変換器を
用いてもよい。ベースバンド信号発生回路３は、ディジ
タル化された音声信号をシリアル／パラレル変換して直
交ベースバンド信号、すなわちＩ，Ｑチャネルのベース
バンド信号（Ｉｋ，Ｑｋ）を発生すると共に、時分割送
信を行うために必要な周波数変換を行う。
【００２４】ベースバンド信号発生回路３から発生され
たＩ，Ｑチャネルのベースバンド信号は、直交変調器４
に入力される。直交変調器４には、さらに図示しない局
部発振器と９０°移相器により生成された互いに直交し
た、つまり９０°位相の異なるキャリア信号 cosωｃ
ｔ， sinωｃｔが入力される。そして、直交変調器４は
（１）式に示した演算処理を行い、変調出力信号ｃ(t)
を出力する。
たＩ，Ｑチャネルのベースバンド信号は、直交変調器４
に入力される。直交変調器４には、さらに図示しない局
部発振器と９０°移相器により生成された互いに直交し
た、つまり９０°位相の異なるキャリア信号 cosωｃ
ｔ， sinωｃｔが入力される。そして、直交変調器４は
（１）式に示した演算処理を行い、変調出力信号ｃ(t)
を出力する。
【００２５】前述したように、直交変調器４に入力され
るベースバンド信号に直流オフセットがある場合、また
は直交変調器４のベースバンド信号のベースバンド信号
入力回路部自体に直流オフセットがある場合、変調出力
信号ｃ(t) にはそれらの直流オフセットに起因するキャ
リアリークが現れる。このキャリアリークを低減させる
ため、本実施例では次のようにして，Ｉ，Ｑチャネルの
ベースバンド信号の直流オフセットと直交変調器４のベ
ースバンド信号入力回路部自体の直流オフセットを小さ
くする。
るベースバンド信号に直流オフセットがある場合、また
は直交変調器４のベースバンド信号のベースバンド信号
入力回路部自体に直流オフセットがある場合、変調出力
信号ｃ(t) にはそれらの直流オフセットに起因するキャ
リアリークが現れる。このキャリアリークを低減させる
ため、本実施例では次のようにして，Ｉ，Ｑチャネルの
ベースバンド信号の直流オフセットと直交変調器４のベ
ースバンド信号入力回路部自体の直流オフセットを小さ
くする。
【００２６】すなわち、図１において直流レベル検出回
路７で直交変調器４のベースバンド信号入力回路部から
Ｉ，Ｑチャネルの直流レベルが検出される。この直流レ
ベル検出回路７で検出されるＩ，Ｑチャネルの直流レベ
ルは、ベースバンド信号発生回路３から入力されるＩ，
Ｑチャネルのベースバンド信号が持つオフセットと、ベ
ースバンド信号入力回路部自体が持つオフセットとが加
算されたものである。この直流レベル検出回路７の出力
は、第１のオフセット調整回路８に入力される。この第
１のオフセット調整回路８は、直流レベル検出回路７の
出力に基づいて補償すべきオフセット補償信号を作成
し、ベースバンド発生回路３に供給する。この結果、ベ
ースバンド発生回路３から発生されるＩ，Ｑチャネルの
ベースバンド信号の直流レベルは、ベースバンド信号入
力回路部の出力段で検出されるオフセットが０となるよ
うに調整される。
路７で直交変調器４のベースバンド信号入力回路部から
Ｉ，Ｑチャネルの直流レベルが検出される。この直流レ
ベル検出回路７で検出されるＩ，Ｑチャネルの直流レベ
ルは、ベースバンド信号発生回路３から入力されるＩ，
Ｑチャネルのベースバンド信号が持つオフセットと、ベ
ースバンド信号入力回路部自体が持つオフセットとが加
算されたものである。この直流レベル検出回路７の出力
は、第１のオフセット調整回路８に入力される。この第
１のオフセット調整回路８は、直流レベル検出回路７の
出力に基づいて補償すべきオフセット補償信号を作成
し、ベースバンド発生回路３に供給する。この結果、ベ
ースバンド発生回路３から発生されるＩ，Ｑチャネルの
ベースバンド信号の直流レベルは、ベースバンド信号入
力回路部の出力段で検出されるオフセットが０となるよ
うに調整される。
【００２７】さらに、後述する他の実施例では、直流レ
ベル検出回路７の出力は破線で示すように第２のオフセ
ット調整回路９に入力され、この第２のオフセット調整
回路９によって直交変調器４のベースバンド信号入力回
路部の直流レベルが調整される。
ベル検出回路７の出力は破線で示すように第２のオフセ
ット調整回路９に入力され、この第２のオフセット調整
回路９によって直交変調器４のベースバンド信号入力回
路部の直流レベルが調整される。
【００２８】直交変調器４からの変調出力信号は、一般
にパワーアンプ５を介してバースト送信、すなわち間欠
的に送信される。そこで、上記のオフセット補償動作は
送信時以外のスロット期間（送信休止期間）に行うよう
にし、直流レベルの検出と調整を行うときは、ベースバ
ンド発生回路３から発生されるＩ，Ｑチャネルのベース
バンド信号は共に規定値、例えば０とする。
にパワーアンプ５を介してバースト送信、すなわち間欠
的に送信される。そこで、上記のオフセット補償動作は
送信時以外のスロット期間（送信休止期間）に行うよう
にし、直流レベルの検出と調整を行うときは、ベースバ
ンド発生回路３から発生されるＩ，Ｑチャネルのベース
バンド信号は共に規定値、例えば０とする。
【００２９】以下、具体的な回路構成を示して説明す
る。なお、以下の実施例ではトランジスタとしてＦＥ
Ｔ、例えばＧａＡｓＭＥＳＦＥＴを用いて説明するが、
ＭＯＳＦＥＴ、バイポーラトランジスタを用いても構わ
ない。バイポーラトランジスタの場合、ベースがＦＥＴ
のゲートに、コレクタがＦＥＴのドレインに、またエミ
ッタがソースにそれぞれ対応することはいうまでもな
い。
る。なお、以下の実施例ではトランジスタとしてＦＥ
Ｔ、例えばＧａＡｓＭＥＳＦＥＴを用いて説明するが、
ＭＯＳＦＥＴ、バイポーラトランジスタを用いても構わ
ない。バイポーラトランジスタの場合、ベースがＦＥＴ
のゲートに、コレクタがＦＥＴのドレインに、またエミ
ッタがソースにそれぞれ対応することはいうまでもな
い。
【００３０】（第１の実施例）図２は、図１の直交変調
器４におけるＩチャネル用ベースバンド信号入力回路部
１０と、直流レベル検出回路７の一実施例を示す図であ
る。Ｑチャネル用ベースバンド信号入力回路部も全く同
様の構成でよい。ベースバンド信号入力回路部１０は、
トランジスタＱ１，Ｑ２、線形化のための抵抗Ｒdg（デ
ィジェネレーション抵抗とも呼ばれる）および電流源Ｃ
Ｓ１，ＣＳ２からなる第１の差動回路と電流切替回路１
１とを接続して構成されるダブルバランスドミキサ（Ｄ
ＢＳ）であり、トランジスタＱ１，Ｑ２のドレインは電
流切替回路１１の二つの出力端に接続され、ソースは抵
抗Ｒdgを介して結合されると共に、電流源ＣＳ１，ＣＳ
２に接続される。第１の差動回路の入力端であるトラン
ジスタＱ１，Ｑ２のゲートには、差動信号（相補信号）
の形でＩチャネルのベースバンド信号Ｉ，Ｉ／がそれぞ
れ入力され、電流切替回路１１の入力端には同様に差動
信号の形でキャリア信号 cosωｃｔ，− cosωｃｔが入
力される。
器４におけるＩチャネル用ベースバンド信号入力回路部
１０と、直流レベル検出回路７の一実施例を示す図であ
る。Ｑチャネル用ベースバンド信号入力回路部も全く同
様の構成でよい。ベースバンド信号入力回路部１０は、
トランジスタＱ１，Ｑ２、線形化のための抵抗Ｒdg（デ
ィジェネレーション抵抗とも呼ばれる）および電流源Ｃ
Ｓ１，ＣＳ２からなる第１の差動回路と電流切替回路１
１とを接続して構成されるダブルバランスドミキサ（Ｄ
ＢＳ）であり、トランジスタＱ１，Ｑ２のドレインは電
流切替回路１１の二つの出力端に接続され、ソースは抵
抗Ｒdgを介して結合されると共に、電流源ＣＳ１，ＣＳ
２に接続される。第１の差動回路の入力端であるトラン
ジスタＱ１，Ｑ２のゲートには、差動信号（相補信号）
の形でＩチャネルのベースバンド信号Ｉ，Ｉ／がそれぞ
れ入力され、電流切替回路１１の入力端には同様に差動
信号の形でキャリア信号 cosωｃｔ，− cosωｃｔが入
力される。
【００３１】電流切替回路１１は、図３に示すようにト
ランジスタＱ１１，Ｑ１２およびトランジスタＱ１３，
Ｑ１４によりそれぞれ構成される二つの第２の差動回路
からなる周知のものである。
ランジスタＱ１１，Ｑ１２およびトランジスタＱ１３，
Ｑ１４によりそれぞれ構成される二つの第２の差動回路
からなる周知のものである。
【００３２】直流レベル検出回路７は、この例では第１
の差動回路におけるトランジスタＱ１，Ｑ２のソース電
位を時分割で取り出すためのスイッチ１２と、このスイ
ッチ１２により時分割で取り出されたソース電位をＮビ
ットのディジタル値に変換するＡ／Ｄ変換器１３とによ
り構成される。Ａ／Ｄ変換器１３から出力されるディジ
タル値は、オフセット調整回路８に入力される。
の差動回路におけるトランジスタＱ１，Ｑ２のソース電
位を時分割で取り出すためのスイッチ１２と、このスイ
ッチ１２により時分割で取り出されたソース電位をＮビ
ットのディジタル値に変換するＡ／Ｄ変換器１３とによ
り構成される。Ａ／Ｄ変換器１３から出力されるディジ
タル値は、オフセット調整回路８に入力される。
【００３３】図４は、オフセット調整回路８の具体例を
示す図であり、Ａ／Ｄ変換器１３から出力されるディジ
タル値は、スイッチ２０により時分割でデータラッチか
らなる第１、第２の保持回路２１，２２に入力され保持
される。保持回路２１，２２で保持されたディジタル値
の差分が差分回路２３で求められ、この差分ディジタル
値の各ビットに従って電流切替スイッチ２４−１〜２４
−Ｎがそれぞれ制御される。すなわち、スイッチ２４−
１は差分ディジタル値の最上位ビットにより制御され、
以下同様にして各スイッチが差分ディジタル値の各ビッ
トにより制御され、スイッチ２４−Ｎは最下位ビットに
より制御される。電流切替スイッチ２４−１〜２４−Ｎ
は、ベースバンド信号発生回路３内の二つの加算器２
７，２８に電流源２５−１〜２５−Ｎを選択的に接続す
る。ここで、電流源２５−ｉ（ｉ＝１〜Ｎ）の電流値を
Ｉｉとし、Ｉｉ：Ｉｉ−１＝２：１のようにＩｉを設定
すると、電流切替スイッチ２４−１〜２４−Ｎと電流源
２５−１〜２５−Ｎは、差分回路２３から出力される差
分ディジタル値を線形にアナログ電流値に変換するＤ／
Ａ変換器となる。
示す図であり、Ａ／Ｄ変換器１３から出力されるディジ
タル値は、スイッチ２０により時分割でデータラッチか
らなる第１、第２の保持回路２１，２２に入力され保持
される。保持回路２１，２２で保持されたディジタル値
の差分が差分回路２３で求められ、この差分ディジタル
値の各ビットに従って電流切替スイッチ２４−１〜２４
−Ｎがそれぞれ制御される。すなわち、スイッチ２４−
１は差分ディジタル値の最上位ビットにより制御され、
以下同様にして各スイッチが差分ディジタル値の各ビッ
トにより制御され、スイッチ２４−Ｎは最下位ビットに
より制御される。電流切替スイッチ２４−１〜２４−Ｎ
は、ベースバンド信号発生回路３内の二つの加算器２
７，２８に電流源２５−１〜２５−Ｎを選択的に接続す
る。ここで、電流源２５−ｉ（ｉ＝１〜Ｎ）の電流値を
Ｉｉとし、Ｉｉ：Ｉｉ−１＝２：１のようにＩｉを設定
すると、電流切替スイッチ２４−１〜２４−Ｎと電流源
２５−１〜２５−Ｎは、差分回路２３から出力される差
分ディジタル値を線形にアナログ電流値に変換するＤ／
Ａ変換器となる。
【００３４】ベースバンド信号発生回路３は、ディジタ
ル音声信号をシリアル／パラレル変換して得られたＮビ
ットパラレルのＩチャネルベースバンド信号ａ0 〜ａN
をアナログ値に変換してＩ，Ｑチャネルのベースバンド
信号を差動信号の形で出力するＤ／Ａ変換器２６（図４
ではＩチャネルのみ示している）と、上述した加算器２
７，２８を有し、加算器２７，２８で上記Ｄ／Ａ変換器
からのアナログ電流値をベースバンド信号に加算するこ
とにより、オフセット調整が行われたベースバンド信号
Ｏ，Ｏ／を出力する。
ル音声信号をシリアル／パラレル変換して得られたＮビ
ットパラレルのＩチャネルベースバンド信号ａ0 〜ａN
をアナログ値に変換してＩ，Ｑチャネルのベースバンド
信号を差動信号の形で出力するＤ／Ａ変換器２６（図４
ではＩチャネルのみ示している）と、上述した加算器２
７，２８を有し、加算器２７，２８で上記Ｄ／Ａ変換器
からのアナログ電流値をベースバンド信号に加算するこ
とにより、オフセット調整が行われたベースバンド信号
Ｏ，Ｏ／を出力する。
【００３５】次に、図２と図４を参照して動作を説明す
る。送信休止期間の送信直前のタイミングにおいて、ベ
ースバンド信号発生回路３から出力されるベースバンド
信号は０であり、直交変調器４は既に動作状態に入って
いるとする。この送信休止期間中に、オフセット補償制
御信号が入力されることにより、オフセット補償動作が
開始される。この時、直交変調器４内の図２に示すベー
スバンド信号入力回路部のＩ，Ｉ／入力にはベースバン
ド発生回路３の出力の直流オフセットの成分のみが入力
される。トランジスタＱ１，Ｑ２のソースにおいては、
このベースバンド発生回路３の出力オフセットにＱ１，
Ｑ２のオフセットが加わり、キャリアリークに影響を与
える送信系ベースバンド信号の全体のオフセットが出力
される。このオフセットがスイッチ１２を介して一つの
Ａ／Ｄ変換器１３により時分割で検出される。Ａ／Ｄ変
換器１３の出力ディジタル値は、さらにスイッチ２０、
保持回路２１，２２および差分回路２３を介して差分デ
ィジタル値として求められる。これによりＡ／Ｄ変換器
１３自体のオフセットは相殺され、差分ディジタル値に
はこのときのトランジスタＱ１，Ｑ２のソース電位の差
分、すなわちオフセット成分のみが現れる。
る。送信休止期間の送信直前のタイミングにおいて、ベ
ースバンド信号発生回路３から出力されるベースバンド
信号は０であり、直交変調器４は既に動作状態に入って
いるとする。この送信休止期間中に、オフセット補償制
御信号が入力されることにより、オフセット補償動作が
開始される。この時、直交変調器４内の図２に示すベー
スバンド信号入力回路部のＩ，Ｉ／入力にはベースバン
ド発生回路３の出力の直流オフセットの成分のみが入力
される。トランジスタＱ１，Ｑ２のソースにおいては、
このベースバンド発生回路３の出力オフセットにＱ１，
Ｑ２のオフセットが加わり、キャリアリークに影響を与
える送信系ベースバンド信号の全体のオフセットが出力
される。このオフセットがスイッチ１２を介して一つの
Ａ／Ｄ変換器１３により時分割で検出される。Ａ／Ｄ変
換器１３の出力ディジタル値は、さらにスイッチ２０、
保持回路２１，２２および差分回路２３を介して差分デ
ィジタル値として求められる。これによりＡ／Ｄ変換器
１３自体のオフセットは相殺され、差分ディジタル値に
はこのときのトランジスタＱ１，Ｑ２のソース電位の差
分、すなわちオフセット成分のみが現れる。
【００３６】このオフセットを表す差分回路２３から出
力される差分ディジタル値は、電流切替スイッチ２４−
１〜２４−Ｎと電流源２５−１〜２５−Ｎにより構成さ
れるＤ／Ａ変換器によってアナログ値（電流値）に変換
され、オフセット補償信号が生成される。このオフセッ
ト補償信号が加算器２７，２８において電流加算により
Ｄ／Ａ変換器２６から出力されるベースバンド信号に加
算され、ベースバンド信号のオフセットが除去される。
力される差分ディジタル値は、電流切替スイッチ２４−
１〜２４−Ｎと電流源２５−１〜２５−Ｎにより構成さ
れるＤ／Ａ変換器によってアナログ値（電流値）に変換
され、オフセット補償信号が生成される。このオフセッ
ト補償信号が加算器２７，２８において電流加算により
Ｄ／Ａ変換器２６から出力されるベースバンド信号に加
算され、ベースバンド信号のオフセットが除去される。
【００３７】但し、温度変化等の環境変化でオフセット
の発生状況が変わることは容易に予想されるので、前記
オフセット補償制御信号を一定時間毎に入力し、上述し
たオフセット補償動作を周期的に行うことが好ましい。
また、上述の説明ではオフセット補償を一回の動作で行
うように説明したが、送信休止期間中に繰り返し上述の
動作を行うことで、逐次的にオフセット補償動作を行う
ようにしてもよい。
の発生状況が変わることは容易に予想されるので、前記
オフセット補償制御信号を一定時間毎に入力し、上述し
たオフセット補償動作を周期的に行うことが好ましい。
また、上述の説明ではオフセット補償を一回の動作で行
うように説明したが、送信休止期間中に繰り返し上述の
動作を行うことで、逐次的にオフセット補償動作を行う
ようにしてもよい。
【００３８】上述したオフセット補償の精度は、Ａ／Ｄ
変換器１３の分解能に依存し、ベースバンド信号の入力
振幅を１，０００ｍＶp-p とすると、Ａ／Ｄ変換器１３
の分解能（量子化精度）が１０ｍＶ程度あれば、キャリ
アリークをシステムの規格から決まる規定値以下に抑え
ることができる。
変換器１３の分解能に依存し、ベースバンド信号の入力
振幅を１，０００ｍＶp-p とすると、Ａ／Ｄ変換器１３
の分解能（量子化精度）が１０ｍＶ程度あれば、キャリ
アリークをシステムの規格から決まる規定値以下に抑え
ることができる。
【００３９】（第２の実施例）図５は、直流レベル検出
回路７の他の実施例であり、直交変調器４のベースバン
ド信号入力回路部１０におけるトランジスタＱ１，Ｑ２
のドレインにソースがそれぞれ接続されたトランジスタ
Ｑ３，Ｑ４と、トランジスタＱ３，Ｑ４のドレインに接
続された抵抗値の等しい抵抗Ｒ３，Ｒ４からなる。トラ
ンジスタＱ３，Ｑ４は制御端子１４に入力されるオフセ
ット補償制御信号１５が例えば“Ｈ”レベルとなること
によってオンとなる。また、電流切替回路１１の入力端
の電位をさげる。これによって抵抗Ｒ３，Ｒ４にトラン
ジスタＱ１，Ｑ２のドレイン電流が全て流れ込み、これ
らのドレイン電流に比例した電圧降下が抵抗Ｒ３，Ｒ４
に生じ、これらの電圧降下がスイッチ１２により時分割
でＡ／Ｄ変換器１３によってディジタル値に変換され
る。これ以後の動作は、第１の実施例と同様である。
回路７の他の実施例であり、直交変調器４のベースバン
ド信号入力回路部１０におけるトランジスタＱ１，Ｑ２
のドレインにソースがそれぞれ接続されたトランジスタ
Ｑ３，Ｑ４と、トランジスタＱ３，Ｑ４のドレインに接
続された抵抗値の等しい抵抗Ｒ３，Ｒ４からなる。トラ
ンジスタＱ３，Ｑ４は制御端子１４に入力されるオフセ
ット補償制御信号１５が例えば“Ｈ”レベルとなること
によってオンとなる。また、電流切替回路１１の入力端
の電位をさげる。これによって抵抗Ｒ３，Ｒ４にトラン
ジスタＱ１，Ｑ２のドレイン電流が全て流れ込み、これ
らのドレイン電流に比例した電圧降下が抵抗Ｒ３，Ｒ４
に生じ、これらの電圧降下がスイッチ１２により時分割
でＡ／Ｄ変換器１３によってディジタル値に変換され
る。これ以後の動作は、第１の実施例と同様である。
【００４０】オフセット補償動作はオフセット補償制御
信号が“Ｌ”レベルになることにより終了し、トランジ
スタＱ３，Ｑ４はオフとなる。また、電流切替回路１１
の入力端の電位は通常動作が行えるように元に戻され
る。
信号が“Ｌ”レベルになることにより終了し、トランジ
スタＱ３，Ｑ４はオフとなる。また、電流切替回路１１
の入力端の電位は通常動作が行えるように元に戻され
る。
【００４１】この実施例では、トランジスタＱ３，Ｑ４
によりベースバンド信号入力が０のときのオフセットが
電流として取り出され、さらに抵抗Ｒ３，Ｒ４で電圧に
変換されてオフセットが検出されるので、抵抗Ｒ３，Ｒ
４の抵抗値を大きく選ぶことにより、直流レベル検出回
路７の検出精度を高めることができ、オフセットの検出
をより精度よく行うことができる。例えば、トランジス
タＱ１，Ｑ２の相互コンダクタンスが十分に高いと仮定
すると、 Ｒdg＝Ｒ３／２＝Ｒ４／２ （４） の条件において、直流レベル検出回路７の利得＝（Ｖs3
−Ｖs4／Ｖd1−Ｖd2）は１となり、先の実施例と同様の
精度が得られる。ここで、Ｖd1，Ｖd2はトランジスタＱ
１，２のドレイン電位、Ｖs3，Ｖs4はトランジスタＱ
３，Ｑ３のソース電位である。従って、回路の動作可能
な範囲で抵抗Ｒ３，Ｒ４の値を大きくし、オフセット検
出の利得を上げることにより、Ａ／Ｄ変換器１３の分解
能を見掛上高くすることができる。但し、この方法は抵
抗Ｒ１，Ｒ２の値にばらつきがあるとオフセット検出精
度が低下するので、設計に当たっては注意が必要であ
る。
によりベースバンド信号入力が０のときのオフセットが
電流として取り出され、さらに抵抗Ｒ３，Ｒ４で電圧に
変換されてオフセットが検出されるので、抵抗Ｒ３，Ｒ
４の抵抗値を大きく選ぶことにより、直流レベル検出回
路７の検出精度を高めることができ、オフセットの検出
をより精度よく行うことができる。例えば、トランジス
タＱ１，Ｑ２の相互コンダクタンスが十分に高いと仮定
すると、 Ｒdg＝Ｒ３／２＝Ｒ４／２ （４） の条件において、直流レベル検出回路７の利得＝（Ｖs3
−Ｖs4／Ｖd1−Ｖd2）は１となり、先の実施例と同様の
精度が得られる。ここで、Ｖd1，Ｖd2はトランジスタＱ
１，２のドレイン電位、Ｖs3，Ｖs4はトランジスタＱ
３，Ｑ３のソース電位である。従って、回路の動作可能
な範囲で抵抗Ｒ３，Ｒ４の値を大きくし、オフセット検
出の利得を上げることにより、Ａ／Ｄ変換器１３の分解
能を見掛上高くすることができる。但し、この方法は抵
抗Ｒ１，Ｒ２の値にばらつきがあるとオフセット検出精
度が低下するので、設計に当たっては注意が必要であ
る。
【００４２】具体的には、ベースバンド信号入力回路部
１０における電流源ＣＳ１，ＣＳ２の電流値を１．５ｍ
Ａとし、抵抗Ｒ１，Ｒ２の値のばらつきをΔＲとし、ば
らつきに許容される電圧範囲を１０ｍＶとすると、 １．５ｍＡ×ΔＲ＜１０ｍＶ ΔＲ＜６．７Ω であり、抵抗の相対精度を１％とすると、 Ｒ＜６７０Ω （５） となる。抵抗Ｒdgを線形化の精度の要求から６００Ωと
仮定すると、直流レベル検出回路７の利得は２倍となる
ため、抵抗のばらつきによるオフセットの精度は約５ｍ
Ｖに換算できる。
１０における電流源ＣＳ１，ＣＳ２の電流値を１．５ｍ
Ａとし、抵抗Ｒ１，Ｒ２の値のばらつきをΔＲとし、ば
らつきに許容される電圧範囲を１０ｍＶとすると、 １．５ｍＡ×ΔＲ＜１０ｍＶ ΔＲ＜６．７Ω であり、抵抗の相対精度を１％とすると、 Ｒ＜６７０Ω （５） となる。抵抗Ｒdgを線形化の精度の要求から６００Ωと
仮定すると、直流レベル検出回路７の利得は２倍となる
ため、抵抗のばらつきによるオフセットの精度は約５ｍ
Ｖに換算できる。
【００４３】このように本実施例におけるオフセット検
出の精度はＡ／Ｄ変換器１３の分解能と抵抗Ｒ３，Ｒ４
のばらつきに依存する。この場合、両者によるオフセッ
ト検出精度の影響を独立に考え、またＡ／Ｄ変換器１３
の分解能も５ｍＶとすれば、 オフセット検出精度＝ＳＱＲ｛５（ｍＶ）2 ＋５（ｍ
Ｖ）2 ｝／２ となり、実用上十分な値となる。なお、ＳＱＲは平方根
を表す。
出の精度はＡ／Ｄ変換器１３の分解能と抵抗Ｒ３，Ｒ４
のばらつきに依存する。この場合、両者によるオフセッ
ト検出精度の影響を独立に考え、またＡ／Ｄ変換器１３
の分解能も５ｍＶとすれば、 オフセット検出精度＝ＳＱＲ｛５（ｍＶ）2 ＋５（ｍ
Ｖ）2 ｝／２ となり、実用上十分な値となる。なお、ＳＱＲは平方根
を表す。
【００４４】（第３の実施例）図６は、直流レベル検出
回路７の他の実施例であり、図５と異なる点はトランジ
スタＱ３，Ｑ４のゲートを別々の制御端子１４ａ，１４
ｂに接続すると共に、ドレインを共通の抵抗Ｒ３に接続
したことである。制御端子１４ａ，１４ｂには互いに相
補的なオフセット補償制御信号１５ａ，１５ｂが入力さ
れる。
回路７の他の実施例であり、図５と異なる点はトランジ
スタＱ３，Ｑ４のゲートを別々の制御端子１４ａ，１４
ｂに接続すると共に、ドレインを共通の抵抗Ｒ３に接続
したことである。制御端子１４ａ，１４ｂには互いに相
補的なオフセット補償制御信号１５ａ，１５ｂが入力さ
れる。
【００４５】まず、第１のオフセット補償制御信号１５
ａが“Ｈ”レベルで、第２のオフセット補償制御信号１
５ｂが“Ｌ”レベルとされ、トランジスタＱ３がオン状
態、トランジスタＱ４がオフ状態となる。トランジスタ
Ｑ２のドレイン電流が全てトランジスタＱ３に流れると
共に、トランジスタＱ１のドレイン電流は全て電流切り
替え回路１１に流れる。この状態では抵抗Ｒ３に流れる
電流は、トランジスタＱ２に流れる電流のみである。こ
の電流による抵抗Ｒ３の電圧降下がＡ／Ｄ変換器１３に
よりディジタル値に変換される。このとき、オフセット
調整回路８ではスイッチ４のスイッチ２０を介して保持
回路２１にＡ／Ｄ変換器１３から出力されるディジタル
値が保持される。
ａが“Ｈ”レベルで、第２のオフセット補償制御信号１
５ｂが“Ｌ”レベルとされ、トランジスタＱ３がオン状
態、トランジスタＱ４がオフ状態となる。トランジスタ
Ｑ２のドレイン電流が全てトランジスタＱ３に流れると
共に、トランジスタＱ１のドレイン電流は全て電流切り
替え回路１１に流れる。この状態では抵抗Ｒ３に流れる
電流は、トランジスタＱ２に流れる電流のみである。こ
の電流による抵抗Ｒ３の電圧降下がＡ／Ｄ変換器１３に
よりディジタル値に変換される。このとき、オフセット
調整回路８ではスイッチ４のスイッチ２０を介して保持
回路２１にＡ／Ｄ変換器１３から出力されるディジタル
値が保持される。
【００４６】次に、第２のオフセット補償制御信号１５
ｂが“Ｈ”レベルで、第１のオフセット補償制御信号１
５ａが“Ｌ”レベルとされ、トランジスタＱ４がオン状
態、トランジスタＱ３がオフ状態となり、今度はトラン
ジスタＱ１のドレイン電流が全てトランジスタＱ４に流
れると共に、トランジスタＱ２のドレイン電流は全て電
流切替回路１１に流れる。この状態では抵抗Ｒ３に流れ
る電流はトランジスタＱ１に流れる電流のみであり、こ
の電流による抵抗Ｒ３の電圧降下がＡ／Ｄ変換器１３に
よりディジタル値に変換される。このとき、オフセット
調整回路８では図４においてスイッチ２０を介して保持
回路２２にＡ／Ｄ変換器１３から出力されるディジタル
値が保持される。
ｂが“Ｈ”レベルで、第１のオフセット補償制御信号１
５ａが“Ｌ”レベルとされ、トランジスタＱ４がオン状
態、トランジスタＱ３がオフ状態となり、今度はトラン
ジスタＱ１のドレイン電流が全てトランジスタＱ４に流
れると共に、トランジスタＱ２のドレイン電流は全て電
流切替回路１１に流れる。この状態では抵抗Ｒ３に流れ
る電流はトランジスタＱ１に流れる電流のみであり、こ
の電流による抵抗Ｒ３の電圧降下がＡ／Ｄ変換器１３に
よりディジタル値に変換される。このとき、オフセット
調整回路８では図４においてスイッチ２０を介して保持
回路２２にＡ／Ｄ変換器１３から出力されるディジタル
値が保持される。
【００４７】そして、このようにして保持回路２１，２
２に保持されたディジタル値の差分がとられ、この差分
ディジタル値が以後第１の実施例と同様に電流切替スイ
ッチ２４−１〜２４−Ｎと電流源２５−１〜２５−Ｎに
より構成されるＤ／Ａ変換器によってアナログ値（電流
値）に変換されてオフセット補償信号が生成され、この
オフセット補償信号が加算器２７，２８においてＤ／Ａ
変換器２６から出力されるベースバンド信号に加算され
ることにより、ベースバンド信号のオフセットが除去さ
れる。
２に保持されたディジタル値の差分がとられ、この差分
ディジタル値が以後第１の実施例と同様に電流切替スイ
ッチ２４−１〜２４−Ｎと電流源２５−１〜２５−Ｎに
より構成されるＤ／Ａ変換器によってアナログ値（電流
値）に変換されてオフセット補償信号が生成され、この
オフセット補償信号が加算器２７，２８においてＤ／Ａ
変換器２６から出力されるベースバンド信号に加算され
ることにより、ベースバンド信号のオフセットが除去さ
れる。
【００４８】本実施例では、トランジスタＱ１，Ｑ２の
ドレイン電流が直流レベル検出回路７において共通の抵
抗Ｒ３により電圧に変換されるため、直流レベル検出回
路７でのオフセットは本質的に存在しない。従って、Ａ
／Ｄ変換器１３の分解能と直流レベル検出回路７の利得
によりオフセット検出精度が決定されることになり、図
５の実施例に比較してより容易にオフセット検出精度を
高めることができる。
ドレイン電流が直流レベル検出回路７において共通の抵
抗Ｒ３により電圧に変換されるため、直流レベル検出回
路７でのオフセットは本質的に存在しない。従って、Ａ
／Ｄ変換器１３の分解能と直流レベル検出回路７の利得
によりオフセット検出精度が決定されることになり、図
５の実施例に比較してより容易にオフセット検出精度を
高めることができる。
【００４９】次に、図１に示す第２のオフセット調整回
路９によって直交変調器４自体に帰還を施してオフセッ
ト補償を行う実施例を図７〜図１２により説明する。第
２のオフセット調整回路９は、直流レベル検出回路７の
出力から演算によりオフセット補償のための電位を発生
し、それを直交変調器４におけるベースバンド信号入力
回路部１０に帰還することでオフセット補償を行う。す
なわち、図２〜図６で説明した実施例とはオフセット補
償信号がベースバンド信号発生回路３でなく、直交変調
器４に帰還される点が基本的に異なっている。
路９によって直交変調器４自体に帰還を施してオフセッ
ト補償を行う実施例を図７〜図１２により説明する。第
２のオフセット調整回路９は、直流レベル検出回路７の
出力から演算によりオフセット補償のための電位を発生
し、それを直交変調器４におけるベースバンド信号入力
回路部１０に帰還することでオフセット補償を行う。す
なわち、図２〜図６で説明した実施例とはオフセット補
償信号がベースバンド信号発生回路３でなく、直交変調
器４に帰還される点が基本的に異なっている。
【００５０】（第４の実施例）図７（ａ）はその一実施
例を示す図であり、ベースバンド信号入力回路部１０は
今までの実施例と同様である。オフセット調整回路９
は、この例では直流レベル検出回路７を兼ねており、キ
ャパシタ３０とスイッチ３１〜３５により構成される。
スイッチ３１，３２，３５は、図７（ａ）に示すオフセ
ット補償制御信号φ１により制御され、φ１が“Ｈ”レ
ベルの期間にオン状態となる。スイッチ３３，３４は、
図７（ｂ）に示すオフセット補償制御信号φ２により制
御され、φ２が“Ｈ”レベルの期間にオン状態となる。
例を示す図であり、ベースバンド信号入力回路部１０は
今までの実施例と同様である。オフセット調整回路９
は、この例では直流レベル検出回路７を兼ねており、キ
ャパシタ３０とスイッチ３１〜３５により構成される。
スイッチ３１，３２，３５は、図７（ａ）に示すオフセ
ット補償制御信号φ１により制御され、φ１が“Ｈ”レ
ベルの期間にオン状態となる。スイッチ３３，３４は、
図７（ｂ）に示すオフセット補償制御信号φ２により制
御され、φ２が“Ｈ”レベルの期間にオン状態となる。
【００５１】送信時直前のスロットにおいて、ベースバ
ンド信号発生回路１０の出力は０とし、直交変調器４は
既に動作状態に入っているとする。送信休止期間にはオ
フセット補償制御信号φ１が“Ｈ”、φ２が“Ｌ”であ
り、従ってスイッチ３１，３２，３５はオン状態、スイ
ッチ３３，３４はオフ状態となっている。この状態で
は、ベースバンド発生回路３の出力とベースバンド信号
入力回路部１０との間に挿入されたスイッチ３５の両端
の電位差は０であるため、ベースバンド信号発生回路３
から端子３６に入力されたベースバンド信号Ｉ／は、ベ
ースバンド信号入力回路部１０におけるトランジスタＱ
２のゲートにそのまま伝達される。また、スイッチ３
１，３２の両端の電位差も０であるため、キャパシタ３
０の両端にはトランジスタＱ１，Ｑ２のソース電位Ｖs
1，Ｖs2の差Ｖs1−Ｖs2が保持される。この電位差Ｖs1
−Ｖs2は、ベースバンド信号発生回路３の出力オフセッ
ト電圧とベースバンド信号入力回路部１０のオフセット
電圧の和に相当する。
ンド信号発生回路１０の出力は０とし、直交変調器４は
既に動作状態に入っているとする。送信休止期間にはオ
フセット補償制御信号φ１が“Ｈ”、φ２が“Ｌ”であ
り、従ってスイッチ３１，３２，３５はオン状態、スイ
ッチ３３，３４はオフ状態となっている。この状態で
は、ベースバンド発生回路３の出力とベースバンド信号
入力回路部１０との間に挿入されたスイッチ３５の両端
の電位差は０であるため、ベースバンド信号発生回路３
から端子３６に入力されたベースバンド信号Ｉ／は、ベ
ースバンド信号入力回路部１０におけるトランジスタＱ
２のゲートにそのまま伝達される。また、スイッチ３
１，３２の両端の電位差も０であるため、キャパシタ３
０の両端にはトランジスタＱ１，Ｑ２のソース電位Ｖs
1，Ｖs2の差Ｖs1−Ｖs2が保持される。この電位差Ｖs1
−Ｖs2は、ベースバンド信号発生回路３の出力オフセッ
ト電圧とベースバンド信号入力回路部１０のオフセット
電圧の和に相当する。
【００５２】次に、送信休止期間から送信期間に推移す
ると、オフセット補償制御信号φ１が“Ｌ”、φ２が
“Ｈ”となり、スイッチ３１，３２，３５はオフ状態、
スイッチ３３，３４はオン状態となる。従って、スイッ
チ３５の両端の電位差は送信休止期間にキャパシタ３０
に保持された電位差Ｖs1−Ｖs2となる。すなわち、キャ
パシタ３０に保持された電位差は、ベースバンド信号発
生回路３から発生されるベースバンド信号のオフセット
電圧とベースバンド信号入力回路部１０のオフセット電
圧を減少させるように、ベースバンド信号入力回路部１
０に入力されるベースバンド信号に加算される。
ると、オフセット補償制御信号φ１が“Ｌ”、φ２が
“Ｈ”となり、スイッチ３１，３２，３５はオフ状態、
スイッチ３３，３４はオン状態となる。従って、スイッ
チ３５の両端の電位差は送信休止期間にキャパシタ３０
に保持された電位差Ｖs1−Ｖs2となる。すなわち、キャ
パシタ３０に保持された電位差は、ベースバンド信号発
生回路３から発生されるベースバンド信号のオフセット
電圧とベースバンド信号入力回路部１０のオフセット電
圧を減少させるように、ベースバンド信号入力回路部１
０に入力されるベースバンド信号に加算される。
【００５３】本実施例においては、トランジスタＱ１，
Ｑ２の相互コンダクタンスが十分に大きければ、オフセ
ットをほぼ完全に除去することができる。
Ｑ２の相互コンダクタンスが十分に大きければ、オフセ
ットをほぼ完全に除去することができる。
【００５４】なお、上述ではスリープモード等における
電源遮断を特に考慮することなく説明したが、送信スロ
ットの数百μｓｅｃ前に電源が入力されていれば、オフ
セット電圧をキャパシタ３０に保持することができるの
で、電源遮断動作が行われても上述したオフセット補償
動作を問題なく行うことができる。
電源遮断を特に考慮することなく説明したが、送信スロ
ットの数百μｓｅｃ前に電源が入力されていれば、オフ
セット電圧をキャパシタ３０に保持することができるの
で、電源遮断動作が行われても上述したオフセット補償
動作を問題なく行うことができる。
【００５５】（第５の実施例）図８に示す実施例は、ベ
ースバンド信号入力回路部１０の正相入力側と逆相入力
側の両方に図７（ａ）に示したオフセット調整回路９と
同様の構成のオフセット調整回路９Ａ，９Ｂを設けたも
のである。図７（ａ）の実施例では、トランジスタＱ
１，Ｑ２の相互コンダクタンスが十分に高ければオフセ
ットをほぼ完全に除去することができるが、例えばＱ
１，Ｑ２にＧａＡｓ ＭＥＳＦＥＴを用いた場合、相互
コンダクタンスが低いため、オフセット補償回路９の利
得、すなわちＶg1−Ｖg2／Ｖs1−Ｖs2（Ｖg1，Ｖg2はＱ
１，Ｑ２のゲート電位、Ｖs1−Ｖs2はＱ１，Ｑ２のソー
ス電位）は、１／２程度になってしまう。
ースバンド信号入力回路部１０の正相入力側と逆相入力
側の両方に図７（ａ）に示したオフセット調整回路９と
同様の構成のオフセット調整回路９Ａ，９Ｂを設けたも
のである。図７（ａ）の実施例では、トランジスタＱ
１，Ｑ２の相互コンダクタンスが十分に高ければオフセ
ットをほぼ完全に除去することができるが、例えばＱ
１，Ｑ２にＧａＡｓ ＭＥＳＦＥＴを用いた場合、相互
コンダクタンスが低いため、オフセット補償回路９の利
得、すなわちＶg1−Ｖg2／Ｖs1−Ｖs2（Ｖg1，Ｖg2はＱ
１，Ｑ２のゲート電位、Ｖs1−Ｖs2はＱ１，Ｑ２のソー
ス電位）は、１／２程度になってしまう。
【００５６】これに対し、図８の実施例によればオフセ
ット調整回路９Ａ，９Ｂの総合利得は図７（ａ）におけ
るオフセット調整回路９の利得の２倍である１となり、
トランジスタＱ１，Ｑ２の相互コンダクタンスが低くと
も、オフセット補償精度を高くとることが可能となる。
ット調整回路９Ａ，９Ｂの総合利得は図７（ａ）におけ
るオフセット調整回路９の利得の２倍である１となり、
トランジスタＱ１，Ｑ２の相互コンダクタンスが低くと
も、オフセット補償精度を高くとることが可能となる。
【００５７】（第６の実施例）図９（ａ）は、直流レベ
ル検出回路７とオフセット調整回路９の他の実施例であ
る。直流レベル検出回路７は図５と同様に、ベースバン
ド信号入力回路部１０におけるトランジスタＱ１，Ｑ２
のドレイン電流を検出するためのトランジスタＱ３，Ｑ
４と抵抗Ｒ３，Ｒ３により構成される。オフセット調整
回路９は、抵抗Ｒ３，Ｒ４の各々の電圧降下を正相入
力、逆相入力とする増幅器４１と、この増幅器４１の正
相出力および逆相出力を入力とするサンプルホールド回
路４２、およびサンプルホールド回路４２の出力により
電流値が制御される可変電流源ＣＶ１，ＣＶ２により構
成される。可変電流源ＣＶ１，ＣＶ２は、それぞれベー
スバンド信号入力回路部１０における電流源ＣＳ１，Ｃ
Ｓ２に並列に接続される。
ル検出回路７とオフセット調整回路９の他の実施例であ
る。直流レベル検出回路７は図５と同様に、ベースバン
ド信号入力回路部１０におけるトランジスタＱ１，Ｑ２
のドレイン電流を検出するためのトランジスタＱ３，Ｑ
４と抵抗Ｒ３，Ｒ３により構成される。オフセット調整
回路９は、抵抗Ｒ３，Ｒ４の各々の電圧降下を正相入
力、逆相入力とする増幅器４１と、この増幅器４１の正
相出力および逆相出力を入力とするサンプルホールド回
路４２、およびサンプルホールド回路４２の出力により
電流値が制御される可変電流源ＣＶ１，ＣＶ２により構
成される。可変電流源ＣＶ１，ＣＶ２は、それぞれベー
スバンド信号入力回路部１０における電流源ＣＳ１，Ｃ
Ｓ２に並列に接続される。
【００５８】トランジスタＱ３，Ｑ４は図９（ｂ）に示
すオフセット補償制御信号φ１により制御され、φ１が
“Ｈ”レベルの期間にオン状態となる。サンプルホール
ド回路４２は図９（ｂ）に示すオフセット補償制御信号
φ２により制御され、φ２が“Ｈ”レベルの期間にサン
プルモード、“Ｌ”レベルの期間にホールドモードとな
る。
すオフセット補償制御信号φ１により制御され、φ１が
“Ｈ”レベルの期間にオン状態となる。サンプルホール
ド回路４２は図９（ｂ）に示すオフセット補償制御信号
φ２により制御され、φ２が“Ｈ”レベルの期間にサン
プルモード、“Ｌ”レベルの期間にホールドモードとな
る。
【００５９】図１０は、サンプルホールド回路４２の具
体例を示す図であり、入力段にトランジスタＱ２１，Ｑ
２２と電流源ＣＳ２０および抵抗Ｒ１１，Ｒ２２からな
る差動増幅器、出力段にトランジスタＱ２３，Ｑ２４と
電流源ＣＳ２３，ＣＳ２４からなるソースフォロワを有
し、これら差動増幅器とソースフォロワとの間にサンプ
ル用スイッチＳＷ２１，ＳＷ２２とホールド用キャパシ
タＣ１，Ｃ２を有する構成である。スイッチＳＷ２１，
ＳＷ２２はオフセット補償制御信号φ２により制御さ
れ、φ２が“Ｈ”レベルのときオン状態となってサンプ
ルホールド回路４２をサンプルモードとし、φ２が
“Ｌ”レベルの期間にオフ状態となってサンプルホール
ド回路４２をホールドモードとする。
体例を示す図であり、入力段にトランジスタＱ２１，Ｑ
２２と電流源ＣＳ２０および抵抗Ｒ１１，Ｒ２２からな
る差動増幅器、出力段にトランジスタＱ２３，Ｑ２４と
電流源ＣＳ２３，ＣＳ２４からなるソースフォロワを有
し、これら差動増幅器とソースフォロワとの間にサンプ
ル用スイッチＳＷ２１，ＳＷ２２とホールド用キャパシ
タＣ１，Ｃ２を有する構成である。スイッチＳＷ２１，
ＳＷ２２はオフセット補償制御信号φ２により制御さ
れ、φ２が“Ｈ”レベルのときオン状態となってサンプ
ルホールド回路４２をサンプルモードとし、φ２が
“Ｌ”レベルの期間にオフ状態となってサンプルホール
ド回路４２をホールドモードとする。
【００６０】本実施例の動作は、次の通りである。送信
時直前のスロットにおいて、ベースバンド信号発生回路
３の出力は０とし、オフセット補償制御信号φ１が
“Ｈ”レベルとなったとき直交変調器４は既に動作状態
に入っているとする。オフセット補償制御信号φ１，φ
２が送信スロット期間の前、例えば１スロット前で
“Ｈ”レベルに立ち上がる。このとき図５で示したよう
に、トランジスタＱ１，２のドレイン電流は全てトラン
ジスタＱ３，Ｑ４を介して抵抗Ｒ３，Ｒ４に流れ込むた
め、ベースバンド信号発生回路３から発生されるベース
バンド信号のオフセット電圧とベースバンド信号入力回
路部１０のオフセット電圧との和である全体のオフセッ
ト電圧が抵抗Ｒ３，Ｒ４の電圧降下の差として現れる。
このオフセット電圧が増幅器４１で増幅され、次段のサ
ンプルホールド回路４２に入力される。
時直前のスロットにおいて、ベースバンド信号発生回路
３の出力は０とし、オフセット補償制御信号φ１が
“Ｈ”レベルとなったとき直交変調器４は既に動作状態
に入っているとする。オフセット補償制御信号φ１，φ
２が送信スロット期間の前、例えば１スロット前で
“Ｈ”レベルに立ち上がる。このとき図５で示したよう
に、トランジスタＱ１，２のドレイン電流は全てトラン
ジスタＱ３，Ｑ４を介して抵抗Ｒ３，Ｒ４に流れ込むた
め、ベースバンド信号発生回路３から発生されるベース
バンド信号のオフセット電圧とベースバンド信号入力回
路部１０のオフセット電圧との和である全体のオフセッ
ト電圧が抵抗Ｒ３，Ｒ４の電圧降下の差として現れる。
このオフセット電圧が増幅器４１で増幅され、次段のサ
ンプルホールド回路４２に入力される。
【００６１】このときオフセット補償制御信号φ２が
“Ｈ”レベルであるため、サンプルホールド回路４２は
サンプルモードとなっており、単なる増幅器として動作
する。このサンプルホールド回路４２の出力（オフセッ
ト電圧）は可変電流源ＣＶ１，ＣＶ２に制御信号として
与えられ、可変電流源ＣＶ１，ＣＶ２によって電圧−電
流変換される。ここで、可変電流源ＣＶ１の電流はトラ
ンジスタＱ１，Ｑ４を介して抵抗Ｒ４に流れ、可変電流
源ＣＶ２の電流はトランジスタＱ２，Ｑ３を介して抵抗
Ｒ３に流れる。この結果、図９（ａ）のレベル検出回路
７とオフセット調整回路９は帰還ループを形成し、トラ
ンジスタＱ３，Ｑ４のドレインを入力端とする電圧フォ
ロワとして動作するので、トランジスタＱ３，Ｑ４のド
レイン電位が同電位となるように可変電流源ＣＶ１，Ｃ
Ｖ２の電流が制御される。
“Ｈ”レベルであるため、サンプルホールド回路４２は
サンプルモードとなっており、単なる増幅器として動作
する。このサンプルホールド回路４２の出力（オフセッ
ト電圧）は可変電流源ＣＶ１，ＣＶ２に制御信号として
与えられ、可変電流源ＣＶ１，ＣＶ２によって電圧−電
流変換される。ここで、可変電流源ＣＶ１の電流はトラ
ンジスタＱ１，Ｑ４を介して抵抗Ｒ４に流れ、可変電流
源ＣＶ２の電流はトランジスタＱ２，Ｑ３を介して抵抗
Ｒ３に流れる。この結果、図９（ａ）のレベル検出回路
７とオフセット調整回路９は帰還ループを形成し、トラ
ンジスタＱ３，Ｑ４のドレインを入力端とする電圧フォ
ロワとして動作するので、トランジスタＱ３，Ｑ４のド
レイン電位が同電位となるように可変電流源ＣＶ１，Ｃ
Ｖ２の電流が制御される。
【００６２】次に、オフセット補償制御信号φ１が
“Ｈ”レベルのままでφ２を“Ｈ”レベルが遷移する。
これによりサンプルホールド回路４２はホールドモード
となり、トランジスタＱ３，Ｑ４のドレイン電位を同電
位に維持するような電圧を保持する。このため、サンプ
ルホールド回路４２の位置で上記の帰還ループは遮断さ
れることになる。
“Ｈ”レベルのままでφ２を“Ｈ”レベルが遷移する。
これによりサンプルホールド回路４２はホールドモード
となり、トランジスタＱ３，Ｑ４のドレイン電位を同電
位に維持するような電圧を保持する。このため、サンプ
ルホールド回路４２の位置で上記の帰還ループは遮断さ
れることになる。
【００６３】次に、オフセット補償制御信号φ１が
“Ｈ”レベルから“Ｌ”レベルに遷移すると、ベースバ
ンド信号入力回路部１０は通常の動作モードとなる。こ
の場合、オフセット電圧はサンプルホールド回路４２で
保持された電圧によって可変電流源ＣＶ１，ＣＶ２の電
流が制御されることで補償され、理想的には０となる。
“Ｈ”レベルから“Ｌ”レベルに遷移すると、ベースバ
ンド信号入力回路部１０は通常の動作モードとなる。こ
の場合、オフセット電圧はサンプルホールド回路４２で
保持された電圧によって可変電流源ＣＶ１，ＣＶ２の電
流が制御されることで補償され、理想的には０となる。
【００６４】（第７の実施例）図１１に、図９（ａ）の
オフセット調整回路９の一部の構成を変形した実施例を
示す。この実施例では、ベースバンド信号入力回路部１
０のトランジスタＱ１，Ｑ２の前段にトランジスタＱ
５，Ｑ６と電流源ＣＳ５，ＣＳ６による反転増幅段が設
けられ、可変電流源ＣＶ１，ＣＶ２はトランジスタＱ
５，Ｑ６のソースに接続されている。
オフセット調整回路９の一部の構成を変形した実施例を
示す。この実施例では、ベースバンド信号入力回路部１
０のトランジスタＱ１，Ｑ２の前段にトランジスタＱ
５，Ｑ６と電流源ＣＳ５，ＣＳ６による反転増幅段が設
けられ、可変電流源ＣＶ１，ＣＶ２はトランジスタＱ
５，Ｑ６のソースに接続されている。
【００６５】図１１の回路の動作は、基本的に図９
（ａ）と同様であるが、異なる点は可変電流源ＣＶ１，
ＣＶ２の電流が図９（ａ）の抵抗Ｒ３，Ｒ４に直接流れ
るのではなく、トランジスタＱ５，Ｑ６により電流−電
圧変換された後、トランジスタＱ１，Ｑ２のゲートに入
力されることである。この場合、トランジスタＱ５，Ｑ
６は反転増幅器を構成しているので、図９（ａ）のサン
プルホールド回路４２の出力端と可変電流源ＣＶ１，Ｃ
Ｖ２の制御入力端との接続を図９（ａ）とは逆にする必
要がある。
（ａ）と同様であるが、異なる点は可変電流源ＣＶ１，
ＣＶ２の電流が図９（ａ）の抵抗Ｒ３，Ｒ４に直接流れ
るのではなく、トランジスタＱ５，Ｑ６により電流−電
圧変換された後、トランジスタＱ１，Ｑ２のゲートに入
力されることである。この場合、トランジスタＱ５，Ｑ
６は反転増幅器を構成しているので、図９（ａ）のサン
プルホールド回路４２の出力端と可変電流源ＣＶ１，Ｃ
Ｖ２の制御入力端との接続を図９（ａ）とは逆にする必
要がある。
【００６６】（第８の実施例）図１２に、図９（ａ）の
オフセット調整回路９の一部の構成を変形した別の実施
例を示す。この実施例においては、トランジスタＱ１，
Ｑ２の前段に演算増幅器ＯＰ１，ＯＰ２が設けられ、ベ
ースバンド信号発生回路３からのベースバンド信号は演
算増幅器ＯＰ１，ＯＰ２の非反転入力端に入力される。
また、演算増幅器ＯＰ１，ＯＰ２の反転入力端は抵抗Ｒ
１１，Ｒ１２をそれぞれ介してトランジスタＱ１，Ｑ２
のソースに接続される。さらに、図９（ａ）のサンプル
ホールド回路４２の出力により制御される可変電流源Ｃ
Ｖ１，ＣＶ２は、演算増幅器ＯＰ１，ＯＰ２の反転入力
端に接続される。
オフセット調整回路９の一部の構成を変形した別の実施
例を示す。この実施例においては、トランジスタＱ１，
Ｑ２の前段に演算増幅器ＯＰ１，ＯＰ２が設けられ、ベ
ースバンド信号発生回路３からのベースバンド信号は演
算増幅器ＯＰ１，ＯＰ２の非反転入力端に入力される。
また、演算増幅器ＯＰ１，ＯＰ２の反転入力端は抵抗Ｒ
１１，Ｒ１２をそれぞれ介してトランジスタＱ１，Ｑ２
のソースに接続される。さらに、図９（ａ）のサンプル
ホールド回路４２の出力により制御される可変電流源Ｃ
Ｖ１，ＣＶ２は、演算増幅器ＯＰ１，ＯＰ２の反転入力
端に接続される。
【００６７】図１２の回路の動作も、基本的に図９
（ａ）と同様であるが、異なる点はオフセット調整が可
変電流源ＣＶ１の電流と抵抗Ｒ１１との積の電圧降下
と、可変電流源ＣＶ２の電流と抵抗Ｒ１２との積の電圧
降下との差が０となるように行われることである。
（ａ）と同様であるが、異なる点はオフセット調整が可
変電流源ＣＶ１の電流と抵抗Ｒ１１との積の電圧降下
と、可変電流源ＣＶ２の電流と抵抗Ｒ１２との積の電圧
降下との差が０となるように行われることである。
【００６８】
【発明の効果】以上説明したように、本発明によればキ
ャリアリークを直接検出することなくオフセット補償を
行って送信時におけるキャリアリークを小さくすること
が可能であり、ＩＣ化に適した構成とすることができ
る。
ャリアリークを直接検出することなくオフセット補償を
行って送信時におけるキャリアリークを小さくすること
が可能であり、ＩＣ化に適した構成とすることができ
る。
【図１】本発明の一実施例に係る送信装置の基本構成を
示すブロック図
示すブロック図
【図２】本発明に係るオフセット補償回路の第１の実施
例を示す回路図
例を示す回路図
【図３】図２における電流切替回路の具体例を示す回路
図
図
【図４】同実施例のオフセット補償回路におけるオフセ
ット調整回路を示す回路図
ット調整回路を示す回路図
【図５】本発明に係るオフセット補償回路の第２の実施
例を示す回路図
例を示す回路図
【図６】本発明に係るオフセット補償回路の第３の実施
例を示す回路図
例を示す回路図
【図７】本発明に係るオフセット補償回路の第４の実施
例を示す回路図およびオフセット補償制御信号のタイミ
ング図
例を示す回路図およびオフセット補償制御信号のタイミ
ング図
【図８】本発明に係るオフセット補償回路の第５の実施
例を示す回路図
例を示す回路図
【図９】本発明に係るオフセット補償回路の第６の実施
例を示す回路図およびオフセット補償制御信号のタイミ
ング図
例を示す回路図およびオフセット補償制御信号のタイミ
ング図
【図１０】図９におけるサンプルホールド回路の具体例
を示す回路図
を示す回路図
【図１１】本発明に係るオフセット補償回路の第７の実
施例を示す回路図
施例を示す回路図
【図１２】本発明に係るオフセット補償回路の第８の実
施例を示す回路図
施例を示す回路図
【図１３】従来のオフセット補償回路を備えた送信装置
の構成を示すブロック図
の構成を示すブロック図
１…マイク ２…ＡＤＰＣＭ回路
３…ベースバンド信号発生回路 ４…直交変調器
５…パワーアンプ ６…アンテナ
７…直流レベル検出回路 ８…第１のオフセッ
ト調整回路 ９…第２のオフセット調整回路 １０…ベースバンド信
号入力回路部 １１…電流切替回路 １２…時分割スイッ
チ １３…Ａ／Ｄ変換器 ２０…時分割スイッ
チ ２１，２２…保持回路 ２３…差分回路 ２４−ｉ…電流切替スイッチ ２５−ｉ…電流源 ２６…Ｄ／Ａ変換器 ２７，２８…加算器
ト調整回路 ９…第２のオフセット調整回路 １０…ベースバンド信
号入力回路部 １１…電流切替回路 １２…時分割スイッ
チ １３…Ａ／Ｄ変換器 ２０…時分割スイッ
チ ２１，２２…保持回路 ２３…差分回路 ２４−ｉ…電流切替スイッチ ２５−ｉ…電流源 ２６…Ｄ／Ａ変換器 ２７，２８…加算器
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 谷本 洋
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝研究開発センター内
(56)参考文献 特開 平２−308643（ＪＰ，Ａ)
特開 平４−267657（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/20
Claims (6)
- 【請求項１】送信データに基づきＩ，Ｑチャネルのベー
スバンド信号を発生するベースバンド信号発生手段と、 前記ベースバンド発生手段から発生されるＩ，Ｑチャネ
ルのベースバンド信号および互いに直交するローカル信
号を入力として変調出力信号を発生する直交変調手段
と、 前記直交変調手段から発生される変調出力信号を送信す
る送信手段と、 前記直交変調手段のベースバンド信号入力回路部から
Ｉ，Ｑチャネルの直流レベルを検出するレベル検出手段
と、 前記レベル検出手段の出力に基づいて前記ベースバンド
発生手段から発生されるＩ，Ｑチャネルのベースバンド
信号の直流レベルを調整するレベル調整手段とを備え、 前記ベースバンド信号入力回路部は、前記ベースバンド
信号の正相信号および逆相信号をゲートまたはベースに
入力する差動対トランジスタと、該差動対トランジスタ
のソース間またはエミッタ間に接続されたディジェネレ
ーション抵抗と、前記差動対トランジスタのソースまた
はエミッタにそれぞれ接続された第１および第２の電流
源と、前記差動対トランジスタのドレインまたはコレク
タの電流を前記ローカル信号の正相信号および逆相信号
に応じて切り替える電流切替回路とからなるダブルバラ
ンスドミキサを前記Ｉ，Ｑチャネル毎に有し、 前記レベル検出手段は、制御信号に従ってオン・オフ制
御される第１および第２の電流切替スイッチと、該第１
および第２の電流切替スイッチを介して前記差動対トラ
ンジスタのドレインまたはコレクタの電流がそれぞれ供
給される第１および第２の電流検出用抵抗と、該第１お
よび第２の電流検出用抵抗の電圧降下を時分割でディジ
タル値に変換するＡ／Ｄ変換器とを前記Ｉ，Ｑチャネル
毎に有する送信装置。 - 【請求項２】送信データに基づきＩ，Ｑチャネルのベー
スバンド信号を発生するベースバンド信号発生手段と、 前記ベースバンド発生手段から発生されるＩ，Ｑチャネ
ルのベースバンド信号および互いに直交するローカル信
号を入力として変調出力信号を発生する直交変調手段
と、 前記直交変調手段から発生される変調出力信号を送信す
る送信手段と、 前記直交変調手段のベースバンド信号入力回路部から
Ｉ，Ｑチャネルの直流レベルを検出するレベル検出手段
と、 前記レベル検出手段の出力に基づいて前記ベースバンド
発生手段から発生されるＩ，Ｑチャネルのベースバンド
信号の直流レベルを調整するレベル調整手段とを備え、 前記ベースバンド信号入力回路部は、前記ベースバンド
信号の正相信号および逆相信号をゲートまたはベースに
入力する差動対トランジスタと、該差動対トランジスタ
のソース間またはエミッタ間に接続されたディジェネレ
ーション抵抗と、前記差動対トランジスタのソースまた
はエミッタにそれぞれ接続された第１および第２の電流
源と、前記差動対トランジスタのドレインまたはコレク
タの電流を前記ローカル信号の正相信号および逆相信号
に応じて切り替える電流切替回路とからなるダブルバラ
ンスドミキサを前記Ｉ，Ｑチャネル毎に有し、 前記レベル検出手段は、第１および第２の制御信号に従
って相補的にオン・オフ制御される第１および第２の電
流切替スイッチと、該第１および第２の電流切替スイッ
チを介して前記差動対トランジスタのドレインまたはコ
レクタの電流が共通に供給される一つの電流検出用抵抗
と、該電流検出用抵抗の電圧降下をディジタル値に変換
するＡ／Ｄ変換器とを前記Ｉ，Ｑチャネル毎に有する送
信装置。 - 【請求項３】送信データに基づきＩ，Ｑチャネルのベー
スバンド信号を発生するベースバンド信号発生手段と、 前記ベースバンド発生手段から発生されるＩ，Ｑチャネ
ルのベースバンド信号および互いに直交するローカル信
号を入力として変調出力信号を発生する直交変調手段
と、 前記直交変調手段から発生される変調出力信号を送信す
る送信手段と、 前記送信手段の送信休止期間に前記ベースバンド信号発
生手段から規定値が出力された状態で前記直交変調手段
のベースバンド信号入力回路部からＩ，Ｑチャネルの直
流レベルを検出し、該直流レベルの検出結果に基づいて
前記ベースバンド入力回路部のＩ，Ｑチャネルの直流レ
ベルを調整するレベル検出調整手段とを備え、 前記ベースバンド信号入力回路部は、前記ベースバンド
信号の正相信号および逆相信号をゲートまたはベースに
入力する差動対トランジスタと、該差動対トランジスタ
のソース間またはエミッタ間に接続されたディジェネレ
ーション抵抗と、前記差動対トランジスタのソースまた
はエミッタにそれぞれ接続された第１および第２の電流
源と、前記差動対トランジスタのドレインまたはコレク
タの電流を前記ローカル信号の正相信号および逆相信号
に応じて切り替える電流切替回路とからなるダブルバラ
ンスドミキサを前記Ｉ，Ｑチャネル毎に有し、 前記レベル検出調整手段は、前記差動対トランジスタの
ソースまたはエミッタに各一端がそれぞれ接続され、前
記送信手段の送信休止期間にオン状態、送信期間にオフ
状態とされる第１および第２のスイッチと、該第１およ
び第２のスイッチの各他端に両端がそれぞれ接続された
キャパシタと、該キャパシタの両端に各一端がそれぞれ
接続され、前記送信手段の送信期間にオン状態、送信休
止期間にオフ状態とされる第３および第４のスイッチ
と、該第３および第４のスイッチの各他端に両端が接続
されると共に、前記ベースバンド信号発生手段の出力端
子と前記ベースバンド信号入力回路部のベースバンド信
号入力端子との間に挿入され、前記送信手段の送信休止
期間にオン状態、送信期間にオフ状態とされる第５のス
イッチとを前記Ｉ，Ｑチャネル毎に有する送信装置。 - 【請求項４】送信データに基づきＩ，Ｑチャネルのベー
スバンド信号を発生するベースバンド信号発生手段と、 前記ベースバンド発生手段から発生されるＩ，Ｑチャネ
ルのベースバンド信号および互いに直交するローカル信
号を入力として変調出力信号を発生する直交変調手段
と、 前記直交変調手段から発生される変調出力信号を送信す
る送信手段と、 前記送信手段の送信休止期間に前記ベースバンド信号発
生手段から規定値が出力された状態で前記直交変調手段
のベースバンド信号入力回路部からＩ，Ｑチャネルの直
流レベルを検出し、該直流レベルの検出結果に基づいて
前記ベースバンド入力回路部のＩ，Ｑチャネルの直流レ
ベルを調整するレベル検出調整手段とを備え、 前記ベースバンド信号入力回路部は、前記ベースバンド
信号の正相信号および逆相信号をゲートまたはベースに
入力する差動対トランジスタと、該差動対トランジスタ
のソース間またはエミッタ間に接続されたディジェネレ
ーション抵抗と、前記差動対トランジスタのソースまた
はエミッタにそれぞれ接続された第１および第２の電流
源と、前記差動対トランジスタのドレインまたはコレク
タの電流を前記ローカル信号の正相信号および逆相信号
に応じて切り替える電流切替回路とからなるダブルバラ
ンスドミキサを前記Ｉ，Ｑチャネル毎に有し、 前記レベル検出調整手段は、前記第１および第２のトラ
ンジスタのソースまたはエミッタに各一端がそれぞれ接
続され、前記送信手段の送信休止期間にオン状態、送信
期間にオフ状態とされる第１および第２のスイッチと、
該第１および第２のスイッチの各他端に両端がそれぞれ
接続されたキャパシタと、該キャパシタの両端に各一端
がそれぞれ接続され、前記送信手段の送信期間にオン状
態、送信休止期間にオフ状態とされる第３および第４の
スイッチと、該第３および第４のスイッチの各他端に両
端が接続されると共に、前記ベースバンド信号発生手段
の出力と前記ベースバンド信号入力回路部のベースバン
ド信号入力との間に挿入され、前記送信手段の送信休止
期間にオン状態、送信期間にオフ状態とされる第５のス
イッチとを前記ベースバンド信号入力回路部におけるベ
ースバンド信号の正相信号入力と逆相信号入力にそれぞ
れ対応させ、かつ前記Ｉ，Ｑチャネル毎に有する送信装
置。 - 【請求項５】送信データに基づきＩ，Ｑチャネルのベー
スバンド信号を発生するベースバンド信号発生手段と、 前記ベースバンド発生手段から発生されるＩ，Ｑチャネ
ルのベースバンド信号および互いに直交するローカル信
号を入力として変調出力信号を発生する直交変調手段
と、 前記直交変調手段から発生される変調出力信号を送信す
る送信手段と、 前記直交変調手段のベースバンド信号入力回路部から
Ｉ，Ｑチャネルの直流レベルを検出するレベル検出手段
と、 前記レベル検出手段の出力に基づいて前記ベースバンド
入力回路部のＩ，Ｑチャネルの直流レベルを調整するレ
ベル調整手段とを備え、 前記ベースバンド信号入力回路部は、前記ベースバンド
信号の正相信号および逆相信号をゲートまたはベースに
入力する差動対トランジスタと、該差動対トランジスタ
のソース間またはエミッタ間に接続されたディジェネレ
ーション抵抗と、前記差動対トランジスタのソースまた
はエミッタにそれぞれ接続された第１および第２の電流
源と、前記差動対トランジスタのドレインまたはコレク
タの電流を前記ローカル信号の正相信号および逆相信号
に応じて切り替える電流切替回路とからなるダブルバラ
ンスドミキサを前記Ｉ，Ｑチャネル毎に有し、 前記レベル検出手段は、制御信号に従ってオン・オフ制
御される第１および第２の電流切替スイッチと、該第１
および第２の電流切替スイッチを介して前記差動対トラ
ンジスタのドレインまたはコレクタの電流がそれぞれ供
給される第１および第２の電流検出用抵抗とを前記Ｉ，
Ｑチャネル毎に有し、 前記レベル調整手段は、該第１および第２の電流検出用
抵抗の電圧降下を正相入力および逆相入力とする増幅器
と、該増幅器の正相出力および逆相出力を入力とするサ
ンプルホールド回路と、前記第１および第２の電流源に
対して並列に接続され、前記サンプルホールド回路の正
相出力および逆相出力により電流値が制御される第１お
よび第２の可変電流源とを前記Ｉ，Ｑチャネル毎に有す
る送信装置。 - 【請求項６】送信データに基づきＩ，Ｑチャネルのベー
スバンド信号を発生するベースバンド信号発生手段と、 前記ベースバンド発生手段から発生されるＩ，Ｑチャネ
ルのベースバンド信号および互いに直交するローカル信
号を入力として変調出力信号を発生する直交変調手段
と、 前記直交変調手段から発生される変調出力信号を送信す
る送信手段と、 前記直交変調手段のベースバンド信号入力回路部から
Ｉ，Ｑチャネルの直流レベルを検出するレベル検出手段
と、 前記レベル検出手段の出力に基づいて前記ベースバンド
入力回路部のＩ，Ｑチャネルの直流レベルを調整するレ
ベル調整手段とを備え、 前記ベースバンド信号入力回路部は、差動対トランジス
タと、該差動対トランジスタのソース間またはエミッタ
間に接続されたディジェネレーション抵抗と、前記差動
対トランジスタのソースまたはエミッタにそれぞれ接続
された第１および第２の電流源と、前記差動対トランジ
スタのドレインまたはコレクタの電流を前記ローカル信
号の正相信号および逆相信号に応じて切り替える電流切
替回路とからなるダブルバランスドミキサを前記Ｉ，Ｑ
チャネル毎に有すると共に、前記ベースバンド信号の正
相信号をゲートまたはベースに入力し、ソースまたはエ
ミッタが前記差動対トランジスタの一方のゲートまたは
ベースに接続された第１のトランジスタと該第１のトラ
ンジスタのソースまたはエミッタに接続された第３の電
流源とからなる第１の増幅器、及び前記ベースバンド信
号の逆相信号をゲートまたはベースに入力し、ソースま
たはエミッタが前記差動対トランジスタの他方のゲート
またはベースに接続された第２のトランジスタと該第２
のトランジスタのソースまたはエミッタに接続された第
４の電流源とからなる第２の増幅器を前記Ｉ，Ｑチャネ
ル毎に有し、 前記レベル検出手段は、制御信号に従ってオン・オフ制
御される第１および第２の電流切替スイッチと、該第１
および第２の電流切替スイッチを介して前記差動対トラ
ンジスタのドレインまたはコレクタの電流がそれぞれ供
給される第１および第２の電流検出用抵抗とを前記Ｉ，
Ｑチャネル毎に有し、 前記レベル調整手段は、該第１および第２の電流検出用
抵抗の電圧降下を正相入力および逆相入力とす第３の増
幅器と、該第３の増幅器の正相出力および逆相出力を入
力とするサンプルホールド回路と、前記第３および第４
の電流源に対して並列に接続され、前記サンプルホール
ド回路の逆相出力および正相出力により電流値が制御さ
れる第１および第２の可変電流源とを前記Ｉ，Ｑチャネ
ル毎に有する送信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35128493A JP3360912B2 (ja) | 1993-12-29 | 1993-12-29 | 送信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35128493A JP3360912B2 (ja) | 1993-12-29 | 1993-12-29 | 送信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202961A JPH07202961A (ja) | 1995-08-04 |
| JP3360912B2 true JP3360912B2 (ja) | 2003-01-07 |
Family
ID=18416275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35128493A Expired - Fee Related JP3360912B2 (ja) | 1993-12-29 | 1993-12-29 | 送信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3360912B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7471939B2 (en) | 2005-08-01 | 2008-12-30 | Kabushiki Kaisha Toshiba | Multiplier and radio communication apparatus using the same |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169463B1 (en) * | 1999-03-24 | 2001-01-02 | Philips Electronic North America Corp. | Quadrature modulator with set-and-forget carrier leakage compensation |
| JP3540204B2 (ja) | 1999-07-02 | 2004-07-07 | Ｎｅｃエレクトロニクス株式会社 | 直交変調器及びそれを備える移動体通信機、通信システム |
| KR100438068B1 (ko) * | 2001-09-25 | 2004-07-02 | 엘지전자 주식회사 | 디지털 중계기 및 수신기의 ｆｐｌｌ시스템 |
| JP4587842B2 (ja) | 2005-02-28 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | 通信用半導体集積回路 |
| JP5049469B2 (ja) * | 2005-04-05 | 2012-10-17 | パナソニック株式会社 | リニアライザ |
| WO2006118184A1 (ja) | 2005-04-28 | 2006-11-09 | Nec Corporation | 半導体装置 |
| JP4883657B2 (ja) * | 2010-08-18 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | 通信用半導体集積回路 |
| JP5853881B2 (ja) * | 2012-06-26 | 2016-02-09 | 三菱電機株式会社 | 無線通信装置 |
-
1993
- 1993-12-29 JP JP35128493A patent/JP3360912B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7471939B2 (en) | 2005-08-01 | 2008-12-30 | Kabushiki Kaisha Toshiba | Multiplier and radio communication apparatus using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07202961A (ja) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7880546B2 (en) | Amplifier and the method thereof | |
| JP3721144B2 (ja) | 周波数変換器、直交復調器及び直交変調器 | |
| JP3360912B2 (ja) | 送信装置 | |
| EP1444777B1 (en) | A power amplifier module with distortion compensation | |
| JP3038916B2 (ja) | スルー・レートの制御された増幅器 | |
| WO2000018014A1 (fr) | Circuit a boucle a phase asservie et terminal de communication radio utilisant une boucle a phase asservie | |
| US6650883B1 (en) | Mixer with adjustable linearity | |
| US6114921A (en) | Double-balanced modulator and quadri-phase shift keying device | |
| EP0168421A1 (en) | Improvements in or relating to integrated squaring circuits | |
| US5216354A (en) | Controllable voltage-to-current converter having third-order distortion reduction | |
| US6906584B1 (en) | Switchable gain amplifier having a high-pass filter pole | |
| JP3052872B2 (ja) | バランス型ミキサのミキシング方法と回路 | |
| US20050270107A1 (en) | Low distortion amplifier | |
| US6977547B2 (en) | Minimizing changes in the amplification factor of an amplification circuit during operation | |
| JPH05347563A (ja) | Ｄ／ａ変換装置 | |
| US20060164167A1 (en) | Linear commutating amplifier | |
| US6167284A (en) | Device for converting a symmetrical signal into an asymmetrical signal | |
| JP3462408B2 (ja) | 直流帰還回路 | |
| US20030030480A1 (en) | Low noise analog multiplier utilizing nonlinear local feedback elements | |
| JP2001057511A (ja) | 線形増幅回路 | |
| KR20000010922A (ko) | 에러 정정을 갖는 전압-전류 변환기 | |
| JP4075127B2 (ja) | 位相シフト回路 | |
| JPH1155039A (ja) | ミキサ回路 | |
| JPH11205401A (ja) | 直交変調器 | |
| JPH10209759A (ja) | ２重平衡ミクサー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |