JPH07202961A - 送信装置 - Google Patents

送信装置

Info

Publication number
JPH07202961A
JPH07202961A JP35128493A JP35128493A JPH07202961A JP H07202961 A JPH07202961 A JP H07202961A JP 35128493 A JP35128493 A JP 35128493A JP 35128493 A JP35128493 A JP 35128493A JP H07202961 A JPH07202961 A JP H07202961A
Authority
JP
Japan
Prior art keywords
circuit
offset
baseband signal
level
baseband
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35128493A
Other languages
English (en)
Other versions
JP3360912B2 (ja
Inventor
Shoji Otaka
章二 大高
Akira Yasuda
彰 安田
Tsutomu Sugawara
勉 菅原
Hiroshi Tanimoto
洋 谷本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP35128493A priority Critical patent/JP3360912B2/ja
Publication of JPH07202961A publication Critical patent/JPH07202961A/ja
Application granted granted Critical
Publication of JP3360912B2 publication Critical patent/JP3360912B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【目的】直流オフセットを直接検出して補償することで
キャリアリーク除去を行い、IC化に適した送信装置を
提供する。 【構成】送信データからI,Qチャネルのベースバンド
信号を発生するベースバンド信号発生回路3と、I,Q
チャネルのベースバンド信号と互いに直交するキャリア
を入力として変調出力信号を発生する直交変調器4と、
この直交変調器4のベースバンド信号入力回路部から
I,Qチャネルの直流レベルを検出する直流レベル検出
回路7と、この直流レベル検出回路7の出力に基づいて
ベースバンド発生回路3から発生されるI,Qチャネル
のベースバンド信号の直流レベルを調整する第1のオフ
セット調整回路8とを有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は移動無線等の無線通信機
器に用いられる送信装置に係り、特に直交変調を行う際
に不要輻射となるキャリアリークを低減するために必要
とされるI,Qチャネルのベースバンド信号のオフセッ
ト調整回路に関する。
【0002】
【従来の技術】近年、携帯電話、セルラーに代表される
ような移動無線通信機器の開発が盛んに行われている。
これらの通信機器は、例えば人間が所持したり、自動車
に搭載されるため、小型・軽量化が強く要求される。こ
のため機器を構成する回路は、従来のハイブリッドIC
からモノリシックIC(LSI)化を実現することが必
須となっている。さらに、携帯電話機はバッテリ駆動が
基本となるため、使用するICは低電圧動作・低消費電
力であることが要求される。
【0003】ところで、携帯電話機などの移動通信機器
では通信方式として、一般に90°位相の異なる2つの
キャリアにディジタル化された音声信号を乗せる直交変
調方式を採用している。図13に、従来の直交変調を用
いた移動通信機器の送信装置の構成を示す。マイク10
1によって電気信号に変換された音声信号は、ADPC
M回路102によりディジタル化された後、ベースバン
ド信号発生回路103に入力される。ベースバンド信号
発生回路103は、ディジタル化された音声信号をシリ
アル/パラレル変換して直交ベースバンド信号、すなわ
ちI,Qチャネルのベースバンド信号(Ik,Qk)を
発生すると共に、時分割送信を行うために必要な周波数
変換を行う。ベースバンド信号発生回路103から発生
されたI,Qチャネルのベースバンド信号は、直交変調
器104に入力される。直交変調器104には、さらに
図示しない局部発振器と90°移相器により生成された
互いに90°位相の異なるキャリア信号 cosωct, s
inωctが入力される。そして、直交変調器104は次
式に示す演算処理を行う。
【0004】 c(t) =ik(t) cosωct−qk(t) sinωc(t) (1) ik(t) =ΣIk・pd(t−kD) Qk(t) =ΣQk・pd(t−kD) (2) 但し、Pd(t) はディジタル信号の帯域制限を行うフィ
ルタのインパルス応答である。
【0005】直交変調器104からは上式(1)に示し
た変調出力信号c(t) が出力され、パワーアンプ105
により増幅された後、アンテナ107によって空間に放
射される。
【0006】上記構成において、直交変調器104に入
力されるベースバンド信号に直流オフセットがある場
合、または直交変調器104のベースバンド信号のベー
スバンド信号入力回路部自体に直流オフセットがある場
合、変調出力信号c(t) にはそれらの直流オフセットに
起因するキャリアリークが現れる。次式(3)に、同相
側の直流オフセットをIoff とし、直交相側の直流オフ
セットをQoff とした場合の変調出力信号c1(t) を示
す。
【0007】 c1(t) = (Ik(t)+Ioff) cosωct− (Qk(t)+Qoff) sinωct =c(t) +SQR (Ioff2+Qoff2)sin(ωct+θ) θ= tan-1 (−Ioff/Qoff) (3) このキャリアリークは信号帯域内スプリアスとなるた
め、システムの規格からその上限が規定され、信号帯域
内スプリアスを規定値以下に抑えるように、I,Qチャ
ネルのベースバンド信号の直流オフセットと直交変調器
104のベースバンド信号入力回路部自体の直流オフセ
ットを小さくするように調整する必要がある。
【0008】キャリアリークを除去するためのオフセッ
ト調整方法として、従来では図13に示すように直交変
調器104の出力からキャリアリーク検出回路107で
検出し、この検出した信号を基にオフセット調整回路1
08によってベースバンド信号発生回路103または直
交変調器104にオフセット調整用の信号を与える酔う
にしていた。
【0009】
【発明が解決しようとする課題】上述したように従来の
キャリアリーク除去手段では、システムとして問題とな
るキャリアリークを検出回路107で直接検出してい
る。しかし、高周波でかつ微小レベルのキャリアリーク
を感度よく直接検出することは難しく、またキャリアリ
ーク検出回路107をIC化することも困難であり、実
装面積が大きくなってしまう。従って、従来のキャリア
リーク除去手段は、携帯電話機等の移動機器に要求され
る小型・軽量化と低価格化を妨げる要因となっている。
【0010】本発明は、直流オフセットを直接検出して
オフセット補償を行うことでキャリアリーク除去を行
い、IC化に適し、小型・軽量化、低価格化を図ること
ができる送信装置を提供することを目的とする。
【0011】
【課題を解決するための手段】上記目的を達成するた
め、本発明による第1の送信装置は、送信データから
I,Qチャネルのベースバンド信号を発生するベースバ
ンド信号発生手段と、このベースバンド発生手段から発
生されるI,Qチャネルのベースバンド信号および互い
に直交するローカル信号を入力として変調出力信号を発
生する直交変調手段と、この直交変調手段から発生され
る変調出力信号を送信する送信手段と、前記直交変調手
段のベースバンド信号入力回路部からI,Qチャネルの
直流レベルを検出するレベル検出手段と、このレベル検
出手段の出力に基づいて前記ベースバンド発生手段から
発生されるI,Qチャネルのベースバンド信号の直流レ
ベルを調整するレベル調整手段とを備えたことを特徴と
する。
【0012】第1の送信装置の好ましい実施態様を以下
に列挙する。
【0013】(1)前記送信手段は、前記変調出力信号
を間欠的に送信するものであり、前記ベースバンド信号
発生手段は、該変調出力信号の送信休止期間に規定値を
出力するものであり、前記レベル検出手段は、該送信休
止期間に前記直交変調手段のベースバンド信号入力回路
部の直流レベルを検出するものであることを特徴とす
る。
【0014】(2)前記レベル検出手段は、前記直交変
調手段のベースバンド信号入力回路部の直流レベルをデ
ィジタル値に変換するA/D変換手段であり、前記レベ
ル調整手段は、前記A/D変換手段から出力される前記
直流レベルに対応したディジタル値を保持する保持手段
と、この保持手段により保持されたディジタル値をアナ
ログ値に変換するD/A変換手段とを有し、このD/A
変換手段から出力されるアナログ値を前記ベースバンド
発生手段から発生されるI,Qチャネルのベースバンド
信号に加算するものであることを特徴とする。
【0015】(3)前記ベースバンド信号発生手段は、
前記I,Qチャネルのベースバンド信号をそれぞれ正相
信号と逆相信号とからなる差動信号の形で発生するもの
であり、前記レベル検出手段は、前記直交変調手段のベ
ースバンド信号入力回路部のI,Qチャネルについてそ
れぞれ正相側および逆相側の直流レベルを時分割でディ
ジタル値に変換するA/D変換手段であり、前記レベル
調整手段は、前記A/D変換手段から出力される前記正
相側および逆相側の直流レベルに対応した二つのディジ
タル値をそれぞれ保持する保持手段と、この保持手段に
より保持された二つのディジタル値の差分を求める差分
手段と、この差分手段により求められた差分をアナログ
値に変換するD/A変換手段とを有し、このD/A変換
手段から出力されるアナログ値を前記ベースバンド発生
手段から発生されるI,Qチャネルのベースバンド信号
に加算するものであることを特徴とする。
【0016】(4)(3)において、前記直交変調手段
のベースバンド信号入力回路部は、前記ベースバンド信
号の正相信号および逆相信号を入力とする差動回路と、
前記ローカル信号の正相信号および逆相信号を入力とす
る電流切替回路とを接続して構成されるダブルバランス
ドミキサであり、前記レベル検出手段は、前記差動回路
を構成する二つのトランジスタのソースまたはエミッタ
の電位を前記正相側および逆相側の直流レベルとして時
分割でディジタル値に変換することを特徴とする。
【0017】(5)(4)において、前記直交変調手段
のベースバンド信号入力回路部は、前記ベースバンド信
号の正相信号および逆相信号を入力とする差動回路と、
前記ローカル信号の正相信号および逆相信号を入力とす
る電流切替回路とを接続して構成されるダブルバランス
ドミキサであり、前記レベル検出手段は、前記差動回路
を構成する二つのトランジスタのドレインまたはコレク
タの電流を制御信号に従ってオン・オフ制御される二つ
の電流切替スイッチを介して異なる電流検出用抵抗また
は共通電流検出用抵抗に流し、該電流検出用抵抗の電圧
降下を前記正相側および逆相側の直流レベルとして時分
割でディジタル値に変換することを特徴とする。
【0018】また、本発明による第2の送信装置は、送
信データからI,Qチャネルのベースバンド信号を発生
するベースバンド信号発生手段と、このベースバンド発
生手段から発生されるI,Qチャネルのベースバンド信
号および互いに直交するローカル信号を入力として変調
出力信号を発生する直交変調手段と、この直交変調手段
から発生される変調出力信号を送信する送信手段と、こ
の送信手段の送信休止期間に前記ベースバンド信号発生
手段から規定値を出力した状態で前記直交変調手段のベ
ースバンド信号入力回路部からI,Qチャネルの直流レ
ベルを検出するレベル検出手段と、このレベル検出手段
により検出された直流レベルを保持し、該保持した直流
レベルを該ベースバンド信号入力回路部に帰還して該ベ
ースバンド信号入力部の直流レベルを調整するレベル調
整手段とを備えたことを特徴とする。
【0019】第2の送信装置の好ましい実施態様を以下
に列挙する。
【0020】(1)前記直交変調手段のベースバンド信
号入力回路部は、前記ベースバンド信号の正相信号およ
び逆相信号を入力とする差動回路と、前記ローカル信号
の正相信号および逆相信号を入力とする電流切替回路と
を接続して構成されるダブルバランスドミキサであり、
前記レベル調整手段は、前記ベースバンド信号発生回路
から発生されるベースバンド信号を規定値にした状態で
前記差動回路を構成する二つのトランジスタのソースま
たはエミッタの電位差をキャパシタにより保持し、この
キャパシタに保持された電位差を前記送信手段の送信時
に前記ベースバンド信号発生回路から発生されるベース
バンド信号に加算することで前記ベースバンド信号入力
回路部の直流レベルを調整することを特徴とする。
【0021】(2)前記直交変調手段のベースバンド信
号入力回路部は、前記ベースバンド信号の正相信号およ
び逆相信号を入力とする差動回路と、前記ローカル信号
の正相信号および逆相信号を入力とする電流切替回路と
を接続して構成されるダブルバランスドミキサであり、
前記レベル調整手段は、前記差動回路を構成する二つの
トランジスタのドレインまたはコレクタの電流を制御信
号に従ってオン・オフ制御される二つの電流切替スイッ
チを介して異なる電流検出用抵抗に流し、該電流検出用
抵抗の電圧降下をサンプルホールド回路で保持し、この
サンプルホールド回路の出力を電圧−電流変換して前記
ベースバンド信号入力回路部に帰還することを特徴とす
る。
【0022】
【作用】このように本発明では、例えば送信休止期間中
に直交変調器のベースバンド信号入力回路部から直流オ
フセットが直接検出され、それに基づいて送信時にベー
スバンド信号入力回路部の直流レベルが調整されること
によりオフセット補償が行われ、キャリアリークが低減
される。直流オフセットの検出は、高周波でかつ微小レ
ベルであるキャリアリークの検出と異なり、低周波回路
を用いて容易にかつ感度よく行うことができ、IC化も
容易である。従って、本発明によると小型・軽量化、低
価格化を図ることができる。
【0023】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図1は、本発明の一実施例に係るオフセット補償
回路を備えた送信装置の概略構成を示すブロック図であ
る。同図において、マイク1によって電気信号に変換さ
れた音声信号は、ADPCM回路2によりディジタル化
された後、ベースバンド信号発生回路3に入力される。
なお、ADPCM回路2に代えて単なるA/D変換器を
用いてもよい。ベースバンド信号発生回路3は、ディジ
タル化された音声信号をシリアル/パラレル変換して直
交ベースバンド信号、すなわちI,Qチャネルのベース
バンド信号(Ik,Qk)を発生すると共に、時分割送
信を行うために必要な周波数変換を行う。
【0024】ベースバンド信号発生回路3から発生され
たI,Qチャネルのベースバンド信号は、直交変調器4
に入力される。直交変調器4には、さらに図示しない局
部発振器と90°移相器により生成された互いに直交し
た、つまり90°位相の異なるキャリア信号 cosωc
t, sinωctが入力される。そして、直交変調器4は
(1)式に示した演算処理を行い、変調出力信号c(t)
を出力する。
【0025】前述したように、直交変調器4に入力され
るベースバンド信号に直流オフセットがある場合、また
は直交変調器4のベースバンド信号のベースバンド信号
入力回路部自体に直流オフセットがある場合、変調出力
信号c(t) にはそれらの直流オフセットに起因するキャ
リアリークが現れる。このキャリアリークを低減させる
ため、本実施例では次のようにして,I,Qチャネルの
ベースバンド信号の直流オフセットと直交変調器4のベ
ースバンド信号入力回路部自体の直流オフセットを小さ
くする。
【0026】すなわち、図1においてレベル検出回路7
で直交変調器4のベースバンド信号入力回路部からI,
Qチャネルの直流レベルが検出される。この直流レベル
検出回路7で検出されるI,Qチャネルの直流レベル
は、ベースバンド信号発生回路3から入力されるI,Q
チャネルのベースバンド信号が持つオフセットと、ベー
スバンド信号入力回路部自体が持つオフセットとが加算
されたものである。この直流レベル検出回路7の出力
は、第1のオフセット調整回路8に入力される。この第
1のオフセット調整回路8は、直流レベル検出回路7の
出力に基づいて補償すべきオフセット補償信号を作成
し、ベースバンド発生回路3に供給する。この結果、ベ
ースバンド発生回路3から発生されるI,Qチャネルの
ベースバンド信号の直流レベルは、ベースバンド信号入
力回路部の出力段で検出されるオフセットが0となるよ
うに調整される。
【0027】さらに、後述する他の実施例では、直流レ
ベル検出回路7の出力は破線で示すように第2のオフセ
ット調整回路9に入力され、この第2のオフセット調整
回路9によって直交変調器4のベースバンド信号入力回
路部の直流レベルが調整される。
【0028】直交変調器4からの変調出力信号は、一般
にパワーアンプ5を介してバースト送信、間欠的に送信
される。そこで、上記のオフセット補償動作は送信時以
外のスロット期間(送信休止期間)に行うようにし、直
流レベルの検出と調整を行うときは、ベースバンド発生
回路3から発生されるI,Qチャネルのベースバンド信
号は共に規定値、例えば0とする。
【0029】以下、具体的な回路構成を示して説明す
る。なお、以下の実施例ではトランジスタとしてFE
T、例えばGaAsMESFETを用いて説明するが、
MOSFET、バイポーラトランジスタを用いても構わ
ない。バイポーラトランジスタの場合、ベースがFET
のゲートに、コレクタがFETのドレインに、またエミ
ッタがソースにそれぞれ対応することはいうまでもな
い。
【0030】(第1の実施例)図2は、図1の直交変調
器4におけるIチャネル用ベースバンド信号入力回路部
10と、直流レベル検出回路7の一実施例を示す図であ
る。Qチャネル用ベースバンド信号入力回路部も全く同
様の構成でよい。ベースバンド信号入力回路部10は、
トランジスタQ1,Q2、線形化のための抵抗Rdg(デ
ィジェネレーション抵抗とも呼ばれる)および電流源C
S1,CS2からなる第1の差動回路と電流切替回路1
1とを接続して構成されるダブルバランスドミキサ(D
BS)であり、トランジスタQ1,Q2のドレインは電
流切替回路11の二つの出力端に接続され、ソースは抵
抗Rdgを介して結合されると共に、電流源CS1,CS
2に接続される。第1の差動回路の入力端であるトラン
ジスタQ1,Q2のゲートには、差動信号(相補信号)
の形でIチャネルのベースバンド信号I,I/がそれぞ
れ入力され、電流切替回路11の入力端には同様に差動
信号の形でキャリア信号 cosωct,− cosωctが入
力される。
【0031】電流切替回路11は、図3に示すようにト
ランジスタQ11,Q12およびトランジスタQ13,
Q14によりそれぞれ構成される二つの第2の差動回路
からなる周知のものである。
【0032】直流レベル検出回路7は、この例では第1
の差動回路におけるトランジスタQ1,Q2のソース電
位を時分割で取り出すためのスイッチ12と、このスイ
ッチ12により時分割で取り出されたソース電位をNビ
ットのディジタル値に変換するA/D変換器13とによ
り構成される。A/D変換器13から出力されるディジ
タル値は、オフセット調整回路8に入力される。
【0033】図4は、オフセット調整回路8の具体例を
示す図であり、A/D変換器13から出力されるディジ
タル値は、スイッチ20により時分割でデータラッチか
らなる第1、第2の保持回路21,22に入力され保持
される。保持回路21,22で保持されたディジタル値
の差分が差分回路23で求められ、この差分ディジタル
値の各ビットに従って電流切替スイッチ24−1〜24
−Nがそれぞれ制御される。すなわち、スイッチ24−
1は差分ディジタル値の最上位ビットにより制御され、
以下同様にして各スイッチが差分ディジタル値の各ビッ
トにより制御され、スイッチ24−Nは最下位ビットに
より制御される。電流切替スイッチ24−1〜24−N
は、ベースバンド信号発生回路3内の二つの加算器2
7,28に電流源25−1〜25−Nを選択的に接続す
る。ここで、電流源25−i(i=1〜N)の電流値を
Iiとし、Ii:Ii−1=2:1のようにIiを設定
すると、電流切替スイッチ24−1〜24−Nと電流源
25−1〜25−Nは、差分回路23から出力される差
分ディジタル値を線形にアナログ電流値に変換するD/
A変換器となる。
【0034】ベースバンド信号発生回路3は、ディジタ
ル音声信号をシリアル/パラレル変換して得られたNビ
ットパラレルのIチャネルベースバンド信号a0 〜aN
をアナログ値に変換してI,Qチャネルのベースバンド
信号を差動信号の形で出力するD/A変換器26(図4
ではIチャネルのみ示している)と、上述した加算器2
7,28を有し、加算器27,28で上記D/A変換器
からのアナログ電流値をベースバンド信号に加算するこ
とにより、オフセット調整が行われたベースバンド信号
O,O/を出力する。
【0035】次に、図2と図4を参照して動作を説明す
る。送信休止期間の送信直前のタイミングにおいて、ベ
ースバンド信号発生回路3から出力されるベースバンド
信号は0であり、直交変調器4は既に動作状態に入って
いるとする。この送信休止期間中に、オフセット補償制
御信号が入力されることにより、オフセット補償動作が
開始される。この時、直交変調器4内の図2に示すベー
スバンド信号入力回路部のI,I/入力にはベースバン
ド発生回路3の出力の直流オフセットの成分のみが入力
される。トランジスタQ1,Q2のソースにおいては、
このベースバンド発生回路3の出力オフセットにQ1,
Q2のオフセットが加わり、キャリアリークに影響を与
える送信系ベースバンド信号の全体のオフセットが出力
される。このオフセットがスイッチ12を介して一つの
A/D変換器13により時分割で検出される。A/D変
換器13の出力ディジタル値は、さらにスイッチ20、
保持回路21,22および差分回路23を介して差分デ
ィジタル値として求められる。これによりA/D変換器
13自体のオフセットは相殺され、差分ディジタル値に
はこのときのトランジスタQ1,Q2のソース電位の差
分、すなわちオフセット成分のみが現れる。
【0036】このオフセットを表す差分回路23から出
力される差分ディジタル値は、電流切替スイッチ24−
1〜24−Nと電流源25−1〜25−Nにより構成さ
れるD/A変換器によってアナログ値(電流値)に変換
され、オフセット補償信号が生成される。このオフセッ
ト補償信号が加算器27,28において電流加算により
D/A変換器26から出力されるベースバンド信号に加
算され、ベースバンド信号のオフセットが除去される。
【0037】但し、温度変化等の環境変化でオフセット
の発生状況が変わることは容易に予想されるので、前記
オフセット補償制御信号を一定時間毎に入力し、上述し
たオフセット補償動作を周期的に行うことが好ましい。
また、上述の説明ではオフセット補償を一回の動作で行
うように説明したが、送信休止期間中に繰り返し上述の
動作を行うことで、逐次的にオフセット補償動作を行う
ようにしてもよい。
【0038】上述したオフセット補償の精度は、A/D
変換器13の分解能に依存し、ベースバンド信号の入力
振幅を1,000mVp-p とすると、A/D変換器13
の分解能(量子化精度)が10mV程度あれば、キャリ
アリークをシステムの規格から決まる規定値以下に抑え
ることができる。
【0039】(第2の実施例)図5は、直流レベル検出
回路7の他の実施例であり、直交変調器4のベースバン
ド信号入力回路部10におけるトランジスタQ1,Q2
のドレインにソースがそれぞれ接続されたトランジスタ
Q3,Q4と、トランジスタQ3,Q4のドレインに接
続された抵抗値の等しい抵抗R3,R4からなる。トラ
ンジスタQ3,Q4は制御端子14に入力されるオフセ
ット補償制御信号15が例えば“H”レベルとなること
によってオンとなる。また、電流切替回路11の入力端
の電位をさげる。これによって抵抗R3,R4にトラン
ジスタQ1,Q2のドレイン電流が全て流れ込み、これ
らのドレイン電流に比例した電圧降下が抵抗R3,R4
に生じ、これらの電圧降下がスイッチ12により時分割
でA/D変換器13によってディジタル値に変換され
る。これ以後の動作は、第1の実施例と同様である。
【0040】オフセット補償動作はオフセット補償制御
信号が“L”レベルになることにより終了し、トランジ
スタQ3,Q4はオフとなる。また、電流切替回路11
の入力端の電位は通常動作が行えるように元に戻され
る。
【0041】この実施例では、トランジスタQ3,Q4
によりベースバンド信号入力が0のときのオフセットが
電流として取り出され、さらに抵抗R3,R4で電圧に
変換されてオフセットが検出されるので、抵抗R3,R
4の抵抗値を大きく選ぶことにより、直流レベル検出回
路7の検出精度を高めることができ、オフセットの検出
をより精度よく行うことができる。例えば、トランジス
タQ1,Q2の相互コンダクタンスが十分に高いと仮定
すると、 Rdg=R3/2=R4/2 (4) の条件において、直流レベル検出回路7の利得=(Vs3
−Vs4/Vd1−Vd2)は1となり、先の実施例と同様の
精度が得られる。ここで、Vd1,Vd2はトランジスタQ
1,2のドレイン電位、Vs3,Vs4はトランジスタQ
3,Q3のソース電位である。従って、回路の動作可能
な範囲で抵抗R3,R4の値を大きくし、オフセット検
出の利得を上げることにより、A/D変換器13の分解
能を見掛上高くすることができる。但し、この方法は抵
抗R1,R2の値にばらつきがあるとオフセット検出精
度が低下するので、設計に当たっては注意が必要であ
る。
【0042】具体的には、ベースバンド信号入力回路部
10における電流源CS1,CS2の電流値を1.5m
Aとし、抵抗R1,R2の値のばらつきをΔRとし、ば
らつきに許容される電圧範囲を10mVとすると、 1.5mA×ΔR<10mV ΔR<6.7Ω であり、抵抗の相対精度を1%とすると、 R<670Ω (5) となる。抵抗Rdgを線形化の精度の要求から600Ωと
仮定すると、直流レベル検出回路7の利得は2倍となる
ため、抵抗のばらつきによるオフセットの精度は約5m
Vに換算できる。
【0043】このように本実施例におけるオフセット検
出の精度はA/D変換器13の分解能と抵抗R3,R4
のばらつきに依存する。この場合、両者によるオフセッ
ト検出精度の影響を独立に考え、またA/D変換器13
の分解能も5mVとすれば、 オフセット検出精度=SQR{5(mV)2 +5(m
V)2 }/2 となり、実用上十分な値となる。なお、SQRは平方根
を表す。
【0044】(第3の実施例)図6は、直流レベル検出
回路7の他の実施例であり、図5と異なる点はトランジ
スタQ3,Q4のゲートを別々の制御端子14a,14
bに接続すると共に、ドレインを共通の抵抗R3に接続
したことである。制御端子14a,14bには互いに相
補的なオフセット補償制御信号15a,15bが入力さ
れる。
【0045】まず、第1のオフセット補償制御信号15
bが“H”レベルで、第2のオフセット補償制御信号1
5bが“L”レベルとされ、トランジスタQ3がオン状
態、トランジスタQ4がオフ状態となる。トランジスタ
Q2のドレイン電流が全てトランジスタQ3に流れると
共に、トランジスタQ1のドレイン電流は全て電流切り
替え回路11に流れる。この状態では抵抗R3に流れる
電流は、トランジスタQ2に流れる電流のみである。こ
の電流による抵抗R3の電圧降下がA/D変換器13に
よりディジタル値に変換される。このとき、オフセット
調整回路8ではスイッチ4のスイッチ20を介して保持
回路21にA/D変換器13から出力されるディジタル
値が保持される。
【0046】次に、第2のオフセット補償制御信号15
aが“H”レベルで、第1のオフセット補償制御信号1
5aが“L”レベルとされ、トランジスタQ4がオン状
態、トランジスタQ3がオフ状態となり、今度はトラン
ジスタQ1のドレイン電流が全てトランジスタQ3に流
れると共に、トランジスタQ2のドレイン電流は全て電
流切替回路11に流れる。この状態では抵抗R3に流れ
る電流はトランジスタQ1に流れる電流のみであり、こ
の電流による抵抗R3の電圧降下がA/D変換器13に
よりディジタル値に変換される。このとき、オフセット
調整回路8では図4においてスイッチ20を介して保持
回路22にA/D変換器13から出力されるディジタル
値が保持される。
【0047】そして、このようにして保持回路21,2
2に保持されたディジタル値の差分がとられ、この差分
ディジタル値が以後第1の実施例と同様に電流切替スイ
ッチ24−1〜24−Nと電流源25−1〜25−Nに
より構成されるD/A変換器によってアナログ値(電流
値)に変換されてオフセット補償信号が生成され、この
オフセット補償信号が加算器27,28においてD/A
変換器26から出力されるベースバンド信号に加算され
ることにより、ベースバンド信号のオフセットが除去さ
れる。
【0048】本実施例では、トランジスタQ1,Q2の
ドレイン電流が直流レベル検出回路7において共通の抵
抗R3により電圧に変換されるため、直流レベル検出回
路7でのオフセットは本質的に存在しない。従って、A
/D変換器13の分解能と直流レベル検出回路7の利得
によりオフセット検出精度が決定されることになり、図
6の実施例に比較してより容易にオフセット検出精度を
高めることができる。
【0049】次に、図1に示す第2のオフセット調整回
路9によって直交変調器4自体に帰還を施してオフセッ
ト補償を行う実施例を図7〜図12により説明する。第
2のオフセット調整回路9は、直流レベル検出回路7の
出力から演算によりオフセット補償のための電位を発生
し、それを直交変調器4におけるベースバンド信号入力
回路部10に帰還することでオフセット補償を行う。す
なわち、図2〜図6で説明した実施例とはオフセット補
償信号がベースバンド信号発生回路3でなく、直交変調
器4に帰還される点が基本的に異なっている。
【0050】(第4の実施例)図7(a)はその一実施
例を示す図であり、ベースバンド信号入力回路部10は
今までの実施例と同様である。オフセット調整回路9
は、この例では直流レベル検出回路7を兼ねており、キ
ャパシタ30とスイッチ31〜35により構成される。
スイッチ31,32,35は、図7(a)に示すオフセ
ット補償制御信号φ1により制御され、φ1が“H”レ
ベルの期間にオン状態となる。スイッチ33,34は、
図7(b)に示すオフセット補償制御信号φ2により制
御され、φ2が“H”レベルの期間にオン状態となる。
【0051】送信時直前のスロットにおいて、ベースバ
ンド信号発生回路10の出力は0とし、直交変調器4は
既に動作状態に入っているとする。送信休止期間にはオ
フセット補償制御信号φ1が“H”、φ2が“L”であ
り、従ってスイッチ31,32,35はオン状態、スイ
ッチ33,34はオフ状態となっている。この状態で
は、ベースバンド発生回路3の出力とベースバンド信号
入力回路部10との間に挿入されたスイッチ35の両端
の電位差は0であるため、ベースバンド信号発生回路3
から入力されたベースバンド信号I/は、ベースバンド
信号入力回路部10におけるトランジスタQ1のゲート
にそのまま伝達される。また、スイッチ31,32の両
端の電位差も0であるため、キャパシタ30の両端には
トランジスタQ1,Q2のソース電位Vs1,Vs2の差V
s1−Vs2が保持される。この電位差Vs1−Vs2は、ベー
スバンド信号発生回路3の出力オフセット電圧とベース
バンド信号入力回路部10のオフセット電圧の和に相当
する。
【0052】次に、送信休止期間から送信期間に推移す
ると、オフセット補償制御信号φ1が“L”、φ2が
“H”となり、スイッチ31,32,35はオフ状態、
スイッチ33,34はオン状態となる。従って、スイッ
チ35の両端の電位差は送信休止期間にキャパシタ30
に保持された電位差Vs1−Vs2となる。すなわち、キャ
パシタ30に保持された電位差は、ベースバンド信号発
生回路3から発生されるベースバンド信号のオフセット
電圧とベースバンド信号入力回路部10のオフセット電
圧を減少させるように、ベースバンド信号入力回路部1
0に入力されるベースバンド信号に加算される。
【0053】本実施例においては、トランジスタQ1,
Q2の相互コンダクタンスが十分に大きければ、オフセ
ットをほぼ完全に除去することができる。
【0054】なお、上述ではスリープモード等における
電源遮断を特に考慮することなく説明したが、送信スロ
ットの数百μsec前に電源が入力されていれば、オフ
セット電圧をキャパシタ30に保持することができるの
で、電源遮断動作が行われても上述したオフセット補償
動作を問題なく行うことができる。
【0055】(第5の実施例)図8に示す実施例は、ベ
ースバンド信号入力回路部10の正相入力側と逆相入力
側の両方に図7(a)に示したオフセット調整回路9と
同様の構成のオフセット調整回路9A,9Bを設けたも
のである。図7(a)の実施例では、トランジスタQ
1,Q2の相互コンダクタンスが十分に高ければオフセ
ットをほぼ完全に除去することができるが、例えばQ
1,Q2にGaAs MESFETを用いた場合、相互
コンダクタンスが低いため、オフセット補償回路9の利
得、すなわちVg1−Vg2/Vs1−Vs2(Vg1,Vg2はQ
1,Q2のゲート電位、Vs1−Vs2はQ1,Q2のソー
ス電位)は、1/2程度になってしまう。
【0056】これに対し、図8の実施例によれば利得オ
フセット調整回路9A,9Bの総合利得は図7(a)に
おけるオフセット補償回路9の利得の2倍である1とな
り、トランジスタQ1,Q2の相互コンダクタンスが低
くとも、オフセット補償精度を高くとることが可能とな
る。
【0057】(第6の実施例)図9(a)は、直流レベ
ル検出回路7とオフセット調整回路9の他の実施例であ
る。直流レベル検出回路7は図5と同様に、ベースバン
ド信号入力回路部10におけるトランジスタQ1,Q2
のドレイン電流を検出するためのトランジスタQ3,Q
4と抵抗R3,R3により構成される。オフセット調整
回路9は、抵抗R3,R4の各々の電圧降下を正相入
力、逆相入力とする増幅器41と、この増幅器41の正
相出力および逆相出力を入力とするサンプルホールド回
路42、およびサンプルホールド回路42の出力により
電流値が制御される可変電流源CV1,CV2により構
成される。可変電流源CV1,CV2は、それぞれベー
スバンド信号入力回路部10における電流源CS1,C
S2に並列に接続される。
【0058】トランジスタQ3,Q4は図9(b)に示
すオフセット補償制御信号φ1により制御され、φ1が
“H”レベルの期間にオン状態となる。サンプルホール
ド回路42は図9(b)に示すオフセット補償制御信号
φ2により制御され、φ2が“H”レベルの期間にサン
プルモード、“L”レベルの期間にホールドモードとな
る。
【0059】図10は、サンプルホールド回路42の具
体例を示す図であり、入力段にトランジスタQ21,Q
22と電流源CS20および抵抗R11,R22からな
る差動増幅器、出力段にトランジスタQ23,Q24と
電流源CS23,CS24からなるソースフォロワを有
し、これら差動増幅器とソースフォロワとの間にサンプ
ル用スイッチSW21,SW22とホールド用キャパシ
タC1,C2を有する構成である。スイッチSW21,
SW22はオフセット補償制御信号φ2により制御さ
れ、φ2が“H”レベルのときオン状態となってサンプ
ルホールド回路42をサンプルモードとし、φ2が
“L”レベルの期間にオフ状態となってサンプルホール
ド回路42をホールドモードとする。
【0060】本実施例の動作は、次の通りである。送信
時直前のスロットにおいて、ベースバンド信号発生回路
3の出力は0とし、オフセット補償制御信号φ1が
“H”レベルとなったとき直交変調器4は既に動作状態
に入っているとする。オフセット補償制御信号φ1,φ
2が送信スロット期間の前、例えば1スロット前で
“H”レベルに立ち上がる。このとき図5で示したよう
に、トランジスタQ1,2のドレイン電流は全てトラン
ジスタQ3,Q4を介して抵抗R3,R4に流れ込むた
め、ベースバンド信号発生回路3から発生されるベース
バンド信号のオフセット電圧とベースバンド信号入力回
路部10のオフセット電圧との和である全体のオフセッ
ト電圧が抵抗R3,R4の電圧降下の差として現れる。
このオフセット電圧が増幅器41で増幅され、次段のサ
ンプルホールド回路42に入力される。
【0061】このときオフセット補償制御信号φ2が
“H”レベルであるため、サンプルホールド回路42は
サンプルモードとなっており、単なる増幅器として動作
する。このサンプルホールド回路42の出力(オフセッ
ト電圧)は可変電流源CV1,CV2に制御信号として
与えられ、可変電流源CV1,CV2によって電圧−電
流変換される。ここで、可変電流源CV1の電流はトラ
ンジスタQ1,Q4を介して抵抗R4に流れ、可変電流
源CV2の電流はトランジスタQ2,Q3を介して抵抗
R3に流れる。この結果、図9(a)のレベル検出回路
7とオフセット調整回路9は帰還ループを形成し、トラ
ンジスタQ3,Q4のドレインを入力端とする電圧フォ
ロワとして動作するので、トランジスタQ3,Q4のド
レイン電位が同電位となるように可変電流源CV1,C
V2の電流が制御される。
【0062】次に、オフセット補償制御信号φ1が
“H”レベルのままでφ2を“H”レベルが遷移する。
これによりサンプルホールド回路42はホールドモード
となり、トランジスタQ3,Q4のドレイン電位を同電
位に維持するような電圧を保持する。このため、サンプ
ルホールド回路42の位置で上記の帰還ループは遮断さ
れることになる。
【0063】次に、オフセット補償制御信号φ1が
“H”レベルから“L”レベルに遷移すると、ベースバ
ンド信号入力回路部10は通常の動作モードとなる。こ
の場合、オフセット電圧はサンプルホールド回路42で
保持された電圧によって可変電流源CV1,CV2の電
流が制御されることで補償され、理想的には0となる。
【0064】(第7の実施例)図11に、図9(a)の
オフセット調整回路9の一部の構成を変形した実施例を
示す。この実施例では、ベースバンド信号入力回路部1
0のトランジスタQ1,Q2の前段にトランジスタQ
5,Q6と電流源CS5,CS6による反転増幅段が設
けられ、可変電流源CV1,CV2はトランジスタQ
5,Q6のソースに接続されている。
【0065】図11の回路の動作は、基本的に図9
(a)と同様であるが、異なる点は可変電流源CV1,
CV2の電流が図9(a)の抵抗R3,R4に直接流れ
るのではなく、トランジスタQ5,Q6により電流−電
圧変換された後、トランジスタQ1,Q2のゲートに入
力されることである。この場合、トランジスタQ5,Q
6は反転増幅器を構成しているので、図9(a)のサン
プルホールド回路42の出力端と可変電流源CV1,C
V2の制御入力端との接続を図9(a)とは逆にする必
要がある。
【0066】(第8の実施例)図12に、図9(a)の
オフセット調整回路9の一部の構成を変形した別の実施
例を示す。この実施例においては、トランジスタQ1,
Q2の前段に演算増幅器OP1,OP2が設けられ、ベ
ースバンド信号発生回路3からのベースバンド信号は演
算増幅器OP1,OP2の非反転入力端に入力される。
また、演算増幅器OP1,OP2の反転入力端は抵抗R
11,R12をそれぞれ介してトランジスタQ1,Q2
のソースに接続される。さらに、図9(a)のサンプル
ホールド回路42の出力により制御される可変電流源C
V1,CV2は、演算増幅器OP1,OP2の反転入力
端に接続される。
【0067】図12の回路の動作も、基本的に図9
(a)と同様であるが、異なる点はオフセット調整が可
変電流源CV1の電流と抵抗R11との積の電圧降下
と、可変電流源CV2の電流と抵抗R12との積の電圧
降下との差が0となるように行われることである。
【0068】
【発明の効果】以上説明したように、本発明によればキ
ャリアリークを直接検出することなくオフセット補償を
行って送信時におけるキャリアリークを小さくすること
が可能であり、IC化に適した構成とすることができ
る。
【図面の簡単な説明】
【図1】本発明の一実施例に係る送信装置の基本構成を
示すブロック図
【図2】本発明に係るオフセット補償回路の第1の実施
例を示す回路図
【図3】図2における電流切替回路の具体例を示す回路
【図4】同実施例のオフセット補償回路におけるオフセ
ット調整回路を示す回路図
【図5】本発明に係るオフセット補償回路の第2の実施
例を示す回路図
【図6】本発明に係るオフセット補償回路の第3の実施
例を示す回路図
【図7】本発明に係るオフセット補償回路の第4の実施
例を示す回路図およびオフセット補償制御信号のタイミ
ング図
【図8】本発明に係るオフセット補償回路の第5の実施
例を示す回路図
【図9】本発明に係るオフセット補償回路の第6の実施
例を示す回路図およびオフセット補償制御信号のタイミ
ング図
【図10】図9におけるサンプルホールド回路の具体例
を示す回路図
【図11】本発明に係るオフセット補償回路の第7の実
施例を示す回路図
【図12】本発明に係るオフセット補償回路の第8の実
施例を示す回路図
【図13】従来のオフセット補償回路を備えた送信装置
の構成を示すブロック図
【符号の説明】
1…マイク 2…ADPCM回路 3…ベースバンド信号発生回路 4…直交変調器 5…パワーアンプ 6…アンテナ 7…直流レベル検出回路 8…第1のオフセッ
ト調整回路 9…第2のオフセット調整回路 10…ベースバンド信
号入力回路部 11…電流切替回路 12…時分割スイッ
チ 13…A/D変換器 20…時分割スイッ
チ 21,22…保持回路 23…差分回路 24−i…電流切替スイッチ 25−i…電流源 26…D/A変換器 27,28…加算器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷本 洋 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】送信データからI,Qチャネルのベースバ
    ンド信号を発生するベースバンド信号発生手段と、 このベースバンド発生手段から発生されるI,Qチャネ
    ルのベースバンド信号および互いに直交するローカル信
    号を入力として変調出力信号を発生する直交変調手段
    と、 この直交変調手段から発生される変調出力信号を送信す
    る送信手段と、 前記直交変調手段のベースバンド信号入力回路部から
    I,Qチャネルの直流レベルを検出するレベル検出手段
    と、 このレベル検出手段の出力に基づいて前記ベースバンド
    発生手段から発生されるI,Qチャネルのベースバンド
    信号の直流レベルを調整するレベル調整手段とを備えた
    ことを特徴とする送信装置。
  2. 【請求項2】送信データからI,Qチャネルのベースバ
    ンド信号を発生するベースバンド信号発生手段と、 このベースバンド発生手段から発生されるI,Qチャネ
    ルのベースバンド信号および互いに直交するローカル信
    号を入力として変調出力信号を発生する直交変調手段
    と、 この直交変調手段から発生される変調出力信号を送信す
    る送信手段と、 この送信手段の送信休止期間に前記ベースバンド信号発
    生手段から規定値を出力した状態で前記直交変調手段の
    ベースバンド信号入力回路部からI,Qチャネルの直流
    レベルを検出するレベル検出手段と、 このレベル検出手段により検出された直流レベルを保持
    し、該保持した直流レベルを該ベースバンド信号入力回
    路部に帰還して該ベースバンド信号入力部の直流レベル
    を調整するレベル調整手段とを備えたことを特徴とする
    送信装置。
JP35128493A 1993-12-29 1993-12-29 送信装置 Expired - Fee Related JP3360912B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35128493A JP3360912B2 (ja) 1993-12-29 1993-12-29 送信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35128493A JP3360912B2 (ja) 1993-12-29 1993-12-29 送信装置

Publications (2)

Publication Number Publication Date
JPH07202961A true JPH07202961A (ja) 1995-08-04
JP3360912B2 JP3360912B2 (ja) 2003-01-07

Family

ID=18416275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35128493A Expired - Fee Related JP3360912B2 (ja) 1993-12-29 1993-12-29 送信装置

Country Status (1)

Country Link
JP (1) JP3360912B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000057545A1 (en) * 1999-03-24 2000-09-28 Koninklijke Philips Electronics N.V. Quadrature modulator with carrier leakage compensation
US6359523B1 (en) 1999-07-02 2002-03-19 Nec Corporation Orthogonal modulator, mobile terminal and communication system
KR100438068B1 (ko) * 2001-09-25 2004-07-02 엘지전자 주식회사 디지털 중계기 및 수신기의 fpll시스템
JP2006238243A (ja) * 2005-02-28 2006-09-07 Renesas Technology Corp 通信用半導体集積回路
JP2006287877A (ja) * 2005-04-05 2006-10-19 Matsushita Electric Ind Co Ltd リニアライザ
US7816816B2 (en) 2005-04-28 2010-10-19 Nec Corporation Semiconductor device
JP2011024232A (ja) * 2010-08-18 2011-02-03 Renesas Electronics Corp 通信用半導体集積回路
JP2014007618A (ja) * 2012-06-26 2014-01-16 Mitsubishi Electric Corp 無線通信装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4364175B2 (ja) 2005-08-01 2009-11-11 株式会社東芝 乗算器及びこれを用いる無線通信装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000057545A1 (en) * 1999-03-24 2000-09-28 Koninklijke Philips Electronics N.V. Quadrature modulator with carrier leakage compensation
US6169463B1 (en) 1999-03-24 2001-01-02 Philips Electronic North America Corp. Quadrature modulator with set-and-forget carrier leakage compensation
US6359523B1 (en) 1999-07-02 2002-03-19 Nec Corporation Orthogonal modulator, mobile terminal and communication system
KR100438068B1 (ko) * 2001-09-25 2004-07-02 엘지전자 주식회사 디지털 중계기 및 수신기의 fpll시스템
JP2006238243A (ja) * 2005-02-28 2006-09-07 Renesas Technology Corp 通信用半導体集積回路
US7848716B2 (en) 2005-02-28 2010-12-07 Renesas Electronics Corporation Semiconductor integrated circuit for communication
US8315579B2 (en) 2005-02-28 2012-11-20 Renesas Electronics Corporation Semiconductor integrated circuit for communication
JP2006287877A (ja) * 2005-04-05 2006-10-19 Matsushita Electric Ind Co Ltd リニアライザ
US7816816B2 (en) 2005-04-28 2010-10-19 Nec Corporation Semiconductor device
JP2011024232A (ja) * 2010-08-18 2011-02-03 Renesas Electronics Corp 通信用半導体集積回路
JP2014007618A (ja) * 2012-06-26 2014-01-16 Mitsubishi Electric Corp 無線通信装置

Also Published As

Publication number Publication date
JP3360912B2 (ja) 2003-01-07

Similar Documents

Publication Publication Date Title
US7880546B2 (en) Amplifier and the method thereof
US6584157B1 (en) Receiver having integrated mixer and Sigma-Delta analog-to digital conversion
US4755766A (en) Differential to single-ended converter
JP4216605B2 (ja) ギルバート型ミキサのための偶数次非線形性補正フィードバック
US20080274714A1 (en) Amplifier, filter using the same, and radio communication device
JP3721144B2 (ja) 周波数変換器、直交復調器及び直交変調器
EP1444777B1 (en) A power amplifier module with distortion compensation
JP3038916B2 (ja) スルー・レートの制御された増幅器
JP3360912B2 (ja) 送信装置
US4857865A (en) Self equalizing multi-stage radio frequency power amplifier
US20020011890A1 (en) Semiconductor integrated circuit
US6300845B1 (en) Low-voltage, current-folded signal modulators and methods
US6114921A (en) Double-balanced modulator and quadri-phase shift keying device
JP2007506298A (ja) ミキサ回路、ミキサ回路を備えるレシーバ、入力信号をオシレータ信号と混合することにより出力信号を生成するための方法
JPH1084228A (ja) 光伝送装置
JP3964432B2 (ja) 変換直線性の改善手段を備えたデジタル・アナログ変換器
US5216354A (en) Controllable voltage-to-current converter having third-order distortion reduction
US6906584B1 (en) Switchable gain amplifier having a high-pass filter pole
JP3052872B2 (ja) バランス型ミキサのミキシング方法と回路
US20060164167A1 (en) Linear commutating amplifier
JP2720591B2 (ja) 線形化電力増幅器
JP3462408B2 (ja) 直流帰還回路
US6167284A (en) Device for converting a symmetrical signal into an asymmetrical signal
KR20000010922A (ko) 에러 정정을 갖는 전압-전류 변환기
JP2001057511A (ja) 線形増幅回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20091018

LAPS Cancellation because of no payment of annual fees