JP2007506298A - ミキサ回路、ミキサ回路を備えるレシーバ、入力信号をオシレータ信号と混合することにより出力信号を生成するための方法 - Google Patents

Abstract

本発明は、ミキサ回路、ミキサ回路を備えるレシーバ、および入力信号をオシレータ信号と混合する方法に関する。本発明に係るミキサ回路３００は、入力信号Ｖｉｎを受信するための第１の入力ノード３０１および第２の入力ノード３０２と、第１の出力ノード３２１および第２の出力ノード３２２と、電圧−電流変換手段Ｒ１ａ，Ｒ１ｂ，Ｒ２ａ，Ｒ２ｂと、互いにかつ第１の入力ノード３０１、第２の入力ノード３０２、第１の出力ノード３２１、および第２の出力ノード３２２に操作可能に結合されたスイッチング手段Ｍ１，Ｍ２，Ｍ３，Ｍ４と、を備え、混合された入力信号を、第１の出力ノード３２１および第２の出力ノード３２２においてオシレータ信号に応じて生成する。電圧−電流変換手段Ｒ１ａ，Ｒ１ｂ，Ｒ２ａ，Ｒ２ｂは、第１のスイッチングノード３１１において第１の電流を、および第３のスイッチングノード３１３において第３の電流を、入力信号Ｖｉｎに応じて生成するための第１の電圧−電流コンバータＲ１ａ，Ｒ２ａと、第２のスイッチングノード３１２において第２の電流を、および第４のスイッチングノード３１４において第４の電流を、入力信号Ｖｉｎに応じて生成するための第２の電圧−電流コンバータＲ１ｂ，Ｒ２ｂと、を備える。スイッチング手段Ｍ１，Ｍ２，Ｍ３，Ｍ４は、オシレータ信号の第１フェーズφ１の間に、第２のスイッチングノード３１２を、第２の出力ノード３２２に、第３のスイッチングノード３１３を、第１の出力ノード３２１に結合し、オシレータ信号の第２フェーズφ２の間に、第１のスイッチングノード３１１を、第１の出力ノード３２１に、第４のスイッチングノード３１４を、第２の出力ノード３２２に結合するように構成されている。結果として、第１および第３のスイッチングノード３１１，３１３が、第２および第４のスイッチングノード３１２，３１４からそれぞれ分離される。これは、第１および第３のスイッチングノード３１１，３１３と関連する寄生キャパシタンスからの、各スイッチＭ２およびＭ４を介したクロスオーバー歪みを防止し、逆の場合も同様に、第２および第４のスイッチングノード３１２，３１４と関連する寄生キャパシタンスからの、各スイッチＭ１およびＭ３を介したクロスオーバー歪みを防止する。

Description

本発明は、請求項１の前提部において定義されるミキサ回路に関する。

本発明は、また、請求項９の前提部において定義されるレシーバに関する。

本発明は、また、請求項１０の前提部において定義される、入力信号をオシレータ信号と混合することにより出力信号を生成するための方法に関する。

冒頭の段落において定義されたミキサ回路が、一般的に知られている。既知のミキサ回路において、第１の入力ノードが、第１の抵抗器によって第１のスイッチングノードに接続される。第２の入力ノードが、第２の抵抗器によって第２のスイッチングノードに接続される。第１の抵抗器および第２の抵抗器は、第１の入力ノードおよび第２の入力ノードにおける入力信号、電圧を、第１のスイッチングノードにおいて第１の電流に、第２のスイッチングノードにおいて第２の電流に変換する。

第１のスイッチングノードは、スイッチによって第１の出力ノードに接続される。第１のスイッチングノードは、第２のスイッチによって第２の出力ノードに接続される。第２のスイッチングノードは、第３のスイッチによって第１の出力ノードに接続される。第２のスイッチングノードは、第４のスイッチによって第２の出力ノードに接続される。オシレータ信号の第１フェーズの間、第２のスイッチと第３のスイッチが導通し、一方で、第１のスイッチと第４のスイッチは導通しない。したがって、第１の電流が、第２の出力ノードに現れ、第２の電流が、第１の出力ノードに現れる。オシレータ信号の第２フェーズの間、第１のスイッチと第４のスイッチが導通し、一方で、第２のスイッチと第３のスイッチは導通しない。したがって、第１の電流が、第１の出力ノードに現れ、第２の電流が、第２の出力ノードに現れる。このやり方で、入力信号の混合バージョンが、第１および第２の出力ノードに生成される。

後に続く信号処理回路とのインターフェイスをとるために、電流モード出力信号の代わりに出力電圧を有することが、通常は好ましい。このために、電流−電圧コンバータを、その入力により、第１および第２の出力ノードに接続し、第１および第２の出力ノードにて生成された、混合された第１および第２電流に応じて、第３および第４の出力ノードにおいて出力電圧を生成することができる。理想的には、電流−電圧コンバータは、第１の出力ノードと第２の出力ノードを、同じ電圧レベルに保つ。実際には、電流−電圧コンバータ内の非理想性により、残電圧または電圧差が、第１の出力ノードと第２の出力ノードの間に存在する。これは、結果として、第３および第４の出力ノードにおける電圧出力に歪みを引き起こす。

本発明は、第３および第４の出力ノードにおける出力電圧の歪みが、少なくとも部分的に、ミキサ回路によって引き起こされるという洞察に基づいている。実際には、第１の寄生キャパシタンスが、第１のスイッチングノードと基準ノード、例えばグランド、の間に存在し、第２の寄生キャパシタンスが、第２のスイッチングノードと基準ノードの間に存在する。オシレータ信号の第１フェーズの間、第２および第３のスイッチが導通している際に、この残電圧が、第１および第２の寄生キャパシタンスにおいてサンプリングされる。オシレータの第２フェーズの間、第１および第４のスイッチが導通している際に、第１フェーズの間の残電圧が、第１および第２の出力ノードにクロス結合される。これは、結果として、第１および第２の出力ノードにおいて生成された、混合された第１および第２の電流に歪みを生じ、これにより、第３および第４の出力ノードにおける出力電圧に歪みを生じる。

したがって、本発明の目的は、特に、上述した第１および第２の出力ノードの間の電圧差のクロス結合によって引き起こされる歪みを減少させることである。

この目的のために、本発明は、冒頭の段落で定義された、請求項１の特徴部で特徴付けられているミキサ回路を提供する。本発明に係るミキサ回路において、第１のスイッチングノードが、事実上、第２のスイッチングノードから切断されており、かつ第３のスイッチングノードが、事実上、第４のスイッチングノードから切断されている。このやり方で、オシレータ信号の第１フェーズの間に第２および第３のスイッチングノードに関連する寄生キャパシタンスにおいてサンプリングされた残信号が、オシレータの第２フェーズの間に第１および第４のスイッチングノードにクロス結合されることが防止される。逆の場合も同様に、オシレータ信号の第２フェーズの間に第１および第４のスイッチングノードに関連する寄生キャパシタンスにおいてサンプリングされた残信号が、オシレータ信号の第１フェーズの間に、第２および第３のスイッチングノードにクロス結合されることが防止される。

本発明に係る冒頭の段落において定義されたレシーバは、請求項９の特徴部によって特徴付けられている。本発明に係るレシーバのミキサ回路において、第１のスイッチングノードが、事実上、第２のスイッチングノードから切断されており、かつ第３のスイッチングノードが、事実上、第４のスイッチングノードから切断されている。このやり方で、帯域外の雑音がミキサ回路によって信号帯域に混合されることが防止される。

冒頭の段落において定義された、入力信号をオシレータ信号と混合することにより出力信号を生成するための方法は、請求項１０の特徴部によって特徴付けられている。このやり方で、オシレータ信号の第１フェーズの間に第２および第３のスイッチングノードに関連する寄生キャパシタンスにおいてサンプリングされた残信号が、オシレータの第２フェーズの間に第１および第４のスイッチングノードにクロス結合されることが防止される。逆の場合も同様に、オシレータ信号の第２フェーズの間に第１および第４のスイッチングノードに関連する寄生キャパシタンスにおいてサンプリングされた残信号が、オシレータ信号の第１フェーズの間に、第２および第３のスイッチングノードにクロス結合されることが防止される。

好適な実施形態において、第１の電圧−電流コンバータが、第１の入力ノードと第１のスイッチングノードの間で結合された第１の抵抗器と、第２の入力ノードと第３のスイッチングノードの間で結合された第３の抵抗器と、を備え、第２の電圧−電流コンバータが、 第１の入力ノードと第２のスイッチングノードの間で結合された第２の抵抗器と、第２の入力ノードと第４のスイッチングノードの間で結合された第４の抵抗器と、を備える。抵抗器は、電圧を電流に変換するための簡素かつ実用的な手段である。さらに、個別の第１および第２の抵抗器を使用して、第１の入力ノードを第１および第２のスイッチングノードそれぞれに結合することにより、第１および第２のスイッチングノードが、事実上互いに分離される。同様のやり方で、個別の第３および第４の抵抗器を使用して、第２の入力ノードを第３および第４のスイッチングノードそれぞれに結合することにより、第３および第４のスイッチングノードが、事実上互いに分離される。

他の好適な実施形態において、スイッチング手段が、オシレータ信号の第２フェーズの間に、第１のスイッチングノードを第１の出力ノードに結合するための第１のスイッチと、オシレータ信号の第１フェーズの間に、第２のスイッチングノードを第２の出力ノードに結合するための第２のスイッチと、オシレータ信号の第１フェーズの間に、第３のスイッチングノードを第１の出力ノードに結合するための第３のスイッチと、オシレータ信号の第２フェーズの間に、第４のスイッチングノードを第２の出力ノードに結合するための第４のスイッチと、を備える。これは、第１および第２の入力ノードで受信された入力信号を混合する簡素かつ効果的なやり方である。

さらに他の好適な実施形態は、第２の入力信号を受信するための第３の入力ノードおよび第４の入力ノードと、第２の入力信号に応じて、第１の出力ノードにおいて第５の電流を、第２の出力ノードにおいて第６の電流を生成するための第３の電圧−電流コンバータを備える第２の電圧−電流変換手段と、を備える。好ましくは、第３の電圧−電流コンバータは、第３の入力ノードと第１の出力ノードの間に結合される第５の抵抗器と、第４の入力ノードと第２の出力ノードの間に結合される第６の抵抗器と、を備える。この実施形態においては、第２の入力信号が、混合された入力信号に加えられる。このようなミキサは、いわゆる中間周波数−デジタルコンバータすなわちＩＦ−デジタルコンバータにおいて有利に適用することができ、これは、例えばレシーバに存在するような、中間周波数信号を、デジタルのベース帯域信号に変換する。このようなＩＦ−デジタルコンバータは、デジタル−アナログコンバータ（ＤＡＣ）を備える負のフィードバック経路を有するシグマ−デルタ変調器によって実施してもよい。第２の入力信号は、例えば、ＤＡＣによって生成されるフィードバック信号としてもよい。

他の好適な実施形態は、第１の出力ノードおよび第２の出力ノードにおいて印加される電流に応じて、出力信号を第３の出力ノードおよび第４の出力ノードにおいて生成するための電流−電圧コンバータを備える。この実施形態において、ミキサ回路の出力信号は、電圧領域内にある。このことは、ミキサ回路と他の回路とのインターフェイシングを簡素にする。

さらに他の好適な実施形態において、電流−電圧コンバータは、積分電流−電圧コンバータである。シグマ−デルタ変調器に基づくＩＦ−デジタルコンバータにおいて、積分器が、通常、ミキサ回路とカスケードされる。積分電流−電圧コンバータを使用することによって、積分器がミキサ回路に統合され、これにより、ＩＦ−デジタルコンバータの設計を簡素にする。

さらに他の好適な実施形態は、オシレータ信号の第１フェーズの間に、第１のスイッチングノードおよび第４のスイッチングノードを、基準ノードに結合し、オシレータ信号の第２フェーズの間に、第２のスイッチングノードおよび第３のスイッチングノードを、基準ノードに結合するように構成されている、第２のスイッチング手段を備える。第１および第４のスイッチングノードは、オシレータ信号の少なくとも第１フェーズの一部分の間、フローティングであり、一方で、第２および第３のスイッチングノードは、オシレータ信号の少なくとも第２フェーズの間、フローティングである。フローティングであるスイッチングノードを基準電圧に接続することによって、関連する寄生キャパシタンスが放電される。これは、ミキサ回路によって導入される歪みを、さらに減少させる。

本発明の上記および他の目的および特徴は、添付の図面に関連して考察される以下の詳細な説明から、より明らかとなるであろう。

図１は、従来のミキサ回路１００の概略図を示している。示されたミキサ１００は、抵抗器Ｒ１およびＲ２を備え、第１の差分入力信号Ｖｉｎを第１の差分入力電流に変換する第１の電圧−電流コンバータと、Ｎ−ＭＯＳＦＥＴ Ｍ１，Ｍ２，Ｍ３，およびＭ４を備え、第１および第２の非重複フェーズφ１およびφ２をそれぞれ有するオシレータ信号の制御下で第１の差分入力電流を混合するミキサステージと、抵抗器Ｒ３およびＲ４を備え、第２の差分入力電圧Ｖｄａｃを第２の差分入力電流Ｉｄａｃに変換する第２の電圧−電流コンバータと、演算トランスコンダクタンス増幅器（ＯＴＡ：operational transconductance amplifier）１２０とキャパシタＣ１およびＣ２とを備え、混合された第１の差分入力電流と第２の差分入力電流の差を積分して差分出力電圧Ｖｏｕｔに変換する積分電流−電圧コンバータと、を有する。

第１の電圧−電流コンバータにおいて、抵抗器Ｒ１は、第１の入力ノード１０１を第１のスイッチングノード１１０に接続する。抵抗器Ｒ２は、第２の入力ノード１０２を第２のスイッチングノード１１１に接続する。抵抗器Ｒ１およびＲ２は、同じまたは少なくとも実質的に同じものである。

ミキサステージにおいて、Ｎ−ＭＯＳＦＥＴ Ｍ１のドレインが、第１のスイッチングノード１１０に接続され、そのソースがミキサステージの第１の出力ノード１１２に接続され、一方で、オシレータ信号の第２フェーズφ２が、そのゲートに印加される。Ｎ−ＭＯＳＦＥＴ Ｍ２のドレインが、第１のスイッチングノード１１０に接続され、そのソースがミキサステージの第２の出力ノード１１３に接続され、一方で、オシレータ信号の第１フェーズφ１が、そのゲートに印加される。第３のＮ−ＭＯＳＦＥＴ Ｍ３のドレインが、第２のスイッチングノード１１１に接続され、そのソースがミキサステージの第１の出力ノード１１２に接続され、一方で、オシレータ信号の第１フェーズφ１が、そのゲートに印加される。第４のミキサＮ−ＭＯＳＦＥＴ Ｍ４のドレインが、第２のスイッチングノード１１１に接続され、そのソースがミキサステージの第２の出力ノード１１３に接続され、一方で、オシレータ信号の第２フェーズφ２が、そのゲートに印加される。Ｎ−ＭＯＳＦＥＴ Ｍ１，Ｍ２，Ｍ３，およびＭ４は、同じまたは少なくとも実質的に同じものである。オシレータ信号の第１フェーズφ１の間、Ｎ−ＭＯＳＦＥＴ Ｍ２およびＭ３が導通し、一方で、オシレータ信号の第２フェーズφ２の間、Ｎ−ＭＯＳＦＥＴ Ｍ１およびＭ４が導通し、これにより受動ＭＯＳミキサを形成する。

第２の電圧−電流コンバータにおいて、抵抗器Ｒ３は、第３の入力ノード１０３を、ミキサステージの第１の出力ノード１１２に接続する。抵抗器Ｒ４は、第４の入力ノード１０４を、ミキサステージの第２の出力ノード１１３に接続する。抵抗器Ｒ３およびＲ４は、同じまたは少なくとも実質的に同じものである。

積分電流−電圧コンバータにおいて、演算トランスコンダクタンス増幅器１２０の非反転入力が、ミキサステージの第１の出力ノード１１２に接続されており、演算トランスコンダクタンス増幅器１２０の反転入力が、ミキサステージの第２の出力ノード１１３に接続されている。演算トランスコンダクタンス増幅器１２０の非反転出力が、第１の出力ノード１０５に接続されており、演算トランスコンダクタンス増幅器１２０の反転出力が、第２の出力ノード１０６に接続されている。キャパシタＣ１が、ミキサステージの第１の出力ノード１１２と第１の出力ノード１０５の間に接続されている。キャパシタＣ２が、ミキサステージの第２の出力ノード１１３と第２の出力ノード１０６の間に接続されている。積分キャパシタＣ１およびＣ２は、負のフィードバックループを形成する。ＯＴＡ１２０の高い利得により、ＯＴＡの入力ノードでもある第１および第２の出力ノード１１２，１１３は、仮想的なグランドノードである。

典型的には、ミキサ回路１００は、第１の入力信号Ｖｉｎが、ミキサステージにおいてベース帯域信号に変換されるＩＦ信号であり、一方で第２の入力信号が、コンバータのフィードバック経路においてデジタル−アナログコンバータ（ＤＡＣ）によって生成される負のフィードバック信号である、ＩＦ−デジタルシグマ−デルタコンバータ（IF-to-digital sigma-delta converter）で使用されている。したがって、事実上、ＤＡＣの出力信号が、ＯＴＡ１２０の仮想的なグランドノード１１２，１１３において、ミキサステージのベース帯域出力信号から引き去られる。結果として生じる誤差信号が、出力電圧Ｖｏｕｔに積分される。本発明に係るミキサ回路を備える同様のＩＦ−デジタルコンバータが、図５に示されており、付属する説明において詳細に述べられる。

ミキサ回路１００に関連する問題は、第１および第２のスイッチングノード１１０および１１１における干渉に対する、その高い感度であり、これは、ＯＴＡ１２０の有限の利得、ならびに第１のスイッチングノード１１０とグランドの間に存在する寄生キャパシタンスＣ３、および第２のノード１１１とグランドの間に存在する寄生キャパシタンスＣ４によるものである。ＯＴＡ１２０の有限の利得により、差分残電圧Ｖｒｅｓが、仮想グランドノード１１２と１１３の間に存在する。残電圧Ｖｒｅｓは、次の式により近似させることができる。

ここで、Ｒｉｎは、入力抵抗Ｒ１（＝Ｒ２）と等しく、Ｒｄａｃは、フィードバック抵抗Ｒ３（＝Ｒ４）と等しく、Ｉｂは、バイアス電流であり、ｇｍは、ＯＴＡ１２０のトランスコンダクタンス係数である。以下の分析では、Ｖｉｎはゼロであり、フィードバック電圧Ｖｄａｃは、一定のオフセット電圧である、と仮定する。オシレータφ１がロー（ＶＳＳ）であり、ｆ２がハイ（ＶＤＤ）であると仮定して、残電圧Ｖｒｅｓが、閉じているスイッチＭ１およびＭ４によって、寄生キャパシタンスＣ３およびＣ４でそれぞれサンプリングされ、一方で、スイッチＭ２およびＭ３は、開いている。補完的なオシレータフェーズにおいて、信号φ１はハイであり、一方で、信号φ２はローである。したがって、スイッチＭ２およびＭ３は閉じており、スイッチＭ１およびＭ４は開いている。このフェーズの間、第１および第２のスイッチングノード１１０，１１１においてサンプリングされた残電圧は、第１および第２のスイッチングノード１１０，１１１における残電圧と反対の符号を有するＯＴＡ１２０の入力ノード１１２，１１３にクロス結合される。第１および第２のスイッチングノード１１０，１１１およびＯＴＡ１２０の入力ノード１１２，１１３における電圧は、スイッチＭ２およびＭ３を介した寄生キャパシタンスＣ３およびＣ４から積分キャパシタＣ１およびＣ２への電荷移動により等化される。したがって、寄生キャパシタＣ３およびＣ４は、結果として、ＤＡＣ電圧Ｖｄａｃの寄生混合をもたらす。

入力ステージとしてミキサ回路１００を有するシグマ−デルタ変調器は、特に、この形態の寄生混合に対して感度が高く、それは、ＤＡＣからのフィードバック信号が、帯域外の雑音の大部分を含むからである。この点は、図２に関連してさらに詳細に述べられる。

ミキサ回路１００の他の不利な点は、スイッチＭ１，Ｍ２，Ｍ３，およびＭ４がすべて同時に導通することを防ぐために、オシレータ信号のフェーズφ１およびφ２が非重複である必要があることであり、この同時の導通は、Ｍ１およびＭ２が共通の入力、スイッチングノード１１１を有し、またＭ３およびＭ４も、共通の入力、スイッチングノード１１１を有するため、望まれない短絡をもたらす。フェーズφ１およびφ２が非重複であるということは、結果として、わずかにアンバランスなミキサ入力信号を生じる。結果として、寄生混合が、オシレータ信号の偶数調波においても生じる。

図２は、ＩＦ−デジタルコンバータの出力スペクトルをシミュレートしたグラフを示している。縦軸は、出力電力をｄＢで示しており、一方で横軸は、サンプリング周波数ωｓに基準化された周波数ωを示している。グラフは、図１に関連して述べた寄生混合の影響を示している。グラフ２０１は、ωｓ／１０００に信号成分を有する理想的な雑音整形（noise-shaping）ＩＦ−デジタルコンバータの出力電力スペクトルを示している。量子化雑音は、ベース帯域においては非常に低く、ループフィルタの順序で上昇する。グラフ２０２は、図１に示されているミキサ回路１００を備える雑音整形ＩＦ−デジタルコンバータの出力スペクトルを示しており、サンプリング周波数ωｓの半分において寄生混合を有している。量子化雑音は、理想的な雑音整形ＩＦ−デジタルコンバータの場合よりも実質的に高い。この雑音電力の小部分が、ベース帯域まで下方混合（mixed down）される。その結果、ωｓ／１０００での信号帯域における分解能が、深刻な影響を受ける。

図３は、本発明に係るミキサ回路３００の実施形態の概略図を示している。本発明に係るミキサ回路３００は、抵抗器Ｒ１ａおよびＲ２ａを備え、第１の差分入力信号Ｖｉｎを第１の差分電流に変換する第１の電圧−電流コンバータと、抵抗器Ｒ１ｂおよびＲ２ｂを備え、第１の差分入力信号Ｖｉｎを第２の差分電流に変換する第２の電圧−電流コンバータと、Ｎ−ＭＯＳＦＥＴ Ｍ１，Ｍ２，Ｍ３，およびＭ４を備え、混合された（in mixed）差分電流を、第１の差分電流および第２の差分電流に基づいて、第１フェーズφ１と第２フェーズφ２とを有するオシレータ信号の制御下で生成するミキサステージと、抵抗器Ｒ３およびＲ４を備え、第２の差分入力電圧Ｖｄａｃを第３の差分電流Ｉｄａｃに変換する第３の電圧−電流コンバータと、演算トランスコンダクタンス増幅器（ＯＴＡ）３２０と積分キャパシタＣ１およびＣ２とを備え、混合された差分電流と第３の差分電流との差を積分し、差分出力電圧Ｖｏｕｔに変換する積分電流−電圧コンバータと、を有する。

第１の電圧−電流コンバータにおいて、抵抗器Ｒ１ａは、第１の入力ノード３０１を第１のスイッチングノード３１１に接続する。抵抗器Ｒ２ａは、第２の入力ノード３０２を第３のスイッチングノード３１３に接続する。

第２の電圧−電流コンバータにおいて、抵抗器Ｒ１ｂは、第１の入力ノード３０１を第２のスイッチングノード３１２に接続する。抵抗器Ｒ２ｂは、第２の入力ノード３０２を第４のスイッチングノード３１４に接続する。抵抗器Ｒ１ａ，Ｒ２ａ，Ｒ１ｂ，およびＲ２ｂは、同じまたは少なくとも実質的に同じものである。

ミキサステージにおいて、Ｎ−ＭＯＳＦＥＴ Ｍ１のドレインが、第１のスイッチングノード３１１に接続され、そのソースがミキサステージの第１の出力ノード３２１に接続され、一方で、オシレータ信号の第２フェーズφ２が、そのゲートに印加される。Ｎ−ＭＯＳＦＥＴ Ｍ２のドレインが、第２のスイッチングノード３１２に接続され、そのソースがミキサステージの第２の出力ノード３２２に接続され、一方で、オシレータ信号の第１フェーズφ１が、そのゲートに印加される。第３のＮ−ＭＯＳＦＥＴ Ｍ３のドレインが、第３のスイッチングノード３１３に接続され、そのソースがミキサステージの第１の出力ノード３２１に接続され、一方で、オシレータ信号の第１フェーズφ１が、そのゲートに印加される。第４のミキサＮ−ＭＯＳＦＥＴ Ｍ４のドレインが、第４のスイッチングノード３１４に接続され、そのソースがミキサステージの第２の出力ノード３２２に接続され、一方で、オシレータ信号の第２フェーズφ２が、そのゲートに印加される。Ｎ−ＭＯＳＦＥＴ Ｍ１，Ｍ２，Ｍ３，およびＭ４は、同じまたは少なくとも実質的に同じものである。オシレータ信号の第１フェーズφ１の間、Ｎ−ＭＯＳＦＥＴ Ｍ２およびＭ３が導通し、一方で、オシレータ信号の第２フェーズφ２の間、Ｎ−ＭＯＳＦＥＴ Ｍ１およびＭ４が導通し、これにより受動ＭＯＳミキサを形成する。

第３の電圧−電流コンバータにおいて、抵抗器Ｒ３は、第３の入力ノード３０３を、ミキサステージの第１の出力ノード３２１に接続する。抵抗器Ｒ４は、第４の入力ノード３０４を、ミキサステージの第２の出力ノード３２２に接続する。抵抗器Ｒ３およびＲ４は、同じまたは少なくとも実質的に同じものである。

積分電流−電圧コンバータにおいて、演算トランスコンダクタンス増幅器３２０の非反転入力が、ミキサステージの第１の出力ノード３２１に接続されており、演算トランスコンダクタンス増幅器３２０の反転入力が、ミキサステージの第２の出力ノード３２２に接続されている。演算トランスコンダクタンス増幅器３２０の非反転出力が、第１の出力ノード３０５に接続されており、演算トランスコンダクタンス増幅器３２０の反転出力が、第２の出力ノード３０６に接続されている。キャパシタＣ１が、ミキサステージの第１の出力ノード３２１と第１の出力ノード３０５の間に接続されている。キャパシタＣ２が、ミキサステージの第２の出力ノード３２２と第２の出力ノード３０６の間に接続されている。積分キャパシタＣ１およびＣ２は、負のフィードバックループを形成する。ＯＴＡ３２０の高い利得により、ＯＴＡの入力ノードでもある第１および第２の出力ノード３２１，３２２は、仮想的なグランドノードである。

図１に関連して述べられた従来技術のミキサ回路１００と同様に、典型的には、本発明に係るミキサ回路３００は、第１の入力信号Ｖｉｎが、ミキサステージにおいてベース帯域信号に変換されるＩＦ信号であり、一方で第２の入力信号Ｖｄａｃが、コンバータのフィードバック経路においてデジタル−アナログコンバータ（ＤＡＣ）によって生成される負のフィードバック信号である、ＩＦ−デジタルシグマ−デルタコンバータで使用されている。したがって、事実上、ＤＡＣの出力信号が、ＯＴＡ３２０の仮想的なグランドノード３２１，３２２において、ミキサステージのベース帯域出力信号から引き去られる。結果として生じる誤差信号が、出力電圧Ｖｏｕｔに積分され、変換される。本発明に係るミキサ回路３００を備えるＩＦ−デジタルコンバータが、図５に示されており、付属する説明において詳細に述べられる。

抵抗器Ｒ１ａおよびＲ２ａを備える第１の電圧−電流コンバータと、抵抗器Ｒ１ｂおよびＲ２ｂを備える別の第２の電圧−電流コンバータとを使用することによって、スイッチＭ１およびＭ２それぞれの入力ノード３１１および３１２、ならびにスイッチＭ３およびＭ４それぞれの入力ノード３１３および３１４が、抵抗器Ｒ１ａおよびＲ１ｂ、ならびにＲ２ａおよびＲ２ｂによって、それぞれ互いに分離される。したがって、スイッチングノード３１１と関連する寄生キャパシタンスが、スイッチＭ２を介して直接放電されることがない。それは、寄生キャパシタンスが、好ましくはスイッチＭ２のオン抵抗と比べてオーム性がより高い抵抗器Ｒ１ａおよびＲ１ｂを通らねばならないからである。これにより、スイッチングノード３１１および３１３は、ノード３２２から分離され、スイッチングノード３１２および３１４は、ノード３２１から分離される。その結果、寄生混合の効果は、係数Ｇにより抑制される。

ここで、ＲｏｎはスイッチＭ１，Ｍ２，Ｍ３，またはＭ４のオン抵抗であり、Ｒｉｎは、第１および第２の電圧−電流コンバータの入力抵抗であり、したがって、Ｒ１ａ（＝Ｒ１ｂ＝Ｒ２ａ＝Ｒ２ｂ）と等しい。好ましくは、Ｇ＜＜１である。

ミキサ回路３００のさらなる利点は、フェーズφ１およびφ２が非重複である必要がないことであり、その理由は、スイッチＭ１，Ｍ２，Ｍ３，およびＭ４が同時に導通している場合でも、ＯＴＡ３２０の入力ノード３２１および３２２が、短絡されないからである。したがって、より対称的なオシレータ信号を、ミキサ回路３００に印加することができ、結果として、オシレータ信号の第２の高調波のキャンセリングを改善する。

図４は、本発明に係るミキサ回路４００の他の実施形態の概略図を示している。本発明に係るミキサ回路４００は、抵抗器Ｒ１ａおよびＲ２ａを備え、第１の差分入力信号Ｖｉｎを第１の差分電流に変換する第１の電圧−電流コンバータと、抵抗器Ｒ１ｂおよびＲ２ｂを備え、第１の差分入力信号Ｖｉｎを第２の差分電流に変換する第２の電圧−電流コンバータと、Ｎ−ＭＯＳＦＥＴ Ｍ１，Ｍ２，Ｍ３，およびＭ４を備え、混合された（in mixed）差分電流を、第１の差分電流および第２の差分電流に基づいて、第１フェーズφ１と第２フェーズφ２とを有するオシレータ信号の制御下で生成するミキサステージと、抵抗器Ｒ３およびＲ４を備え、第２の差分入力電圧Ｖｄａｃを第３の差分電流に変換する第３の電圧−電流コンバータと、演算トランスコンダクタンス増幅器（ＯＴＡ）３２０と積分キャパシタＣ１およびＣ２とを備え、混合された差分電流と第３の差分電流との差を積分し、差分出力電圧Ｖｏｕｔに変換する積分電流−電圧コンバータと、を有する。第１、第２、および第３の電圧−電流コンバータ、ミキサステージ、ならびに積分電流−電圧コンバータは、図３に示されるミキサ回路３００における各対応部分と同一であり、互いに同一のやり方で接続されている。このため、ここではこれらを詳細には述べない。

ミキサ回路４００は、図３に示されるミキサ回路３００とは、スイッチＳ１，Ｓ２，Ｓ３，およびＳ４の存在によって異なっている。スイッチＳ１は、スイッチングノード３１１と基準ノード４０１の間に接続されている。スイッチＳ１は、オシレータ信号のフェーズφ１の間に導通する。スイッチＳ２は、スイッチングノード３１２と基準ノード４０１の間に接続されている。スイッチＳ２は、オシレータ信号のフェーズφ２の間に導通する。スイッチＳ３は、スイッチングノード３１３と基準ノード４０１の間に接続されている。スイッチＳ３は、オシレータ信号のフェーズφ１の間に導通する。スイッチＳ４は、スイッチングノード３１４と基準ノード４０１の間に接続されている。スイッチＳ４は、オシレータ信号のフェーズφ２の間に導通する。

スイッチＭ２およびＭ３のペアは、オシレータ信号のフェーズφ１によって駆動され、一方で、スイッチＭ１およびＭ４のペアは、オシレータ信号のフェーズφ２によって駆動される。したがって、フェーズφ１の間、スイッチングノード３１１および３１４は、事実上フローティングであり、フェーズφ２の間、スイッチングノード３１２および３１３は、事実上フローティングである。フェーズφ１の間にスイッチＳ１およびＳ３を閉じることによって、スイッチングノード３１１および３１４に関連する寄生キャパシタンスが放電される。フェーズφ２の間にスイッチＳ２およびＳ４を閉じることによって、スイッチングノード３１２および３１３に関連する寄生キャパシタンスが放電される。これは、ミキサ回路４００の寄生混合をさらに減少させる。

図５は、本発明に係るミキサ回路３００を備えるＩＦ−デジタルコンバータ５００の機能ブロック図を示している。差分ＩＦ信号が、ＩＦ−デジタルコンバータの入力ノード５１１および５１２に印加され、一方で、１ビットデジタル出力信号が、出力ノード５２１において生成される。周波数ｆＬＯを有する２フェーズの局部オシレータ信号の制御下で、ＩＦ入力信号が、ミキサ回路３００において混合される。サンプル周波数ｆｓで動作するデジタル−アナログコンバータ（ＤＡＣ）５０４により生成されるフィードバック信号が、混合された入力信号から引き去られた結果として生じる誤差信号が、ミキサ回路３００において積分される。積分された誤差信号は、低域通過フィルタ５０１においてフィルタされ、サンプラ５０２においてサンプル周波数ｆｓでサンプリングされる。積分されフィルタされサンプリングされた誤差信号が、比較器５０３によって１ビットデジタル出力信号にデジタル化される。また、比較器の出力信号が、ＤＡＣ５０４の入力信号を形成する。

実際の適用においては、ＩＦ−デジタルコンバータ５００は、レシーバのＩおよびＱ信号経路の両方で使用される。ＩＦ入力信号は、局部オシレータ周波数ｆＬＯで動作するミキサ回路３００によって、ベース帯域まで下方混合（mixed down）される。実際には、サンプル周波数は、局部オシレータ周波数の倍数、例えば２または４倍など、となるように選択される。このやり方により、ベース帯域信号に対して、最大のコンバータ帯域幅を使用することができる。

図６は、本発明に係るＩＦ−デジタルコンバータ５００を備えるレシーバ６００の機能ブロック図を示している。レシーバは、ＡＭ、ＦＭ、およびＩＢＯＣ（In Band On Channel）規格に従うデジタル無線信号を扱うことが可能である。受信された信号の質に基づいて、レシーバは、受信された無線信号をアナログＡＭ／ＦＭモードまたはＩＢＯＣモードのいずれで処理するかを決定する。レシーバは、チューナ６０４を備え、このチューナは、ＩＢＯＣモードがアクティブの際にＩＢＯＣ信号帯域をフィルタ除去するためのセラミックフィルタ６０５を備える。さらに、レシーバは、それぞれ本発明に係る２つのＩＦ−デジタルコンバータ５００を有する、Ｉ（同フェーズ）およびＱ（直交フェーズ）信号経路をそれぞれ処理するための２つのＩＦ−デジタルコンバータモジュール６１０を備える。２つのＩＦ−デジタルコンバータモジュール６１０の１つめは、信号をＩＢＯＣモードで処理するように構成され、その入力信号を、レシーバから直接受信する。第２のＩＦ−デジタルコンバータモジュール５００は、信号をＡＭ／ＦＭモードで処理するように構成され、その入力信号を、レシーバから増幅器６０６およびセラミックＡＭ／ＦＭフィルタ６０７を介して受信する。さらに、レシーバは、２つのＩＦ後処理モジュールを備え、１つめはデジタル化信号をＩＢＯＣモードで処理するためのものであり、２つめはデジタル化信号をＡＭ／ＦＭモードで処理するためのものである。各ＩＦ後処理モジュール６１１は、デジタル化信号を、ＩおよびＱ信号経路それぞれにおいて処理するための２つのＩＦポストプロセッサ６２０を有する。ＩＢＯＣモードにおいて、後処理されたデジタル化ＩおよびＱ信号が、ＩＢＯＣプロセッサ６０２において復調され、ＩＢＯＣプロセッサ６０２は、復調された信号を音声プロセッサ６１２に出力し、音声プロセッサ６１２は、信号をさらに処理し、結果として生じる音声信号を、デジタル−アナログコンバータ６１４を介して出力する。ＡＭ／ＦＭモードにおいて、後処理されたデジタル化ＩおよびＱ信号が、無線ＤＳＰ（digital signal processor）６１３において復調され、無線ＤＳＰ６１３は、復調された信号を、音声プロセッサ６１２に出力し、音声プロセッサ６１２は、信号をさらに処理し、結果として生じる音声信号を、デジタル−アナログコンバータ６１４を介して出力する。好ましくは、ＩＦ−デジタルコンバータモジュール５００、ＩＦ後処理モジュール、無線ＤＳＰ６１３、音声プロセッサ６１２、およびＤＡＣ６１４が、単一の集積回路６０１として集積される。

測定では、０１８μｍのＣＭＯＳプロセスで実現されたＩＦ−デジタルコンバータモジュール６１０が、３ｋＨｚのＡＭ帯域幅において９９ｄＢ、２００ｋＨｚのＦＭ帯域において７９ｄＢ、およびＩＢＯＣ向けの５７５ｋＨｚ帯域において７４ｄＢのダイナミックレンジを達成できることがわかった。

ＩＢＯＣ信号は、従来のＡＭ／ＦＭチャンネルの周りでデジタルＣＯＦＤＭ変調された側波帯である。レシーバ６００において、受信無線信号の質が継続的にチェックされ、この質に応じて、自動的にアナログＡＭ／ＦＭモードとデジタルＩＢＯＣモードの間で切り替わる。

レシーバ６００において、ＩＦ−デジタルコンバータ５００は、それぞれ第５オーダーの側波帯のシグマ−デルタ変調器を備える。ＩＦ−デジタルコンバータモジュール６１０は、１０．７ＭＨｚのアナログ入力チャンネルを、３００ｋＨｚでの側波帯出力に変換する。ＩＦ後処理モジュール６１１は、ダウンサンプリング、フィルタリング、および３００ｋＨｚのベース帯域信号からＤＣへの周波数遷移を処理する。ＩＦ−デジタルコンバータ５００の出力ビットストリームは、ＡＭ／ＦＭ信号に対して１２８の係数、およびＩＢＯＣ信号に対して６４の係数でダウンサンプリングされる。ＡＭ／ＦＭ無線向けの３２５ｋｓａｍｐｌｅ／秒の速度での２２ビットのＩおよびＱ出力ワードが、無線ＤＳＰ６１３内のソフトウェアによってさらに処理される。ＩＢＯＣ向けの６５０ｋｓａｍｐｌｅ／秒の速度での１６ビットのＩおよびＱワードが、シリアルモードでＩＢＯＣプロセッサ６０２に転送される。

プロセッサ６０２および６１３上で動作するソフトウェアが、各ＩおよびＱ信号の復調を処理する。さらに、ソフトウェアは、例えば信号品質改善、レベル追跡、ステレオ復調、弱信号処理、ＲＤＳ復調、およびマルチパス抑制などの、他の無線機能を実現することができる。図６では示されていない、複数のＡＧＣ（automatic gain control）ループが、ＩＦ−デジタルコンバータ５００の完全なダイナミックレンジが全てのアンテナレベルに対して使用されることを保証する。プロセッサ６０２および６０３における無線信号処理の後に、デジタル音声フォーマットされたデータが、音声プロセッサ６１２に送られ、そこでさらなる音声処理が行なわれる。この後、デジタル音声信号が、ＤＡＣ６１４によって、アナログ音声信号に変換される。

レシーバ６００において、無線周波数信号が、アンテナ６０３で受信される。

示されたレシーバ６００は、例えば、自動車無線システムにおいて使用される。これは、受信を行うように構成される。

ここに説明される本発明の実施形態は、限定的な意味ではなく、例として解釈されることを意図している。様々な修正を、添付の特許請求の範囲に定義される本発明の範囲から逸脱することなしに、当業者によってこれらの実施形態に対して行なうことができる。

図１、図３、および図４に関連して述べられた本発明の実施形態において、Ｎ−ＭＯＳＦＥＴが、スイッチＭ１，Ｍ２，Ｍ３，およびＭ４に使用されている。当業者には、Ｎ−ＭＯＳＦＥＴの代わりに他の種類のスイッチ、例えばＰ−ＭＯＳＦＥＴまたはトランスミッションゲートを使用してもよいことが、明らかとなるであろう。

図１、図３、および図４に関連して述べられた本発明の実施形態は、第１の電圧−電流コンバータおよび第２の電圧−電流コンバータが抵抗器によって実現されるミキサ回路に関するものである。スイッチングノードを互いに分離する同一の効果を有する他の種類の電圧−電流コンバータ、例えば能動電圧−電流コンバータ、を抵抗器の代わりに使用してもよい。さらに、他の種類の電流−電圧コンバータを使用してもよい。

図１、図３、および図４に関連して述べられた本発明の実施形態は、混合された第１の入力信号から第２の入力信号が引き去られるミキサ回路に関するものである。当業者には、積分電流−電圧コンバータの入力ノードにおける接続の単純な再調整によって、第２の入力信号を、混合された第１の入力信号に加えることができることが、明らかとなるであろう。

図１は、従来のミキサ回路の概略図を示している。 図２は、ＩＦ−デジタルコンバータのシミュレートされた出力スペクトルを有するグラフを示している。 図３は、本発明に係るミキサ回路の実施形態の概略図を示している。 図４は、本発明に係るミキサ回路の他の実施形態の概略図を示している。 図５は、本発明に係るミキサ回路を備えるＩＦ−デジタルコンバータの機能ブロック図を示している。 図６は、本発明に係るＩＦ−デジタルコンバータを備えるレシーバの機能ブロック図を示している。

これらの図面において、同一の部分は、同一の参照符号で識別される。

Claims (10)

1. 入力信号を受信するための第１の入力ノードおよび第２の入力ノードと、第１の出力ノードおよび第２の出力ノードと、電圧−電流変換手段と、互いにかつ前記第１の入力ノード、前記第２の入力ノード、前記第１の出力ノード、および前記第２の出力ノードに操作可能に結合されたスイッチング手段と、を備え、混合された入力信号を、前記第１の出力ノードおよび前記第２の出力ノードにおいてオシレータ信号に応じて生成する、ミキサ回路であって、
   前記電圧−電流変換手段は、
   第１のスイッチングノードにおいて第１の電流を、および第３のスイッチングノードにおいて第３の電流を、前記入力信号に応じて生成するための第１の電圧−電流コンバータと、
   第２のスイッチングノードにおいて第２の電流を、および第４のスイッチングノードにおいて第４の電流を、前記入力信号に応じて生成するための第２の電圧−電流コンバータと、を備え、
   前記スイッチング手段は、
   前記オシレータ信号の第１フェーズの間に、前記第２のスイッチングノードを、前記第２の出力ノードに、前記第３のスイッチングノードを、前記第１の出力ノードに結合し、
   前記オシレータ信号の第２フェーズの間に、前記第１のスイッチングノードを、前記第１の出力ノードに、前記第４のスイッチングノードを、前記第２の出力ノードに結合するように構成されている、
   ことを特徴とするミキサ回路。
2. 前記第１の電圧−電流コンバータが、
   前記第１の入力ノードと前記第１のスイッチングノードの間で結合された第１の抵抗器と、
   前記第２の入力ノードと前記第３のスイッチングノードの間で結合された第３の抵抗器と、を備え、
   前記第２の電圧−電流コンバータが、
   前記第１の入力ノードと前記第２のスイッチングノードの間で結合された第２の抵抗器と、
   前記第２の入力ノードと前記第４のスイッチングノードの間で結合された第４の抵抗器と、
   を備えることを特徴とする請求項１に記載のミキサ回路。
3. 前記スイッチング手段が、
   前記オシレータ信号の前記第２フェーズの間に、前記第１のスイッチングノードを前記第１の出力ノードに結合するための第１のスイッチと、
   前記オシレータ信号の前記第１フェーズの間に、前記第２のスイッチングノードを前記第２の出力ノードに結合するための第２のスイッチと、
   前記オシレータ信号の前記第１フェーズの間に、前記第３のスイッチングノードを前記第１の出力ノードに結合するための第３のスイッチと、
   前記オシレータ信号の前記第２フェーズの間に、前記第４のスイッチングノードを前記第２の出力ノードに結合するための第４のスイッチと、
   を備えることを特徴とする請求項１に記載のミキサ回路。
4. 第２の入力信号を受信するための第３の入力ノードおよび第４の入力ノードと、
   前記第２の入力信号に応じて、前記第１の出力ノードにおいて第５の電流を、前記第２の出力ノードにおいて第６の電流を生成するための第３の電圧−電流コンバータとを備える第２の電圧−電流変換手段と、
   を備えることを特徴とする請求項１に記載のミキサ回路。
5. 前記第３の電圧−電流コンバータは、前記第３の入力ノードと前記第１の出力ノードの間に結合される第５の抵抗器と、前記第４の入力ノードと前記第２の出力ノードの間に結合される第６の抵抗器と、を備えることを特徴とする請求項４に記載のミキサ回路。
6. 前記第１の出力ノードおよび前記第２の出力ノードにおいて印加される電流に応じて、出力信号を第３の出力ノードおよび第４の出力ノードにおいて生成するための電流−電圧コンバータを備えることを特徴とする請求項１または請求項４に記載のミキサ回路。
7. 前記電流−電圧コンバータは、積分電流−電圧コンバータである、ことを特徴とする請求項７に記載のミキサ回路。
8. 前記オシレータ信号の前記第１フェーズの間に、前記第１のスイッチングノードおよび前記第４のスイッチングノードを、基準ノードに結合し、
   前記オシレータ信号の前記第２フェーズの間に、前記第２のスイッチングノードおよび前記第３のスイッチングノードを、前記基準ノードに結合するように構成されている、
   第２のスイッチング手段を備えることを特徴とする請求項１に記載のミキサ回路。
9. 無線周波数信号を受信するためのレシーバであって、
   レシーバ部に結合されたアンテナ部を備え、オシレータ周波数を生成するための局部オシレータを有し、より低い周波数で信号を出力するように構成されているとともに、
   前記レシーバ部が、前記オシレータ信号を前記無線周波数信号と混合するための請求項１に記載のミキサ回路を備える、ことを特徴とするレシーバ。
10. 入力信号を、第１フェーズと第２フェーズとを有するオシレータ信号と混合することにより、第１の出力電流と第２の出力電流とを備える出力信号を、
    前記入力信号を受信するための第１の入力ノードおよび第２の入力ノードと、前記第１の出力電流を供給するための第１の出力ノードおよび前記第２の出力電流を供給するための第２の出力ノードと、電圧−電流変換手段と、互いにかつ前記第１の入力ノード、前記第２の入力ノード、前記第１の出力ノード、および前記第２の出力ノードに操作可能に結合されたスイッチング手段とを備え、前記出力信号を、前記第１の出力ノードおよび前記第２の出力ノードにおいて前記オシレータ信号に応じて生成するミキサ回路において、
    生成するための方法であって、
    前記電圧−電流変換手段は、
    第１のスイッチングノードにおいて第１の電流を、および第３のスイッチングノードにおいて第３の電流を、前記入力信号に応じて生成するための第１の電圧−電流コンバータと、
    第２のスイッチングノードにおいて第２の電流を、および第４のスイッチングノードにおいて第４の電流を、前記入力信号に応じて生成するための第２の電圧−電流コンバータと、を備え、
    前記スイッチング手段は、
    前記オシレータ信号の第１フェーズの間に、前記第２のスイッチングノードを、前記第２の出力ノードに、前記第３のスイッチングノードを、前記第１の出力ノードに結合し、
    前記オシレータ信号の第２フェーズの間に、前記第１のスイッチングノードを、前記第１の出力ノードに、前記第４のスイッチングノードを、前記第２の出力ノードに結合するように構成されている、
    ことを特徴とする方法。

Images