JP3506587B2 - 二重平衡変調器及び四相位相変調器並びにデジタル通信機 - Google Patents
二重平衡変調器及び四相位相変調器並びにデジタル通信機Info
- Publication number
- JP3506587B2 JP3506587B2 JP22269497A JP22269497A JP3506587B2 JP 3506587 B2 JP3506587 B2 JP 3506587B2 JP 22269497 A JP22269497 A JP 22269497A JP 22269497 A JP22269497 A JP 22269497A JP 3506587 B2 JP3506587 B2 JP 3506587B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- input
- pair
- balanced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000000903 blocking effect Effects 0.000 claims description 13
- 230000009977 dual effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C1/00—Amplitude modulation
- H03C1/52—Modulators in which carrier or one sideband is wholly or partially suppressed
- H03C1/54—Balanced modulators, e.g. bridge type, ring type or double balanced type
- H03C1/542—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes
- H03C1/545—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
- H03C2200/0037—Functional aspects of modulators
- H03C2200/0058—Quadrature arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
- H03C2200/0037—Functional aspects of modulators
- H03C2200/0066—Reduction of carrier leakage or the suppression of the carrier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplitude Modulation (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
よびその二重平衡変調器を用いた四相位相変調器、並び
にその四相位相変調器を用いたデジタル通信機に関す
る。
来の四相位相変調器(QPSK)を図4を参照して説明
する。四相位相変調器は、第一の二重平衡変調器101
と第二の二重変調器131とから構成されており、第一
の二重平衡変調器101は、第一の入力端子対102、
103に入力された第一の平衡信号を増幅する第一の一
対の前置増幅器104と、この第一の一対の前置増幅器
104で増幅した信号をさらに増幅する第一および第二
の差動増幅器105、106とから構成されている。
第二の入力端子対132、133に入力された第二の平
衡信号を増幅する第二の一対の前置増幅器134と、こ
の第二の一対の前置増幅器134で増幅した信号をさら
に増幅する第三および第四の差動増幅器135、136
とから構成されている。
の一対の前置増幅器104は、第一および第二のトラン
ジスタ107、108を有し、これらのトランジスタ1
07、108のエミッタにはそれぞれ定電流源109、
110が設けられている。そして、一方の入力端子10
2と第一のトランジスタ107のベ−スとが接続され、
他方の入力端子103と第二のトランジスタ108のベ
−スとが接続されている。
タ同志が接続された第三および第四のトランジスタ11
6、117で構成され、それらのエミッタが第一のトラ
ンジスタ107のコレクタに接続されている。また、第
二の差動増幅器106も、互いにエミッタ同志が接続さ
れた第五および第六のトランジスタ118、119で構
成され、それらのエミッタが第二のトランジスタ108
のコレクタに接続されている。そして、第三のトランジ
スタ116のベ−スと第六のトランジスタ119のベ−
スとが相互に接続され、また、第四のトランジスタ11
7のベ−スと第五のトランジスタ118のベ−スとが相
互に接続され、それらのベ−ス間に第一の平衡搬送波信
号が入力されるようになっている。
動増幅器106の出力は第一の加算器120に入力され
るが、この第一の加算器120は、第一の差動増幅器1
05を構成する一方の第三のトランジスタ116のコレ
クタと第二の差動増幅器106を構成する一方の第五の
トランジスタ118のコレクタとに共通する第一の負荷
抵抗121と、第一の差動増幅器105を構成する他方
の第四のトランジスタ117のコレクタと第二の差動増
幅器106を構成する他方の第六のトランジスタ119
のコレクタとに共通する第二の負荷抵抗122とを有し
ている。従って、第一の差動増幅器105と、第二の差
動増幅器106と、第一の加算器120とによって第一
の二重平衡差動増幅器123が構成され、互いに接続さ
れた第三のトランジスタ116のコレクタおよび第五の
トランジスタ118のコレクタと、第四のトランジスタ
117のコレクタおよび第六のトランジスタ119のコ
レクタとの間に変調された信号(第一の被変調信号)が
発生する。
る第二の一対の前置増幅器134は、第七および第八の
トランジスタ137、138を有し、これらのトランジ
スタ137、138のエミッタにはそれぞれ定電流源1
39、140が設けられている。そして、一方の入力端
子132と第七のトランジスタ137のベ−スとの間、
および、他方の入力端子133と第八のトランジスタ1
38のベ−スとが接続されている。
タ同志が接続された第九および第十のトランジスタ14
6、147で構成され、それらのエミッタが第七のトラ
ンジスタ137のコレクタに接続されている。また、第
四の差動増幅器136も、互いにエミッタ同志が接続さ
れた第十一および第十二のトランジスタ148、149
で構成され、それらのエミッタが第八のトランジスタ1
38のコレクタに接続されている。そして、第九のトラ
ンジスタ146のベ−スと第十二のトランジスタ149
のベ−スとが相互に接続され、また、第十のトランジス
タ147のベ−スと第十一のトランジスタ148のベ−
スとが相互に接続され、それらのベ−ス間には第一の平
衡搬送波信号とは90度位相の異なった第二の平衡搬送
波信号が入力されるようになっている。
動増幅器136の出力は第二の加算器150に入力され
るが、この第二の加算器150は、第三の差動増幅器1
35を構成する一方の第九のトランジスタ146のコレ
クタと第四の差動増幅器136を構成する一方の第十一
のトランジスタ148のコレクタとに共通する第三の負
荷抵抗151と、第三の差動増幅器135を構成する他
方の第十のトランジスタ147のコレクタと第四の差動
増幅器136を構成する他方の第十二のトランジスタ1
49のコレクタとに共通する第四の負荷抵抗152とを
有している。従って、第三の差動増幅器135と、第四
の差動増幅器136と、第二の加算器150とによって
第二の二重平衡差動増幅器153が構成され、互いに接
続された第九のトランジスタ146のコレクタおよび第
十一のトランジスタ148のコレクタと、第十のトラン
ジスタ147のコレクタおよび第十二のトランジスタ1
49のコレクタとの間に変調された信号(第二の被変調
信号)が発生する。
に入力される第一の平衡搬送波信号と第二の二重平衡差
動増幅器153に入力される第二の平衡搬送波信号と
は、図示しない搬送波発振器からの平衡搬送波信号CW
を移相器154によって生成される。
信号とが合成されてこの四相位相変調器の出力被変調信
号として取り出されるようになっている。
位相変調器は、第一の一対の前置増幅器104を構成し
ている第一のトランジスタ107のベ−スと第二のトラ
ンジスタ108のトランジスタのベ−スとが、それぞれ
第一の入力端子対102、103に直結されているの
で、第一の入力端子対102、103に第一の平衡信号
を入力する前段の緩衝増幅器がこの入力端子対102、
103に直結されると、第一のトランジスタ107およ
び第二のトランジスタ108のベ−ス電圧は緩衝増幅器
のバイアス電流に依存することになる。従って、このバ
イアス電流が平衡状態になっていないと第一のトランジ
スタ7のベ−ス電圧と第二のトランジスタ8のベ−ス電
圧とに差が生じて第一の二重平衡変調器101の平衡が
崩れる。そのため、第一の加算器120からは第一の平
衡搬送波信号が漏洩し、それが後段に接続される回路に
入力されて妨害信号を生じしめることになる。
構成している第七のトランジスタ137のベ−スと第八
のトランジスタ138のトランジスタのベ−スとが、そ
れぞれ第二の入力端子対132、133に直結されてい
るので、第二の入力端子対132、133に第一の平衡
信号を入力する前段の緩衝増幅器がこの入力端子対13
2、133に直結されると、第七のトランジスタ137
および第八のトランジスタ138のベ−ス電圧は緩衝増
幅器のバイアス電流に依存することになる。従って、こ
のバイアス電流が平衡状態になっていないと第七のトラ
ンジスタ137のベ−ス電圧と第八のトランジスタ13
8のベ−ス電圧とに差が生じて第二の二重平衡変調器1
31の平衡が崩れる。そのため、第二の加算器150か
らは第二の平衡搬送波信号が漏洩し、それが後段に接続
される回路に入力されて妨害信号を生じしめることにな
る。
重平衡変調器101と第二の二重平衡変調器131との
平衡状態が崩れると平衡搬送波漏洩が増大するという問
題が生じる。
ようなバイアス電圧の差を生じないようにし、搬送波が
漏洩しないようにする。また、本発明の四相位相変調器
は二つの二重変調器間を平衡状態にすることによって平
衡搬送波漏洩を低減しようとするものである。
め、本発明の二重平衡変調器は、入力端子対と、第一及
び第二のトランジスタからなり、前記入力端子対に入力
された平衡信号を個別に増幅する一対の前置増幅器と、
前記第一のトランジスタのコレクタに接続された第一の
差動増幅器と前記第二のトランジスタのコレクタに接続
された第二の差動増幅器とからなる二重平衡差動増幅器
とを備え、前記第一及び第二のトランジスタの各ベ−ス
にバイアス電圧を印加するための共通のバイアス電源を
設け、前記バイアス電源と前記第一のトランジスタのベ
−スとの間および前記バイアス電源と前記第二のトラン
ジスタのベ−スとの間をそれぞれ第二の抵抗で接続し、
前記第一のトランジスタのベ−スと前記入力端子対の一
方との間および前記第二のトランジスタのベ−スと前記
入力端子対の他方との間にそれぞれ第一の抵抗を介挿
し、前記一対の入力端に入力された前記平衡信号をそれ
ぞれ前記第一の抵抗と前記第二の抵抗とによって分圧し
て前記第一及び第二のトランジスタのベースに入力し
た。
第一の抵抗と直列にそれぞれ直流阻止コンデンサを介挿
した。
二重平衡変調器と第二の二重平衡変調器とを備え、前記
第一の二重平衡変調器は、第一の入力端子対と、第一及
び第二のトランジスタとからなり、前記第一の入力端子
対に入力された第一の平衡信号を別個に増幅する第一の
一対の前置増幅器と、前記第一のトランジスタのコレク
タに接続された第一の差動増幅器及び前記第二のトラン
ジスタのコレクタに接続された第二の差動増幅器を有す
る第一の二重平衡差動増幅器とから構成され、前記第二
の二重平衡変調器は、第二の入力端子対と、第七及び第
八のトランジスタとからなり、前記第二の入力端子対に
入力された第二の平衡信号を別個に増幅する第二の一対
の前置増幅器と、前記第七のトランジスタのコレクタに
接続された第三の差動増幅器及び前記第八のトランジス
タのコレクタに接続された第四の差動増幅器を有する第
二の二重平衡差動増幅器とから構成され、前記第一及び
第二、並びに前記第七及び第八のトランジスタの各ベ−
スにバイアス電圧を印加するための共通のバイアス電源
を設け、前記バイアス電源と前記第一のトランジスタの
ベ−スとの間および前記バイアス電源と前記第二のトラ
ンジスタのベ−スとの間をそれぞれ第二の抵抗で接続
し、前記バイアス電源と前記第七のトランジスタのベ−
スとの間および前記バイアス電源と前記第八のトランジ
スタのベ−スとの間をそれぞれ第四の抵抗で接続し、前
記第一のトランジスタのベ−スと前記第一の入力端子対
の一方との間および前記第二のトランジスタのベ−スと
前記第一の入力端子対の他方との間にそれぞれ第一の抵
抗を介挿し、前記第七のトランジスタのベ−スと前記第
二の入力端子対の一方との間および前記第八のトランジ
スタのベ−スと前記第二の入力端子対の他方との間にそ
れぞれ第三の抵抗を介挿し、前記第一の一対の入力端に
入力された前記第一の平衡信号をそれぞれ前記第一の抵
抗と前記第二の抵抗とによって分圧して前記第一及び第
二のトランジスタのベースに入力し、前記第二の一対の
入力端に入力された前記第二の平衡信号をそれぞれ前記
第三の抵抗と前記第四の 抵抗とによって分圧して前記第
七及び第八のトランジスタのベースに入力した。
一の入力端子対と前記第一の抵抗との間をそれぞれ第一
の直流阻止コンデンサで接続し、前記第二の入力端子対
と前記第三の抵抗との間をそれぞれ第二の直流阻止コン
デンサで接続した。
七のトランジスタのベ−スと前記第八のトランジスタの
ベ−スとの間に可変抵抗器を接続した。
記載のいずれかの四相位相変調器を用いた。
とこの四相位相変調器を構成する本発明の二重平衡変調
器とについて図1を参照して説明する。図1において、
四相位相変調器は、第一の二重平衡変調器1と第二の二
重変調器31とから構成されており、第一の二重平衡変
調器1は、第一の入力端子対2、3に入力された第一の
平衡信号を増幅する第一の一対の前置増幅器4と、この
第一の一対の前置増幅器4で増幅した信号をさらに増幅
する第一および第二の差動増幅器5、6とから構成され
ている 。
二の入力端子対32、33に入力された第二の平衡信号
を増幅する第二の一対の前置増幅器34と、この第二の
一対の前置増幅器34で増幅した信号をさらに増幅する
第三および第四の差動増幅器35、36とから構成され
ている。
対の前置増幅器4は、第一および第二のトランジスタ
7、8を有し、これらのトランジスタ7、8のエミッタ
にはそれぞれ定電流源9、10が設けられている。そし
て、一方の入力端子2と第一のトランジスタ7のベ−ス
との間、および、他方の入力端子3と第二のトランジス
タ8のベ−スとの間にはそれぞれ第一の抵抗11と第一
の直流阻止コンデンサ12とからなる直列体13が接続
されている。また、第一のトランジスタ7のベ−スと第
二のトランジスタ8のベ−スにはバイアス電源14から
の直流電圧が第二の抵抗15を介して印加されている。
志が接続された第三および第四のトランジスタ16、1
7で構成され、それらのエミッタが第一のトランジスタ
7のコレクタに接続され、また、第二の差動増幅器6
も、互いにエミッタ同志が接続された第五および第六の
トランジスタ18、19で構成され、それらのエミッタ
が第二のトランジスタ8のコレクタに接続されて、第一
の一対の前置増幅器4で増幅された第一の平衡信号がこ
れらのエミッタ間に入力されるようになっている。そし
て、第三のトランジスタ16のベ−スと第六のトランジ
スタ19のベ−スとが相互に接続され、また、第四のト
ランジスタ17のベ−スと第五のトランジスタ18のベ
−スとが相互に接続され、それらのベ−ス間に第一の平
衡搬送波信号CWIが入力されるようになっている。
幅器6の出力は第一の加算器20に入力されるが、この
第一の加算器20は、第一の差動増幅器5を構成する一
方の第三のトランジスタ16のコレクタと第二の差動増
幅器6を構成する一方の第五のトランジスタ18のコレ
クタとに共通する第一の負荷抵抗21と、第一の差動増
幅器5を構成する他方の第四のトランジスタ17のコレ
クタと第二の差動増幅器6を構成する他方の第六のトラ
ンジスタ19のコレクタとに共通する第二の負荷抵抗2
2とを有している。従って、第一の差動増幅器5と、第
二の差動増幅器6と、第一の加算器20とによって第一
の二重平衡差動増幅器23が構成されており、互いに接
続された第三のトランジスタ16のコレクタおよび第五
のトランジスタ18のコレクタと、第四のトランジスタ
17のコレクタおよび第六のトランジスタ19のコレク
タとの間に変調された信号(第一の被変調信号)が発生
する。
第二の一対の前置増幅器34は、第七および第八のトラ
ンジスタ37、38を有し、これらのトランジスタ3
7、38のエミッタにはそれぞれ定電流源39、40が
設けられている。そして、一方の入力端子32と第七の
トランジスタ37のベ−スとの間、および、他方の入力
端子33と第八のトランジスタ38のベ−スとの間には
それぞれ第三の抵抗41と第二の直流阻止コンデンサ4
2とからなる直列体43が接続されている。また、第七
のトランジスタ37のベ−スと第八のトランジスタ38
のベ−スとの間には可変抵抗器44が接続され、さら
に、第七のトランジスタ37のベ−スと第八のトランジ
スタ38のベ−スにはバイアス電源14からの直流電圧
が第四の抵抗45を介して印加されている。この第四の
抵抗45の値は第二の抵抗15の値よりも大きく設定さ
れている。さらに、可変抵抗器44の最大抵抗値は、第
七のトランジスタ37のベ−スと第八のトランジスタ3
8のベ−スとの間に直列接続された二つの第四の抵抗4
5とこの可変抵抗器44の最大抵抗値との並列抵抗値が
第一のトランジスタ7のベ−スと第二のトランジスタ8
のベ−スとの間に直列接続された二つの第二の抵抗15
よりも大きくなるように設定されている。
ことによって第七のトランジスタ37のベ−スと第八の
トランジスタ38のベ−スとの間のインピ−ダンス(抵
抗)を調整し第七のトランジスタ37のベ−スと第八の
トランジスタ38のベ−スとの間に入力される第二の平
衡信号のレベルを第一のトランジスタ7のベ−スと第二
のトランジスタ8のベ−スとの間に入力される第一の平
衡信号のレベルと等しくすることができ、この結果第一
の二重平衡変調器1と第二の二重平衡変調器31とを平
衡させることができる。
同志が接続された第九および第十のトランジスタ46、
47で構成され、それらのエミッタが第七のトランジス
タ37のコレクタに接続され、また、第四の差動増幅器
36も、互いにエミッタ同志が接続された第十一および
第十二のトランジスタ48、49で構成され、それらの
エミッタが第八のトランジスタ38のコレクタに接続さ
れて、第二の一対の前置増幅器34で増幅された第二の
平衡信号がこれらのエミッタ間に入力されるようになっ
ている。そして、第九のトランジスタ46のベ−スと第
十二のトランジスタ49のベ−スとが相互に接続され、
また、第十のトランジスタ47のベ−スと第十一のトラ
ンジスタ48のベ−スとが相互に接続され、それらのベ
−ス間には第一の平衡搬送波信号CWIとは90度位相
の異なった第二の平衡搬送波信号CWQが入力されるよ
うになっている。
増幅器36の出力は第二の加算器50に入力されるが、
この第二の加算器50は、第三の差動増幅器35を構成
する一方の第九のトランジスタ46のコレクタと第四の
差動増幅器36を構成する一方の第十一のトランジスタ
48のコレクタとに共通する第三の負荷抵抗51と、第
三の差動増幅器35を構成する他方の第十のトランジス
タ47のコレクタと第四の差動増幅器36を構成する他
方の第十二のトランジスタ49のコレクタとに共通する
第四の負荷抵抗52とを有している。従って、第三の差
動増幅器35と、第四の差動増幅器36と、第二の加算
器50とによって第二の二重平衡差動増幅器53が構成
され、互いに接続された第九のトランジスタ46のコレ
クタおよび第十一のトランジスタ48のコレクタと、第
十のトランジスタ47のコレクタおよび第十二のトラン
ジスタ49のコレクタとの間に変調された信号(第二の
被変調信号)が発生する。
入力される第一の平衡搬送波信号CWIと第二の二重平
衡差動増幅器53に入力される第二の平衡搬送波信号C
WQとは、後述する搬 送波発振器66(図2、図3参
照)からの平衡搬送波信号CWを移相器54によって生
成される。
信号とが合成されてこの四相位相変調器の出力被変調信
号として取り出されるようになっている。
構成する二つの二重平衡変調器1、31は、第一の入力
端子対2、3と第一の一対の前置増幅器4を構成する第
一のトランジスタ7および第二のトランジスタ8のベ−
スとの間を第一の抵抗11で接続し、また、第二の入力
端子対32、33と第二の一対の前置増幅器34を構成
する第七のトランジスタ37および第八のトランジスタ
38のベ−スとの間を第三の抵抗41で接続しているの
で、第一の二重平衡変調器1においては、第一の入力端
子対2、3に第一の平衡信号を送り込む前段の第一の一
対の緩衝増幅器(図2、図3の65I参照)がこの第一
の入力端子対2、3に直結されて、この第一の一対の緩
衝増幅器65Iから第一のトランジスタ7のベ−スと第
二のトランジスタ8のベ−スとに異なるバイアス電流が
加わるようになった場合でも、第一の抵抗11によって
これらのベ−スに流れるバイアス電流の差は少なくな
る。従って、この第一の二重平衡変調器1の平衡度が向
上し、第一の二重平衡差動増幅器23から漏洩する第一
の平衡搬送波信号が少なくなる。
ても、第二の入力端子対32、33に第二の平衡信号を
送り込む前段の第二の一対の緩衝増幅器65Q(図2、
図3参照)がこの第二の入力端子対32、33に直結さ
れて、この第二の一対の緩衝増幅器65Qから第七のト
ランジスタ37のベ−スと第八のトランジスタ38のベ
−スとに異なるバイアス電流が加わるようになった場合
でも、第三の抵抗41によってこれらのベ−スに流れる
バイアス電流の差は少なくなる。従って、この第二の二
重平衡変調器31の平衡度が向上し、第二の二重平衡差
動増幅器53から漏洩する第二の平衡搬送波信号が少な
くなる。
は、第一の一対の前置増幅器4を構成する第一および第
二のトランジスタ7、8のベ−スに共通バイアス電源1
4から同じ値の第二の抵抗15を介して直流バイアス電
圧を印加しているので、第一および第二のトランジスタ
7、8のベ−スをほぼ同一の電圧とすることができる。
そして同様に、第二の一対の前置増幅器34を構成する
第七および第八のトランジスタ37、38のベ−スにも
共通バイアス電源14から同じ値の第四の抵抗45を介
して直流バイアス電圧を印加しているので、第七および
第八のトランジスタ37、38のベ−スをほぼ同一の電
圧とすることができる。
に説明した第一および第二の二つの二重平衡変調器1、
31によって構成されているので、これらの二重平衡変
調器1、31が有する効果をそのまま有している。そし
て、本発明の四相位相変調器は、一方の二重平衡変調器
31における第二の一対の前置増幅器34を構成する第
七と第八のトランジスタ37、38のベ−ス間に可変抵
抗器44を設けているので、この可変抵抗器44の抵抗
値を変えることによって第一の二重平衡変調器1と第二
の二重平衡変調器31と間のバイアス電流の平衡度も向
上させることができる。
ジタル通信機、例えば、CDMA(符号分割多重接続)
方式のセルラ−電話システムの送信機について図2を参
照して説明する。先ず、マイク61からの音声信号が符
号化回路62に入力され、この符号化回路62からは互
いに直交配列の関係とされた、例えば、4ビットからな
るデジタルのI信号とQ信号とが生成される。このI信
号およびQ信号は、図1の第一の二重平衡変調器1およ
び第二の二重平衡変調器31にそれぞれ入力される第一
の平衡信号および第二の平衡信号となるものである。I
信号は、次の第一のD/Aコンバ−タ(デジタル/アナ
ログ変換器)63Iで アナログのI信号に変換され、第
一のLPF(ロ−パスフィルタ)64Iを介して第一の
緩衝増幅器65Iに入力される。
コンバ−タ63QでアナログのQ信号に変換された後第
二のLPF64Qを介して第二の緩衝増幅器65Qに入
力される。ここで、第一および第二のD/Aコンバ−タ
63I、63Q、第一および第二のLPF64I、64
Q、第一及び第二の緩衝増幅器65I、65Qは、いわ
ゆるベ−スバンド信号を処理する部分であり、一般的に
は集積回路化されている。そして、アナログのI信号お
よびQ信号は、それぞれ第一および第二の緩衝増幅器6
5I、65Qで増幅された後にそれぞれ二重平衡変調器
1、31に入力される。この二重平衡変調器1、31に
は、搬送波発振器66からのほぼ130MHzの搬送波
信号を移相器54によって互いに90度の位相差となる
搬送波CWI、CWQが入力されており、この搬送波C
WI、CWQをI信号、Q信号によってデジタル位相変
調するようになっている。従って、第一および第二の二
重平衡変調器1、31は、四相位相変調器を構成してい
る。なお、第一および第二のD/Aコンバ−タ63I、
53Qから第一のおよび第二の二重平衡変調器1、31
までは平衡回路で構成されている。
第二の二重平衡変調器31の出力とが合成回路67で合
成され、可変利得増幅器68を介して混合器69に入力
し、ここで、局部発振器70からのほぼ966MHzの
局部発振信号と混合してほぼ836MHzの送信信号と
し、電力増幅器71、バンドパスフィルタ72を介して
アンテナ73から送信するようにしている。なお、図2
に示す合成回路67は、図1における第一の加算器20
と第二の加算器50とを示すものではなく、それらの出
力の合成(接続)部を示したものである。
の前段にそれぞれ接続される第一および第二の緩衝増幅
器65I、65Qの構成を図3で説明する。第一の緩衝
増幅器65Iは一対のFET81、82によって構成さ
れ、同様に、第二の緩衝増幅器65Qも一対のFET8
3、84によって構成されている。また、これらのFE
T81、82、83、84のドレインには直流電圧Bが
供給され、ソ−スはそれぞれ定電流源85、86、8
7、88に接続されている。そして、FET81、82
のゲ−トにはI信号(第一の平衡信号)が入力され、ま
た、FET83、84のゲ−トには互Q信号(第二の平
衡信号)が入力される。そして、FET81のソ−スと
FET82のソ−スとの間からI信号が平衡状態でが取
り出され、第一の二重平衡変調器1の第一の入力端子対
2、3に入力される。同様に、FET83のソ−スとF
ET84のソ−スとの間からQ信号が平衡状態で取り出
され第二の二重平衡変調器31の第二の入力端子対3
2、33に入力される。従って第一の入力端子対2、3
の一方に入力されるI信号の位相と他方に入力されるI
信号の位相とは互いに逆位相の関係となっている。同様
に、第二の入力端子対32、33の一方に入力されるQ
信号の位相と他方に入力されるQ信号の位相とも互いに
逆位相の関係となっている。
の入力端子対2、3に接続され、またFET83、84
のソ−スが第二の入力端子対32、33に接続されても
四相位相変調器には第一および第二の直流阻止コンデン
サ12、42が設けられているので、FET81、8
2、83、84のそれぞれのソ−ス電圧が第一のトラン
ジスタ7、第二のトランジスタ8、第七のトランジスタ
37、第八のトランジスタ38のそれぞれのベ−スに印
加されない。従って、例えば、FET81のソ−ス電圧
とFET82のソ−ス電圧とに差があっても第一のトラ
ンジスタ7のベ−ス電圧と第二のトランジスタ8のベ−
ス電圧とを同じ値に設定できる。
出力に含まれる搬送波等の不要な雑音を低減できるので
信号が清浄になり微細なパワ−制御が可能となり、特に
CDMA(符号分割多重接続)方式の移動電話システム
では回線の維持に効果が大となる。
は、第一及び第二のトランジスタの各ベ−スにバイアス
電圧を印加するための共通のバイアス電源を設け、バイ
アス電源と第一のトランジスタのベ−スとの間およびバ
イアス電源と第二のトランジスタのベ−スとの間をそれ
ぞれ第二の抵抗で接続し、第一のトランジスタのベ−ス
と入力端子対の一方との間および第二のトランジスタの
ベ−スと入力端子対の他方との間にそれぞれ第一の抵抗
を介挿し、一対の入力端子に入力された平衡信号をそれ
ぞれ第一の抵抗と第二の抵抗とによって分圧して第一及
び第二のトランジスタのベースに入力したので、入力端
子対に平衡信号を送り込む前段の緩衝増幅器のバイアス
電圧の平衡度が崩れていても、第一及び第二のトランジ
スタの各ベ−スに入力される段階で平衡度の崩れが縮小
される。従って、二重平衡差動増幅器から漏洩する平衡
搬送波信号のレベルを少なくできる。また、いずれのト
ランジスタのベ−スにもほぼ同じベ−スバイアス電圧を
与えることができ、平衡度が向上する。
の抵抗と直列にそれぞれ直流阻止コンデンサを介挿した
ので、前段に接続される緩衝増幅器等のバイアス電圧の
影響を完全になくすことができ、平衡度の崩れを防げ
る。
平衡変調器側の第一の一対の入力端に入力された第一の
平衡信号をそれぞれ第一の抵抗と第二の抵抗とによって
分圧して第一及び第二のトランジスタのベースに入力
し、第二の平衡変調器側の第二の一対の入力端に入力さ
れた第二の平衡信号をそれぞれ第三の抵抗と第四の抵抗
とによって分圧して第七及び第八のトランジスタのベー
スに入力したので、それぞれの入力端子に入力される平
衡信号の平衡度が崩れていも、その度合いが縮小され
る。その結果、二つの二重平衡差動増幅器から漏洩する
平衡搬送波信号のレベルを少なくできる。また、いずれ
のトランジスタのベ−スにもほぼ同じベ−スバイアス電
圧を与えることができ、平衡度が向上する。
入力端子対と第一の抵抗との間をそれぞれ第一の直流阻
止コンデンサで接続し、第二の入力端子対と第三の抵抗
との間をそれぞれ第二の直流阻止コンデンサで接続しの
で、第一の二重平衡変調器と第二の二重平衡変調器と
を、前段に接続される緩衝増幅器等のバイアスの影響を
完全になくすことができる。
トランジスタのベ−スと第八のトランジスタのベ−スと
の間に可変抵抗器を接続したので、可変抵抗器の抵抗値
を調整することによって、第一の二重平衡変調器に入力
される第一の平衡信号のレベルと第二の二重平衡変調器
に入力される第二の平衡信号のレベルとを等しくでき二
つの二重平衡変調器の平衡度を向上させることができ
る。従って、平衡搬送波の漏洩を低減できる。
四相位相変調器を用いたので、平衡搬送波の漏洩が極め
て少なくなり、出力レベルのコントロ−ル能力に優れた
通信機が実現できる。
明する回路図である。
機の送信回路図である。
いる緩衝増幅器の回路図である。
Claims (6)
- 【請求項1】 入力端子対と、第一及び第二のトランジ
スタからなり、前記入力端子対に入力された平衡信号を
個別に増幅する一対の前置増幅器と、前記第一のトラン
ジスタのコレクタに接続された第一の差動増幅器と前記
第二のトランジスタのコレクタに接続された第二の差動
増幅器とからなる二重平衡差動増幅器とを備え、前記第
一及び第二のトランジスタの各ベ−スにバイアス電圧を
印加するための共通のバイアス電源を設け、前記バイア
ス電源と前記第一のトランジスタのベ−スとの間および
前記バイアス電源と前記第二のトランジスタのベ−スと
の間をそれぞれ第二の抵抗で接続し、前記第一のトラン
ジスタのベ−スと前記入力端子対の一方との間および前
記第二のトランジスタのベ−スと前記入力端子対の他方
との間にそれぞれ第一の抵抗を介挿し、前記一対の入力
端に入力された前記平衡信号をそれぞれ前記第一の抵抗
と前記第二の抵抗とによって分圧して前記第一及び第二
のトランジスタのベースに入力したことを特徴とする二
重平衡変調器。 - 【請求項2】 前記各第一の抵抗と直列にそれぞれ直流
阻止コンデンサを介挿したことを特徴とする請求項1記
載の二重平衡変調器。 - 【請求項3】 第一の二重平衡変調器と第二の二重平衡
変調器とを備え、前記第一の二重平衡変調器は、第一の
入力端子対と、第一及び第二のトランジスタとからな
り、前記第一の入力端子対に入力された第一の平衡信号
を別個に増幅する第一の一対の前置増幅器と、前記第一
のトランジスタのコレクタに接続された第一の差動増幅
器及び前記第二のトランジスタのコレクタに接続された
第二の差動増幅器を有する第一の二重平衡差動増幅器と
から構成され、前記第二の二重平衡変調器は、第二の入
力端子対と、第七及び第八のトランジスタとからなり、
前記第二の入力端子対に入力された第二の平衡信号を別
個に増幅する第二の一対の前置増幅器と、前記第七のト
ランジスタのコレクタに接続された第三の差動増幅器及
び前記第八のトランジスタのコレクタに接続された第四
の差動増幅器を有する第二の二重平衡差動増幅器とから
構成され、前記第一及び第二、並びに前記第七及び第八
のトランジスタの各ベ−スにバイアス電圧を印加するた
めの共通のバイアス電源を設け、前記バイアス電源と前
記第一のトランジスタのベ−スとの間および前記バイア
ス電源と前記第二のトランジスタのベ−スとの間をそれ
ぞれ第二の抵抗で接続し、前記バイアス電源と前記第七
のトランジスタのベ−スとの間および前記バイアス電源
と前記第八のトランジスタのベ−スとの間をそれぞれ第
四の抵抗で接続し、前記第一のトランジスタのベ−スと
前記第一の入力端子対の一方との間および前記第二のト
ランジスタのベ−スと前記第一の入力端子対の他方との
間にそれぞれ第一の抵抗を介挿し、前記第七のトランジ
スタのベ−スと前記第二の入力端子対の一方との間およ
び前記第八のトランジスタのベ−スと前記第二の入力端
子対の他方との間にそれぞれ第三の抵抗を介挿し、前記
第一の一対の入力端に入力された前記第一の平衡信号を
それぞれ前記第一の抵抗と前記第二の抵抗とによって分
圧して前記第一及び第二のトランジスタのベースに入力
し、前記第二の一対の入力端に入力された前記第二の平
衡信号をそれぞれ前記第三の抵抗と前記第四の抵抗とに
よって分圧して前記第七及び第八のトランジスタのベー
スに入力したことを特徴とする四相位相変調器。 - 【請求項4】 前記第一の入力端子対と前記第一の抵抗
との間をそれぞれ第一の直流阻止コンデンサで接続し、
前記第二の入力端子対と前記第三の抵抗との間をそれぞ
れ第二の直流阻止コンデンサで接続したことを特徴とす
る請求項3記載の四相位相変調器。 - 【請求項5】 前記第七のトランジスタのベ−スと前記
第八のトランジスタのベ−スとの間に可変抵抗器を接続
したことを特徴とする請求項3又は4に記載の四相位相
変調器。 - 【請求項6】 請求項3乃至5のいずれかに記載の四相
位相変調器を用いたことを特徴とするデジタル通信機。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22269497A JP3506587B2 (ja) | 1997-08-19 | 1997-08-19 | 二重平衡変調器及び四相位相変調器並びにデジタル通信機 |
DE69802158T DE69802158T2 (de) | 1997-08-19 | 1998-07-31 | Doppelgegentaktmodulator und vier Phasen Modulationseinrichtung |
EP98306136A EP0903846B1 (en) | 1997-08-19 | 1998-07-31 | Double-balanced modulator and quadri-phase shift keying device |
US09/133,903 US6114921A (en) | 1997-08-19 | 1998-08-13 | Double-balanced modulator and quadri-phase shift keying device |
KR1019980033399A KR19990023657A (ko) | 1997-08-19 | 1998-08-18 | 이중평형변조기 및 4상 이상변조기 |
CN98117357A CN1130887C (zh) | 1997-08-19 | 1998-08-19 | 双重平衡调制器及四相移相调制器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22269497A JP3506587B2 (ja) | 1997-08-19 | 1997-08-19 | 二重平衡変調器及び四相位相変調器並びにデジタル通信機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1168864A JPH1168864A (ja) | 1999-03-09 |
JP3506587B2 true JP3506587B2 (ja) | 2004-03-15 |
Family
ID=16786460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22269497A Expired - Fee Related JP3506587B2 (ja) | 1997-08-19 | 1997-08-19 | 二重平衡変調器及び四相位相変調器並びにデジタル通信機 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6114921A (ja) |
EP (1) | EP0903846B1 (ja) |
JP (1) | JP3506587B2 (ja) |
KR (1) | KR19990023657A (ja) |
CN (1) | CN1130887C (ja) |
DE (1) | DE69802158T2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000124962A (ja) * | 1998-10-19 | 2000-04-28 | Alps Electric Co Ltd | ベースバンド信号処理回路 |
FI107656B (fi) | 1998-10-30 | 2001-09-14 | Nokia Mobile Phones Ltd | Alipäästösuodin lähettimessä ja matkaviestin |
KR100357709B1 (ko) * | 2000-02-09 | 2002-11-27 | (주) 아메켐 | 다목적, 다기능 복합 세정 및 세척제 |
FR2807896A1 (fr) | 2000-04-18 | 2001-10-19 | Koninkl Philips Electronics Nv | Convertisseur de frequence faible bruit a forte rejection de frequence image |
WO2002031962A2 (en) * | 2000-10-10 | 2002-04-18 | Qualcomm Incorporated | Quadrature frequency converter |
JP4920162B2 (ja) | 2001-09-04 | 2012-04-18 | 株式会社東芝 | 周波数変換器及びこの周波数変換器を使用した通信装置 |
US20040196083A1 (en) * | 2003-04-02 | 2004-10-07 | Dunsmore Joel P. | System and method for generating balanced signals with arbitrary amplitude and phase control using modulation |
US7266357B2 (en) * | 2003-05-12 | 2007-09-04 | Broadcom Corporation | Reduced local oscillator feedthrough quadrature image reject mixer |
US7547993B2 (en) * | 2003-07-16 | 2009-06-16 | Autoliv Asp, Inc. | Radiofrequency double pole single throw switch |
CN1853341A (zh) * | 2003-09-16 | 2006-10-25 | 皇家飞利浦电子股份有限公司 | 混频器电路、包括混频器电路的接收器、用于通过使输入信号与振荡器信号混频来产生输出信号的方法 |
US7460612B2 (en) * | 2004-08-12 | 2008-12-02 | Texas Instruments Incorporated | Method and apparatus for a fully digital quadrature modulator |
US7587187B2 (en) * | 2006-06-29 | 2009-09-08 | Itt Manufacturing Enterprises, Inc. | Ultra wide band, differential input/output, high frequency active mixer in an integrated circuit |
CN107707217B (zh) * | 2017-11-17 | 2021-06-08 | 西安电子科技大学 | 高dB增益的宽带变跨导六位有源移相器 |
US10855297B2 (en) * | 2018-06-27 | 2020-12-01 | Rambus Inc. | Phase rotator non-linearity reduction |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2364156C2 (de) * | 1973-12-21 | 1975-11-13 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verstärkender Doppelgegentaktmodulator |
JPS5360552A (en) * | 1976-11-12 | 1978-05-31 | Nec Corp | Modulator or demodulator |
JPS56109003A (en) * | 1980-01-31 | 1981-08-29 | Mitsumi Electric Co Ltd | Modulator |
JP3565281B2 (ja) * | 1993-10-08 | 2004-09-15 | ソニー株式会社 | 受信機 |
DE4425336C1 (de) * | 1994-07-18 | 1995-09-07 | Siemens Ag | Abtastschaltung für IF-Samplingsysteme |
US5448772A (en) * | 1994-08-29 | 1995-09-05 | Motorola, Inc. | Stacked double balanced mixer circuit |
-
1997
- 1997-08-19 JP JP22269497A patent/JP3506587B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-31 EP EP98306136A patent/EP0903846B1/en not_active Expired - Lifetime
- 1998-07-31 DE DE69802158T patent/DE69802158T2/de not_active Expired - Fee Related
- 1998-08-13 US US09/133,903 patent/US6114921A/en not_active Expired - Fee Related
- 1998-08-18 KR KR1019980033399A patent/KR19990023657A/ko not_active Application Discontinuation
- 1998-08-19 CN CN98117357A patent/CN1130887C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR19990023657A (ko) | 1999-03-25 |
US6114921A (en) | 2000-09-05 |
EP0903846A3 (en) | 1999-06-02 |
EP0903846A2 (en) | 1999-03-24 |
DE69802158D1 (de) | 2001-11-29 |
DE69802158T2 (de) | 2002-03-07 |
CN1209010A (zh) | 1999-02-24 |
EP0903846B1 (en) | 2001-10-24 |
JPH1168864A (ja) | 1999-03-09 |
CN1130887C (zh) | 2003-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4701346B2 (ja) | ワイヤレス通信装置の送信パス用の補償手段を有する直接変換デバイス | |
JP3506587B2 (ja) | 二重平衡変調器及び四相位相変調器並びにデジタル通信機 | |
JP3510556B2 (ja) | イメージリジェクションミキサ及びそれを用いた受信機 | |
US5574755A (en) | I/Q quadraphase modulator circuit | |
US5870670A (en) | Integrated image reject mixer | |
US6140849A (en) | Active double-balanced mixer with embedded linearization amplifiers | |
US7023292B2 (en) | Polar modulation using amplitude modulated quadrature signals | |
JPH0923119A (ja) | 先行歪み回路及びこの回路を使用する移動機 | |
US7218163B2 (en) | Radio-frequency mixer arrangement | |
US7751496B2 (en) | Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture | |
JPS6038905A (ja) | 二重平衡ミクサ回路 | |
US7893765B2 (en) | Current canceling variable gain amplifier and transmitter using same | |
US7221915B2 (en) | Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture | |
US6870435B2 (en) | Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture | |
EP0434203A2 (en) | Cross-coupled mixer stage for zero IF radio | |
JP2002016441A (ja) | 乗算器装置、信号変調器および送信器 | |
JP3392679B2 (ja) | 周波数変換器およびこれを用いた無線受信機 | |
KR100339125B1 (ko) | 베이스밴드 신호 처리 회로 | |
EP1022848B1 (en) | Amplifier and radio communication apparatus using the same | |
JPH1198212A (ja) | 直交変調器 | |
US5650714A (en) | Orthogonal signal generation system | |
GB2247797A (en) | Suppressing third order distortion in transceivers | |
JPH0662065A (ja) | 直交変調器 | |
WO2004034566A1 (en) | Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031216 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |