CN101409701A - 本振缓冲器及相位失配校正方法 - Google Patents
本振缓冲器及相位失配校正方法 Download PDFInfo
- Publication number
- CN101409701A CN101409701A CNA2008102271553A CN200810227155A CN101409701A CN 101409701 A CN101409701 A CN 101409701A CN A2008102271553 A CNA2008102271553 A CN A2008102271553A CN 200810227155 A CN200810227155 A CN 200810227155A CN 101409701 A CN101409701 A CN 101409701A
- Authority
- CN
- China
- Prior art keywords
- signal
- amplitude
- phase
- orthogonal signalling
- local oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明提供了一种带有相位失配校正的本振缓冲器,包括:输入模块,用于接收I信号和Q信号,并将I信号和Q信号处理成幅度相等;转换模块,用于对幅度相等的I信号和Q信号求和以及求差以分别得到和信号以及差信号;以及输出模块,用于将和信号以及差信号中的一个作为新的I信号I’输出,并将和信号以及差信号中的另一个作为新的Q信号Q’输出。本发明实现了能够简单地对I、Q支路的相位失配进行校正的技术效果。
Description
技术领域
本发明涉及通信技术领域,更具体地,涉及射频收发器。
背景技术
在无线通信领域,为了提高频道利用率,现有的主要的无线技术几乎都采用正交调制的方法,把基带信息调制到射频载波上,比如现在的2G、3G标准,以及WLAN和PHS等。
正交信号的调制、解调都需要一对正交的本振信号。在无线射频收发器的设计中,主要有三种结构,分别是超外差、零中频和低中频。当采用超外差结构时,正交本振信号可以放在模拟中频,或者放在数字域内实现数字正交下变频。由于模拟中频频率较低,可以采用较大的器件,使得电路的寄生效应影响较小,从而使得到一对正交的本振信号相对容易一些。但由于超外差需要采用芯片外部的滤波器,从而导致成本增加,功耗增大,集成度变低和难以实现多模收发的缺点。这些都与目前设计追求的高集成度,多模和低成本的目标相矛盾。当在数字域内实现正交本振的时候,本振信号的正交性只受数字字长和采样率的影响,可以做到相对精确。但数字正交只能产生很低的中频本振信号,无法用在射频正交本振信号产生上。
在正交调制和解调中,调制和解调的性能对信号的I(In-phase,同相)和Q(Quadrature,正交)支路的I信号和Q信号的幅度和相位都很敏感。信号的I和Q支路包含两个部分,一个是混频器,一个是模拟的基带电路。对于混频器来说,使性能恶化的最大原因是正交本振信号的I信号和Q信号的相位失配。因为混频器通常采用开关型的混频器,当I和Q本振信号的幅度达到能够保证混频器的开关导通和截止时,对大过这一阈值的本振信号的轻微幅度失真并不敏感,即,其对性能影响很小。而信号通路上的I和Q的幅度失配主要来I和Q信号的增益级,包括混频器增益和放大级增益。
现有的调整I、Q的相位失配的本振缓冲器主要是通过如图1所示的原理:在I和Q支路上分别加上延时单元,延时单元的时间调整范围为0到σT,对应的相位调整为0到Δθ,其中Δθ=(σT)/T,其中T为本振信号的周期。当采用数字调整时,Δθ分成N个步长,每个步长为Δθ/N。由外来的控制字I和控制字Q分别调整I和Q支路的延时。控制字要求能够控制I或者Q的相位变化从0到Δθ变化,最小步长为Δθ/N。通过反复调整I和Q的相位,直到它们呢满足90°正交条件为止。为了等到需要的控制字,需要检测相位失配的大小和方向。而检测相位失配的方法通常需要射频电路、模拟电路和数字电路配合才能完成,使得相位失配的校正变得复杂。
图1是现有正交本振信号相位失配的校正原理图。首先通过A/DC(Analog/Digital Converter,模拟/数字转换器)把I和Q的信号变成数字信号,然后通过数字DSP处理,检测出其中的相位失配,再通过送出相位调整控制字,改变I支路或者Q支路的本振信号相位,使其正交。由于本振缓冲器的相位调整步长通常受到工艺,温度和电源的影响,步长难以精确控制,所以相位校正需要采用多个循环。比如首先判断相位误差,以决定是I支路还是Q支路超前(或者滞后),然后调整某一支路,再次通过数字部分的相位失配检测单元,判断是否减小了相位失配,是否减小到预设值,如果没有达到预设值,则需要再次重复前面的流程,直到相位失配小到可以接受的预设值为止。
图2是已有的正交本振相位检测原理图。图2中,通过对I和Q信号做乘法,然后采用低通滤波器,取出乘积的直流分量。如果I和Q信号的相位完全正交(夹角为90°),为不失一般性,则假设I信号为sin(wt),Q信号为cos(wt),其中w为射频的角频率。乘积的直流分量为零。如果I信号为sin(wt),Q信号为cos(wt+Δθ),则乘积的直流分量为cos(Δθ)。通过分析cos(Δθ)的正负和大小,则可以得到关于I和Q信号的相位失配的信息。
相对超外差结构而言,零中频和低中频技术无需外部的滤波器,具有集成度高,便于多模集成和低功耗等优点,但零中频在实现上有以下困难:I、Q正交失配,直流偏移,本振泄露,闪烁噪声以及二次失真等问题。在以分离元件为主的时代,由于I、Q正交失配问题导致了零中频无法实现。而随着半导体工艺的进步,集成度的不断提高,以及设计技术的不断提高,逐渐克服了以前难以克服的问题,使得零中频设计技术成为研究和设计的热点。在低中频设计中,最大的问题也是I、Q正交失配问题。低中频对本振信号的正交性的要求比零中频更高,通常需要采用系统的方法来校正相位失配问题,使得设计变得复杂。
对I、Q相位而言,当I、Q本振信号的相位差偏离90°,即产生相位失配,则会导致I和Q支路信号互相干扰。为了校正相位失配,通常现有的校正方法需要首先检测相位失配,然后根据相位失配的大小和方向做补偿。
在实现本发明的过程中,发明人发现相位失配的检测和补偿通常需要射频电路、模拟电路和数字电路配合才能完成,其复杂度比较高,容易发生故障。
发明内容
零中频和低中频收发器中,I和Q支路的失配来源很多,通常相位失配主要来自于I、Q本振信号的相位失配。而幅度失配主要来自于混频器和基带电路的增益失配。本发明旨在提供一种实现简单的本振缓冲器和相位失配的校正方法来解决本振信号相位失配问题。
根据本发明的一个方面,提供了一种本振缓冲器,包括:输入模块,用于接收I信号和Q信号,并将I信号和Q信号处理成幅度相等;转换模块,用于对幅度相等的I信号和Q信号求和以及求差以分别得到和信号以及差信号;以及输出模块,用于将和信号以及差信号中的一个作为新的I信号I’输出,并将和信号以及差信号中的另一个作为新的Q信号Q’输出。
优选地,输入模块包括:限幅单元,用于对I信号和Q信号进行限幅,以使I信号和Q信号的幅度相等。
优选地,转换模块包括:第一求和单元,用于对幅度相等的I信号和Q信号求和;以及求差单元,用于对幅度相等的I信号和Q信号求差。
优选地,求差单元包括:反相电路,用于对I信号进行反相;以及第二求和单元,用于对幅度相等的I信号的反相信号-I和Q信号求和,得到的和信号为差信号。
优选地,求差单元包括:反相电路,用于对Q信号进行反相;以及第二求和单元,用于对幅度相等的Q信号的反相信号-Q和I信号求和,得到的和信号为差信号。
根据本发明的另一方面,还提供了一种相位失配校正方法,包括:接收I信号和Q信号,并将I信号和Q信号处理成幅度相等;对幅度相等的I信号和Q信号求和以及求差以分别得到和信号以及差信号;以及将和信号以及差信号中的一个作为新的I信号I’输出,并将和信号以及差信号中的另一个作为新的Q信号Q’输出。
优选地,将I信号和Q信号处理成幅度相等包括:对I信号和Q信号进行限幅以使I信号和Q信号的幅度相等。
优选地,对I信号和Q信号求差包括:对I信号进行反相;以及对幅度相等的I信号的反相信号-I和Q信号求和。
优选地,对I信号和Q信号求差包括:对Q信号进行反相;以及对幅度相等的Q信号的反相信号-Q和I信号求和。
本发明的有益效果在于以简单的三角原理为基础,通过采用简单的模拟方法即可确保本振信号的相位正交。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1是现有正交本振信号相位失配的校正原理图;
图2是已有的正交本振信号相位检测原理图;
图3是本发明的原理图;
图4是根据本发明实施例的本振缓冲器的方框图;
图5是根据本发明另一实施例的相位失配校正方法的流程图;
图6是根据本发明实施例的第三实施例的本振缓冲器的方框图;
图7是根据本发明第四实施例的本振缓冲器的方框图;
图8是根据本发明第四实施例的图7所示的本振缓冲器的电路图;以及
图9是根据本发明第四实施例的图7所示的本振缓冲器的另一电路图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。全文中,相同参考标号表示相同装置。
图3是本发明的原理图。图3中用矢量I和Q分别表示输入的两路本振信号。I和Q矢量的长度表示本振信号的幅度,当两者不相等时,表示存在幅度失配。夹角表示I、Q的相位关系。当θ=90°时,表示I和Q之间相位完全正交。当θ偏离90°时,表示存在相位失配。
如图3所示,令I’=I+Q,Q’=I-Q,所以Q’=I-Q可以改写为Q’=I+(-Q),-Q是Q向量的反向信号。通过简单的三角关系,可以发现如果I和Q没有幅度失配,则I’和Q’在相位上一定是正交的。因为由于I和Q的幅度相等,所以I’和I,以及I’和Q的夹角为时;则Q’和I,以及-Q的夹角为新的本振矢量I’和Q’之间的夹角为:
因此,即使原来的I和Q本振信号存在相位失配,也可以得到相位正交的新的I’和Q’本振信号,从而能够通过简单的模拟方法来校正相位失配。
图4是根据本发明实施例的本振缓冲器400的方框图。
参照图4,根据本发明实施例的本振缓冲器400包括:输入模块402,用于接收I信号和Q信号,并将I信号和Q信号处理成幅度相等;转换模块404,用于对幅度相等的I信号和Q信号求和以及求差以分别得到和信号以及差信号;以及输出模块406,用于将和信号以及差信号中的一个作为新的I信号I’输出,并将和信号以及差信号中的另一个作为新的Q信号Q’输出。
根据参照图3所述的原理可知,根据本发明实施例的本振缓冲器400输出的I’信号和Q’信号一定正交,从而可以容易地实现I、Q支路信号的相位校正。
图5是根据本发明另一实施例的相位失配校正方法的流程图。
参照图5,根据本发明的另一实施例的相位失配校正方法包括以下步骤:
步骤S502,接收I信号和Q信号,并将I信号和Q信号处理成幅度相等;
步骤S504,对幅度相等的I信号和Q信号求和以及求差以分别得到和信号以及差信号;以及
步骤S506,将和信号以及差信号中的一个作为新的I信号I’输出,并将和信号以及差信号中的另一个作为新的Q信号Q’输出。
具体地,步骤S502可以包括:对I信号和Q信号进行限幅以使I信号和Q信号的幅度相等。
具体地,步骤S504中对I信号和Q信号求差可以包括:对I信号进行反相;以及对幅度相等的I信号的反相信号-I和Q信号求和。或者,对Q信号进行反相;以及对幅度相等的Q信号的反相信号-Q和I信号求和。
根据参照图3所述的原理可知,通过根据本发明另一实施例的相位失配校正方法输出的I’信号和Q’信号一定正交,从而可以容易地实现I、Q支路信号的相位校正。
图6是根据本发明实施例的第三实施例的本振缓冲器600的方框图。
参照图6,根据本发明实施例的本发明实施例的本振缓冲器600包括:接收模块402,包括限幅单元606;转换模块404,包括第一求和单元602和求差单元604;以及输出单元(未示出)。
限幅单元606用于对I信号和Q信号进行限幅,以使I信号和Q信号的幅度相等;求和单元602,用于对幅度相等的I信号和Q信号求和;以及求差单元604,用于对幅度相等的I信号和Q信号求差,其中,求和单元602和求差单元604输出的信号经输出单元输出。
在输入至本振缓冲器的I、Q信号幅度相等时,在输入模块处可以不用对其进行处理,因此在输入模块中也可以不包括限幅单元,但这样无法校正幅度不相等的I、Q信号的相位失配,因此为使本振缓冲器的使用范围更广泛,优选地在输入模块402中包括限幅单元606。
由于在通常的设计中,I、Q信号的幅度失配一般不会太大(通常小于1dB)。I和Q信号通过限幅器可能会有小的幅度失真到相位失真的转化。即,I和Q信号之间的相位差可能和输入信号的相位差会有小的差别。但在本发明中,随后的求和单元和求差单元会对该相位失配进行校正,从而使得第一输出信号和第二输出信号的相位满足正交要求。
图7是根据本发明第四实施例的本振缓冲器700的方框图。图7中的大部分结构与图6中所示的本振缓冲器600的结构相同,所以将省略其相同的部分,仅对其不同的部分进行描述。
参照图7,本振缓冲器700与图6所示的本振荡缓冲器600的不同之处在于,不包括求差单元604,而包括:反相电路,用于对Q信号进行反相;以及求和单元702,用于对幅度相等的Q信号的反相信号-Q和I信号求和。
求和单元702可以是与求和单元602相同的求和单元。
由于现代集成电路中,正交本振信号几乎都是差分信号,所以图4中只需把Q(或者I)信号反向连接皆可以得到-Q(或者-I)信号,所以图7是通过将Q+和Q-信号分别接到第二求和单元702的Q-和Q+输入端来实现对Q信号反相的目的的。
第二求和单元702输出的和信号为I+(-Q)=I-Q,与图6所示的求差单元604的效果相同,从而达到与图6所示的本振缓冲器600一样的目的。
图8是根据本发明第四实施例的图7所示的本振缓冲器700的电路图。
参照图8,M1到M8为本振缓冲器700的跨导管,起信号放大作用,M9和M16为共栅管,目的是提高输出阻抗,同时减小输入的米勒电容效应,减轻对前级的负载。Vc为共栅管的偏置电压。Vc需要满足等式1:
VD<Vc<VDD+Vth-1/2*Kn*(W1/L1)*(VL-Vth)2 [等式1]
其中,Kn和Vth都为工艺参数,由生产厂家提供。W1和L1分别为MOS管M1的沟道宽度和长度。VD为M1到M8的DC偏置电压,由本振缓冲器的电源电压和允许的功耗决定。如果缓冲器允许的功耗为4mW,假设电源为2V,那么允许的总电流为Itotal=4mW/2V=2mA。VD由等式2确定,
当本振信号足够大到使得M1上的信号达到Vlimit以使M1管进入线性区时,即使进一步增大本振信号,输出幅度也不会发生改变,从而实现限幅器的功能。这样,只要保证输入到M1到M8上的本振信道幅度大于Vlimit,就能够利用电路本身的非线性来实现限幅器的功能。其中,Vlimit由等式3确定,
其中,M9和L9分别是MOS管M9的沟道宽度和长度。
R为本振缓冲器700的负载。根据不同的应用频率,也可以采用电感和电容形成谐振负载来代替电阻负载。根据本振缓冲器下一级的混频器的要求,可以通过适当的电路设计来保证混频器得到的本振信号幅度超过一定的幅度大小来保证混频开关完全导通和关断所需要的幅度,从而消除本振缓冲器输出的本振信号I和Q支路幅度的影响。
图9是根据本发明第四实施例的图7所示的本振缓冲器700的另一电路图。
M9到M12为偏置电流源。具体的电流由允许的功耗和需要的输出幅度决定。最大的输出幅度为R*Is,其中Is为M9到M12为偏置电流源的电流。本振信号I+、I-、Q+和Q-分别如图接到M1到M8的栅极,M1到M8为放大级。当输入幅度超过Vlimit,使得M1进入线性区时,进一步增大的I+输入信号对输出没有贡献。同图7所示实施例一样,利用电路本身的非线性来同时实现限幅和本振缓冲的目的。图9中的R为本振缓冲器的负载。和图8类似,根据不同的应用频率,也可以采用电感和电容形成谐振负载来代替电阻负载。可以通过适当的电路设计来保证混频器得到的本振信号幅度超过混频器来保证混频开关完全导通和关断所需要的幅度,从而消除本振缓冲器输出的本振信号I和Q支路幅度的影响。
当输入本振信号的相位存在失配时,输出的本振信号在幅度上会有微小的失配。如前所述,混频器对大过一定的本振信号的幅度失配本身并不敏感,对整个性能影响很小。在具体实施中,可以通过适量的增大本振信号的幅度来进一步减轻这个问题。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种本振缓冲器,其特征在于,包括:
输入模块,用于接收同相信号和正交信号,并将所述同相信号和所述正交信号处理成幅度相等;
转换模块,用于对幅度相等的所述同相信号和所述正交信号求和以及求差以分别得到和信号以及差信号;以及
输出模块,用于将所述和信号以及所述差信号中的一个作为新的同相信号输出,并将所述和信号以及所述差信号中的另一个作为新的正交信号输出。
2.根据权利要求1所述的本振缓冲器,其特征在于,所述输入模块包括:
限幅单元,用于对所述同相信号和所述正交信号进行限幅,以使所述同相信号和所述正交信号的幅度相等。
3.根据权利要求1所述的本振缓冲器,其特征在于,所述转换模块包括:
第一求和单元,用于对幅度相等的所述同相信号和所述正交信号求和;以及
求差单元,用于对幅度相等的所述同相信号和所述正交信号求差。
4.根据权利要求3所述的本振缓冲器,其特征在于,所述求差单元包括:
反相电路,用于对所述同相信号进行反相;以及
第二求和单元,用于对幅度相等的所述同相信号的反相信号和所述正交信号求和,得到的和信号为所述差信号。
5.根据利要求3所述的本振缓冲器,其特征在于,所述求差单元包括:
反相电路,用于对所述正交信号进行反相;以及
第二求和单元,用于对幅度相等的所述正交信号的反相信号和所述同相信号求和,得到的和信号为所述差信号。
6.一种相位失配校正方法,其特征在于,包括:
接收同相信号和正交信号,并将所述同相信号和所述正交信号处理成幅度相等;
对幅度相等的所述同相信号和所述正交信号求和以及求差以分别得到和信号以及差信号;以及
将所述和信号以及所述差信号中的一个作为新的同相信号输出,并将所述和信号以及所述差信号中的另一个作为新的正交信号输出。
7.根据权利要求6所述的方法,其特征在于,将所述同相信号和所述正交信号处理成幅度相等包括:
对所述同相信号和所述正交信号进行限幅以使所述同相信号和所述正交信号的幅度相等。
8.根据权利要求6所述的方法,其特征在于,对所述同相信号和所述正交信号求差包括:
对所述同相信号进行反相;以及
对幅度相等的所述同相信号的反相信号和所述正交信号求和。
9.根据权利要求6所述的方法,其特征在于,对所述同相信号和所述正交信号求差包括:
对所述正交信号进行反相;以及
对所述正交信号的反相信号和所述同相信号求和。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008102271553A CN101409701A (zh) | 2008-11-24 | 2008-11-24 | 本振缓冲器及相位失配校正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008102271553A CN101409701A (zh) | 2008-11-24 | 2008-11-24 | 本振缓冲器及相位失配校正方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101409701A true CN101409701A (zh) | 2009-04-15 |
Family
ID=40572493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008102271553A Pending CN101409701A (zh) | 2008-11-24 | 2008-11-24 | 本振缓冲器及相位失配校正方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101409701A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101998592A (zh) * | 2009-08-08 | 2011-03-30 | 中兴通讯股份有限公司 | 降低多载波相互干扰的方法与装置 |
CN102710218A (zh) * | 2012-06-05 | 2012-10-03 | 无锡市晶源微电子有限公司 | 一种具备全集成fm自适应解调模块 |
CN102739278A (zh) * | 2011-04-02 | 2012-10-17 | 苏州联科盛世科技有限公司 | 一种中频为1MHz的2.4G无线收发芯片 |
CN103840768A (zh) * | 2012-11-19 | 2014-06-04 | 特克特朗尼克公司 | 带有相位和振幅检测的自动正交网络 |
-
2008
- 2008-11-24 CN CNA2008102271553A patent/CN101409701A/zh active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101998592A (zh) * | 2009-08-08 | 2011-03-30 | 中兴通讯股份有限公司 | 降低多载波相互干扰的方法与装置 |
CN101998592B (zh) * | 2009-08-08 | 2014-02-05 | 中兴通讯股份有限公司 | 降低多载波相互干扰的方法与装置 |
CN102739278A (zh) * | 2011-04-02 | 2012-10-17 | 苏州联科盛世科技有限公司 | 一种中频为1MHz的2.4G无线收发芯片 |
CN102739278B (zh) * | 2011-04-02 | 2015-01-07 | 苏州联科盛世科技有限公司 | 一种中频为1MHz的2.4G无线收发芯片 |
CN102710218A (zh) * | 2012-06-05 | 2012-10-03 | 无锡市晶源微电子有限公司 | 一种具备全集成fm自适应解调模块 |
CN102710218B (zh) * | 2012-06-05 | 2015-04-22 | 无锡市晶源微电子有限公司 | 一种全集成fm自适应解调模块 |
CN103840768A (zh) * | 2012-11-19 | 2014-06-04 | 特克特朗尼克公司 | 带有相位和振幅检测的自动正交网络 |
CN103840768B (zh) * | 2012-11-19 | 2018-02-23 | 特克特朗尼克公司 | 带有相位和振幅检测的自动正交网络 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101171748B (zh) | 电阻电路 | |
CN103457616B (zh) | 一种直接变频发射机的正交失配校准方法和装置 | |
KR100474085B1 (ko) | 디씨 오프셋 보상 회로 및 방법과 이를 이용한 신호 처리장치 | |
US7057426B2 (en) | Frequency converter, orthogonal demodulator and orthogonal modulator | |
CN106877943B (zh) | 一种使用环回校准的通信收发器及其发射功率的校准方法 | |
CN103684283A (zh) | 用于包络检测器的ab类射频放大器 | |
CN104158552A (zh) | 零中频发射机、接收机及相关方法和系统 | |
KR20110034433A (ko) | I/q 부정합을 보상하는 발진 신호 발생기 및 이를 포함하는 통신 시스템 | |
CN101552754B (zh) | 用于射频收发机的载波泄漏校正系统 | |
US7848453B2 (en) | Independent LO IQ tuning for improved image rejection | |
CN101540640B (zh) | 用于发射前端的载波泄漏校正电路和方法 | |
CN101170537B (zh) | 补偿射频正交收发器中出现的失配的方法和设备 | |
CN101409701A (zh) | 本振缓冲器及相位失配校正方法 | |
CN203775241U (zh) | 应用于射频收发机中发射机的正交失配校正电路 | |
US7116728B2 (en) | Quadrature alignment in communications receivers using dual delay lines | |
CN202374291U (zh) | 一种直流偏置校准装置 | |
US8768280B2 (en) | Method and apparatus relating to signal control | |
CN201303346Y (zh) | 本振缓冲器 | |
CN201717850U (zh) | 载波泄漏校正电路 | |
US20050197084A1 (en) | Mixer circuit and receiver circuit using the same | |
JP5834577B2 (ja) | 直交信号生成回路、直交信号生成回路の調整方法、及び無線通信装置 | |
KR100994272B1 (ko) | 자동 전력 레벨 제어용 집적 rf 신호 레벨 검출기 | |
US20110316625A1 (en) | Mixed-signal transmission circuit for switching power amplifiers | |
WO2003088497A1 (en) | Quadrature phase control loop | |
US8175208B2 (en) | Method of reducing d.c. offset |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20090415 |