JP4646856B2 - 周波数シンセサイザ - Google Patents

Description

本発明は、無線通信システムを構成する無線通信回路に用いて好適な周波数シンセサイザに関し、特に広帯域のマルチバンドを使用してデータを送受信する無線通信回路およびシステムに適用して有効な周波数シンセサイザに関する。

一般に無線通信システムは、データの送受を行うために所定の周波数帯域を用いる。例えば、広くワイヤレスＬｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ（ＬＡＮ）の米国標準として知られるＩＥＥＥ８０２．１１ｇでは、２．４ＧＨｚから２．４７ＧＨｚの周波数帯を用い、通信距離５０〜１００ｍの範囲で最大の伝送速度として５４Ｍｂｐｓを達成する。しかしながら、一般のユーザのデータに対する要求は年々高まり、高精細静画像のほか音楽データや動画像データを短時間にユーザの携帯機器へダウンロードすることが強く期待されている。この要求に応える１つの技術が超広帯域（Ｕｌｔｒａ Ｗｉｄｅ Ｂａｎｄ：ＵＷＢ）無線通信である。ＵＷＢ無線通信は、２００２年４月に米国連邦通信委員会がＵＷＢの商用利用を許可して以来、多くの機関が研究開発を進めている。

このようなＵＷＢ無線通信において、このＵＷＢ無線通信用の局発信号発生回路に関しては、例えば非特許文献１と非特許文献２や、特許文献１、特許文献２、特許文献３、特許文献４などに記載されている。

非特許文献１では、４相信号を生成できるインダクタとキャパシタによる共振回路を用いた発振器を応用した基準信号発生器にて発振周波数ｆＲＥＦを生成したのちに、２分周回路とシングルサイドバンドミキサ（Ｓｉｎｇｌｅ Ｓｉｄｅｂａｎｄ Ｍｉｘｅｒ：ＳＳＢ Ｍｉｘｅｒ）を複数用いることで複数の周波数の信号を生成している。

非特許文献２では、基準信号発生器を２つ設け、５２８ＭＨｚの整数倍の周波数と小数倍の周波数を同時に生成し、その上でＳＳＢミキサを３つ同時に用いて周波数加算や減算を繰り返し、サブバンド中心周波数を作り出している。

特許文献１では、高速周波数ポッピング用ローカル発生器において、基準となる周波数を生成し、４分岐して、５分周、３分周、４分周、２分周の複数の分周器を用いて、複数の周波数の信号を生成している。

特許文献２では、少なくとも２つの基準周波数からなる周波数グループを、少なくとも２つ含んで構成されるＵＷＢを用いて、データを送受信する通信システムにおいて、１つの局部発振器と１つのＰＬＬを用いて複数の基準周波数を生成している。

特許文献３では、２以上の周波数を合成して新たな周波数を得る周波数合成装置において、基準周波数を２分周してサンプリング周波数を得て、さらに２分周、４分周、８分周して複数の周波数を生成している。

特許文献４では、１つの局部発振信号と少なくとも２つの中間周波数信号とを用いて搬送波を生成するＳＳＢ発生装置において、各周波数について位相シフトを行わなかった信号と行った信号とから構成されたグループ信号を生成し、この中から１つのグループ信号を選択してＳＳＢ発生装置に伝達している。
Ａ Ｉｓｍａｉｌ（エイ・イスマイル）他、「ア・３．１・トゥ８．２ＧＨｚ・ダイレクト・コンバージョン・レシーバ・フォー・ＭＢ−ＯＦＤＭ ＵＷＢ・コミュニケーションズ（Ａ ３．１ ｔｏ ８．２ＧＨｚ Ｄｉｒｅｃｔ Ｃｏｎｖｅｒｓｉｏｎ Ｒｅｃｅｉｖｅｒ ｆｏｒ ＭＢ−ＯＦＤＭ ＵＷＢ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）」、（米国）、アイ・イー・イー・ソリッド・ステイト・サーキッツ・コンファレンス（ＩＥＥＥ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ，２００５年）論文集、講演番号１１．５、ｐｐ．２０８〜２１０ Ｃ−Ｆ．Ｌｉａｎｇ（シーエフ・リャン）他、「ア・１４−ｂａｎｄ フリケンシ・シンセサイザ・フォ・ＭＢ−ＯＦＤＭ ＵＷＢ アプリケーションズ（Ａ １４−ｂａｎｄ Ｆｒｅｑｕｅｎｃｙ Ｓｙｎｔｈｅｓｉｚｅｒ ｆｏｒ ＭＢ−ＯＦＤＭ ＵＷＢ Ａｐｐｌｉｃａｔｉｏｎ）」（米国）、アイ・イー・イー・ソリッド・ステイト・サーキッツ・コンファレンス（ＩＥＥＥ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ，２００６年）論文集、講演番号６．７、ｐｐ．１２６〜１２８ 特開２００５−１７５６９８号公報 特開２００５−１９８３０４号公報 特開２００５−１２９９９３号公報 特開２００５−３９８２７号公報

ところで、前記のようなＵＷＢ無線通信に関しては、近年、屋内通信に向けてＭｕｌｔｉｂａｎｄ ＯＦＤＭ（ＭＢ−ＯＦＤＭ）方式を用いたＵＷＢ無線通信用の周波数配置が提案されている。このＭＢ−ＯＦＤＭ方式を用いたＵＷＢ無線通信用の周波数配置を図７に示す。図７から明らかなようにＵＷＢは、３４３２ＭＨｚを中心周波数とし５２８ＭＨｚの帯域幅を有する第１のサブバンドから、１０２９６ＭＨｚを中心周波数とする同じく５２８ＭＨｚの帯域幅を有する第１４のサブバンドまで分割されている。これらサブバンドは３つのサブバンド毎にグループ化され、第１から第３、第４から第６、第７から第９、第１０から第１２、そして第１３と第１４で形成する５グループで構成する。各サブバンドの中心周波数は、低い周波数から順に、３４３２、３９６０、４４８８、５０１６、５５４４、６０７２、６６００、７１２８、７６５６、８１８４、８７１２、９２４０、９７６８、１０２９６（単位：ＭＨｚ）である。各グループ毎にピコネットと称す通信ネットワークを構成できるが、現在では周波数の低い第１のグループのサブバンドを用いてピコネットを形成し無線通信を実現する手段が開発されている。

しかしながら、さらに多数のユーザへ高速データ伝送用無線通信を提供するためには、約３ＧＨｚから約１０ＧＨｚまでおよぶＵＷＢ帯域に設けられたサブバンドを広く用いてピコネット数を増やすことが必要である。そのため、ＵＷＢ信号を送受信する無線回路では、受信信号の復調と送信信号の変調の目的で上記第１から第１４のサブバンド中心周波数を局発信号として生成することが必要となる。ＭＢ−ＯＦＤＭ方式無線回路で生成する局発信号は、信号の搬送波周波数が短時間にサブバンド中心周波数間をホッピングする必要があり、その搬送波周波数切り替えに許容される時間は最大９．５ｎｓと規定されている。従来の局発信号の周波数切り替えにはＰｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ（ＰＬＬ）を用いていたが、ＰＬＬ方式は負帰還ループを構成することで成り立っているために、局発信号の周波数の切り替え時間は長く、数ｍｓかかる欠点がある。以上の背景から、ＵＷＢ無線通信用の局発信号を広い周波数範囲にわたって生成するための技術開発が必要となる。

このようなＵＷＢ無線通信用の局発信号発生回路に関しては、前記非特許文献１，２や、前記特許文献１〜４などに記載されている。

前記非特許文献１では、基準信号発生器にて発振周波数ｆＲＥＦを生成したのちに、２分周回路とシングルサイドバンドミキサを複数用いることで、最小でｆＲＥＦ・（４／６４）の周波数から、最大でｆＲＥＦ・（７６／６４）の周波数を発生させることができる。しかしながら、ＵＷＢ無線通信用のサブバンド中心周波数を意識し、ｆＲＥＦ＝１６８９６ＭＨｚに設定した場合でも、多数の生成周波数の中から、図７のサブバンド中心周波数に該当するものは、３４３２、３９６０、４４８８ＭＨｚの３つでしかない。したがって、図７に示す周波数バンドを広くカバーすることはできないという欠点を有する。

また、前記非特許文献１の構成では、基準信号発生器出力を４相出力とすることが前提となっているが、この構成には局発信号発生回路として問題がある。局発信号発生回路に求められる技術項目のうち特に、１）所望の周波数範囲の正弦波信号を、スプリアス成分を無く提供すること、２）出力信号は低雑音であること、が重要である。出力信号の雑音は、周波数領域で考えれば位相雑音で考えることができ、その値が低いことが求められる。前記非特許文献１によれば、局発信号発生回路の信号品質を決める基準信号発生器において、相対的に位相が０°、９０°、１８０°、２７０°の４相の出力信号を得るために、４相出力型の発振回路を用いている。

図８に４相出力型の発振回路の一例を示す。また、図９に２相（差動）出力型の発振回路の一例を示す、上記の位相雑音は、一般の雑音に対する概念と等しく、雑音を発生する能動素子の個数が多ければ多いほど総雑音が増加するため、図８に示す４相出力型の発振回路は、消費電流を等しい条件で比較した場合に、２相出力型の発振回路に対し、位相雑音が劣化することは定性的に明らかである。また、バイアス電流を増加させ、発振振幅を大きくすることで位相雑音を抑えることができるが、元来２相出力型に対し２倍のバイアス電流を必要とするのに対してさらに消費電力を増大させる結果となる。以上の検討から、周波数シンセサイザの基準信号発生器の出力信号を、位相雑音の少ない高純度の信号とすることは重要であり、そのために基準信号発生器の出力形式が差動型であっても、所望の周波数の信号を生成できる周波数シンセサイザの構成が必要不可欠となる。

また、前記非特許文献２では、５２８ＭＨｚの整数倍の周波数と小数倍の周波数を同時に生成し、その上で周波数加算や減算を繰り返し、図７に示す第１から第１４のサブバンド中心周波数を作り出すことができる。その一方で、基準信号発生器を２つ用いる必要があることから消費電力とチップ面積が増大すること、さらに高周波側のＵＷＢサブバンド中心周波数を発生させる場合にＳＳＢミキサ３段全てを動作させる必要があることからさらに消費電力が増大するという欠点がある。また、ミキサが３段縦続であるために、ミキサの非線形動作によるスプリアスのために、出力周波数近傍にて多数の不要なスプリアス周波数が発生するという欠点が存在する。従って、出力信号の純度を高め、かつ低消費電流でＵＷＢ無線通信用の局発信号を生成する技術開発が期待されている。

そこで、本発明は、上記の問題点を克服するために為されたもので、その目的は、超広帯域で使用する局発信号を生成するための構成において、低位相雑音化と低消費電力化を同時に実現する方法を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

上記目的を達成するため、本発明の周波数シンセサイザは、単一の周波数の信号を出力する基準信号発生器と、入力信号の周波数を基に異なった周波数の中間信号を１つ以上生成して出力信号として出力し、周波数マルチプライヤ制御信号によって中間信号それぞれを出力もしくは出力停止を制御する周波数マルチプライヤと、１つ以上の入力端子を備え、周波数セレクタ制御信号によって選択された入力信号を出力する周波数セレクタと、２つの入力信号に対して周波数ミキシングを実施して出力信号を生成するミキサと、周波数シンセサイザ制御端子を備えた周波数シンセサイザ制御回路とを具備し、上記基準信号発生器の出力を上記周波数マルチプライヤの入力とし、上記周波数マルチプライヤの１つ以上の出力を上記周波数セレクタの１つ以上の入力とし、上記周波数セレクタの出力と、上記周波数マルチプライヤの出力のうち１つの出力を、上記ミキサの第１と第２の入力とし、上記ミキサの出力を周波数シンセサイザの出力とすることを特徴とする。

このように周波数マルチプライヤと周波数セレクタとミキサを組み合わせることによって、基準信号発生器の出力周波数ｆＲＥＦに対し７／６０から４１／６０の範囲において、ｆＲＥＦ×（２ｎ＋１）／６０（ここでｎは、３から２０の任意の整数）の周波数の信号を出力する周波数シンセサイザを提供することができ、基準信号発生器の出力は差動出力形式で上記の出力周波数を生成することができるため、低位相雑音の広帯域周波数シンセサイザを構成し、局発信号を提供することができる。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

本発明によれば、４相出力に対して低位相雑音を実現できる差動出力形式の基準信号発生器を基に、周波数マルチプライヤと周波数セレクタとミキサを組合せて構成することによって、ＵＷＢ通信用の１４のサブバンド中心周波数に対応する局発信号を、低雑音かつ低消費電力にて提供することができる。

以下、本発明に係る周波数シンセサイザの実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（第１の実施の形態）
図１に本発明に係る周波数シンセサイザの第１の実施の形態（全体の構成）を示す。図１に示す周波数シンセサイザは、単一の周波数の信号を出力する基準信号発生器（ＳＧ）１、入力信号の周波数を基に異なった周波数の中間信号を１つ以上生成して出力信号として出力し、周波数マルチプライヤ制御信号によって中間信号それぞれを出力もしく出力停止を制御する周波数マルチプライヤ２、１つ以上の入力端子を備え、周波数セレクタ制御信号によって選択された入力信号を出力する周波数セレクタ（ＳＥＬ）３、２つの入力信号に対して周波数ミキシングを実施して出力信号を生成するミキサ（ＳＳＢＭ）４、そして周波数シンセサイザ制御端子を備えた周波数シンセサイザ制御回路５によって構成される。

この周波数シンセサイザの構成において、基準信号発生器１の出力を周波数マルチプライヤ２の入力とし、周波数マルチプライヤ２の１つ以上の出力を周波数セレクタ３の１つ以上の入力とし、周波数セレクタ３の出力と、周波数マルチプライヤ２の出力のうち１つの出力を、ミキサ４の第１と第２の入力とし、ミキサ４の出力を周波数シンセサイザの出力とするように接続されている。そして、特に、周波数シンセサイザ制御端子に入力される制御信号によって、その出力周波数を制御し、かつ周波数マルチプライヤ２と周波数セレクタ３の動作不要な内部回路の電源を部分的に遮断することができるようになっている。

本構成では、基準信号発生器１は、正相と逆相の差動信号を出力する２つの出力端子を有し、周波数シンセサイザ基準クロック用入力端子３２４から周波数シンセサイザ基準クロックが入力され、正相、逆相の差動信号を周波数ｆＲＥＦにて発生し、その出力を周波数マルチプライヤ２の差動入力へ接続する。

周波数マルチプライヤ２は、正相と逆相の差動信号を入力する２つの入力端子と、入力信号の周波数を基に異なった周波数を有する１つ以上の種類の出力信号それぞれに９０°位相のずれた４相信号を出力する４つの出力端子と、１つ以上の異なった分周数を有する分周回路を備える分周部２１と、分周部２１で生成した信号を基準に周波数ミキシングによって周波数の加減算を行なって生成した周波数の信号を出力とするミキサ部２２と、周波数マルチプライヤ制御部２３によって構成し、入力された基準信号を基に、分周部２１によって複数の周波数の信号を発生し、後段のミキサ部２２に設けたＳｉｎｇｌｅ Ｓｉｄｅ Ｂａｎｄ（ＳＳＢ）ミキサにて分周部２１の出力の複数の信号をさらに周波数加減算することでＵＷＢ各サブバンドのうち、第２、５、８、１１、１４の中心周波数を生成し、４相信号（０°、９０°、１８０°、２７０°の位相差を有する）として出力する。

この周波数マルチプライヤ２の分周部２１は、分周回路として、４つの２分周回路（ＤＩＶ２）２４、１つの３分周回路（ＤＩＶ３）２５、１つの５分周回路（ＤＩＶ５）２６を備え、差動入力信号を入力信号とし、２分周しその４相信号を出力する第１の経路（２分周回路）と、４分周しその４相信号を出力する第２の経路（２分周回路＋２分周回路）と、１０分周しその４相信号を出力する第３の経路（５分周回路＋２分周回路）と、２０分周しその４相信号を出力する第４の経路（５分周回路＋２分周回路＋２分周回路）と、３０分周しその４相信号を出力する第５の経路（５分周回路＋２分周回路＋３分周回路）とを有している。

また、周波数マルチプライヤ２のミキサ部２２は、３つのミキサ（ＳＳＢＭ）４を備え、第１のミキサの２つの入力のうち第１の入力端子を第２の経路の出力端子に接続し、第２の入力端子を第３の経路の出力端子に接続し、第１のミキサの出力を第１の出力とし、第２のミキサの２つの入力のうち第１の入力端子を第１の経路の出力端子に接続し、第２の入力端子を第４の経路の出力端子に接続し、第２のミキサの出力を出力とし、第３のミキサの２つの入力のうち第１の入力端子を第２のミキサの出力端子に接続し、第２の入力端子を第３の経路の出力端子に接続し、第３のミキサの出力を第３の出力とし、第５の経路を第４の出力とするように接続されている。

周波数セレクタ３は、４相信号を入力信号とする４つの入力端子の組を１つ以上と９０°位相のずれた４相信号を出力する１つの出力端子を有し、周波数マルチプライヤ２の出力の複数の信号のうち、周波数シンセサイザ制御回路５の制御信号（セレクタ制御端子３１を介して）に従い指示された１つの入力信号を、増幅と周波数選択フィルタリングを実施したのちに、周波数セレクタ３の出力信号として４相信号として出力する。

ミキサ４は、周波数マルチプライヤ２の出力の任意の９０°位相のずれた４相信号の１組と周波数セレクタ３の出力の９０°位相のずれた４相信号の１組を入力とし、その出力信号もまた９０°位相のずれた４相信号の１組を４つの出力端子から出力する。すなわち、周波数セレクタ３の出力の４相信号をＲＦ入力信号（周波数ｆＲＦ）とし、また周波数マルチプライヤ２から出力した４相信号をＬＯ入力信号（周波数ｆＬＯ）とし、ミキサ機能により周波数加減算した４相出力をＩＦ出力信号（周波数ｆＩＦ）として出力し、これを周波数シンセサイザの出力信号とする。ミキサ４では、そのミキサ機能において、周波数の加算（ｆＲＦ＋ｆＬＯ）、減算（ｆＲＦ−ｆＬＯ）、ＬＯ信号を減衰させＲＦ信号のみ透過して出力（ｆＲＦ）の３つの動作モードを有し、その制御はミキサ出力周波数制御端子４２に印加された信号で行なわれる。

周波数シンセサイザ制御回路５は、論理回路によって構成され、周波数シンセサイザ制御端子３２３に印加される周波数シンセサイザ制御信号によって、周波数マルチプライヤ２の内部の周波数マルチプライヤ制御部２３、周波数セレクタ３、ミキサ４の動作状態を制御し、周波数シンセサイザ制御信号によって既定される周波数の信号を、周波数シンセサイザ出力として出力する。

以上のように構成される周波数シンセサイザでは、周波数マルチプライヤ２と周波数セレクタ３とミキサ４を組み合わせることによって、基準信号発生器１の出力周波数ｆＲＥＦに対し７／６０から４１／６０の範囲において、ｆＲＥＦ×（２ｎ＋１）／６０（ここでｎは、３から２０の任意の整数）の周波数の信号を出力することができる。この際に、複数のサブバンドは、所定数のサブバンド毎に複数のバンドグループに分けられ、周波数セレクタの前段では、複数のバンドグループから１つのバンドグループが選択され、周波数セレクタの後段では、選択された１つのバンドグループから１つのサブバンドが選択される。さらに、バンドグループは、中心のサブバンドとその上下のサブバンドを有し、周波数セレクタの後段では、中心のサブバンドから上下のサブバンドが振り分けられ、第１のサブバンドから第１４のサブバンドまで生成されて出力される。

以下に、周波数シンセサイザの動作を図１中に記載した周波数の値を用いて詳細に説明する。

基準信号発生器１は、１５８４０ＭＨｚの周波数の差動信号を発生する。上記のように周波数マルチプライヤ２や周波数セレクタ３では４相信号を伝送しているが、本発明の構成では基準信号発生器１では差動出力とする。これは、基準信号発生器１を構成する発振器が、例えばインダクタとキャパシタによる共振回路を用いたＬＣ共振発振器では、差動出力ではなく４相出力構成の発振回路構成を採った場合に、差動出力構成の発振回路構成に対して、出力信号の純度の指標となる位相雑音が増加することが示されている。そのため、周波数シンセサイザの出力信号を低雑音とする観点から、基準信号発生器１では差動出力としている。

周波数マルチプライヤ２の分周部２１では、１５８４０ＭＨｚの入力信号を、２分周回路２４、３分周回路２５、５分周回路２６を複数個用いて図１に示す構成を実現する。この構成によって、７９２０ＭＨｚ（２分周）、３９６０ＭＨｚ（２分周＋２分周）、１５８４ＭＨｚ（５分周＋２分周）、７９２ＭＨｚ（５分周＋２分周＋２分周）、５２８ＭＨｚ（５分周＋２分周＋３分周）の周波数を有する信号を生成することができる。これら生成された信号は分周回路において公知の４相出力型の回路構成を選択することによって、４相信号出力として次段の周波数マルチプライヤ２のミキサ部２２に入力する。

ミキサ部２２では、ミキサ４を３つ用いて、ＵＷＢサブバンドの中心周波数を生成する。第１のミキサでは、３９６０ＭＨｚをＲＦ入力、１５８４ＭＨｚをＬＯ入力し、ミキサ出力周波数制御端子４２に印加するミキサ出力周波数制御信号を変化させることによって、ＲＦ信号周波数の透過出力とＲＦ信号とＬＯ信号の周波数加算を行なった信号をミキサ出力とすることで、ＵＷＢサブバンド＃２の３９６０ＭＨｚと＃５の５５４４ＭＨｚを出力可能とする。また、第２のミキサでは、７９２０ＭＨｚをＲＦ入力、７９２ＭＨｚをＬＯ入力し、同様に端子４２に印加するミキサ出力周波数制御信号を変化させることによって、ＲＦ信号とＬＯ信号の周波数の減算と加算を行なった信号をミキサ出力とすることで、ＵＷＢサブバンド＃８の７１２８ＭＨｚと＃１１の８７１２ＭＨｚを出力可能とする。ＵＷＢサブバンド＃１４の１０２９６ＭＨｚに関しては、第２のミキサの出力周波数を８７１２ＭＨｚに設定し、その信号を第３のミキサのＲＦ入力とし、１５８４ＭＨｚをＬＯ入力とし、同様に端子４２に印加するミキサ出力周波数制御信号によって周波数の加算を実施することで、１０２９６ＭＨｚの信号を出力可能とする。分周部２１において生成された５２８ＭＨｚの信号は、ミキサ部２２では用いずにそのまま周波数マルチプライヤ２の出力の１つの４相出力とする。

周波数セレクタ３は、その３つの４相入力において、周波数シンセサイザ制御信号によって時分割で現れる５つのＵＷＢサブバンド周波数のうち１つを端子３１に印加されるセレクタ制御信号によって選択出力する。

ミキサ４は、周波数セレクタ３によって選択されたＵＷＢサブバンド＃２、＃５、＃８、＃１１、＃１４の中心周波数の４相入力信号をＲＦ入力信号とし、周波数マルチプライヤ２の出力の信号のうち、５２８ＭＨｚの４相出力信号をＬＯ入力信号とし、その周波数ミキシングをした後の４相出力をミキサ出力とする。ミキサ出力信号は、ミキサ出力周波数制御端子４２に印加されるミキサ出力周波数制御信号によって、（ｆＲＦ＋ｆＬＯ、ｆＲＦ、ｆＲＦ−ｆＬＯ）の周波数を出力することできる。この時ＬＯ信号の周波数は５２８ＭＨｚに設定し、この周波数はＵＷＢサブバンドの中心周波数間のステップ周波数である５２８ＭＨｚと等しい。このため、ミキサ４では、ＲＦ入力周波数がＵＷＢサブバンド＃２の中心周波数の場合に＃１と＃３の周波数を、ＵＷＢサブバンド＃５の中心周波数の場合に＃４と＃６の周波数を、ＵＷＢサブバンド＃８の中心周波数の場合に＃７と＃９の周波数を、ＵＷＢサブバンド＃１１の中心周波数の場合に＃１０と＃１２の周波数を、ＵＷＢサブバンド＃１４の中心周波数の場合に＃１３の周波数を、ミキサ出力周波数制御端子４２の制御信号によって適宜出力することができる。すなわち、図１に示した周波数シンセサイザの構成では、図７に示したＵＷＢサブバンドの全１４バンドを出力することができる。

以下、本実施の形態の構成による利点を述べる。本実施の形態の利点は、上記のＵＷＢサブバンドを全てカバー出来る他に、１）基準信号発生器の出力形式は、位相雑音特性が良好な差動形式が適用できること、２）周波数シンセサイザ制御信号を基に、周波数マルチプライヤ出力信号と周波数セレクタ制御信号によって、周波数シンセサイザ出力周波数の生成に不要な回路の電源遮断を行い、出力周波数の値によって変動するものの消費電力を低く抑える機能を有すること、の２点を同時に備える点において、従来技術（例えば非特許文献１および２）に対して利点を備えることができる。

（第２の実施の形態）
図２に本発明に係る周波数シンセサイザの第２の実施の形態（ミキサの構成）を示す。図２に示すミキサ４は、周波数シンセサイザの最終段のミキサ、周波数マルチプライヤ２のミキサ部２２の各ミキサであり、４相信号に対応して、４つの第１の入力端子（ＩｎＲＦ０、ＩｎＲＦ１８０、ＩｎＲＦ９０、ＩｎＲＦ２７０）、４つの第２の入力端子（ＩｎＬＯ０、ＩｎＬＯ１８０、ＩｎＬＯ９０、ＩｎＬＯ２７０）、および４つの第１の出力端子（ＯｕｔＩＦ０、ＯｕｔＩＦ１８０、ＯｕｔＩＦ９０、ＯｕｔＩＦ２７０）と、１つのミキサ電源制御端子（ＣｎｔＰ）４１、１つのミキサ出力周波数制御端子（ＣｎｔＦ）４２と、２つのＲＦ入力バッファ回路（ＲＦＢＵＦ）４３、２つのＬＯ入力バッファ回路（ＬＯＢＵＦ）４７、４つのダブルバランストミキサ（ＤＢＭ）４４、１つの加算回路（ＡＤＤＣ）４６、１つの減算回路（ＳＵＢＣ）４５、２つのＩＦ出力バッファ回路（ＩＦＢＵＦ）６１、１つの電源制御回路（Ｐｃｎｔ）４８、１つのミキサ出力周波数制御回路（Ｆｃｎｔ）４９で構成されている。

このミキサ４の構成において、各ミキサの第１の４相入力（０°、１８０°、９０°、２７０°）のうち、位相０°と位相１８０°を第１のＲＦ入力バッファ回路の差動入力とし、位相９０°と位相２７０°を第２のＲＦ入力バッファ回路の差動入力とし、各ミキサの第２の４相入力（０°、１８０°、９０°、２７０°）のうち、位相０°と位相１８０°を第１のＬＯ入力バッファ回路の差動入力とし、位相９０°と位相２７０°を第２のＬＯ入力バッファ回路の差動入力とし、各ミキサのミキサ出力周波数制御信号をミキサ出力周波数制御回路の制御信号とする。さらに、第１のＲＦ入力バッファ回路の差動出力を第１と第２のダブルバランストミキサのＲＦ入力とし、第２のＲＦ入力バッファ回路の差動出力を第３と第４のダブルバランストミキサのＲＦ入力とし、第１のＬＯ入力バッファ回路の差動出力を第１と第３のダブルバランストミキサのＬＯ入力とし、第２のＬＯ入力バッファ回路の差動出力を第２と第４のダブルバランストミキサのＬＯ入力とする。そして、加算回路の２つの差動入力のうち、第１の差動入力を第１のダブルバランストミキサのＩＦ差動出力とし、第２の差動入力を第４のダブルバランストミキサのＩＦ差動出力とし、減算回路の２つの差動入力のうち、第１の差動入力を第２のダブルバランストミキサのＩＦ差動出力とし、第２の差動入力を第３のダブルバランストミキサのＩＦ差動出力とし、加算回路と減算回路のそれぞれの差動出力をあわせた４つの出力信号を各ミキサの４相出力とするように接続されている。

すなわち、４相のＲＦ入力信号は、相対位相０°と１８０°の信号と、９０°と２７０°の位相の２組に分け、それぞれ差動入出力形式を採るＲＦ入力バッファ回路４３に入力する。同じく４相のＬＯ入力信号は、ＲＦ信号同様に２つの差動入出力形式を採るＬＯ入力バッファ回路４７に入力する。

ＬＯ入力バッファ回路４７は、３つのＬＯ入力バッファ制御端子を有し、第１と第２の制御端子間の電位差に０．５Ｖ程度の電位差を発生させ、かつ第３の制御端子の電位を電源電圧に等しくすることによって、ＬＯ入力バッファ回路４７の出力信号の位相を正相と逆相で反転させることができる。また、第１と第２の制御端子間の電位を等しくし、かつ第３の制御端子の電位を接地電圧に等しくすることによって、ＬＯ入力バッファ回路４７の出力信号を、２つの電位の行なった直流電位とすることができる。以上のＬＯ入力バッファ回路４７の動作モード（位相非反転状態、位相反転状態、直流電位出力状態）の切り替えを、ミキサ出力周波数制御端子４２からの制御信号を基に、ミキサ出力周波数制御回路４９が制御する。

ダブルバランストミキサ４４は、ＲＦ入力バッファ回路４３とＬＯ入力バッファ回路４７の出力を入力とし、４相出力が可能なＳＳＢミキサ回路を構成している。ＳＳＢミキサ回路によって周波数加算・減算された信号は、所望周波数のシングルサイドバンド成分のみを取り出すために、加算回路４６と減算回路４５によって信号の加減を行う。その加算回路４６と減算回路４５それぞれの差動出力を合わせ、ミキサ出力として取り出すことでミキサの４相出力が得られる。

また、電源制御回路４８は、ミキサ電源制御端子４１からの制御信号を基に、ミキサ構成回路の内部のバイアス電流を数ｍＡの小さい値に絞る機能を有し、この電源制御信号によりミキサ機能をＯＦＦする場合には、消費電力を低減する動作モードを備えることができる。

（第３の実施の形態）
図３に本発明に係る周波数シンセサイザの第３の実施の形態（ＬＯ入力バッファ回路の構成）を示す。図３に一例を示すＬＯ入力バッファ回路４７は、入力端子Ｉｎｐにベースが接続され、定電流源Ｉ１を介して定電圧端子Ｖ１にエミッタが接続されたバイポーラトランジスタＱｎ１、入力端子Ｉｎｎにベースが接続され、定電流源Ｉ２を介して定電圧端子Ｖ１にエミッタが接続されたバイポーラトランジスタＱｎ２、バイポーラトランジスタＱｎ１，Ｑｎ２のエミッタを接続する抵抗Ｒ１、制御端子Ｃｎｔ１にベースが接続され、バイポーラトランジスタＱｎ１のコレクタにエミッタが接続されたバイポーラトランジスタＱｎ３、制御端子Ｃｎｔ２にベースが接続され、バイポーラトランジスタＱｎ１のコレクタにエミッタが接続されたバイポーラトランジスタＱｎ４、制御端子Ｃｎｔ２にベースが接続され、バイポーラトランジスタＱｎ２のコレクタにエミッタが接続されたバイポーラトランジスタＱｎ５、制御端子Ｃｎｔ１にベースが接続され、バイポーラトランジスタＱｎ２のコレクタにエミッタが接続されたバイポーラトランジスタＱｎ６、バイポーラトランジスタＱｎ３，Ｑｎ５のコレクタに共通に一方の端子を接続され、定電圧端子Ｖ２に他方の端子を接続された抵抗Ｒ２、バイポーラトランジスタＱｎ４，Ｑｎ６のコレクタに共通に一方の端子を接続され、定電圧端子Ｖ２に他方の端子を接続された抵抗Ｒ３、ゲートとソースを定電圧端子Ｖ２に、ドレインをバイポーラトランジスタＱｎ３，Ｑｎ５のコレクタに共通に接続されたｐＭＯＳトランジスタＭｐ１、ゲートを制御端子Ｃｎｔ３に、ソースを定電圧端子Ｖ２に、ドレインをバイポーラトランジスタＱｎ４，Ｑｎ６のコレクタに共通に接続されたｐＭＯＳトランジスタＭｐ２を含んで構成される。

これに加えて、ベースをバイポーラトランジスタＱｎ３，Ｑｎ５のコレクタに、コレクタを定電圧端子Ｖ２に、エミッタを定電流源Ｉ３を介して定電圧端子Ｖ１に接続したバイポーラトランジスタＱｎ７、ベースをバイポーラトランジスタＱｎ４，Ｑｎ６のコレクタに、コレクタを定電圧端子Ｖ２に、エミッタを定電流源Ｉ４を介して定電圧端子Ｖ１に接続したバイポーラトランジスタＱｎ８、ベースをバイポーラトランジスタＱｎ７のエミッタに、エミッタを定電流源Ｉ５を介して定電圧端子Ｖ１に接続したバイポーラトランジスタＱｎ９、ベースをバイポーラトランジスタＱｎ８のエミッタに、エミッタを定電流源Ｉ６を介して定電圧端子Ｖ１に接続したバイポーラトランジスタＱｎ１０、バイポーラトランジスタＱｎ９，Ｑｎ１０のエミッタを接続する抵抗Ｒ４、一方の端子をバイポーラトランジスタＱｎ９，Ｑｎ１０のコレクタに接続し、他方の端子を共通に接続した抵抗Ｒ５，Ｒ６、抵抗Ｒ５，Ｒ６の共通端子と定電圧端子Ｖ２をともに接続する抵抗Ｒ７と容量Ｃ１の並列回路を含んで構成される。

このＬＯ入力バッファ回路４７の構成において、バイポーラトランジスタＱｎ９，Ｑｎ１０のコレクタをそれぞれ出力端子Ｏｕｔｐ，Ｏｕｔｎとし、制御端子Ｃｎｔ１，Ｃｎｔ２に印加される電圧の電位差によって、出力端子Ｏｕｔｐ，Ｏｕｔｎに現れる信号の位相が反転し、制御端子Ｃｎｔ１，Ｃｎｔ２に印加される電圧を等しくし、制御端子Ｃｎｔ３に印加される直流電圧と定電圧端子Ｖ２の電圧との電位差がｐＭＯＳトランジスタＭｐ２の閾値電圧を越すように設定した場合に、出力端子Ｏｕｔｐ，Ｏｕｔｎに現れる信号は値の異なる直流電圧になるように制御されている。

すなわち、このＬＯ入力バッファ回路４７は、入力信号の位相反転や信号減衰を制御端子Ｃｎｔ１とＣｎｔ２とＣｎｔ３に印加される直流電圧の値によって実施する入力段と、出力信号レベルを設定する出力段によって構成される。このＬＯ入力バッファ回路４７は、正相入力Ｉｎｐ、逆相入力Ｉｎｎが入力され、正相出力Ｏｕｔｐ、逆相出力Ｏｕｔｎが出力される。

入力段は、ｎｐｎ型（以下省略）トランジスタＱｎ１とＱｎ２のエミッタを抵抗Ｒ１を介して結合した差動入力回路と、トランジスタＱｎ１とＱｎ２のコレクタに現れる信号電流の位相を制御端子Ｃｎｔ１とＣｎｔ２の電位差によって反転と非反転させる機能を有するトランジスタＱｎ３からＱｎ６と、負荷抵抗Ｒ２とＲ３によって構成する。ｐ型ＭＯＳトランジスタ（以降ｐＭＯＳトランジスタ）Ｍｐ２は、制御端子Ｃｎｔ３の電位が最大電圧Ｖ２か最小電圧Ｖ１かによって負荷抵抗Ｒ３の両端の電位を開放と短絡に切り替える機能を有する。ｐＭＯＳトランジスタＭｐ１は、負荷抵抗Ｒ２に対して負荷抵抗Ｒ３と等量の寄生容量を与えるために付加している。入力段の負荷抵抗で増幅された信号電圧は、エミッタフォロワトランジスタＱｎ７とＱｎ８によってレベルシフトされた後に、エミッタを抵抗Ｒ４で結合したトランジスタＱｎ９とＱｎ１０で構成した出力段の入力回路へ入力される。

制御端子Ｃｎｔ１とＣｎｔ２の制御端子間の電位差に０．５Ｖ程度の電位差を発生させ、かつ制御端子Ｃｎｔ３の電位をＶ２の電位に等しくした場合、出力段では、トランジスタＱｎ９とＱｎ１０のバイアス電流の和と抵抗Ｒ７の値の積で決まる電位（＝Ｖ２−（Ｉ５＋Ｉ６）×Ｒ７））を中心に、振幅（２×Ｉ５×Ｒ５）の出力振幅を出力する。ここで、Ｉ５＝Ｉ６、Ｒ５＝Ｒ６を仮定している。

一方、制御端子Ｃｎｔ１とＣｎｔ２の制御端子間の電位を等しくし、かつ制御端子Ｃｎｔ３の電位をＶ１の電位に等しくした場合には、入力段の信号電流がトランジスタＱｎ３からＱｎ６の共通コレクタで相殺され、トランジスタや抵抗等の回路素子がバラツキなく作成されている場合には、入力された交流信号は著しく減衰され負荷抵抗Ｒ２とＲ３の出力は直流電位でみなせる。さらに、負荷抵抗Ｒ３の両端のみが短絡されることから、トランジスタＱｎ８のベース電位はＶ２と同電位に、トランジスタＱｎ７のベース電位はＶ２−Ｉ１×Ｒ２で表せる電位をとることになる。トランジスタＱｎ９とＱｎ１０の差動入力ダイナミックレンジは、Ｉ１×Ｒ２より小さく設定することによって、出力トランジスタＱｎ９とＱｎ１０は一方が導通状態、他方がカットオフ状態となることから、その出力電位の高電位の値は（Ｖ２−（２×Ｉ５×Ｒ７））、低電位の値は（Ｖ２−（２×Ｉ５×（Ｒ５＋Ｒ７））で表す直流電位を出力する。

このＬＯ入力バッファ回路４７が動作可能な電源電圧の下限値（（Ｖ２−Ｖ１）で求まる電圧の最小値）ＶＣＣｍｉｎは、トランジスタの導通状態のベース・エミッタ間電圧を（ＶＢＥ＝）０．８Ｖ、コレクタ・エミッタ間の飽和電圧を（ＶＣＥｓ＝）０．２Ｖとすると、
ＶＣＣｍｉｎ＝ＶＣＥｓ＋Ｉ５×Ｒ４＋２×ＶＢＥ
であり、Ｉ５×Ｒ４＝０．３Ｖとすれば、ＶＣＣｍｉｎ＝２．１Ｖ程度である。これにより、消費電力に影響する電源電圧を低減することができる。

（第４の実施の形態）
図４に本発明に係る周波数シンセサイザの第４の実施の形態（ＬＯ入力バッファ回路の構成）を示す。図４に一例を示すＬＯ入力バッファ回路４７の回路構成は、図３の構成においてトランジスタをｎｐｎ型バイポーラトランジスタからｎ型ＭＯＳトランジスタ（以降ｎＭＯＳトランジスタ）に置き換えたものである。機能については図３の構成と等しいという点以外に、この回路構成を採ることによって、動作電源電圧の低減が図れるという利点がある。

すなわち、このＬＯ入力バッファ回路４７は、ｎＭＯＳトランジスタＭｎ１、ｎＭＯＳトランジスタＭｎ２、抵抗Ｒ１、ｎＭＯＳトランジスタＭｎ３、ｎＭＯＳトランジスタＭｎ４、ｎＭＯＳトランジスタＭｎ５、ｎＭＯＳトランジスタＭｎ６、抵抗Ｒ２、抵抗Ｒ３、ｐＭＯＳトランジスタＭｐ１、ｐＭＯＳトランジスタＭｐ２、ｎＭＯＳトランジスタＭｎ７、ｎＭＯＳトランジスタＭｎ８、ｎＭＯＳトランジスタＭｎ９、ｎＭＯＳトランジスタＭｎ１０、抵抗Ｒ４、抵抗Ｒ５，Ｒ６、抵抗Ｒ７と容量Ｃ１の並列回路によって構成され、ｎＭＯＳトランジスタＱｎ９，Ｑｎ１０のコレクタをそれぞれ出力端子Ｏｕｔｐ，Ｏｕｔｎとし、制御端子Ｃｎｔ１，Ｃｎｔ２に印加される電圧の電位差によって、出力端子Ｏｕｔｐ，Ｏｕｔｎに現れる信号の位相が反転し、制御端子Ｃｎｔ１，Ｃｎｔ２に印加される電圧を等しくし、制御端子Ｃｎｔ３に印加される直流電圧と定電圧端子Ｖ２の電圧との電位差がｐＭＯＳトランジスタＭｐ２の閾値電圧を越すように設定した場合に、出力端子Ｏｕｔｐ，Ｏｕｔｎに現れる信号は値の異なる直流電圧になるように制御されている。

このＬＯ入力バッファ回路４７が動作可能な電源電圧の下限値（（Ｖ２−Ｖ１）で求まる電圧の最小値）ＶＤＤｍｉｎは、例えば、ＭＯＳトランジスタの導通状態のゲート・ソース間電圧を（ＶＧＳ＝）０．４Ｖ、ドレイン・ソース間の飽和電圧を（ＶＤＳｓ＝）０．２Ｖとすると、
ＶＤＤｍｉｎ＝ＶＤＳｓ＋Ｉ５×Ｒ４＋２×ＶＧＳ
であり、Ｉ５×Ｒ４＝０．３Ｖとすれば、ＶＤＤｍｉｎ＝１．３Ｖとバイポーラトランジスタを用いた場合に対しておよそ４０％の電源電圧の低減、すなわち消費電力の低減が可能となる。

（第５の実施の形態）
図５に本発明に係る周波数シンセサイザの第５の実施の形態（周波数シンセサイザを含んで構成した無線通信機）を示す。図５は、第１〜第４の実施の形態の周波数シンセサイザを含んで構成した無線通信機である。

本実施の形態の無線通信機は、受信信号を入力し、これらを直接に低周波信号に変換するダイレクトコンバージョン方式の無線受信機として構成される。低周波信号は、低周波信号同相成分（ｉ相信号）及び低周波信号直交成分（Ｑ相信号）からなる。

ＲＦ入力端子３２１から入力された周波数ＲＦの受信信号Ｓｉｇ−ＲＦを増幅する低雑音増幅器３０１、低雑音増幅器３０１の出力信号の不要波を除去する帯域通過フィルタ３０２、帯域通過フィルタ３０２の出力信号を上記低周波信号に変換するダイレクトコンバージョンミキサ３０３が備えられる。

ダイレクトコンバージョンミキサ３０３に対して、局発発生回路３１１において生成される局発信号が供給される。局発信号は、互いに９０°位相が異なる、即ち直交している２個の信号から成る。ダイレクトコンバージョンミキサ３０３から低周波信号が共通出力として出力され、低周波信号同相成分及び低周波信号直交成分をｉ信号、Ｑ信号として差動出力する。ダイレクトコンバージョンミキサ３０３の出力は、増幅器３０４ａ，３０４ｂで増幅されてから、低域通過フィルタ３０５ａ，３０５ｂで不要波を除去され、段間容量３０６ａ，３０６ｂを経て可変利得増幅器３０７ａ，３０７ｂで再び増幅される。可変利得増幅器３０７ａ，３０７ｂからｉ／Ｑ両相の信号Ｄａｔａ＿ｉ，Ｄａｔａ＿ＱがＩＦ出力端子３２２ａ，３２２ｂから出力される。

局発発生回路３１１は、第１〜第４の実施の形態の周波数シンセサイザから選択された本発明の周波数シンセサイザによって構成される。これにより、無線通信機では広い周波数範囲の入力信号を受信することができる他に、低い位相雑音の局発信号を発生できることから、受信データの識別感度を高めることができる。

（第６の実施の形態）
図６に本発明に係る周波数シンセサイザの第６の実施の形態（周波数シンセサイザを含んで構成した無線通信機）を示す。図６は、第１〜第４の実施の形態の周波数シンセサイザから選択された本発明の周波数シンセサイザを含んで構成した別の無線通信機である。

本実施の形態の無線通信機は、入力される変調信号Ｍｏｄ＿ｉ（変調信号同相成分）、変調信号Ｍｏｄ＿Ｑ（変調信号直交成分）を直接に無線周波数の送信信号Ｓｉｇ−ＲＦに変換するダイレクトコンバージョン方式の無線送信機として構成される。

Ｍｏｄ入力端子４２２ａ，４２２ｂから入力された変調信号Ｍｏｄ−ｉ，Ｍｏｄ−Ｑは、差動形式でそれぞれ可変利得増幅器４０１ａ，４０１ｂに入力される。可変利得増幅器４０１ａ，４０１ｂの出力信号は低域通過フィルタ４０２ａ，４０２ｂを経て不要波が除去される。

低域通過フィルタ４０２ａ，４０２ｂの出力信号は、ダイレクトコンバージョン変調器４０３に入力され、送信信号に変換される。ダイレクトコンバージョン変調器４０３から出力された送信信号は、可変利得増幅器４０４で増幅されてから出力増幅器４０５によって増幅され、周波数ＲＦの送信信号Ｓｉｇ−ＲＦがＲＦ出力端子４２１から出力される。

この送信機においても、ダイレクトコンバージョン変調器４０３に対して、局発発生回路３１１が生成する局発信号が供給される。上述のように、局発信号は、互いに９０°位相が異なる、即ち直交している２個の信号から成る。本実施の形態においても、局発発生回路３１１は本発明の周波数シンセサイザによって構成することで、無線通信機では広い周波数範囲の出力信号を送信することができる他に、低い位相雑音の局発信号を発生できることから、送信データの識別感度を高めることができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

例えば、前記各実施の形態において、本発明の効果は、バイポーラトランジスタやＭＯＳトランジスタを用いた場合のみに発生するものではなく、電界効果トランジスタ、ヘテロ接合バイポーラトランジスタ、高電子移動度トランジスタ、金属半導体接合電界効果トランジスタ等に置き換えても同様の効果が得られることは言うまでもない。

また、バイポーラトランジスタに関してはｎｐｎ型、ＭＯＳトランジスタは負性コンダクタンスにおいてｐ型及びｎ型を用いたＣＭＯＳ型の回路構成を示したが、電源電圧の極性を考慮した上で、ｐｎｐ型及びＭＯＳトランジスタではｎ型及びｐ型に入れ替えた回路構成をとっても同様の効果が得られることは言うまでもない。

本発明に係る周波数シンセサイザの第１の実施の形態（全体の構成）を説明するための図である。 本発明に係る周波数シンセサイザの第２の実施の形態（ミキサの構成）を説明するための図である。 本発明に係る周波数シンセサイザの第３の実施の形態（ＬＯ入力バッファ回路の構成）を説明するための図である。 本発明に係る周波数シンセサイザの第４の実施の形態（ＬＯ入力バッファ回路の構成）を説明するための図である。 本発明に係る周波数シンセサイザの第５の実施の形態（周波数シンセサイザを含んで構成した無線通信機）を説明するための図である。 本発明に係る周波数シンセサイザの第６の実施の形態（周波数シンセサイザを含んで構成した無線通信機）を説明するための図である。 ＭＢ−ＯＦＤＭ方式を用いたＵＷＢ無線通信用の周波数配置を説明するための図である。 ４相出力形式の発振回路の回路構成を説明するための図である。 ２相出力形式の発振回路の回路構成を説明するための図である。

符号の説明

１…基準信号発生器、２…周波数マルチプライヤ、２１…分周部、２２…ミキサ部、２３…周波数マルチプライヤ制御部、２４…２分周回路、２５…３分周回路、２６…５分周回路、３…周波数セレクタ、３１…セレクタ制御端子、４…ミキサ、４１…ミキサ電源制御端子、４２…ミキサ出力周波数制御端子、４３…ＲＦ入力バッファ回路、４４…ダブルバランストミキサ、４５…減算回路、４６…加算回路、４７…ＬＯ入力バッファ回路、４８…電源制御回路、４９…ミキサ出力周波数制御回路、５…周波数シンセサイザ制御回路、６１…ＩＦ出力バッファ回路、３０１…低雑音増幅器、３０２…帯域通過フィルタ、３０３…ダイレクトコンバージョンミキサ、３０４（ａ，ｂ）…増幅器、３０５（ａ，ｂ）…低域通過フィルタ、３０６（ａ，ｂ）…段間容量、３０７（ａ，ｂ）…可変利得増幅器、３１１…局発発生回路、３２１…ＲＦ入力端子、３２２（ａ，ｂ）…ＩＦ出力端子、３２３…周波数シンセサイザ制御端子、３２４…周波数シンセサイザ基準クロック用入力端子、４０１（ａ，ｂ）…可変利得増幅器、４０２（ａ，ｂ）…低域通過フィルタ、４０３…ダイレクトコンバージョン変調器、４０４…可変利得増幅器、４０５…出力増幅器、４２１…ＲＦ出力端子、４２２（ａ，ｂ）…Ｍｏｄ入力端子。

Claims (11)

1. 単一の周波数の信号を出力する基準信号発生器と、
   入力信号の周波数を基に異なった周波数の中間信号を１つ以上生成して出力信号として出力し、周波数マルチプライヤ制御信号によって中間信号それぞれを出力もしくは出力停止を制御する周波数マルチプライヤと、
   １つ以上の入力端子を備え、周波数セレクタ制御信号によって選択された入力信号を出力する周波数セレクタと、
   ２つの入力信号に対して周波数ミキシングを実施して出力信号を生成するミキサと、
   周波数シンセサイザ制御端子を備えた周波数シンセサイザ制御回路とを具備し、
   上記基準信号発生器の出力を上記周波数マルチプライヤの入力とし、
   上記周波数マルチプライヤの１つ以上の出力を上記周波数セレクタの１つ以上の入力とし、
   上記周波数セレクタの出力と、上記周波数マルチプライヤの出力のうち１つの出力を、上記ミキサの第１と第２の入力とし、
   上記ミキサの出力を周波数シンセサイザの出力とし、
   上記周波数マルチプライヤは、
   １つ以上の異なった分周数を有する分周回路を備える分周部と、
   上記分周部で生成した信号を基準に周波数ミキシングによって周波数の加減算を行なって生成した周波数の信号を出力とするミキサ部とを具備して成り、
   上記周波数マルチプライヤの分周部は、
   上記周波数マルチプライヤの差動入力信号を入力信号とし２分周しその４相信号を出力する第１の経路と、
   上記周波数マルチプライヤの差動入力信号を入力信号とし４分周しその４相信号を出力する第２の経路と、
   上記周波数マルチプライヤの差動入力信号を入力信号とし１０分周しその４相信号を出力する第３の経路と、
   上記周波数マルチプライヤの差動入力信号を入力信号とし２０分周しその４相信号を出力する第４の経路と、
   上記周波数マルチプライヤの差動入力信号を入力信号とし３０分周しその４相信号を出力する第５の経路とを具備し、
   上記周波数マルチプライヤのミキサ部は、
   第１のミキサの２つの入力のうち第１の入力端子を上記第２の経路の出力端子に接続し、第２の入力端子を上記第３の経路の出力端子に接続し、上記第１のミキサの出力を上記周波数マルチプライヤの第１の出力とし、
   第２のミキサの２つの入力のうち第１の入力端子を上記第１の経路の出力端子に接続し、第２の入力端子を上記第４の経路の出力端子に接続し、上記第２のミキサの出力を上記周波数マルチプライヤの第２の出力とし、
   第３のミキサの２つの入力のうち第１の入力端子を上記第２のミキサの出力端子に接続し、第２の入力端子を上記第３の経路の出力端子に接続し、上記第３のミキサの出力を上記周波数マルチプライヤの第３の出力とし、
   上記第５の経路を上記周波数マルチプライヤの第４の出力とすることを特徴とする周波数シンセサイザ。
2. 請求項１において、
   上記周波数シンセサイザ制御端子に入力される制御信号によって、その出力周波数を制御し、上記周波数マルチプライヤと上記周波数セレクタの動作不要な内部回路の電源を部分的に遮断することを特徴とする周波数シンセサイザ。
3. 請求項１において、
   上記基準信号発生器は、正相と逆相の差動信号を出力する２つの出力端子を具備し、
   上記周波数マルチプライヤは、正相と逆相の差動信号を入力する２つの入力端子と、入力信号の周波数を基に異なった周波数を有する１つ以上の種類の出力信号それぞれに９０°位相のずれた４相信号を出力する４つの出力端子とを具備し、
   上記周波数セレクタは、４相信号を入力信号とする４つの入力端子の組を１つ以上と９０°位相のずれた４相信号を出力する１つの出力端子とを具備し、
   上記ミキサは、上記周波数マルチプライヤの出力の任意の９０°位相のずれた４相信号の１組と上記周波数セレクタの出力の９０°位相のずれた４相信号の１組とを入力とし、その出力信号もまた９０°位相のずれた４相信号の１組を４つの出力端子から出力することを特徴とする周波数シンセサイザ。
4. 請求項１において、
   上記ミキサと、上記周波数マルチプライヤのミキサ部を構成する全てのミキサは、
   第１および第２の入力端子と、第１の出力端子と、ミキサ出力周波数制御端子とを具備し、
   上記第１および第２の入力端子はそれぞれ４相信号を入力するために４つ設けられ、
   上記第１の出力端子もそれぞれ４相信号を出力するために４つ設けられ、
   上記ミキサ出力周波数制御端子に印加された制御信号によって、各ミキサの出力周波数が可変となることを特徴とする周波数シンセサイザ。
5. 請求項４において、
   上記ミキサと、上記周波数マルチプライヤのミキサ部を構成する全てのミキサは、
   ４つのダブルバランストミキサと、２つのＲＦ入力バッファ回路と、２つのＬＯ入力バッファ回路と、２つのＩＦ出力バッファ回路と、１つの加算回路と、１つの減算回路と、１つの電源制御回路と、１つのミキサ出力周波数制御回路とを具備し、
   各ミキサの第１の４相入力（０°、１８０°、９０°、２７０°）のうち、位相０°と位相１８０°を第１のＲＦ入力バッファ回路の差動入力とし、位相９０°と位相２７０°を第２のＲＦ入力バッファ回路の差動入力とし、
   各ミキサの第２の４相入力（０°、１８０°、９０°、２７０°）のうち、位相０°と位相１８０°を第１のＬＯ入力バッファ回路の差動入力とし、位相９０°と位相２７０°を第２のＬＯ入力バッファ回路の差動入力とし、
   各ミキサのミキサ出力周波数制御信号を上記ミキサ出力周波数制御回路の制御信号とし、
   上記第１のＲＦ入力バッファ回路の差動出力を第１と第２のダブルバランストミキサのＲＦ入力とし、
   上記第２のＲＦ入力バッファ回路の差動出力を第３と第４のダブルバランストミキサのＲＦ入力とし、
   上記第１のＬＯ入力バッファ回路の差動出力を上記第１と第３のダブルバランストミキサのＬＯ入力とし、
   上記第２のＬＯ入力バッファ回路の差動出力を上記第２と第４のダブルバランストミキサのＬＯ入力とし、
   上記加算回路の２つの差動入力のうち、第１の差動入力を上記第１のダブルバランストミキサのＩＦ差動出力とし、第２の差動入力を上記第４のダブルバランストミキサのＩＦ差動出力とし、
   上記減算回路の２つの差動入力のうち、第１の差動入力を上記第２のダブルバランストミキサのＩＦ差動出力とし、第２の差動入力を上記第３のダブルバランストミキサのＩＦ差動出力とし、
   上記加算回路と上記減算回路のそれぞれの差動出力をあわせた４つの出力信号を各ミキサの４相出力とすることを特徴とする周波数シンセサイザ。
6. 請求項５において、
   上記周波数マルチプライヤのミキサ部を構成する全てのミキサは、
   ミキサ出力周波数制御信号により、
   ２種の入力周波数（ｆ１、ｆ２）の加算（ｆ１＋ｆ２）、減算（ｆ１−ｆ２）、透過（ｆ１）を行なった周波数を出力するとともに、
   ミキサ電源制御信号によって、電源を遮断して動作に必要な電流供給を停止することを可能とすることを特徴とする周波数シンセサイザ。
7. 請求項５において、
   上記第１と第２のＬＯ入力バッファ回路は、
   ＬＯ入力バッファ制御信号によって、その差動出力の信号の位相を反転する機能と、その差動出力それぞれに異なった直流電位のみを出力する機能とを具備し、
   その差動出力を、位相非反転状態、位相反転状態、直流電位出力状態の３状態に切り替えられることを特徴とする周波数シンセサイザ。
8. 請求項１において、
   上記基準信号発生器の出力信号の周波数をｆＲＥＦとし、上記周波数セレクタのセレクタ制御信号と上記ミキサのミキサ出力周波数制御信号の制御と組み合わせることによって、ｆＲＥＦの７／６０から４１／６０の範囲において、ｆＲＥＦ×（２ｎ＋１）／６０（ここでｎは、３から２０の任意の整数）の周波数の信号を出力することを特徴とする周波数シンセサイザ。
9. 請求項８において、
   上記基準信号発生器の出力信号の周波数を１５８４０ＭＨｚとし、上記周波数セレクタのセレクタ制御信号と上記ミキサのミキサ出力周波数制御信号の制御と組み合わせることによって、少なくとも、３４３２、３９６０、４４８８、５０１６、５５４４、６０７２、６６００、７１２８、７６５６、８１８４、８７１２、９２４０、９７６８、１０２９６（単位：ＭＨｚ）の出力周波数を発生させることを特徴とする周波数シンセサイザ。
10. 請求項５において、
    上記第１と第２のＬＯ入力バッファ回路は、
    第１の入力端子にベースが接続され、第１の定電流源を介して第１の定電圧端子にエミッタが接続された第１のバイポーラトランジスタと、
    第２の入力端子にベースが接続され、第２の定電流源を介して第１の定電圧端子にエミッタが接続された第２のバイポーラトランジスタと、
    上記第１と第２のバイポーラトランジスタのエミッタを接続する第１の抵抗と、
    第１の制御端子にベースが接続され、上記第１のバイポーラトランジスタのコレクタにエミッタが接続された第３のバイポーラトランジスタと、
    第２の制御端子にベースが接続され、上記第１のバイポーラトランジスタのコレクタにエミッタが接続された第４のバイポーラトランジスタと、
    上記第２の制御端子にベースが接続され、上記第２のバイポーラトランジスタのコレクタにエミッタが接続された第５のバイポーラトランジスタと、
    上記第１の制御端子にベースが接続され、上記第２のバイポーラトランジスタのコレクタにエミッタが接続された第６のバイポーラトランジスタと、
    上記第３と第５のバイポーラトランジスタのコレクタに共通に一方の端子を接続され、第２の定電圧端子に他方の端子を接続された第２の抵抗と、
    上記第４と第６のバイポーラトランジスタのコレクタに共通に一方の端子を接続され、上記第２の定電圧端子に他方の端子を接続された第３の抵抗と、
    ゲートとソースを上記第２の定電圧端子に、ドレインを上記第３と第５のバイポーラトランジスタのコレクタに共通に接続された第１のｐＭＯＳトランジスタと、
    ゲートを第３の制御端子に、ソースを上記第２の定電圧端子に、ドレインを上記第４と第６のバイポーラトランジスタのコレクタに共通に接続された第２のｐＭＯＳトランジスタと、
    ベースを上記第３と第５のバイポーラトランジスタのコレクタに、コレクタを上記第２の定電圧端子に、エミッタを第３の定電流源を介して上記第１の定電圧端子に接続した第７のバイポーラトランジスタと、
    ベースを上記第４と第６のバイポーラトランジスタのコレクタに、コレクタを上記第２の定電圧端子に、エミッタを第４の定電流源を介して上記第１の定電圧端子に接続した第８のバイポーラトランジスタと、
    ベースを上記第７のバイポーラトランジスタのエミッタに、エミッタを第５の定電流源を介して上記第１の定電圧端子に接続した第９のバイポーラトランジスタと、
    ベースを上記第８のバイポーラトランジスタのエミッタに、エミッタを第６の定電流源を介して上記第１の定電圧端子に接続した第１０のバイポーラトランジスタと、
    上記第９と第１０のバイポーラトランジスタのエミッタを接続する第４の抵抗と、
    一方の端子を上記第９と第１０のバイポーラトランジスタのコレクタに接続し、他方の端子を共通に接続した第５と第６の抵抗と、
    上記第５と第６の抵抗の共通端子と上記第２の定電圧端子をともに接続する第７の抵抗と第１の容量の並列回路とを具備し、
    上記第９と第１０のバイポーラトランジスタのコレクタをそれぞれ第１と第２の出力端子とし、
    上記第１と第２の制御端子に印加される電圧の電位差によって、上記第１と第２の出力端子に現れる信号の位相が反転し、
    上記第１と第２の制御端子に印加される電圧を等しくし、上記第３の制御端子に印加される直流電圧と上記第２の定電圧端子の電圧との電位差が上記第２のｐＭＯＳトランジスタの閾値電圧を越すように設定した場合に、上記第１と第２の出力端子に現れる信号は値の異なる直流電圧になることを特徴とする周波数シンセサイザ。
11. 請求項５において、
    上記第１と第２のＬＯ入力バッファ回路は、
    第１の入力端子にゲートが接続され、第１の定電流源を介して第１の定電圧端子にソースが接続された第１のｎＭＯＳトランジスタと、
    第２の入力端子にゲートが接続され、第２の定電流源を介して第１の定電圧端子にソースが接続された第２のｎＭＯＳトランジスタと、
    上記第１と第２のｎＭＯＳトランジスタのソースを接続する第１の抵抗と、
    第１の制御端子にゲートが接続され、上記第１のｎＭＯＳトランジスタのドレインにソースが接続された第３のｎＭＯＳトランジスタと、
    第２の制御端子にゲートが接続され、上記第１のｎＭＯＳトランジスタのドレインにソースが接続された第４のｎＭＯＳトランジスタと、
    上記第２の制御端子にゲートが接続され、上記第２のｎＭＯＳトランジスタのドレインにソースが接続された第５のｎＭＯＳトランジスタと、
    上記第１の制御端子にゲートが接続され、上記第２のｎＭＯＳトランジスタのドレインにソースが接続された第６のｎＭＯＳトランジスタと、
    上記第３と第５のｎＭＯＳトランジスタのドレインに共通に一方の端子を接続され、第２の定電圧端子に他方の端子を接続された第２の抵抗と、
    上記第４と第６のｎＭＯＳトランジスタのドレインに共通に一方の端子を接続され、上記第２の定電圧端子に他方の端子を接続された第３の抵抗と、
    ゲートとソースを上記第２の定電圧端子に、ドレインを上記第３と第５のｎＭＯＳトランジスタのドレインに共通に接続された第１のｐＭＯＳトランジスタと、
    ゲートを第３の制御端子に、ソースを上記第２の定電圧端子に、ドレインを上記第４と第６のｎＭＯＳトランジスタのドレインに共通に接続された第２のｐＭＯＳトランジスタと、
    ゲートを上記第３と第５のｎＭＯＳトランジスタのドレインに、ドレインを上記第２の定電圧端子に、ソースを第３の定電流源を介して上記第１の定電圧端子に接続した第７のｎＭＯＳトランジスタと、
    ゲートを上記第４と第６のｎＭＯＳトランジスタのドレインに、ドレインを上記第２の定電圧端子に、ソースを第４の定電流源を介して上記第１の定電圧端子に接続した第８のｎＭＯＳトランジスタと、
    ゲートを上記第７のｎＭＯＳトランジスタのソースに、ソースを第５の定電流源を介して上記第１の定電圧端子に接続した第９のｎＭＯＳトランジスタと、
    ゲートを上記第８のｎＭＯＳトランジスタのソースに、ソースを第６の定電流源を介して上記第１の定電圧端子に接続した第１０のｎＭＯＳトランジスタと、
    上記第９と第１０のｎＭＯＳトランジスタのソースを接続する第４の抵抗と、
    一方の端子を上記第９と第１０のｎＭＯＳトランジスタのドレインに接続し、他方の端子を共通に接続した第５と第６の抵抗と、
    上記第５と第６の抵抗の共通端子と上記第２の定電圧端子をともに接続する第７の抵抗と第１の容量の並列回路とを具備し、
    上記第９と第１０のｎＭＯＳトランジスタのドレインをそれぞれ第１と第２の出力端子とし、
    上記第１と第２の制御端子に印加される電圧の電位差によって、上記第１と第２の出力端子に現れる信号の位相が反転し、
    上記第１と第２の制御端子に印加される電圧を等しくし、上記第３の制御端子に印加される直流電圧と上記第２の定電圧端子の電圧との電位差が上記第２のｐＭＯＳトランジスタの閾値電圧を越すように設定した場合に、上記第１と第２の出力端子に現れる信号は値の異なる直流電圧になることを特徴とする周波数シンセサイザ。

Images