KR101182855B1 - 통신 시스템에서의 신호 발생 장치 및 방법 - Google Patents

통신 시스템에서의 신호 발생 장치 및 방법 Download PDF

Info

Publication number
KR101182855B1
KR101182855B1 KR1020080130642A KR20080130642A KR101182855B1 KR 101182855 B1 KR101182855 B1 KR 101182855B1 KR 1020080130642 A KR1020080130642 A KR 1020080130642A KR 20080130642 A KR20080130642 A KR 20080130642A KR 101182855 B1 KR101182855 B1 KR 101182855B1
Authority
KR
South Korea
Prior art keywords
differential
frequency
signal
signals
mhz
Prior art date
Application number
KR1020080130642A
Other languages
English (en)
Other versions
KR20100071801A (ko
Inventor
박봉혁
이승식
장승현
최상성
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020080130642A priority Critical patent/KR101182855B1/ko
Publication of KR20100071801A publication Critical patent/KR20100071801A/ko
Application granted granted Critical
Publication of KR101182855B1 publication Critical patent/KR101182855B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Abstract

통신 시스템에서의 신호 발생 장치는 하나의 위상 동기 루프를 사용하여 8448MHz 주파수를 가지는 차동 I 및 Q 신호를 생성한 후, 8448MHz 주파수를 가지는 신호와 8448MHz 주파수를 분주하여 생성한 4개의 주파수를 가지는 차동 I 및 Q 신호를 가지고 3개의 선택기와 3개의 혼합기 및 2개의 반전 스위치를 사용하여 11개의 주파수를 가지는 차동 I 및 Q 신호를 생성한다.
Figure R1020080130642
초광대역, 서브밴드, 차동, 주파수, 신호 발생

Description

통신 시스템에서의 신호 발생 장치 및 방법{APPARATUS AND METHOD FOR GENERATING SIGNALS IN COMMUNICATION SYSTEM}
본 발명은 통신 시스템에서의 신호 발생 장치 및 방법에 관한 것이다.
본 발명은 지식경제부 및 정보통신연구진흥원의 IT성장동력기술개발의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2006-S-071-03, 과제명: 초고속 멀티미디어 전송 UWB 솔루션 개발].
초광대역(UWB, Ultra Wide Band)은 이용하는 주파수 대역이 아주 넓은 것을 의미한다. 중심 주파수 대비 대역폭이 20% 이상이거나 500MHz 이상의 주파수 대역폭을 차지하는 경우 이에 속한다. 초광대역은 일정 크기를 갖는 복수 개의 서브밴드(sub-band) 주파수 대역으로 구분된다.
초광대역 통신 시스템은 2-10GHz의 고주파 대역을 활용하는 무선 통신 시스템으로, 전송거리가 10m 안팎으로 짧지만, 전력 소모가 적고 최소 100Mbps 이상의 전송 속도를 내 유비쿼터스 환경을 구현하는 데 적합하다. 이러한 초광대역 통신 시스템은 복수 개의 서브 밴드 주파수 대역을 이용하여 데이터를 전송함으로써, 단위 시간당 많은 데이터를 송수신할 수 있다.
이러한 초광대역 통신 시스템에서는 각 서브 밴드 주파수 대역의 중심 주파수를 갖는 신호들을 생성하기 위한 구성이 필요하다. 각 서브 밴드 주파수 대역의 중심 주파수를 갖는 신호들을 생성하기 위해서 8448MHz 신호를 발생하여 4개의 믹서와 5개의 주파수 선택기를 이용하여 14개 서브밴드 주파수 대역의 중심 주파수를 가지는 신호를 만들어 내는 기술이 있다.
이와 같이, 각 서브 밴드 주파수 대역의 중심 주파수를 갖는 신호들을 생성하기 위해 사용되는 부품수가 많으면 칩 구현 시 복잡도가 증가하게 되며, 전력 소모도 증가하게 된다. 또한 믹서를 많이 사용할수록 불요 신호도 많이 생성된다.
본 발명이 해결하고자 하는 기술적 과제는 사용되는 부품수를 최소화하여 전력소모를 줄이고 설계 면적도 줄일 수 있는 통신 시스템에서의 신호 발생 장치 및 방법을 제공하는 것이다.
본 발명의 한 실시 예에 따르면, 통신 시스템에서 각 서브 밴드 주파수 대역의 중심 주파수를 갖는 신호를 생성하는 장치가 제공된다. 신호 발생 장치는 기준 발진기, 위상 동기 루프, 주파수 분주기, 그리고 주파수 생성기를 포함한다. 기준 발진기는 제1 주파수의 기준 신호를 생성하고, 위상 동기 루프는 상기 제1 주파수의 기준 신호를 이용하여 상기 제1 주파수보다 높은 제2 주파수의 차동 I 및 Q 신호를 생성하며, 주파수 분주기는 상기 제2 주파수를 분주하여 제3 주파수의 차동 I 및 Q 신호, 상기 제3 주파수보다 낮은 제4 주파수의 차동 I 및 Q 신호, 상기 제4 주파수보다 낮은 제5 주파수의 차동 I 및 Q 신호, 상기 제5 주파수보다 낮은 제6 주파수의 차동 I 및 Q 신호를 생성한다. 그리고 주파수 생성기는 상기 제2 내지 제6 주파수의 차동 I 및 Q 신호를 이용하여 복수의 최종 주파수의 차동 I 및 Q 신호를 생성하고, 제어 신호에 따라 상기 복수의 최종 주파수의 차동 I 및 Q 신호 중 하나를 선택한다.
본 발명의 다른 한 실시 예에 따르면, 통신 시스템에서 각 서브 밴드 주파수 대역의 중심 주파수를 갖는 신호를 생성하는 방법이 제공된다. 신호 발생 방법에 따르면, 제1 주파수의 기준 신호를 이용하여 상기 제1 주파수보다 높은 제2 주파수의 차동 I 및 Q 신호를 생성하는 단계, 상기 제2 주파수를 분주하여 제3 주파수의 차동 I 및 Q 신호, 상기 제3 주파수보다 낮은 제4 주파수의 차동 I 및 Q 신호, 상기 제4 주파수보다 낮은 제5 주파수의 차동 I 및 Q 신호, 상기 제5 주파수보다 낮은 제6 주파수의 차동 I 및 Q 신호를 생성하는 단계, 상기 제2 내지 제6 주파수의 차동 I 및 Q 신호를 이용하여 복수의 최종 주파수의 차동 I 및 Q 신호를 생성하는 단계, 그리고 제어 신호에 따라 상기 복수의 최종 주파수의 차동 I 및 Q 신호 중 하나를 선택하는 단계를 포함한다.
본 발명의 실시 예에 의하면, 하나의 위상 동기 루프를 사용하여 11개의 주파수를 가지는 신호를 생성하게 함으로써, 사용되는 부품 수를 최소화할 수 있으며 이에 따라 전력 소모를 줄일 수 있다. 또한, 설계 면적도 줄일 수 있어 저비용으로 신호 발생 장치를 구현할 수가 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈", "블록" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
이제 본 발명의 실시 예에 따른 통신 시스템에서의 신호 발생 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 통신 시스템에서의 신호 발생 장치를 나타낸 도면이다.
도 1을 참고하면, 통신 시스템에서의 신호 발생 장치는 기준 발진기(100), 위상 동기 루프(Phase Locked Loop)(200), 주파수 분주기(300) 및 신호 생성 부(400)를 포함한다.
기준 발진기(100)는 33MHz의 주파수를 가지는 기준 신호를 생성한다.
위상 동기 루프(200)는 위상에 대하여 피드백 루프를 이용하여 입력 신호와 출력 신호의 위상이 같도록 제어하면서 8448MHz의 주파수를 가지는 I(In phase) 및 Q(Quadrature phase) 신호를 생성하여 출력한다.
이러한 위상 동기 루프(200)는 4위상 전압 제어 발진기(Quadrature Voltage Controlled Oscillator, QVCO)(210), 위상 주파수 검출기(Phase Frequency Detector, PFD)(220), 차지 펌프(Charge Pump, CP)(230) 및 루프 필터(Loop Filter, LPF)(240)를 포함한다.
4위상 전압 제어 발진기(210)는 8448MHz의 주파수를 가지는 I 및 Q 신호를 생성하여 선택기(410) 및 주파수 분주기(300)로 출력한다. 이때, 4위상 전압 제어 발진기(210)는 8448MHz의 주파수를 가지는 I 및 Q 신호를 단일 위상 형태의 신호에서 차동 형태의 신호로 각각 변환하여 출력한다. 아래에서는 설명의 편의상 차동 형태라는 용어는 생략하고 설명하나, I 신호는 정극성 및 부극성의 I 신호를 의미하고, Q 신호는 정극성 및 부극성의 Q 신호를 의미한다.
위상 주파수 검출기(220)는 4위상 전압 제어 발진기(210)로부터 출력되는 8448MHz의 주파수를 가지는 I 신호를 1/256 분주한 신호와 기준 발진기(100)로부터 출력되는 33MHz의 주파수를 가지는 기준 신호로부터 위상과 주파수를 각각 검출하고, 위상의 차이를 전압으로 변환하여 출력한다. 이때, 8448MHz의 주파수를 가지는 신호는 피드백 루프를 거쳐 1/256로 분주되며, 본 발명의 실시 예에서는 피드백 루 프로 주파수 분주기(300)가 사용된다.
차지 펌프(230)는 위상 주파수 검출기(220)로부터 출력되는 전압의 크기에 따른 전류를 출력한다.
루프 필터(240)는 차지 펌프(230)로부터 출력되는 전류를 전압으로 변환하여 4위상 전압 제어 발진기(210)로 출력한다. 그러면, 4위상 전압 제어 발진기(210)는 루프 필터(240)로부터 출력되는 전압으로 출력 신호 즉, 8448MHz의 주파수를 가지는 신호를 제어하며, 4위상 전압 제어 발진기(210)의 출력 신호는 다시 피드백 루프를 거쳐 위상 주파수 검출기(220)로 입력된다. 이와 같이 하면, 4위상 전압 제어 발진기(210)에서 정확한 8448MHz의 주파수를 가지는 신호를 출력할 수가 있다.
주파수 분주기(300)는 8448MHz의 주파수를 가지는 I 신호를 분주하여 4224MHz, 1056MHz, 528MHz 및 264MHz의 주파수를 가지는 I 및 Q 신호를 생성한다.
이러한 주파수 분주기(300)는 복수의 제1 분주기(310-350) 및 제2 분주기(360)를 포함한다. 도 1에서는 제1 분주기(310-350)를 "/2"로 도시하였고, 제2 분주기(360)를 "/8"로 도시하였다. 복수의 제1 분주기(310-350)는 입력되는 소정의 주파수를 가지는 신호를 1/2 분주하여 출력하며, 제2 분주기(360)는 입력되는 소정의 주파수를 가지는 신호를 1/8 분주하여 출력한다. 이때, 제2 분주기(360)는 3개의 제1 분주기로 구성될 수 있다.
신호 생성부(400)는 4224MHz, 1056MHz, 528MHz 및 264MHz의 주파수를 가지는 I 및 Q 신호를 이용하여 11개의 주파수를 가지는 I 및 Q 신호를 생성하고, 외부 제어 신호에 따라 11개의 주파수를 가지는 I 및 Q 신호 중 하나의 주파수를 가지는 I 및 Q 신호를 증폭하여 출력한다.
이러한 신호 생성부(400)는 선택기(410, 420, 430), 혼합기(440, 450, 460), 반전 스위치(470, 480) 및 국부 발진 드라이버(490)를 포함한다. 선택기(410, 420, 430)는 각각의 주파수를 가지는 두 입력 신호 중 외부 제어 신호에 따라 하나를 선택하여 출력하며, 혼합기(440, 450, 460)는 각각의 주파수를 가지는 두 입력 신호를 혼합하여 출력한다. 그리고 반전 스위치(470, 480)는 입력되는 I 및 Q 신호에서 외부 제어 신호에 따라 선택적으로 Q 신호를 반전하여 출력한다.
주파수 분주기(300)를 구체적으로 살펴보면, 제1 분주기(310)는 4위상 전압 제어 발진기(210)로부터 생성된 8448MHz 주파수를 가지는 I 신호를 1/2로 분주하여 4224MHz의 주파수를 가지는 I 및 Q 신호를 생성하고, 이를 선택기(410)로 출력하며, 4224MHz의 주파수를 가지는 I 신호를 분주기(320)로 출력한다.
제1 분주기(320)는 4224MHz의 주파수를 가지는 I 신호를 1/2로 분주하여 2112MHz의 주파수를 가지는 I 및 Q 신호를 생성하고, 2112MHz의 주파수를 가지는 I 신호를 제1 분주기(330)로 출력한다.
제1 분주기(330)는 2112MHz의 주파수를 가지는 I 신호를 1/2로 분주하여 1056MHz의 주파수를 가지는 I 및 Q 신호를 생성하고, 이를 혼합기(440)로 출력하며, 1056MHz의 주파수를 가지는 I 신호를 제1 분주기(340)로 출력한다.
제1 분주기(340)는 1056MHz의 주파수를 가지는 신호를 1/2로 분주하여 528MHz의 주파수를 가지는 I 및 Q 신호를 생성하고, 이를 반전 스위치(480)로 출력하며, 528MHz의 주파수를 가지는 I 신호를 제1 분주기(350)로 출력한다.
제1 분주기(350)는 528MHz의 주파수를 가지는 I 신호를 1/2로 분주하여 264의 주파수를 가지는 I 및 Q 신호를 생성하고, 이를 혼합기(440) 및 선택기(420)로 출력하며, 264MHz의 주파수를 가지는 I 신호를 제2 분주기(360)로 출력한다.
제2 분주기(360)는 264MHz의 주파수를 가지는 I 신호를 1/8로 분주하여 33MHz의 주파수를 가지는 I 및 Q 신호를 생성하고, 33MHz의 주파수를 가지는 I 신호를 위상 주파수 검출기(220)로 출력한다.
또한, 신호 생성부(400)를 구체적으로 살펴보면, 혼합기(440)는 1056MHz의 주파수를 가지는 I 및 Q 신호와 264MHz의 주파수를 가지는 I 및 Q 신호를 혼합하여 1320MHz의 주파수를 가지는 I 및 Q 신호를 생성하고, 이를 선택기(420)로 출력한다.
선택기(420)는 1320MHz의 주파수를 가지는 I 및 Q 신호와 264MHz의 주파수를 가지는 I 및 Q 신호를 입력받고, 외부 제어 신호에 따라 이 중 하나를 선택하여 반전 스위치(470)로 출력한다.
반전 스위치(470)는 선택기(420)로부터 출력되는 1320MHz 또는 264MHz의 주파수를 가지는 I 및 Q 신호에서 외부 제어 신호에 따라 Q 신호를 선택적으로 반전하여 출력한다.
또한, 선택기(410)는 8448MHz의 주파수를 가지는 I 및 Q 신호와 4224MHz의 주파수를 가지는 I 및 Q 신호를 입력받고, 외부 제어 신호에 따라 이 중 하나를 선택하여 혼합기(450)로 출력한다.
혼합기(450)는 반전 스위치(470)로부터 출력되는 I 및 Q 신호와 선택기(410) 로부터 출력되는 I 및 Q 신호를 혼합하여 선택기(430) 및 혼합기(460)로 출력한다. 본 발명의 실시 예에서는 혼합기(450)에서 3960MHz, 7128MHz, 8712MHz 및 9768MHz 중 하나의 주파수를 가지는 I 및 Q 신호가 출력되도록 반전 스위치(470) 및 선택기(410)에 외부 제어 신호가 입력되며, 이에 따라 반전 스위치(470) 및 선택기(410)의 동작이 제어된다.
반전 스위치(480)는 528MHz의 주파수를 가지는 I 및 Q 신호에서 외부 제어 신호에 따라 Q 신호를 선택적으로 반전하여 혼합기(460)로 출력한다.
혼합기(460)는 반전 스위치(480)로부터 출력되는 I 및 Q 신호와 혼합기(450)로부터 출력되는 I 및 Q 신호를 혼합하여 선택기(430)로 출력한다. 본 발명의 실시 예에서는 혼합기(460)에서 3432MHz, 4488MHz, 6600MHz, 7656MHz, 8184MHz, 9240MHz 및 10296MHz 중 하나의 주파수를 가지는 I 및 Q 신호가 출력되도록, 반전 스위치(480)로 외부 제어 신호가 입력되며, 이에 따라 반전 스위치(480)가 제어된다.
선택기(430)는 3432MHz, 3960MHz, 4488MHz, 6600MHz, 7128MHz, 7656MHz, 8184MHz, 8712MHz, 9240MHz, 9768MHz 및 10296MHz의 주파수를 가지는 I 및 Q 신호를 입력받고, 외부 제어 신호에 따라 이들 중 하나를 선택하여 국부 발진 드라이버(490)로 출력한다.
국부 발진 드라이버(490)는 선택기(430)로부터 출력되는 I 및 Q 신호를 증폭하여 출력한다.
본 발명의 실시 예에 따른 통신 시스템에서의 신호 발생 장치에서 생성되는 주파수는 표 1과 같이 나타낼 수 있다.
Figure 112008087602577-pat00001
이와 같이, 본 발명의 실시 예에 따른 통신 시스템에서의 신호 발생 장치는 위상 동기 루프(200)의 주파수를 변경하지 않고, 하나의 8448MHz의 주파수를 가지는 신호를 생성한 후 3개의 선택기(410-430)와 3개의 혼합기(440-460) 및 2개의 반전 스위치(470, 480)를 사용하여 11개의 주파수를 가지는 신호를 생성할 수 있다.
도 2는 도 1에 도시된 혼합기를 세부적으로 나타낸 도면이다. 도 2에서는 도 1에 도시된 혼합기(440, 450, 460) 중 하나의 혼합기(440)만을 도시하였으며, 혼합기(450, 460) 또한 이와 동일한 구성으로 이루어질 수 있다.
도 2를 참고하면, 혼합기(440)는 4개의 혼합기(441-444) 및 2개의 버퍼(445, 446)를 포함한다.
차동 형태의 1056MHz의 주파수를 가지는 I 신호(IP1056, IN1056)가 혼합기(441, 444)로 입력되고, 차동 형태의 264MHz의 주파수를 가지는 I 신호(IP264, IN264)가 혼합기(441, 443)로 입력된다. 또한, 차동 형태의 1056MHz의 주파수를 가지는 Q 신호(QP1056, QN1056)가 혼합기(442, 443)로 입력되고, 차동 형태의 264MHz의 주파수를 가지는 Q 신호(QP264, QN264)가 혼합기(442, 444)로 입력된다. 이러한 혼합기(441-444)는 입력되는 신호들을 혼합하여 출력한다. 이때, 혼합기(441, 442)는 입력되는 신호들을 혼합하여 차동 형태의 1320MHz의 주파수를 가지는 I 신호(IP1320, IN1320)를 생성하고, 이를 버퍼(445)로 출력하며, 혼합기(443, 444)는 입력되는 신호를 혼합하여 차동 형태의 1320MHz의 주파수를 가지는 Q 신호(IP1320, IN1320)를 생성하고, 이를 버퍼(446)로 출력한다.
버퍼(445/446)는 차동 형태의 1320MHz의 주파수를 가지는 I/Q 신호(IP1320, IN1320/IP1320, IN1320)를 입력받고, 이들 신호의 감쇄를 보상하여 출력한다. 따라서, 혼합기(441-444)에 의해 생성된 I 및 Q 신호가 버퍼(445, 446)를 거치게 되면, 생성된 I 및 Q 신호의 감쇄 현상이 나타나지 않게 된다.
도 3은 도 1에 도시된 선택기 및 국부 발진 드라이버의 회로도이다.
도 3을 참고하면, 선택기(430)는 I 신호 선택부(431) 및 Q 신호 선택부(432)를 포함하며, 국부 발진 드라이버(490)는 I 신호 증폭부(491) 및 Q 신호 증폭부(492)를 포함한다.
I 신호 선택부(431)는 서로 다른 주파수를 가지는 차동 형태의 I 신호를 각각 입력받는 부선택기(431a, 431b)를 포함하고, Q 신호 선택부(432)는 서로 다른 주파수를 가지는 차동 형태의 Q 신호를 입력받는 부선택기(432a, 432b)를 포함한다. 부선택기(431a/431b)는 트랜지스터(M11-M15/M21-M25) 및 저항(R11-R13/R21-R23)을 포함하며, 부선택기(432a/432b)는 트랜지스터(M31-M35/M41-M45) 및 저항(R31-R33/R41-R43)을 포함한다. 이때, 부선택기(431a, 432a)가 한 주파수를 가지는 차동 형태의 I 및 Q 신호를 입력받고, 부선택기(431b, 432b)가 다른 한 주파수를 가지는 차동 형태의 I 및 Q 신호를 입력받는다.
또한, I 신호 증폭부(491)는 서로 다른 주파수를 가지는 차동 형태의 I 신호를 각각 입력받아 증폭하는 부증폭기(491a, 491b)를 포함하고, Q 신호 증폭부(492)는 서로 다른 주파수를 가지는 차동 형태의 Q 신호를 입력받아 증폭하는 부증폭기(492a, 492b)를 포함한다. 부증폭기(491a/491b)는 트랜지스터(M16, M17/26, M27) 및 저항(R1/R2) 및 인덕터(L1/L2)를 포함하며, 부증폭기(491a/491b)는 트랜지스터(M36, M37/M46, M47) 및 저항(R3/R4) 및 인덕터(L3/L4)를 포함한다. 이때, 부선택기(491a, 492a)가 한 주파수를 가지는 차동 형태의 I 및 Q 신호를 입력받고, 부선택기(491b, 492b)가 다른 한 주파수를 가지는 차동 형태의 I 및 Q 신호를 입력받는다.
한편, 도 3에서는 트랜지스터(M11-M17, M21-M27, M31-M37, M41-M47)를 NMOS(n-channel metal oxide semiconductor) 트랜지스터로 도시하였으나, NMOS 트랜지스터 대신에 유사한 기능을 하는 다른 스위치가 사용될 수도 있다.
트랜지스터(M14)의 게이트로는 혼합기(450)로부터 출력되는 차동 형태의 I 신호 중 정극성의 I 신호(IP)가 입력되고, 트랜지스터(M15)의 게이트로는 혼합기(460)로부터 출력되는 차동 형태의 I 신호 중 부극성의 I 신호(IN)가 입력된다. 이때, 트랜지스터(M14, M15)의 드레인이 I 및 Q 신호가 각각 출력되는 선택기(430)의 출력 단자를 형성한다.
트랜지스터(M14, M15)의 소스가 트랜지스터(M13)의 드레인에 연결되어 있으며, 트랜지스터(M13)의 소스가 접지단에 연결되어 있다. 트랜지스터(M13)의 게이트는 저항(R13)을 통해 트랜지스터(M11)의 소스와 연결되어 있고, 트랜지스터(M11)의 드레인은 소정의 전압(Vb1)을 공급하는 바이어스 전압원과 연결되어 있으며, 트랜지스터(M11)의 게이트로는 저항(R11)을 통해 제어 신호(SW)가 입력된다.
또한, 트랜지스터(M13)의 게이트에는 트랜지스터(M12)의 드레인이 연결되어 있고, 트랜지스터(M12)의 소스가 트랜지스터(M13)의 소스와 연결되어 있으며, 트랜지스터(M12)의 게이트로는 저항(R12)을 통해 제어 신호(SWB)가 입력된다. 이때, 제어 신호(SW)는 제어 신호(SWB)의 반전된 형태를 가진다. 즉, 제어 신호(SW)가 하이 레벨이 되면 제어 신호(SWB)는 로우 레벨이 되고, 제어 신호(SW)가 로우 레벨이 되면 제어 신호(SWB)는 하이 레벨이 된다.
다음으로, 트랜지스터(M16, M17)의 게이트로는 제어 신호(SW)가 입력되고, 트랜지스터(M16)의 소스는 선택기(430)의 출력 단자인 트랜지스터(M14)의 드레인에 연결되어 있으며, 트랜지스터(M16)의 드레인이 국부 발진 드라이버(490)의 출력 단자를 형성하는 노드(N1)에 연결되어 있다. 트랜지스터(M17)의 소스는 선택기(430)의 출력 단자인 트랜지스터(M15)의 드레인에 연결되어 있고, 트랜지스터(M17)의 드레인이 국부 발진 드라이버(490)의 출력 단자를 형성하는 노드(N2)에 연결되어 있다. 즉, 노드(N1, N2)의 전압이 국부 발진 드라이버(490)로부터 출력되는 차동 형태의 I 신호(OIP, OIN)가 된다.
그리고 노드(N1)와 직류 전원(VDD) 사이에 저항(R1)과 인덕터(L1)가 직렬로 연결되어 있고, 노드(N2)와 직류 전원(VDD) 사이에 저항(R2) 및 인덕터(L2)가 직렬로 연결되어 있다. 이러한 저항(R1/R2)과 인덕터(L1/L2)는 각각 부하단을 형성하며, 선택기(44)로부터 선택된 차동 형태의 I 신호가 증폭되도록 인덕터(L1, L2)의 인덕턴스 값이 설정될 수 있다.
또한, 트랜지스터(M21-M27)는 게이트로 입력되는 신호를 제외하고 각 트랜지스터(M11-M17)와 동일한 형태로 연결되어 있다. 즉, 트랜지스터(M21, M26, M27)의 게이트로는 제어 신호(SWB)가 입력되고, 트랜지스터(M22)의 게이트로는 제어 신호(SW)가 입력되며, 트랜지스터(M24)의 게이트로는 혼합기(460)로부터 출력되는 차동 형태의 I 신호 중 정극성의 I 신호(IP528)가 입력되고, 트랜지스터(M25)의 게이트로는 혼합기(460)로부터 출력되는 차동 형태의 I 신호 중 부극성의 I 신호(IN528)가 입력된다. 그리고 트랜지스터(M26, M27)의 드레인이 각각 노드(N1, N2)에 연결되어 있다. 따라서, 제어 신호(SW, SWB)에 따라 트랜지스터(M16, M17)의 드레인 전압 또는 트랜지스터(M26, M27)의 드레인 전압이 국부 발진 드라이버(490)로부터 출력되는 차동 형태의 I 신호(OIP, OIN)가 된다.
트랜지스터(M31-M37, M41-M47)는 트랜지스터(M34-M35, M44-M45)의 게이트로 입력되는 신호를 제외하고는 각 트랜지스터(M11-M17, M21-M27)와 동일한 형태로 연결되어 있다. 즉, 트랜지스터(M34)의 게이트로는 혼합기(450)로부터 출력되는 차동 형태의 Q 신호 중 정극성의 Q 신호(QP)가 입력되고, 트랜지스터(M35)의 게이트로는 혼합기(450)로부터 출력되는 차동 형태의 Q 신호 중 부극성의 Q 신호(QN)가 입력된다. 또한, 트랜지스터(M44)의 게이트로는 혼합기(460)로부터 출력되는 차동 형태의 Q 신호 중 정극성의 Q 신호(QP528)가 입력되고, 트랜지스터(M25)의 게이트로는 혼합기(460)로부터 출력되는 차동 형태의 Q 신호 중 부극성의 Q 신호(QN528)가 입력된다. 이때, 노드(N3, N4)는 노드(N1, N2)에 각각 대응되며, 노드(N3, N4)의 전압이 국부 발진 드라이버(490)로부터 출력되는 차동 형태의 Q 신호(OIP, OIN)가 된다. 따라서, 제어 신호(SW, SWB)에 따라 트랜지스터(M36, M37)의 드레인 전압 또는 트랜지스터(M46, M47)의 드레인 전압이 국부 발진 드라이버(490)로부터 출력되는 차동 형태의 Q 신호(OQP, OQN)가 된다.
이러한 I 및 Q 신호 선택부(431, 432)와 I 및 Q 신호 증폭부(491, 492)는 제어 신호(SW)가 하이 레벨이 되면, 해당 트랜지스터(M11, M13-M17, M22, M31, M33-M37, M42)를 턴온하고, 해당 트랜지스터(M12, M21, M23-M27, M32, M41, M43-M47)를 턴오프한다. 그러면, 트랜지스터(M14, M15)의 게이트로 입력되는 차동 형태의 I 신호(IP, IN)가 증폭되어 노드(N1, N2)로 출력되고, 트랜지스터(M34, M35)의 게이트로 입력되는 차동 형태의 Q 신호(QP, QN)가 증폭되어 노드(N3, N4)로 출력된다.
또한, I 및 Q 신호 선택부(431, 432) 및 I 및 Q 신호 증폭부(491, 492)는 제어 신호(SWB)가 하이 레벨이 되면, 해당 트랜지스터(M12, M21, M23-M27, M32, M41, M43-M47)를 턴온하고, 해당 트랜지스터(M11, M13-M17, M22, M31, M33-M37, M42)를 턴오프한다. 그러면, 트랜지스터(M24, M25)의 게이트로 입력되는 차동 형태의 I 신호(IP528, IN528)가 증폭되어 노드(N1, N2)로 출력되고, 트랜지스터(M44, M45)의 게이트로 입력되는 차동 형태의 Q 신호(QP528, QN528)가 증폭되어 노드(N3, N4)로 출력된다.
즉, 제어 신호(SW)가 하이 레벨이 되면, I 신호 선택부(431)의 부선택기(431a) 및 Q 신호 선택부(432)의 부선택기(432a)가 동작하여 혼합기(450)로부터 출력되는 차동 형태의 I 및 Q 신호가 출력된다. 또한, I 신호 증폭부(491)의 부증폭기(491a) 및 Q 신호 증폭부(492)의 부증폭기(492a)가 동작하여 혼합기(450)로부터 출력되는 차동 형태의 I 및 Q 신호가 증폭되고, 증폭된 신호(OIP, OIN, OQP, OQN)가 출력된다.
한편, 제어 신호(SWB)가 하이 레벨이 되면, I 신호 선택부(431)의 부선택기(432a) 및 Q 신호 선택부(432)의 부선택기(432b)가 동작하여 혼합기(460)로부터 출력되는 차동 형태의 I 및 Q 신호가 출력된다. 또한, I 신호 증폭부(491)의 부증폭기(491b) 및 Q 신호 증폭부(492)의 부증폭기(492b)가 동작하여 혼합기(460)로부터 출력되는 차동 형태의 I 및 Q 신호가 증폭되고, 증폭된 신호(OIP, OIN, OQP, OQN)가 출력된다.
본 발명의 실시 예는 이상에서 설명한 장치 및/또는 방법을 통해서만 구현되는 것은 아니며, 본 발명의 실시 예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시 예의 기재로부터 본 발명이 속하는 기술 분야의 전문가라면 쉽게 구현할 수 있는 것이다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
도 1은 본 발명의 실시 예에 따른 통신 시스템에서의 신호 발생 장치를 나타낸 도면이고,
도 2는 도 1에 도시된 혼합기를 세부적으로 나타낸 도면이고,
도 3은 도 1에 도시된 선택기 및 국부 발진 드라이버의 회로도이다.

Claims (20)

  1. 통신 시스템에서 각 서브 밴드 주파수 대역의 중심 주파수를 갖는 신호를 생성하는 장치에 있어서,
    제1 주파수의 기준 신호를 생성하는 기준 발진기,
    상기 제1 주파수의 기준 신호를 이용하여 상기 제1 주파수보다 높은 제2 주파수의 차동 I 및 Q 신호를 생성하는 위상 동기 루프,
    상기 제2 주파수를 분주하여 제3 주파수의 차동 I 및 Q 신호, 상기 제3 주파수보다 낮은 제4 주파수 차동 I 및 Q 신호, 상기 제4 주파수보다 낮은 제5 주파수의 차동 I 및 Q 신호, 상기 제5 주파수보다 낮은 제6 주파수의 차동 I 및 Q 신호를 생성하는 주파수 분주기, 그리고
    상기 제2 내지 제6 주파수의 차동 I 및 Q 신호를 이용하여 복수의 최종 주파수의 차동 I 및 Q 신호를 생성하고, 제어 신호에 따라 상기 복수의 최종 주파수의 차동 I 및 Q 신호 중 하나를 선택하는 주파수 생성기
    를 포함하는 통신 시스템에서의 신호 발생 장치.
  2. 제1항에 있어서,
    상기 주파수 생성기는,
    상기 제4 주파수의 차동 I 및 Q 신호와 상기 제6 주파수의 차동 I 및 Q 신호를 혼합하여 제7 주파수의 신호를 생성하고, 상기 제2, 제3, 제5, 제6 및 제7 주파 수의 차동 I 및 Q 신호를 이용하여 상기 복수의 최종 주파수를 생성하는 통신 시스템에서의 신호 발생 장치.
  3. 제2항에 있어서,
    상기 주파수 생성기는,
    각각 두 개의 차동 I 및 Q 신호를 네 개의 입력 차동 신호로 입력받아 하나의 차동 I 및 Q 신호를 출력하는 제1 내지 제3 선택기,
    제1 내지 제3 혼합기, 그리고
    제1 및 제2 반전 스위치
    를 포함하며,
    상기 제1 선택기는 상기 제2 및 제3 주파수의 차동 I 및 Q 신호 중 하나를 선택하고,
    상기 제1 혼합기는 상기 제4 주파수의 차동 I 및 Q 신호와 상기 제6 주파수의 차동 I 및 Q 신호를 혼합하여 상기 제7 주파수의 차동 I 및 Q 신호를 생성하며,
    상기 제2 선택기는 상기 제6 및 제7 주파수의 차동 I 및 Q 신호 중 하나를 선택하며,
    상기 제1 반전 스위치는 상기 제2 선택기에 의해 선택되는 차동 I 및 Q 신호에서 상기 Q 신호를 선택적으로 반전하여 출력하고,
    상기 제2 반전 스위치는 상기 제5 주파수의 차동 I 및 Q 신호에서 상기 Q 신호를 선택적으로 반전하여 출력하며,
    상기 제2 혼합기는 상기 제1 선택기에 의해 선택되는 차동 I 및 Q 신호와 상기 제1 반전 스위치로부터 출력되는 차동 I 및 Q 신호를 혼합하여 제8 주파수의 차동 I 및 Q 신호를 생성하고,
    상기 제3 혼합기는 상기 제2 혼합기로부터 생성되는 차동 I 및 Q 신호와 상기 제2 반전 스위치로부터 출력되는 차동 I 및 Q 신호를 혼합하여 제10 주파수의 차동 I 및 Q 신호를 생성하며,
    상기 제3 선택기는 상기 제8 및 제9 주파수의 I 및 Q 신호 중 하나를 선택하는 통신 시스템에서의 신호 발생 장치.
  4. 제3항에 있어서,
    상기 주파수 생성기는,
    상기 제3 선택기에 의해 선택되는 상기 하나의 차동 I 및 Q 신호를 증폭하는 국부 발진 드라이버를 더 포함하는 통신 시스템에서의 신호 발생 장치.
  5. 제3항에 있어서,
    상기 제1 주파수는 33MHz이고, 상기 제2 주파수는 8448MHz이며, 상기 제8 주파수는 3960MHz, 7128MHz, 8712MHz 및 9768MHz 중 하나이고, 상기 제9 주파수는 3432MHz, 4488MHz, 6600MHz, 7656MHz, 8184MHz, 9240MHz 및 10296MHz 중 하나인 통신 시스템에서의 신호 발생 장치.
  6. 제3항에 있어서,
    상기 두 개의 차동 I 및 Q 신호는 제1 및 제2 차동 I 및 Q 신호를 포함하며,
    상기 제1 내지 제3 선택기 각각은,
    상기 제어 신호의 제1 레벨에 응답하여 상기 제1 차동 I 신호를 출력하는 제1 출력 단자,
    상기 제어 신호의 제2 레벨에 응답하여 상기 제2 차동 I 신호를 출력하는 제2 출력 단자,
    상기 제1 레벨에 응답하여 상기 제1 차동 Q 신호를 출력하는 제3 출력 단자, 그리고
    상기 제2 레벨에 응답하여 상기 제2 차동 Q 신호를 출력하는 제4 출력 단자를 포함하는 통신 시스템에서의 신호 발생 장치.
  7. 제6항에 있어서,
    상기 제1 내지 제3 선택기 각각은,
    상기 네 개의 입력 차동 신호를 각각 입력받는 제1 내지 제4 부선택기를 포함하며,
    상기 제1 내지 제4 부선택기 각각은,
    출력 단자,
    제1단, 상기 출력 단자에 연결되어 있는 제2단 및 상기 네 개의 입력 차동 신호 중 대응하는 입력 차동 신호의 양극성 신호를 입력받는 제어단을 가지는 제1 트랜지스터,
    제1단, 상기 출력 단자에 연결되어 있는 제2단 및 상기 대응하는 입력 차동 신호의 음극성 신호를 입력받는 제어단을 가지는 제2 트랜지스터, 그리고
    상기 제1 및 제2 트랜지스터의 제1단과 접지단 사이에 연결되어 있으며 상기 제어 신호에 응답하여 동작하는 제3 트랜지스터를 포함하며,
    상기 제1 및 제3 부선택기는 한 주파수의 차동 I 및 Q 신호를 두 입력 차동 신호로 입력받으며, 상기 제3 트랜지스터가 상기 제어 신호의 제1 레벨에 응답하여 턴온되고,
    상기 제2 및 제4 부선택기는 다른 한 주파수의 차동 I 및 Q 신호를 두 입력 차동 신호로 입력받으며, 상기 제3 트랜지스터가 상기 제어 신호의 제2 레벨에 응답하여 턴온되는 통신 시스템에서의 신호 발생 장치.
  8. 제4항에 있어서,
    상기 국부 발진 드라이버는 두 개의 차동 I 및 Q 신호를 네 개의 입력 차동 신호로 입력받아 상기 하나의 차동 I 및 Q 신호를 증폭하며,
    상기 두 개의 차동 I 및 Q 신호는 제1 및 제2 차동 I 및 Q 신호를 포함하고,
    상기 국부 발진 드라이버는,
    상기 제어 신호의 제1 레벨에 응답하여 상기 제1 차동 I 신호를 증폭하여 출력하는 제1 출력 단자,
    상기 제어 신호의 제2 레벨에 응답하여 상기 제2 차동 I 신호를 증폭하여 출 력하는 제2 출력 단자,
    상기 제1 레벨에 응답하여 상기 제1 차동 Q 신호를 증폭하여 출력하는 제3 출력 단자, 그리고
    상기 제2 레벨에 응답하여 상기 제2 차동 Q 신호를 증폭하여 출력하는 제4 출력 단자를 포함하는 통신 시스템에서의 신호 발생 장치.
  9. 제8항에 있어서,
    상기 국부 발진 드라이버는,
    상기 네 개의 입력 차동 신호를 각각 입력받는 제1 내지 제4 부증폭기를 포함하며,
    상기 제1 내지 제4 부증폭기 각각은,
    직렬로 연결되어 있으며, 그 접점이 상기 제1 내지 제4 출력 단자 중 대응하는 출력 단자에 연결되어 있는 트랜지스터 및 부하를 포함하며,
    제1 및 제3 부증폭기는 한 주파수의 차동 I 및 Q 신호를 두 입력 차동 신호로 입력받으며, 상기 트랜지스터가 상기 제1 레벨에 응답하여 턴온되고,
    상기 제2 및 제4 부증폭기는 다른 한 주파수의 차동 I 및 Q 신호를 두 입력 차동 신호로 입력받으며, 상기 트랜지스터가 상기 제2 레벨에 응답하여 턴온되는 통신 시스템에서의 신호 발생 장치.
  10. 제9항에 있어서,
    상기 부하는,
    직렬로 연결되어 있는 저항 및 인덕터를 포함하는 통신 시스템에서의 신호 발생 장치.
  11. 제3항에 있어서,
    상기 제1 내지 제3 혼합기 각각은,
    두 개의 차동 I 및 Q 신호를 혼합하여 출력하는 제4 내지 제7 혼합기, 그리고
    입력되는 신호의 감쇄를 보상하여 출력하는 제1 및 제2 버퍼를 포함하며,
    상기 두 개의 차동 I 및 Q 신호는 제1 및 제2 차동 I 및 Q 신호를 포함하며,
    상기 제4 혼합기는 상기 제1 차동 I 신호와 상기 제2 차동 I 신호를 혼합하여 출력하고, 상기 제5 혼합기는 상기 제1 차동 Q 신호와 상기 제2 차동 Q 신호를 혼합하여 출력하며, 상기 제6 혼합기는 상기 제2 차동 I 신호와 상기 제1 차동 Q 신호를 혼합하여 출력하고, 상기 제7 혼합기는 상기 제1 차동 I 신호와 상기 제2 차동 Q 신호를 혼합하여 출력하며,
    상기 제1 버퍼는 상기 제4 및 제5 혼합기의 출력단과 연결되어 있고, 상기 제2 버퍼는 상기 제6 및 제7 혼합기의 출력단과 연결되어 있는 통신 시스템에서의 신호 발생 장치.
  12. 제1항에 있어서,
    상기 주파수 분주기는,
    상기 제2 주파수의 차동 I 신호를 1/2로 분주하여 상기 제3 주파수의 차동 I 및 Q 신호를 생성하는 제1 분주기,
    상기 제3 주파수의 차동 I 신호를 1/2로 분주하여 제7 주파수의 차동 I 및 Q 신호를 생성하는 제2 분주기,
    상기 제7 주파수의 차동 I 신호를 1/2로 분주하여 상기 제4 주파수의 차동 I 및 Q 신호를 생성하는 제3 분주기,
    상기 제4 주파수의 차동 I 신호를 1/2로 분주하여 상기 제5 주파수의 차동 I 및 Q 신호를 생성하는 제4 분주기, 그리고
    상기 제5 주파수의 차동 I 신호를 1/2로 분주하여 상기 제6 주파수의 차동 I 및 Q 신호를 생성하는 제5 분주기를 포함하는 통신 시스템에서의 신호 발생 장치.
  13. 제12항에 있어서,
    상기 주파수 분주기는,
    상기 제6 주파수의 차동 I 신호를 1/8로 분주하여 제8 주파수의 차동 I 및 Q 신호를 생성하는 제6 분주기를 더 포함하는 통신 시스템에서의 신호 발생 장치.
  14. 제1항에 있어서,
    상기 위상 동기 루프는,
    상기 제1 주파수의 기준 신호와 상기 제2 주파수를 1/N로 분주한 제7 주파수 의 신호의 위상 차이를 전압으로 변환하는 위상 주파수 검출기,
    상기 위상 주파수 검출기로부터 변환된 전압의 크기에 대응하는 전류를 출력하는 차지 펌프,
    상기 차지 펌프로부터 출력되는 전류를 전압으로 변환하는 루프 필터, 그리고
    상기 제2 주파수의 차동 I 및 Q 신호를 생성하여 출력하며, 상기 루프 필터로부터 출력되는 전압으로 상기 제2 주파수의 차동 I 및 Q 신호를 제어하는 4위상 전압 제어 발진기를 포함하며,
    상기 N은 양의 정수인 통신 시스템에서의 신호 발생 장치.
  15. 통신 시스템에서 각 서브 밴드 주파수 대역의 중심 주파수를 갖는 신호를 생성하는 방법에 있어서,
    제1 주파수의 기준 신호를 이용하여 상기 제1 주파수보다 높은 제2 주파수의 차동 I 및 Q 신호를 생성하는 단계,
    상기 제2 주파수를 분주하여 제3 주파수의 차동 I 및 Q 신호, 상기 제3 주파수보다 낮은 제4 주파수의 차동 I 및 Q 신호, 상기 제4 주파수보다 낮은 제5 주파수의 차동 I 및 Q 신호, 상기 제5 주파수보다 낮은 제6 주파수의 차동 I 및 Q 신호를 생성하는 단계,
    상기 제2 내지 제6 주파수의 차동 I 및 Q 신호를 이용하여 복수의 최종 주파수의 차동 I 및 Q 신호를 생성하는 단계, 그리고
    제어 신호에 따라 상기 복수의 최종 주파수의 차동 I 및 Q 신호 중 하나를 선택하는 단계
    를 포함하는 통신 시스템에서의 신호 발생 방법.
  16. 제15항에 있어서,
    상기 복수의 차동 I 및 Q 신호를 생성하는 단계는,
    상기 제4 주파수의 차동 I 및 Q 신호와 상기 제6 주파수의 차동 I 및 Q 신호를 혼합하여 제7 주파수의 신호를 생성하는 단계, 그리고
    상기 제2, 제3, 제5, 제6 및 제7 주파수의 차동 I 및 Q 신호를 이용하여 상기 복수의 최종 주파수를 생성하는 단계를 포함하는 통신 시스템에서의 신호 발생 방법.
  17. 제16항에 있어서,
    상기 제2, 제3, 제5, 제6 및 제7 주파수의 차동 I 및 Q 신호를 이용하여 상기 복수의 최종 주파수를 생성하는 단계는,
    상기 제2 및 제3 주파수의 차동 I 및 Q 신호 중 하나를 선택하는 단계,
    상기 제6 및 제7 주파수의 차동 I 및 Q 신호 중 하나를 선택하는 단계,
    상기 제6 및 제7 주파수 중에서 선택되는 하나의 차동 I 및 Q 신호에서 상기 Q 신호를 선택적으로 반전하는 단계,
    상기 제5 주파수의 차동 I 및 Q 신호에서 상기 Q 신호를 선택적으로 반전하 는 단계,
    상기 제2 및 제3 주파수 중에서 선택되는 하나의 차동 I 및 Q 신호와 상기 하나의 차동 I 및 Q 신호에서 상기 Q 신호가 선택적으로 반전된 차동 I 및 Q 신호를 혼합하여 제8 주파수의 차동 I 및 Q 신호를 생성하는 단계, 그리고
    상기 제8 주파수의 차동 I 및 Q 신호와 상기 Q 신호가 선택적으로 반전되는 상기 제5 주파수의 차동 I 및 Q 신호를 제9 주파수의 차동 I 및 Q 신호를 생성하는 단계를 포함하는 통신 시스템에서의 신호 발생 방법.
  18. 제17항에 있어서,
    상기 제1 주파수는 33MHz이고, 상기 제2 주파수는 8448MHz이며, 상기 제8 주파수는 3960MHz, 7128MHz, 8712MHz 및 9768MHz 중 하나이고, 상기 제9 주파수는 3432MHz, 4488MHz, 6600MHz, 7656MHz, 8184MHz, 9240MHz 및 10296MHz 중 하나인 통신 시스템에서의 신호 발생 방법.
  19. 제15항에 있어서,
    상기 제3 내지 제6 주파수의 차동 I 및 Q 신호를 생성하는 단계는,
    상기 제2 주파수의 차동 I 신호를 1/2로 분주하여 상기 제3 주파수의 차동 I 및 Q 신호를 생성하는 단계,
    상기 제3 주파수의 I 신호를 1/2로 분주한 후, 다시 1/2로 분주하여 상기 제4 주파수의 차동 I 및 Q 신호를 생성하는 단계,
    상기 제4 주파수의 차동 I 신호를 1/2로 분주하여 상기 제5 주파수의 차동 I 및 Q 신호를 생성하는 단계, 그리고
    상기 제5 주파수의 차동 I 신호를 1/2로 분주하여 상기 제6 주파수의 차동 I 및 Q 신호를 생성하는 단계를 포함하는 통신 시스템에서의 신호 발생 방법.
  20. 제15항에 있어서,
    상기 제2 주파수의 차동 I 및 Q 신호를 생성하는 단계는,
    상기 제1 주파수의 기준 신호와 상기 제2 주파수를 1/N로 분주한 제7 주파수의 신호의 위상 차이를 전압으로 변환하는 단계, 그리고
    상기 전압의 크기에 대응하여 상기 제2 주파수의 차동 I 및 Q 신호를 제어하는 단계를 포함하며,
    상기 N은 양의 정수인 통신 시스템에서의 신호 발생 방법.
KR1020080130642A 2008-12-19 2008-12-19 통신 시스템에서의 신호 발생 장치 및 방법 KR101182855B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080130642A KR101182855B1 (ko) 2008-12-19 2008-12-19 통신 시스템에서의 신호 발생 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080130642A KR101182855B1 (ko) 2008-12-19 2008-12-19 통신 시스템에서의 신호 발생 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20100071801A KR20100071801A (ko) 2010-06-29
KR101182855B1 true KR101182855B1 (ko) 2012-09-14

Family

ID=42369234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080130642A KR101182855B1 (ko) 2008-12-19 2008-12-19 통신 시스템에서의 신호 발생 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101182855B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102421021B1 (ko) * 2014-12-30 2022-07-18 한국전자통신연구원 국부 발진기

Also Published As

Publication number Publication date
KR20100071801A (ko) 2010-06-29

Similar Documents

Publication Publication Date Title
JP4646856B2 (ja) 周波数シンセサイザ
KR101284768B1 (ko) 전압-제어 발진기를 포함하는 무선 통신을 위한 장치 및 디바이스 및 믹싱된 신호 또는 주파수 분할된 신호를 생성하기 위한 방법
KR101066054B1 (ko) 주파수 변환을 위한 시스템, 방법 및 장치
US6850749B2 (en) Local oscillator architecture to reduce transmitter pulling effect and minimize unwanted sideband
US20110156829A1 (en) Oscillator combined circuit, semiconductor device, and current reuse method
US7772913B2 (en) Mixer circuit, communication device, and electronic equipment
US8143933B2 (en) Semiconductor integrated circuit
JP2005287007A (ja) 分周回路及びそれを用いたマルチモード無線機
US8761300B2 (en) Peak detector with extended range
KR100672030B1 (ko) 신호발생장치, 주파수변환장치, 및 수신기
US8299865B2 (en) Quadrature modulator and semiconductor integrated circuit with it built-in
EP1679789B1 (en) Mixer circuit with gain control
TW201417493A (zh) 接收機射頻前端電路及低雜訊放大器
US20170244393A1 (en) An Electronic Latch Circuit and a Generic Multi-Phase Signal Generator
KR101182855B1 (ko) 통신 시스템에서의 신호 발생 장치 및 방법
JP2009232451A (ja) ミキサ回路及びミキサ回路を含む通信装置
US8180313B2 (en) Mixer and transceiver having the mixer
US10298428B2 (en) Wireless transmission device and wireless transmission method
US7965728B2 (en) Buffer for driving capacitive load
JP2005184141A (ja) ミキサ回路、送信機、及び受信機
TWI517551B (zh) 具低轉換損耗之奇數多倍頻裝置
US8040173B2 (en) Reference signal generator circuit with filter-less quadrature mixers for wide-band applications
Wang et al. The 1-V 24-GHz low-voltage low-power current-mode transmitter in 130-nm CMOS technology
Kim et al. A 0.6–2.7 GHz Semidynamic Frequency Divide-by-3 Utilizing Wideband RC Polyphase Filter in 0.18$\mu $ m CMOS
KR102147585B1 (ko) 위상 변환 결합기 기반의 저전력 고정확도 다중 위상 lo 생성회로 및 이를 적용한 주파수 혼합기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160811

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170807

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190829

Year of fee payment: 8