TW201417493A - 接收機射頻前端電路及低雜訊放大器 - Google Patents

Abstract

一種接收機射頻前端電路，包含低雜訊放大器及正交被動混頻器。低雜訊放大器可以提供兩組輸出射頻差動訊號給正交被動混頻器，將射頻訊號降頻為差動同相位基頻訊號及差動正交相位基頻訊號。接收機射頻前端電路架構，不需要四分之一週期本地振盪產生器電路，即可避免同相位通道與正交相位通道訊號與雜訊互相干擾影響。

Description

接收機射頻前端電路及低雜訊放大器

本發明是有關於一種接收機射頻前端電路及其低雜訊放大器。

接收機射頻前端電路主要應用於通訊系統中，將從天線接收的接收訊號放大，以便於後級的訊號處理。由於來自天線的訊號一般都非常微弱，接收機射頻前端電路一般情況下均位於非常靠近天線的位置，以減小訊號通過傳輸線的損耗，而這樣的配置廣泛應用於無線通訊系統等電子裝置的收發器中，如：無線區域網路(Wireless Local Area Network)或全球定位系統(Global Positioning System,GPS)等。在現有作法中，運用於接收器的低雜訊放大器後端耦接正交被動混頻器，將天線所接收到的射頻訊號混頻轉換為基頻訊號並傳送至下一級。一般而言，現有技術中低雜訊放大器會耦接正交被動混頻器，共用低雜訊放大器所輸出的差動射頻訊號，將差動射頻訊號轉換為差動同相位及差動正交相位的基頻訊號。但須透過四分之一週期本地振盪產生器，來避免同相位通道及正交相位通道的訊號和雜訊互相干擾，進而避免訊雜比低落。

本發明提供一種接收機射頻前端電路，該接收機射頻 前端電路的低雜訊放大器可提供兩組差動射頻輸出訊號至正交被動混頻器，使得正交被動混頻器，本身不共用低雜訊放大器的輸出射頻訊號，同時不需四分之一週期產生器也不會造成同相位通道及正交相位通道的訊號和雜訊互相干擾。

本發明提供一種接收機射頻前端電路，包括一低雜訊放大器及一正交被動混頻器。低雜訊放大器具有第一輸入端、第二輸入端、第一輸出端、第二輸出端、第三輸出端以及第四輸出端。一低雜訊放大器從第一輸入端以及第二輸入端接收互為差動訊號的第一射頻訊號及第二射頻訊號，並分別從第一輸出端、第二輸出端、第三輸出端以及第四輸出端輸出第一分量射頻訊號、第二分量射頻訊號、第三分量射頻訊號以及第四分量射頻訊號。正交被動混頻器耦接低雜訊放大器的第一輸出端、第二輸出端、第三輸出端及第四輸出端，並分別接收第一分量射頻訊號、第二分量射頻訊號、第三分量射頻訊號及第四分量射頻訊號，與一本地振盪訊號混頻得到一第一分量基頻訊號、一第二分量基頻訊號、第三分量基頻訊號及第四分量基頻訊號。本發明提供一種低雜訊放大器，具有第一輸出端、第二輸出端、第三輸出端及第四輸出端，包括主差動輸入對、主尾端電流源模組、第一子差動對以及第二子差動對。主差動輸入對具有共同端、第一及第二輸入端以及第一及第二差動端，其中主差動輸入對的第一及第二輸入端分別接收互為差動訊號的第一射頻訊號及一第二射頻訊號。主尾端 電流源模組，耦接主動差動輸入對的共同端與接地電壓之間。第一子差動對具有共同端、第一及第二輸入端以及第一及第二差動端。其中，第一子差動對的共同端耦接主差動輸入對的第一差動端，第一子差動對的第一差動端耦接第一輸出阻抗及低雜訊放大器的第一輸出端，以及第一子差動對的第二差動端耦接第二輸出阻抗及低雜訊放大器的第三輸出端。第二子差動對具有共同端、第一及第二輸入端以及第一及第二差動端。其中，第二子差動對的共同端耦接主差動輸入對的第二差動端，第二子差動對的第一差動端耦接第三輸出阻抗及低雜訊放大器的第二輸出端，以及第二子差動對的第二差動端耦接第四輸出阻抗及低雜訊放大器的第四輸出端。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為根據本發明一實施例所繪示接收機射頻前端電路的功能方塊圖。請參照圖1，接收機射頻前端電路20包括低雜訊放大器10及正交被動混頻器200。低雜訊放大器10具有第一輸入端、第二輸入端、第一輸出端、第二輸出端、第三輸出端以及第四輸出端。低雜訊放大器10從第一輸入端以及第二輸入端接收互為差動訊號的第一射頻訊號IN1及第二射頻訊號IN2，並分別從第一輸出端、第二輸出端、第三輸出端以及第四輸出端輸出第一分量射頻訊號 RF1、第二分量射頻訊號RF2、第三分量射頻訊號RF3以及第四分量射頻訊號RF4。

正交被動混頻器200耦接低雜訊放大器的第一輸出端、第二輸出端、第三輸出端及第四輸出端，並分別接收第一分量射頻訊號RF1、第二分量射頻訊號RF2、第三分量射頻訊RF3號及第四分量射頻訊號RF4，與本地振盪訊號混頻得到分量基頻訊號BB1~BB4。

在本實施例中，正交被動混頻器200包括混頻單元210、230、轉阻放大器220、240以及本地振盪訊號產生器250。在本實施例中，本地振盪訊號包括第一本地振盪訊號LO1以及第二本地振盪訊號LO2分別由本地振盪訊號產生器250產生並傳送至混頻單元210及230。

混頻單元210，接收分量射頻訊號RF1及RF2，與第一本地振盪訊號LO1及第一本地振盪訊號LO1的反相訊號混頻得到分量基頻電流訊號IBB1及IBB2。轉阻放大器220耦接混頻單元210，接收分量基頻電流訊號IBB1及IBB2並輸出基頻訊號BB1、BB2。混頻單元230接收分量射頻訊號RF3、RF4，與第二本地振盪訊號LO2及第二本地振盪訊號LO2的反相訊號混頻得到分量基頻電流訊號IBB3及IBB4。而轉阻放大器240則耦接混頻單元230，接收分量基頻電流訊號IBB3及IBB4並輸出基頻訊號BB3及BB4。

圖2為根據本發明一實施例所繪示低雜訊放大器的電路圖，提供了一種圖1所示實施例中低雜訊放大器10較為 詳細的實施方式。請參照圖2，低雜訊放大器10具有輸出端OUT1~OUT4，包括主差動輸入對110、主尾端電流源模組120、第一子差動對130以及第二子差動對140。主差動輸入對110具有共同端、第一及第二輸入端以及第一及第二差動端。其中主差動輸入對110的第一及第二輸入端分別接收互為差動訊號的第一射頻訊號IN1及一第二射頻訊號IN2。主尾端電流源模組120耦接主差動輸入對110的共同端與接地電壓GND之間。在本實施例中，主尾端電流源模組120包括電阻RCM，而主尾端電流源模組120的實施方式並不限定於此。

第一子差動對130具有共同端、第一及第二輸入端以及第一及第二差動端。其中，第一子差動對130的共同端耦接主差動輸入對110的第一差動端，第一子差動對的第一差動端耦接第一輸出阻抗ZL1及正交低雜訊放大器10的第一輸出端OUT1，以及第一子差動對130的第二差動端耦接第二輸出阻抗ZL2及低雜訊放大器10的第三輸出端OUT3。

第二子差動對140具有共同端、第一及第二輸入端以及第一及第二差動端。其中，第二子差動對140的共同端耦接主差動輸入對110的第二差動端，第二子差動對140的第一差動端耦接第三輸出阻抗ZL3及低雜訊放大器10的第二輸出端OUT2，以及第二子差動對140的第二差動端耦接第四輸出阻抗ZL4及低雜訊放大器10的第四輸出端OUT4。

在本實施例中，主差動輸入對110包括第一主電晶體M1及第二主電晶體M2。第一主電晶體M1的汲極端耦接主差動輸入對110的第一差動端，而源極端則耦接主差動輸入對110的共同端。第一主電晶體M1的閘極端則耦接主差動輸入對110的第一輸入端以接收第一射頻訊號IN1。第二主電晶體M2的汲極端耦接主差動輸入對110的第二差動端，而源極端則耦接主差動輸入對110的共同端。第二主電晶體M2的閘極端則耦接主差動輸入對110的第二輸入端以接收第二射頻訊號IN2。

在本實施例中，第一子差動對130包括第一子電晶體MC1及第二子電晶體MC2，而第二子差動對140包括第三子電晶體MC3及第四子電晶體MC4。第一子電晶體MC1的閘極端接收第一子差動對偏壓BV1，而第一子電晶體MC1的汲極端耦接第一子差動對130的第一差動端，以及第一子電晶體MC1的源極端耦接該第一子差動對130的共同端。

第二子電晶體MC2的閘極端接收第二子差動對偏壓BV2，而第二子電晶體MC2的汲極端耦接第一子差動對130的第二差動端，以及第二子電晶體MC2的源極端耦接該第一子差動對130的共同端。

另一方面，第二子差動對140則包括第三子電晶體MC3及第四子電晶體MC4。其中，第三子電晶體MC3的閘極端接收第三子差動對偏壓BV3，而第三子電晶體MC3的汲極端耦接第二子差動對140的第一差動端，第三子電 晶體MC3的源極端則耦接該第二子差動對140的共同端。第四子電晶體MC4閘極端接收第四子差動對偏壓BV4，該第四子電晶體MC4的汲極端耦接第二子差動對140的第二差動端，以及第四子電晶體MC4的源極端耦接第二子差動對140的共同端。

請繼續參照圖2，在本實施例中，低雜訊放大器10包括輸出阻抗ZL1~ZL4，分別耦接於第一子差動對130的第一差動端與電源電壓VDD之間、第一子差動對130的第二差動端與電源電壓VDD之間、第二子差動對140的第一差動端與電源電壓VDD之間以及第二子差動對140的第二差動端與電源電壓VDD之間。輸出阻抗ZL1~ZL4主要用於放大訊號，以及調整電源電壓VDD至子差動輸入對130、140的第一及第二差動端之間的電壓大小。輸出阻抗ZL1~ZL4的阻抗值大小與實施與否皆根據實施時的實際狀況而定，本發明並不限定於上述。

低雜訊放大器10從主差動輸入對110接收互為差動訊號的第一射頻訊號IN1及第二射頻訊號IN2時，經低雜訊放大器放大，低雜訊放大器10從輸出端OUT1~OUT4分別輸出第一至第四分量射頻訊號RF1~RF4。其中，第一及第三分量射頻訊號RF1、RF3與第二及第四分量射頻訊號RF2、RF4之間具有180的相位差。

在本實施例中，低雜訊放大器10更包括第一回授電路150及第二回授電路160，分別耦接於主差動輸入對110中的第一輸入端與第一差動端之間、以及第二輸入端與第 二差動端之間，也就是主電晶體M1的汲極端與閘極端之間、以及主電晶體M2的汲極端與閘極端之間。第一及第二回授電路150、160具有增加低雜訊放大器10穩定度的功用外，更可用以調整從輸入端IN1~IN2向低雜訊放大器10看入的等效輸入阻抗大小。

圖3A及圖3B為根據本發明一實施例所繪示混頻單元的電路圖，分別對應於圖1所示實施例之混頻單元210及230。請參照圖3A，混頻單元210中包括第一差動對211及第二差動對212，並分別具有共同端、第一及第二控制端以及第一及第二差動端。第一差動對211的共同端透過電容CP1接收第一分量射頻訊號RF1，而第一差動對211的第一控制端接收第一本地振盪訊號LO1，以及第一差動對211的第二控制端接收第一本地振盪訊號的反相訊號LO1B。

相似的，第二差動對212的共同端透過電容CP2接收第二分量射頻訊號RF2。第二差動對212的第一控制端接收第一本地振盪訊號的反相訊號LO1B，而第二差動對212的第二控制端接收第一本地振盪訊號LO1。混頻單元210則利用差動對211、212將第一分量射頻訊號RF1及第二分量射頻訊號RF2與本地振盪訊號LO1及其反相訊號LO1B混頻成分量基頻電流訊號IBB1及IBB2。

同理，請參照圖3B，混頻單元230中包括第三差動對231及第四差動對232，並分別具有共同端、第一及第二控制端以及第一及第二差動端。第三差動對231的共同 端透過電容CP3接收第三分量射頻訊號RF3，而第三差動對231的第一控制端接收第二本地振盪訊號LO2，以及第三差動對231的第二控制端接收第二本地振盪訊號的反相訊號LO2B。

第四差動對232的共同端透過電容CP4接收第四分量射頻訊號RF4。第四差動對232的第一控制端接收第二本地振盪訊號的反相訊號LO2B，而第四差動對232的第二控制端接收第二本地振盪訊號LO2。混頻單元230則利用差動對231、232將第三分量射頻訊號RF3及第四分量射頻訊號RF4與本地振盪訊號LO2及其反相訊號LO2B混頻成分量基頻電流訊號IBB3及IBB4。

圖4為根據本發明一實施例所繪示射頻前端電路的電路圖，提供了一種較圖1所示實施例更為詳細的實施方式。值得注意的是，由於電路較於複雜，本地振盪訊號產生器250在圖4中省略未繪示，僅混頻單元210及230仍分別從本地振盪訊號產生器250接收第一本地振盪訊號LO1及第二本地振盪訊號LO2及其各自的反相訊號。

請參照圖4，射頻前端電路20包括低雜訊放大器10及正交被動混頻器200，其中低雜訊放大器中各元件的耦接關係及詳細操作內容可參照圖1所示實施例中的說明，在此則不贅述。而正交被動混頻器200耦接低雜訊放大器10的第一至第四輸出端OUT1~OUT4以分別接收第一至第四分量射頻訊號RF1~RF4。正交被動混頻器200分別將第一至第四分量射頻訊號RF1~RF4與本地振盪訊號混 頻得到第一至第四分量基頻訊號BB1~BB4。以下將詳細說明正交被動混頻器200中各元件的耦接關係及其操作。

請繼續參照圖4，在本實施例中與圖1所示實施例相同，本地振盪訊號包括了第一本地振盪訊號LO1及第二本地振盪訊號LO2，正交被動混頻器200則包括了第一混頻單元210、第一轉阻放大器220、第二混頻單元230及第二轉阻放大器240。其中，第一混頻單元210中更包括第一差動對211及第二差動對212，並分別具有共同端、第一及第二控制端以及第一及第二差動端。第一差動對211的共同端接收第一分量射頻訊號RF1，而第一差動對211的第一控制端接收第一本地振盪訊號LO1，以及第一差動對211的第二控制端接收第一本地振盪訊號的反相訊號LO1B。第一差動對211的第一及第二差動端則耦接第一轉阻放大器220。

相似的，第二差動對212的共同端接收第二分量射頻訊號RF2。第二差動對212的第一控制端接收第一本地振盪訊號的反相訊號LO1B，而第二差動對212的第二控制端接收第一本地振盪訊號LO1。第二差動對212的第一及第二差動端則耦接第一轉阻放大器220。

第一轉阻放大器220包括運算放大器TIA1、電阻R1、R2以及電容C1、C2。其中，運算放大器TIA1具有第一及第二輸入端、以及第一及第二輸出端。電阻R1及電容C1耦接於運算放大器TIA1的第一輸入端及第一輸出端之間，電阻R2及電容C2則耦接於運算放大器TIA1的第二 輸入端及第二輸出端之間。值得一提的是，在本實施例中，耦接於第一輸入端與第一輸出端之間，以及第二輸入端與第二輸出端之間的電容與電阻皆各為為一個電阻及一個電容(電阻R1及電容C1、以及電阻R2及電容C2)，而耦接於上述位置的電容及電阻的數量及其阻抗/電容值皆依據實施狀況而設定，本發明並不限定於上述。

第一差動對211的共同端接收第一分量射頻訊號RF1，將第一分量射頻訊號RF1與第一本地振盪訊號LO1及第一本地振盪訊號的反相訊號LO1B混頻後產生第一分量基頻電流訊號IBB1。而第二差動對212的共同端接收第二分量射頻訊號RF2，將第二分量射頻訊號RF2與第一本地振盪訊號LO1及第一本地振盪訊號的反相訊號LO1B混頻後產生第二分量基頻電流訊號IBB2。第一混頻單元210將第一分量基頻電流訊號IBB1及第二分量基頻電流訊號IBB2傳送至第一轉阻放大器220，經緩衝處理後，第一轉阻放大器220從第一輸出端及第二輸出端分別輸出第一分量基頻訊號BB1及第二分量基頻訊號BB2。

另一方面，第二混頻單元230中更包括第三差動對231及第四差動對232，並分別具有共同端、第一及第二控制端以及第一及第二差動端。第三差動對231的共同端接收第三分量射頻訊號RF3，而第三差動對231的第一控制端接收第二本地振盪訊號LO2，以及第三差動對231的第二控制端接收第二本地振盪訊號的反相訊號LO2B。第三差動對231的第一及第二差動端則耦接第二轉阻放大器240。

相似的，第四差動對232的共同端接收第四分量射頻訊號RF4。第四差動對232的第一控制端接收該第二本地振盪訊號的反相訊號LO2B，而第四差動對232的第二控制端接收第二本地振盪訊號LO2。第四差動對232的第一及第二差動端則耦接第二轉阻放大器240。

第二轉阻放大器240包括運算放大器TIA2、電阻R3、R4以及電容C3、C4。其中，運算放大器TIA2具有第一及第二輸入端、以及第一及第二輸出端。電阻R3及電容C3耦接於運算放大器TIA2的第一輸入端及第一輸出端之間，電阻R4及電容C4則耦接於運算放大器TIA2的第二輸入端及第二輸出端之間，而耦接於上述位置的電容及電阻的數量及其阻抗/電容值皆依據實施狀況而設定，本發明並不限定於上述。

第三差動對231的共同端接收第三分量射頻訊號RF3，將第三分量射頻訊號RF3與第二本地振盪訊號LO2及第二本地振盪訊號的反相訊號LO2B混頻後產生第三分量基頻電流訊號IBB3。而第四差動對232的共同端接收第四分量射頻訊號RF4，將第四分量射頻訊號RF4與第二本地振盪訊號LO2及第二本地振盪訊號的反相訊號LO2B混頻後產生第四分量基頻電流訊號IBB4。第二混頻單元230將第三分量基頻電流訊號IBB3及第四分量基頻電流訊號IBB4傳送至第二轉阻放大器240，經緩衝處理後，第二轉阻放大器240從第一輸出端及第二輸出端分別輸出第三分量基頻訊號BB3以及第四分量基頻訊號BB4。

一般的作法中皆設置第一及第二本地振盪訊號LO1、LO2之間具有90度的相位差，再加上第一及第二本地振盪訊號LO1、LO2與其反相訊號LO1B及LO2B更分別有180度的相位差，使得混頻降頻後得到的第一至第四分量基頻訊號BB1~BB4之間的相位差皆為90度的倍數。例如，第一至第四分量基頻訊號BB1~BB4分別具有0度、180度、90度以及270度的相位差。耦接於第一轉阻放大器220及第二轉阻放大器240的後端電路(未繪示)則可進一步的利用上述四個具有相位差的第一至第四分量基頻訊號BB1~BB4進行訊號處理之用。

值得一提的是，在本實施例中，為了進一步的消除訊號(例如分量射頻訊號RF1~RF4)於傳遞中所產生的正交通道雜訊互相干擾的問題，正交被動混頻器200更包括了電容CP1~CP4分別耦接於第一至第四差動對211、212、231、232與低雜訊放大器10的第一至第四輸出端OUT1~OUT4之間。然而電容CP1~CP4的電容值大小與實施與否，則根據實際實施情況而定。

圖5A及圖5B為本地振盪訊號與其工作週期的時間週期關係圖。圖5A所繪示為第一本地振盪訊號LO1及第二本地振盪訊號LO2的工作週期皆為為二分之一週期的情況。在習知技術中，工作週期為二分之一的本地振盪訊號較容易取得，在一般振盪訊號產生器(未繪示)外並不需額外設置其他電路元件。然而，習知技術的射頻前端電路中，由於低雜訊放大器僅有互為180度的兩個輸出射頻訊 號，往往在混頻器中皆包括了兩組混頻單元(例如第一混頻單元210、第二混頻單元230)共用同一輸出射頻訊號。而這麼一來，配合圖5A所示，工作週期為二分之一的第一本地振盪訊號LO1及第二本地振盪訊號LO2將有四分之一的週期重疊。也就是說在這四分之一週期中，共用同一輸出射頻訊號的兩組混頻單元(例如第一混頻單元210、第二混頻單元230)將透過共用低雜訊放大器的輸出端，以及兩組正交混頻單元同時間打開，使得訊號及雜訊彼此互相干擾，導致訊號品質低落。

為了避免這樣的情況發生，在習知技術的架構中，則必須將第一本地振盪訊號LO1及第二本地振盪訊號LO2的工作週期調整為四分之一週期，才能避免上述的問題產生。

然而，將週期調整為四分之一週期則需要額外的產生電路，過於狹窄的工作週期將使得混頻器的操作時間變短，使得混頻器的轉換增益變小，訊號的訊雜比亦會因此下降。在本發明所揭露的架構中，低雜訊放大器10可分別提供射頻訊號至上述混頻單元的各個差動對當中，即使是第一本地振盪訊號LO1及第二本地振盪訊號LO2的工作週期互有重疊，亦不會造成上述因共用輸出射頻訊號造成訊號干擾的問題，同時亦可以省掉四分之一週期的產生電路。另外，由於分別利用差動對提供射頻訊號至混頻單元的架構，在低雜訊放大器10與正交被動混頻器200耦接進行阻抗匹配時，則更能簡單的調整到適當的阻抗大小。

綜上所述，本發明提供一種低雜訊放大器及包括該低雜訊放大器的接收機射頻前端電路，可以獨立的將低雜訊放大器放大後的射頻訊號分別獨立的傳送至各個混頻單元中作為混頻用途的差動對，即使是差動對所接收的本地振盪訊號具有重疊的工作週期，亦不會造成因共用輸出射頻訊號而產生訊雜比低落或是訊號及雜訊互相干擾的問題。另一方面，這樣的架構亦能以較簡單的方式調整低雜訊放大器及混頻器之間的阻抗匹配，在設置亦較為簡便。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧低雜訊放大器

110‧‧‧主差動輸入對

120‧‧‧尾端電流源模組

130、140‧‧‧子差動對

150、160‧‧‧回授電路

20‧‧‧接收機射頻前端電路

200‧‧‧正交被動混頻器

210、230‧‧‧混頻單元

220、240‧‧‧轉阻放大器

211、212、231、232‧‧‧差動對

M1~M2‧‧‧主電晶體

MC1~MC4‧‧‧子電晶體

TIA1~TIA2‧‧‧運算放大器

IN1、IN2‧‧‧射頻訊號

RF1~RF4‧‧‧分量射頻訊號

BV1~BV4‧‧‧子差動對偏壓

LO1、LO2‧‧‧本地振盪訊號

LO1B、LO2B‧‧‧本地振盪訊號的反相訊號

IBB1~IBB4‧‧‧分量基頻電流訊號

BB1~BB4‧‧‧分量基頻訊號

VDD‧‧‧電源電壓

GND‧‧‧接地電壓

ZL1~ZL4‧‧‧輸出阻抗

R1~R4‧‧‧電阻

CP1~CP4、C1~C4‧‧‧電容

OUT1~OUT4‧‧‧輸出端

圖1為根據本發明一實施例所繪示接收機射頻前端電路的架構圖。

圖2為根據本發明一實施例所繪示低雜訊放大器的電路圖。

圖3A及圖3B為根據本發明一實施例所繪示混頻單元的電路圖。

圖4為根據本發明一實施例所繪示接收機射頻前端電路的電路圖

圖5A及圖5B為本地振盪訊號與其工作週期的時間週期關係圖。

10‧‧‧低雜訊放大器

20‧‧‧接收機射頻前端電路

200‧‧‧正交被動混頻器

210、230‧‧‧混頻單元

220、240‧‧‧轉阻放大器

250‧‧‧本地振盪訊號產生器

IN1、IN2‧‧‧射頻訊號

RF1~RF4‧‧‧分量射頻訊號

IBB1~IBB4‧‧‧分量基頻電流訊號

BB1~BB4‧‧‧分量基頻訊號

Claims (21)

1. 一種接收機射頻前端電路，包括：一低雜訊放大器，具有一第一輸入端、一第二輸入端、一第一輸出端、一第二輸出端、一第三輸出端以及一第四輸出端，從該第一輸入端以及該第二輸入端接收互為差動訊號的一第一射頻訊號及一第二射頻訊號，並分別從該第一輸出端、該第二輸出端、該第三輸出端以及該第四輸出端輸出一第一分量射頻訊號、一第二分量射頻訊號、一第三分量射頻訊號以及一第四分量射頻訊號；以及一正交被動混頻器，耦接該低雜訊放大器的第一輸出端、第二輸出端、第三輸出端及第四輸出端，並分別接收該第一分量射頻訊號、該第二分量射頻訊號、該第三分量射頻訊號及該第四分量射頻訊號，與一本地振盪訊號混頻得到一第一分量基頻訊號、一第二分量基頻訊號、一第三分量基頻訊號及一第四分量基頻訊號。
2. 如申請專利範圍第1項所述接收機射頻前端電路，其中該低雜訊放大器包括：一主差動輸入對，具有共同端、第一及第二輸入端以及第一及第二差動端，其中該主差動輸入對的第一及第二輸入端分別接收互為差動訊號的一第一射頻訊號及一第二射頻訊號；一主尾端電流源模組，耦接該主動差動輸入對的共同端與一接地電壓之間；一第一子差動對，具有共同端、第一及第二輸入端以 及第一及第二差動端，其中該第一子差動對的共同端耦接該主差動輸入對的第一差動端，該第一子差動對的第一差動端耦接該第一輸出阻抗及該低雜訊放大器的該第一輸出端，以及該第一子差動對的第二差動端耦接該第二輸出阻抗及該低雜訊放大器的該第三輸出端；以及一第二子差動對，具有共同端、第一及第二輸入端以及第一及第二差動端，其中該第二子差動對的共同端耦接該主差動輸入對的第二差動端，該第二子差動對的第一差動端耦接該第三輸出阻抗及該低雜訊放大器的該第二輸出端，以及該第二子差動對的第二差動端耦接該第四輸出阻抗及該低雜訊放大器的該第四輸出端，其中，該低雜訊放大器分別從該第一輸出端、該第二輸出端、該第三輸出端及該第四輸出端輸出一第一分量射頻訊號、一第二分量射頻訊號、一第三分量射頻訊號及一第四分量射頻訊號。
3. 如申請專利範圍第2項所述接收機射頻前端電路，其中所述低雜訊放大器更包括：一第一回授電路，耦接該主差動輸入對的第一輸入端及第一差動端之間；以及一第二回授電路，耦接該主差動輸入對的第二輸入端及第二差動端之間。
4. 如申請專利範圍第2項所述接收機射頻前端電路，其中該主差動輸入對包括：一第一主電晶體，其中該第一主電晶體的閘極端接收 第一射頻訊號，該第一主電晶體的汲極端耦接該主差動輸入對的第一差動端，以及第一主電晶體的源極端耦接該主差動輸入對的共同端；以及一第二主電晶體，其中該第二主電晶體的閘極端接收第二射頻訊號，該第二主電晶體的汲極端耦接該主差動輸入對的第二差動端，以及第二主電晶體的源極端耦接該主差動輸入對的共同端。
5. 如申請專利範圍第2項所述接收機射頻前端電路，其中所述，其中該第一子差動對包括：一第一子電晶體，其中該第一子電晶體的閘極端接收一第一子差動對偏壓，該第一子電晶體的汲極端耦接該第一子差動對的第一差動端，以及第一子電晶體的源極端耦接該第一子差動對的共同端；以及一第二子電晶體，其中該第二子電晶體的閘極端接收一第二子差動對偏壓，該第二子電晶體的汲極端耦接該第一子差動對的第二差動端，以及第二子電晶體的源極端耦接該第一子差動對的共同端。
6. 如申請專利範圍第2項所述接收機射頻前端電路，其中該第二子差動對包括：一第三子電晶體，其中該第三子電晶體的閘極端接收一第三子差動對偏壓，該第三子電晶體的汲極端耦接該第二子差動對的第一差動端，以及第三子電晶體的源極端耦接該第二子差動對的共同端；以及一第四子電晶體，其中該第四子電晶體的閘極端接收 一第四子差動對偏壓，該第四子電晶體的汲極端耦接該第二子差動對的第二差動端，以及第四子電晶體的源極端耦接該第二子差動對的共同端。
7. 如申請專利範圍第2項所述接收機射頻前端電路，其中所述低雜訊放大器更包括：一第一輸出阻抗，耦接該第一子差動對的第一差動端與電源電壓之間；一第二輸出阻抗，耦接該第一子差動對的第二差動端與該電源電壓之間；一第三輸出阻抗，耦接該第二子差動對的第一差動端與電源電壓之間；以及一第四輸出阻抗，耦接該第二子差動對的第二差動端與電源電壓之間。
8. 如申請專利範圍第2項所述接收機射頻前端電路，其中該主尾端電流源模組包括：一電流源，耦接該主差動輸入對的共同端與該接地電壓之間。
9. 如申請專利範圍第1項所述接收機射頻前端電路，其中：該本地振盪訊號包括一第一本地振盪訊號、一第二本地振盪訊號、一第一本地振盪訊號的反相訊號及一第二本地振盪訊號的反相訊號；以及該正交被動混頻器更包括：一第一混頻單元，接收第一分量射頻訊號及第二分 量射頻訊號，與該第一本地振盪訊號及該第一本地振盪訊號的反相訊號混頻得到一第一基頻電流訊號及一第二基頻電流訊號；一第一轉阻放大器，耦接該第一混頻單元，接收並輸出該第一基頻訊號及該第二基頻訊號；一第二混頻單元，接收第三分量射頻訊號及第四分量射頻訊號，與該第二本地振盪訊號及該第二本地振盪訊號的反相訊號混頻得到一第三基頻電流訊號及一第四基頻電流訊號；以及一第二轉阻放大器，耦接該第二混頻單元，接收並輸出該第三基頻訊號及該第四基頻訊號。
10. 如申請專利範圍第9項所述接收機射頻前端電路，其中該第一混頻單元包括：一第一差動對，具有共同端、第一及第二控制端以及第一及第二差動端，其中該第一差動對的共同端接收第一分量射頻訊號，該第一差動對的第一控制端接收該第一本地振盪訊號，該第一差動對的第二控制端接收該第一本地振盪訊號的反相訊號，以及該第一差動對的第一及第二差動端耦接該第一轉阻放大器；以及一第二差動對，具有共同端、第一及第二控制端以及第一及第二差動端，其中該第二差動對的共同端接收第二分量射頻訊號，該第二差動對的第一控制端接收該第一本地振盪訊號的反相訊號，該第二差動對的第二控制端接收該第一本地振盪訊號，以及該第二差動對的第一及第二差 動端耦接該第一轉阻放大器。
11. 如申請專利範圍第9項所述接收機射頻前端電路，其中該第二混頻單元包括：一第三差動對，具有共同端、第一及第二控制端以及第一及第二差動端，其中該第三差動對的共同端接收第三分量射頻訊號，該第三差動對的第一控制端接收該第二本地振盪訊號，該第三差動對的第二控制端接收該第二本地振盪訊號的反相訊號，以及該第三差動對的第一及第二差動端耦接該第二轉阻放大器；以及一第四差動對，具有共同端、第一及第二控制端以及第一及第二差動端，其中該第四差動對的共同端接收第四分量射頻訊號，該第四差動對的第一控制端接收該第二本地振盪訊號的反相訊號，該第四差動對的第二控制端接收該第二本地振盪訊號，以及該第四差動對的第一及第二差動端耦接該第二轉阻放大器。
12. 如申請專利範圍第9項所述接收機射頻前端電路，其中該第一轉阻放大器包括：一第一運算放大器，具有輸入端及輸出端，耦接第一混頻單元的第一及第二差動對，其輸入端接收該第一分量基頻電流訊號及該第二分量基頻電流訊號，經緩衝處理後，其輸出端輸出該第一分量基頻訊號及該第二分量基頻訊號；至少一電阻，耦接該第一轉阻放大器的輸入端及輸出端之間；以及至少一電容，耦接該第一轉阻放大器的輸入端與輸出 端之間。
13. 如申請專利範圍第9項所述接收機射頻前端電路，其中該第二轉阻放大器包括：一第二運算放大器，具有輸入端及輸出端，耦接第二混頻單元的第三及第四差動對，其輸入端接收該第三分量基頻電流訊號及該第四分量基頻電流訊號，經緩衝處理後，其輸出端輸出該第三分量基頻訊號及該第四分量基頻訊號；至少一電阻，耦接該第一轉阻放大器的輸入端及輸出端之間；以及至少一電容，耦接該第一轉阻放大器的輸入端與輸出端之間。
14. 如申請專利範圍第9項所述接收機射頻前端電路，其中：一第一本地振盪訊號及一第二本地振盪訊號的工作週期為二分之一；以及該第一本地振盪訊號及該第二本地振盪訊號，其中該第一本地振盪訊號及該第二本地振盪訊號的工作週期互相重疊。
15. 一種低雜訊放大器，具有第一輸出端、第二輸出端、第三輸出端及第四輸出端，包括：一主差動輸入對，具有共同端、第一及第二輸入端以及第一及第二差動端，其中該主差動輸入對的第一及第二輸入端分別接收互為差動訊號的一第一射頻訊號及一第二射頻訊號； 一主尾端電流源模組，耦接該主動差動輸入對的共同端與一接地電壓之間；一第一子差動對，具有共同端、第一及第二輸入端以及第一及第二差動端，其中該第一子差動對的共同端耦接該主差動輸入對的第一差動端，該第一子差動對的第一差動端耦接該第一輸出阻抗及該低雜訊放大器的該第一輸出端，以及該第一子差動對的第二差動端耦接該第二輸出阻抗及該低雜訊放大器的該第三輸出端；以及一第二子差動對，具有共同端、第一及第二輸入端以及第一及第二差動端，其中該第二子差動對的共同端耦接該主差動輸入對的第二差動端，該第二子差動對的第一差動端耦接該第三輸出阻抗及該低雜訊放大器的該第二輸出端，以及該第二子差動對的第二差動端耦接該第四輸出阻抗及該低雜訊放大器的該第四輸出端。
16. 如申請專利範圍第15項所述低雜訊放大器，其中所述低雜訊放大器更包括：一第一回授電路，耦接該主差動輸入對的第一輸入端及第一差動端之間；以及一第二回授電路，耦接該主差動輸入對的第二輸入端及第二差動端之間。
17. 如申請專利範圍第15項所述低雜訊放大器，其中該主差動輸入對包括：一第一主電晶體，其中該第一主電晶體的閘極端接收第一射頻訊號，該第一主電晶體的汲極端耦接該主差動輸 入對的第一差動端，以及第一主電晶體的源極端耦接該主差動輸入對的共同端；以及一第二主電晶體，其中該第二主電晶體的閘極端接收第二射頻訊號，該第二主電晶體的汲極端耦接該主差動輸入對的第二差動端，以及第二主電晶體的源極端耦接該主差動輸入對的共同端。
18. 如申請專利範圍第15項所述低雜訊放大器，其中該第一子差動對包括：一第一子電晶體，其中該第一子電晶體的閘極端接收一第一子差動對偏壓，該第一子電晶體的汲極端耦接該第一子差動對的第一差動端，以及第一子電晶體的源極端耦接該第一子差動對的共同端；以及一第二子電晶體，其中該第二子電晶體的閘極端接收一第二子差動對偏壓，該第二子電晶體的汲極端耦接該第一子差動對的第二差動端，以及第二子電晶體的源極端耦接該第一子差動對的共同端。
19. 如申請專利範圍第15項所述低雜訊放大器，其中該第二子差動對包括：一第三子電晶體，其中該第三子電晶體的閘極端接收一第三子差動對偏壓，該第三子電晶體的汲極端耦接該第二子差動對的第一差動端，以及第三子電晶體的源極端耦接該第二子差動對的共同端；以及一第四子電晶體，其中該第四子電晶體的閘極端接收一第四子差動對偏壓，該第四子電晶體的汲極端耦接該第 二子差動對的第二差動端，以及第四子電晶體的源極端耦接該第二子差動對的共同端。
20. 如申請專利範圍第15項所述低雜訊放大器，其中所述低雜訊放大器更包括：一第一輸出阻抗，耦接該第一子差動對的第一差動端與電源電壓之間；一第二輸出阻抗，耦接該第一子差動對的第二差動端與該電源電壓之間；一第三輸出阻抗，耦接該第二子差動對的第一差動端與電源電壓之間；以及一第四輸出阻抗，耦接該第二子差動對的第二差動端與該電源電壓之間。
21. 如申請專利範圍第15項所述低雜訊放大器，其中該主尾端電流源模組包括：一第一電流源，耦接該主差動輸入對的共同端與該接地電壓之間。