KR20080074336A - 신호 변환기, 신호 변환 보상방법, 신호 변환기를 포함하는 rf 수신기, 및 rf신호 수신 방법 - Google Patents

신호 변환기, 신호 변환 보상방법, 신호 변환기를 포함하는 rf 수신기, 및 rf신호 수신 방법 Download PDF

Info

Publication number
KR20080074336A
KR20080074336A KR1020070013241A KR20070013241A KR20080074336A KR 20080074336 A KR20080074336 A KR 20080074336A KR 1020070013241 A KR1020070013241 A KR 1020070013241A KR 20070013241 A KR20070013241 A KR 20070013241A KR 20080074336 A KR20080074336 A KR 20080074336A
Authority
KR
South Korea
Prior art keywords
differential signals
differential
signal
pair
output terminal
Prior art date
Application number
KR1020070013241A
Other languages
English (en)
Other versions
KR100916542B1 (ko
Inventor
문현원
남일구
고원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070013241A priority Critical patent/KR100916542B1/ko
Priority to US12/008,769 priority patent/US7646250B2/en
Priority to JP2008025412A priority patent/JP5467724B2/ja
Publication of KR20080074336A publication Critical patent/KR20080074336A/ko
Application granted granted Critical
Publication of KR100916542B1 publication Critical patent/KR100916542B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J37/00—Baking; Roasting; Grilling; Frying
    • A47J37/06—Roasters; Grills; Sandwich grills
    • A47J37/067—Horizontally disposed broiling griddles
    • A47J37/0676—Horizontally disposed broiling griddles electrically heated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00—Heating by electric, magnetic or electromagnetic fields
    • H05B6/02—Induction heating
    • H05B6/10—Induction heating apparatus, other than furnaces, for specific applications
    • H05B6/12—Cooking devices
    • H05B6/1209—Cooking devices induction cooking plates or the like and devices to be used in combination with them
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00—Heating by electric, magnetic or electromagnetic fields
    • H05B6/02—Induction heating
    • H05B6/10—Induction heating apparatus, other than furnaces, for specific applications
    • H05B6/12—Cooking devices
    • H05B6/129—Cooking devices induction ovens
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45306—Indexing scheme relating to differential amplifiers the common gate stage implemented as dif amp eventually for cascode dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Food Science & Technology (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Networks Using Active Elements (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

보상회로를 구비하는 신호 변환기 및 신호 변환 방법이 개시된다. 상기 신호 변환기는 싱글-엔디드 신호에 응답하여 차동 신호들을 출력하기 위한 신호 변환부; 및 상기 차동 신호들을 수신하고, 상기 차동 신호들 사이의 위상 부정합 에러와 진폭 부정합 에러를 보상하고, 보상된 차동 신호들을 출력하기 위한 보상 회로를 구비하여 싱글-엔디드 신호를 정확한 진폭 특성과 위상 특성을 갖는 차동 신호들을 출력할 수 있는 효과가 있다.
싱글-차동 신호 변환, RF 신호

Description

보상회로를 구비하는 신호 변환기 및 신호 변환 방법{Signal converter having compensation curcuit and method thereof}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 관련 기술에 따른 싱글-차동 신호 변환기의 회로도이다.
도 2는 본 발명의 실시 예에 따른 신호 변환기의 기능 블록도이다.
도 3은 도 2의 보상회로의 회로도이다.
도 4는 도 2의 신호 변환기의 회로도이다.
도 5는 본 발명의 실시 예에 따른 RF 수신기의 기능 블록도이다.
도 6은 본 발명의 실시 예에 따른 싱글-차동 신호 변환 방법의 흐름도이다.
도 7은 본 발명의 실시 예에 따른 RF 신호 수신 방법의 흐름도이다.
본 발명에 관한 실시 예는 신호 변환기에 관한 것으로, 보다 상세하게는 보상회로를 구비하는 신호 변환기 및 신호 변환 방법에 관한 것이다.
일반적으로 싱글-엔디드 신호(single-ended signal)는 하나의 고정된 포텐 셜(예컨대, 그라운드 전압)을 기준으로 측정되는 신호로서, 차동 신호( differential signal)보다 입력신호에 대한 신호 변화가 느리고, 노이즈 영향을 많이 받는다.
따라서, 통신 시스템의 사용되는 대부분의 회로는 노이즈 특성 및 임피던스 매칭 특성이 우수한 차동 구조로 구현되며, 특히 아날로그(예컨대, RF(radio frequency) 회로와 디지털 회로가 함께 집적되는 시스템 온 칩(SoC, system-on-a-chip)에서는 차동 구조의 회로가 일반화가 되어 가고 있다.
그러므로 상기 차동 구조의 회로를 구현하기 위하여 싱글-엔디드 신호를 차동 신호로 바꾸어 주는 신호 변환기는 꼭 필요하다. 예컨대, 상기 신호 변환기는 통신 시스템의 수신단에서 안테나를 통하여 입력되는 싱글-엔디드 신호를 RF 주파수 대역의 차동 신호로 바꾸어 주는 역할을 한다.
도 1은 관련 기술에 따른 싱글-차동 신호 변환기의 회로도이다. 도 1에 도시된 바와 같이 미국 등록 특허(5,929,710)에 기재된 싱글-차동 신호 변환기(5)는 싱글-엔디드 신호(Vin)를 수신하여 차동 증폭신호들(I1 과 I2)을 출력한다. 그러나 상기 싱글-차동 신호 변환기(5)는 상기 싱글-엔디드 신호(Vin)의 변화 폭, 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)에 의한 기생 캐패시턴스(parasitic capacitance)에 의해서 발생된 노이즈, 또는 상기 제1 트랜지스터(M1) 및 상기 제2 트랜지스터(M2)의 매칭 특성 등에 의해서 상기 차동 증폭신호들(I1 과 I2)은 왜곡될 수 있다.
예컨대, 상기 차동 증폭신호들(I1 과 I2) 각각은 서로 다른 진폭을 가질 수 있으며(즉, 진폭 부정합 에러), 차동 또는 상보적인 위상(즉, 180도)을 갖지 않을 수 있다(즉, 위상 부정합 에러).
특히 상기 싱글-엔디드 신호(Vin)가 기가 헤르쯔(GHz) 대역 경우, 상기 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)에 의한 기생 캐패시턴스의 영향은 더욱 커져 상기 차동 증폭신호들(I1 과 I2)의 왜곡은 쉽게 발생 될 수 있다. 따라서, 상기 싱글-차동 신호 변환기(5)를 구비하는 통신 시스템에서 사용하고자 하는 주파수 대역은 줄어들 수 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 보상회로를 구비하여 진폭 부정합 에러 및 위상 부정합 에러를 보상할 수 있는 신호 변환기 및 신호 변환 방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 기술적인 과제는 보상회로를 구비하여 진폭 부정합 에러 및 위상 부정합 에러를 보상할 수 있는 RF 수신기 및 RF 신호 수신 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 싱글-차동 신호 변환 회로는 싱글-엔디드 신호에 응답하여 차동 신호들을 출력하기 위한 신호 변환부; 및 상기 차동 신호들을 수신하고, 상기 차동 신호들 사이의 위상 부정합 에러와 진폭 부정합 에러를 보상하고, 보상된 차동 신호들을 출력하기 위한 보상 회로를 구비할 수 있다.
상기 보상 회로는 상기 신호 변환부의 출력 단자 쌍과 상기 보상 회로의 출 력 단자 쌍 사이에 접속된 트랜지스터 쌍; 상기 신호 변환부의 출력 단자 쌍 중의 어느 하나와 상기 트랜지스터 쌍 중의 어느 하나의 트랜지스터의 게이트 사이에 접속된 제1 캐패시터; 및 상기 신호 변환부의 출력 단자 쌍 중의 다른 하나와 상기 트랜지스터 쌍 중의 다른 하나의 트랜지스터의 게이트 사이에 접속된 제2 캐패시터를 구비할 수 있다.
보상된 차동 신호들은 실질적으로 서로 크기가 같고 위상이 180도일 수 있다.
상기 보상회로는 제1 노드의 전압에 응답하여 게이팅되어 상기 신호 변환부의 출력단자 쌍 중에서 제1 차동 출력단자와 상기 보상회로의 출력단자 쌍 중에서 제1 보상 출력 단자의 전류 경로를 형성하는 제1 트랜지스터; 제2 노드의 전압에 응답하여 게이팅되어 상기 신호 변환부의 출력단자 쌍 중에서 제2 차동 출력단자와 상기 보상회로의 출력단자 쌍 중에서 제2 보상 출력 단자의 전류 경로를 형성하는 제2 트랜지스터; 상기 제1 차동 출력단자와 상기 제2 노드 사이에 접속된 제1 캐패시터; 및 상기 제2 차동 출력단자와 상기 제1 노드 사이에 접속된 제2 캐패시터를 구비할 수 있다.
상기 제1 캐패시터의 캐패시턴스와 상기 제2 캐패시터의 캐패시턴스는 실질적으로 동일할 수 있다.
상기 기술적 과제를 달성하기 위한 싱글-차동 신호 변환 방법은 신호 변환부가 싱글-엔디드 신호를 수신하고 차동 신호들을 출력하는 단계; 및 보상 회로가 상기 차동 신호들을 수신하고, 상기 차동 신호들 사이의 위상 부정합 에러와 진폭 부 정합 에러를 보상하고, 보상된 차동 신호들을 출력하기 위한 단계를 구비할 수 있다.
상기 기술적 과제를 달성하기 위한 RF 수신기는 송신기에서 발생 된 노이즈를 포함하는 RF 신호를 수신하여 상기 노이즈를 제거하고 증폭하여 싱글-엔디드 신호를 출력하는 저잡음 증폭기; 상기 싱글-엔디드 신호를 수신하여 제1 차동 신호들을 생성하고 생성된 제1 차동 신호들 사이의 위상 부정합 에러와 진폭 부정합 에러를 보상하고, 보상된 제2 차동 신호들을 출력하는 싱글-차동 신호 변환 회로; 및 상기 싱글-차동 신호 변환 회로와 접속되어 상기 제2 차동 신호들과 로컬 주파수 발생부에서 공급한 로컬 주파수를 혼합하여 중간 주파수대역의 신호들을 출력하는 믹서를 구비할 수 있다.
상기 싱글-차동 신호 변환 회로는 상기 싱글-엔디드 신호를 수신하고 상기 제1 차동 신호들을 출력하기 위한 신호 변환부; 및 상기 제1 차동 신호들을 수신하고, 상기 제1 차동 신호들 사이의 상기 위상 부정합 에러와 상기 진폭 부정합 에러를 보상하고, 보상된 상기 제2 차동 신호들을 출력하기 위한 보상 회로를 구비할 수 있다.
상기 보상 회로는 상기 신호 변환부의 출력 단자 쌍과 상기 보상 회로의 출력 단자 쌍 사이에 접속된 트랜지스터 쌍; 상기 신호 변환부의 출력 단자 쌍 중의 어느 하나와 상기 트랜지스터 쌍 중의 어느 하나의 트랜지스터의 게이트 사이에 접속된 제1 캐패시터; 및 상기 신호 변환부의 출력 단자 쌍 중의 다른 하나와 상기 트랜지스터 쌍 중의 다른 하나의 트랜지스터의 게이트 사이에 접속된 제2 캐패시터 를 구비할 수 있다.
상기 보상회로는 제1 노드의 전압에 응답하여 게이팅되어 상기 신호 변환부의 출력단자 쌍 중에서 제1 차동 출력단자와 상기 보상회로의 출력단자 쌍 중에서 제1 보상 출력 단자의 전류 경로를 형성하는 제1 트랜지스터; 제2 노드의 전압에 응답하여 게이팅되어 상기 신호 변환부의 출력단자 쌍 중에서 제2 차동 출력단자와 상기 보상회로의 출력단자 쌍 중에서 제2 보상 출력 단자의 전류 경로를 형성하는 제2 트랜지스터; 상기 제1 차동 출력단자와 상기 제2 노드 사이에 접속된 제1 캐패시터; 및 상기 제2 차동 출력단자와 상기 제1 노드 사이에 접속된 제2 캐패시터를 구비할 수 있다.
상기 제2 차동 신호들은 실질적으로 서로 크기가 같고 위상이 180도일 수 있다.
상기 제1 캐패시터의 캐패시턴스와 상기 제2 캐패시터의 캐패시턴스는 실질적으로 동일할 수 있다.
상기 기술적 과제를 달성하기 위한 RF 수신방법은 저잡음 증폭기가 송신기에서 발생 된 노이즈를 포함하는 RF 신호를 수신하여 상기 노이즈를 제거하고 증폭하여 싱글-엔디드 신호를 출력하는 단계; 싱글-차동 신호 변환 회로가 상기 싱글-엔디드 신호를 수신하여 제1 차동 신호들을 생성하고 생성된 제1 차동 신호들 사이의 위상 부정합 에러와 진폭 부정합 에러를 보상하고, 보상된 제2 차동 신호들을 출력하는 단계; 및 믹서가 상기 제2 차동 신호들과 로컬 주파수 발생부에서 공급한 로컬 주파수를 혼합하여 중간 주파수대역의 신호들을 출력하는 단계를 구비할 수 있 다.
상기 제2 차동 신호들을 출력하는 단계는, 신호 변환부가 상기 싱글-엔디드 신호를 수신하고 상기 제1 차동 신호들을 출력하는 단계; 및 보상 회로가 상기 제1 차동 신호들을 수신하고, 상기 제1 차동 신호들 사이의 상기 위상 부정합 에러와 상기 진폭 부정합 에러를 보상하고, 보상된 상기 제2 차동 신호들을 출력하는 단계를 구비할 수 있다.
상기 제2 차동 신호들은 실질적으로 서로 크기가 같고 위상이 180도일 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시 예에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 실시 예를 예시하는 첨부도면 및 첨부도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 실시 예에 따른 신호 변환기의 기능 블록도이고, 도 3은 도 2의 보상회로의 회로도이다. 도 4는 도 2의 신호 변환기의 회로도이다. 도 2 내지 도 3을 참조하면, 통신 시스템의 수신단에 구현될 수 있는 신호 변환기(10)는 신호 변환부(12)과 보상 회로(14)를 구비한다.
상기 신호 변환부(12)는 싱글-엔디드 신호(Vin1)에 응답하여 제1 차동 신호들(Vin3+, Vin3-)을 출력하며, 제1 트랜지스터(T1), 제1 캐패시터(C1), 및 제2 트 랜지스터(T3)를 구비한다.
상기 제1 트랜지스터(T1)는 상기 싱글-엔디드 신호(Vin1)에 응답하여 게이팅되어 제1 노드(N1)와 제1 전원전압(VSS, 예컨대, 그라운드 또는 접지 전압) 사이의 전류 경로를 형성한다.
상기 제1 캐패시터(C1)는 상기 제1 노드(N1)와 상기 제2 트랜지스터(T3)의 게이트 노드(Ng) 사이에 접속되어 상기 제1 노드(N1)와 상기 게이트 노드(Ng) 사이의 전압을 충/ 방전한다.
상기 제2 트랜지스터(T3)는 상기 게이트 노드(Ng)의 전압에 응답하여 게이팅되어 제2 노드(N3)와 제1 전원전압(VSS, 예컨대, 그라운드 또는 접지 전압) 사이의 전류 경로를 형성한다.
상기 보상 회로(14)는 상기 제1 차동 신호들(Vin3+, Vin3-)을 수신하고, 상기 제1 차동 신호들(Vin3+, Vin3-) 사이의 위상 부정합 에러와 진폭 부정합 에러를 보상하고, 보상된 차동 신호들을 제2 차동 신호들(Vo+, Vo-)로서 출력한다.
상기 제2 차동 신호들(Vo+, Vo-)은 실질적으로 서로 크기가 같고 위상이 180도일 수 있다.
상기 보상 회로(14)는 제3 트랜지스터(T5), 제4 트랜지스터(T7), 제2 캐패시터(C3), 및 제3 캐패시터(C5)를 구비한다.
상기 제3 트랜지스터(T5)는 제3 노드(N5)의 전압에 응답하여 게이팅되어 제1 출력 노드(N9)와 제1 노드(N1) 사이의 전류 경로를 형성하고, 상기 제4 트랜지스터(T7)는 제4 노드(N7)의 전압에 응답하여 게이팅되어 제2 출력 노드(N11)와 제2 노드(N3) 사이의 전류 경로를 형성한다.
상기 제3 트랜지스터(T5)와 상기 제4 트랜지스터(T7)는 실질적으로 동일한 특성을 가질 수 있다.
상기 제2 캐패시터(C3)는 상기 제4 노드(N7)와 상기 제1 노드(N1) 사이에 접속되어 상기 제4 노드(N7)와 상기 제1 노드(N1) 사이의 전압을 충/ 방전하고, 상기 제3 캐패시터(C5)는 상기 제3 노드(N5)와 상기 제2 노드(N3) 사이에 접속되어 상기 제3 노드(N5)와 상기 제2 노드(N3) 사이의 전압을 충/ 방전한다.
상기 제2 캐패시터(C3)의 캐패시턴스와 상기 제3 캐패시터(C5)의 캐패시턴스는 실질적으로 동일할 수 있다.
상기 보상 회로(14)가 상기 제1 차동 신호들(Vin3+, Vin3-) 사이의 위상 부정합 에러()와 진폭 부정합 에러()를 보상하고, 보상된 차동 신호들을 제2 차동 신호들(Vo+, Vo-)로서 출력하는 것을 증명하면 다음과 같다.
Figure 112007011855214-PAT00001
Figure 112007011855214-PAT00002
여기서, 상기 Vin3+는 제1 차동 신호들(Vin3+, Vin3-) 중에서 제1 노드(N1)의 전압이고, 상기 Vin3-는 제1 차동 신호들(Vin3+, Vin3-) 중에서 제2 노드(N3)의 전압이다.
제2 노드(N3)에서 바라본 제1 출력 노드(N9)의 전압이득(
Figure 112007011855214-PAT00003
)을 계산하면 다음과 같다.
Figure 112007011855214-PAT00004
여기서, 상기
Figure 112007011855214-PAT00005
는 상기 제3 캐패시터(C5)의 캐패시턴스이고, 상기
Figure 112007011855214-PAT00006
는 상기 제3 트랜지스터(T5)의 기생 캐패시턴스이다.
즉, 상기 제1 출력 노드(N9)의 전압이득()은 상기 제3 캐패시터(C5)의 캐패시턴스()가 상기 제3 트랜지스터(T5)의 기생 캐패시턴스() 보다 커서 상기 기생 캐패시턴스()를 무시할 수 있는 경우, "1" 이 된다.
또한, 제1 노드(N1)에서 바라본 제2 출력 노드(N11)의 전압이득은 제2 캐패시터(C3)의 캐패시턴스가 상기 제3 캐패시터(C5)의 캐패시턴스()가 실질적으로 동일하고, 제4 트랜지스터(T7)가 상기 제3 트랜지스터(T5)와 실질적으로 동일한 기생 캐패시턴스()를 갖는 경우 제2 노드(N3)에서 바라본 제1 출력 노드(N9)의 전압이득()과 동일하다.
따라서, 제1 출력노드(N9)의 전압(Vo+)은 다음과 같이 계산될 수 있다.
Figure 112007011855214-PAT00007
여기서, 상기
Figure 112007011855214-PAT00008
은 상기 제3 트랜지스터(T5)의 전압이득으로서 상기 제4 트랜지스터(T7)의 전압이득과 실질적으로 같은 값을 가질 수 있다.
또한, 제2 출력노드(N11)의 전압(Vo-)은 다음과 같이 계산될 수 있다.
Figure 112007011855214-PAT00009
즉, 상기 제1 출력노드(N9)의 전압(Vo+)과 상기 제2 출력노드(N11)의 전압(Vo-)은 상기 보상회로(14)를 통하여 다음과 같은 보정 결과를 갖는다.
Figure 112007011855214-PAT00010
즉, 본 발명의 실시 예에 의하면, 제1 차동 신호들(Vin3+, Vin3-) 사이에 위상 부정합 에러()와 진폭 부정합 에러()가 존재하더라도 상기 보상회로(14)를 통하여 상기 위상 부정합 에러()와 진폭 부정합 에러()를 보상하여 실질적으로 동일한 진폭을 갖고 180도의 위상을 갖는 제2 차동 신호들(Vo+, Vo-)를 출력할 수 있는 효과가 있다.
도 5는 본 발명의 실시 예에 따른 RF 수신기의 기능 블록도이다. 도 2 내지 도 5를 참조하면, RF 수신기(100)는 안테나(101), 듀플렉서(103), 저잡음 증폭기(LNA, Low Noise Amplifier, 104), 신호 변환기(10), 믹서(106), 및 로컬 주파수 발생부(LO, Local oscillator, 108)를 구비한다.
상기 안테나(101)는 송신기(미도시)에서 발생 된 노이즈를 포함하는 RF 신호(미도시)를 수신하고, 상기 듀플렉서(103)는 상기 RF 신호를 수신하여 저잡음 증폭기(104)로 전송한다.
상기 저잡음 증폭기(104)는 상기 노이즈를 포함하는 RF 신호(미도시)를 수신하여 상기 RF 신호에 포함된 노이즈를 제거하고 증폭하여 싱글-엔디드 신호(Vin1)를 출력한다.
상기 신호 변환기(10)는 상기 싱글-엔디드 신호(Vin1)를 수신하여 제1 차동 신호들(Vin3+, Vin3-)을 생성하고 생성된 제1 차동 신호들(Vin3+, Vin3-) 사이의 위상 부정합 에러()와 진폭 부정합 에러()를 보상하고, 보상된 제2 차동 신호들(Vo+, Vout3-)을 출력한다.
상기 신호 변환기(10)는 도 2 내지 도 4를 통하여 이미 상세히 설명하였으므로 상기 신호 변환기(10)의 구조와 기능에 대한 상세히 설명은 생략하기로 한다.
즉, 본 발명의 실시 예에 의한 RF 수신기(100)는 상기 신호 변환기(10)를 구비하여 상기 제1 차동 신호들(Vin3+, Vin3-) 사이의 위상 부정합 에러()와 진폭 부정합 에러()를 보상하여 송신기(미도시)로부터 발생된 RF 신호를 왜곡없이 수신할 수 있는 효과가 있다.
상기 믹서(106)는 상기 제2 차동 신호들(Vo+, Vout3-)와 로컬 주파수 발생부(108)에서 공급한 로컬 주파수(Lf+, Lf-)를 혼합하여 중간 주파수대역의 신호(Vo)를 출력한다. 상기 믹서(106)는 다운 믹서일 수 있다.
상기 로컬 주파수 발생부(108)는 상기 제2 차동 신호들(Vo+, Vout3-)을 중간 주파수대역으로 혼합시키기 위한 로컬 주파수(Lf+, Lf-)를 발생한다.
도 6은 본 발명의 실시 예에 따른 싱글-차동 신호 변환 방법의 흐름도이다. 도 2 내지 4와 도 6을 참조하면, 신호 변환부(12)는 싱글-엔디드 신호(Vin1)를 수신하고 차동 신호들(Vin3+, Vin3-)을 출력한다(S10).
보상 회로(14)는 상기 차동 신호들(Vin3+, Vin3-)을 수신하고, 상기 차동 신호들 사이의 위상 부정합 에러()와 진폭 부정합 에러()를 보상하고, 보상된 차동 신호들(Vo+, Vo-)을 출력한다(S12).
도 7은 본 발명의 실시 예에 따른 RF 신호 수신 방법의 흐름도이다. 도 2 내지 5와 도 7을 참조하면, 저잡음 증폭기(104)는 송신기(미도시)에서 발생 된 노이즈를 포함하는 RF 신호(미도시)를 수신하여 상기 노이즈를 제거하고 증폭하여 싱글-엔디드 신호(Vin1)를 출력한다(S20).
싱글-차동 신호 변환 회로(10)가 상기 싱글-엔디드 신호(Vin1)를 수신하여 제1 차동 신호들(Vin3+, Vin3-)을 생성하고 생성된 제1 차동 신호들(Vin3+, Vin3-) 사이의 위상 부정합 에러()와 진폭 부정합 에러()를 보상하고, 보상된 제2 차동 신호들(Vout1+, Vout1-)을 출력한다(S22).
믹서(106)가 상기 제2 차동 신호들(Vout1+, Vout1-)과 로컬 주파수 발생 부(108)에서 공급되는 로컬 주파수(Lf+, Lf-)를 혼합하여 중간 주파수대역의 신호(Vo)를 출력한다(S24).
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 신호 변환기 및 신호 변환 방법은 보상회로를 구비하여 차동 증폭신호들의 진폭 부정합 에러 및 위상 부정합 에러를 보상할 수 있는 효과가 있다.
또한, 본 발명에 따른 RF 수신기 및 RF 신호 수신 방법은 보상회로를 구비하는 신호 변환기를 구비하여 진폭 부정합 에러 및 위상 부정합 에러를 보상할 수 있는 효과가 있다.

Claims (15)

  1. 싱글-엔디드 신호에 응답하여 차동 신호들을 출력하기 위한 신호 변환부; 및
    상기 차동 신호들을 수신하고, 상기 차동 신호들 사이의 위상 부정합 에러와 진폭 부정합 에러를 보상하고, 보상된 차동 신호들을 출력하기 위한 보상 회로를 구비하는 싱글-차동 신호 변환 회로.
  2. 제1항에 있어서, 상기 보상 회로는,
    상기 신호 변환부의 출력 단자 쌍과 상기 보상 회로의 출력 단자 쌍 사이에 접속된 트랜지스터 쌍;
    상기 신호 변환부의 출력 단자 쌍 중의 어느 하나와 상기 트랜지스터 쌍 중의 어느 하나의 트랜지스터의 게이트 사이에 접속된 제1 캐패시터; 및
    상기 신호 변환부의 출력 단자 쌍 중의 다른 하나와 상기 트랜지스터 쌍 중의 다른 하나의 트랜지스터의 게이트 사이에 접속된 제2 캐패시터를 구비하는 싱글-차동 신호 변환 회로.
  3. 제1항에 있어서, 보상된 차동 신호들은 실질적으로 서로 크기가 같고 위상이 180도인 싱글-차동 신호 변환 회로.
  4. 제1항에 있어서, 상기 보상회로는,
    제1 노드의 전압에 응답하여 게이팅되어 상기 신호 변환부의 출력단자 쌍 중에서 제1 차동 출력단자와 상기 보상회로의 출력단자 쌍 중에서 제1 보상 출력 단자의 전류 경로를 형성하는 제1 트랜지스터;
    제2 노드의 전압에 응답하여 게이팅되어 상기 신호 변환부의 출력단자 쌍 중에서 제2 차동 출력단자와 상기 보상회로의 출력단자 쌍 중에서 제2 보상 출력 단자의 전류 경로를 형성하는 제2 트랜지스터;
    상기 제1 차동 출력단자와 상기 제2 노드 사이에 접속된 제1 캐패시터; 및
    상기 제2 차동 출력단자와 상기 제1 노드 사이에 접속된 제2 캐패시터를 구비하는 싱글-차동 신호 변환 회로.
  5. 제2항 또는 제4항에 있어서, 상기 제1 캐패시터의 캐패시턴스와 상기 제2 캐패시터의 캐패시턴스는 실질적으로 동일한 싱글-차동 신호 변환 회로.
  6. 신호 변환부가 싱글-엔디드 신호를 수신하고 차동 신호들을 출력하는 단계; 및
    보상 회로가 상기 차동 신호들을 수신하고, 상기 차동 신호들 사이의 위상 부정합 에러와 진폭 부정합 에러를 보상하고, 보상된 차동 신호들을 출력하기 위한 단계를 구비하는 싱글-차동 신호 변환 방법.
  7. 송신기에서 발생 된 노이즈를 포함하는 RF 신호를 수신하여 상기 노이즈를 제거하고 증폭하여 싱글-엔디드 신호를 출력하는 저잡음 증폭기;
    상기 싱글-엔디드 신호를 수신하여 제1 차동 신호들을 생성하고 생성된 제1 차동 신호들 사이의 위상 부정합 에러와 진폭 부정합 에러를 보상하고, 보상된 제2 차동 신호들을 출력하는 싱글-차동 신호 변환 회로; 및
    상기 싱글-차동 신호 변환 회로와 접속되어 상기 제2 차동 신호들과 로컬 주파수 발생부에서 공급한 로컬 주파수를 혼합하여 중간 주파수대역의 신호들을 출력하는 믹서를 구비하는 RF 수신기.
  8. 제7항에 있어서, 상기 싱글-차동 신호 변환 회로는,
    상기 싱글-엔디드 신호를 수신하고 상기 제1 차동 신호들을 출력하기 위한 신호 변환부; 및
    상기 제1 차동 신호들을 수신하고, 상기 제1 차동 신호들 사이의 상기 위상 부정합 에러와 상기 진폭 부정합 에러를 보상하고, 보상된 상기 제2 차동 신호들을 출력하기 위한 보상 회로를 구비하는 RF 수신기.
  9. 제8항에 있어서, 상기 보상 회로는,
    상기 신호 변환부의 출력 단자 쌍과 상기 보상 회로의 출력 단자 쌍 사이에 접속된 트랜지스터 쌍;
    상기 신호 변환부의 출력 단자 쌍 중의 어느 하나와 상기 트랜지스터 쌍 중의 어느 하나의 트랜지스터의 게이트 사이에 접속된 제1 캐패시터; 및
    상기 신호 변환부의 출력 단자 쌍 중의 다른 하나와 상기 트랜지스터 쌍 중의 다른 하나의 트랜지스터의 게이트 사이에 접속된 제2 캐패시터를 구비하는 RF 수신기.
  10. 제8항에 있어서, 상기 보상회로는,
    제1 노드의 전압에 응답하여 게이팅되어 상기 신호 변환부의 출력단자 쌍 중에서 제1 차동 출력단자와 상기 보상회로의 출력단자 쌍 중에서 제1 보상 출력 단자의 전류 경로를 형성하는 제1 트랜지스터;
    제2 노드의 전압에 응답하여 게이팅되어 상기 신호 변환부의 출력단자 쌍 중에서 제2 차동 출력단자와 상기 보상회로의 출력단자 쌍 중에서 제2 보상 출력 단자의 전류 경로를 형성하는 제2 트랜지스터;
    상기 제1 차동 출력단자와 상기 제2 노드 사이에 접속된 제1 캐패시터; 및
    상기 제2 차동 출력단자와 상기 제1 노드 사이에 접속된 제2 캐패시터를 구비하는 RF 수신기.
  11. 제7항에 있어서, 상기 제2 차동 신호들은 실질적으로 서로 크기가 같고 위상이 180도인 RF 수신기.
  12. 제9항 또는 제10항에 있어서, 상기 제1 캐패시터의 캐패시턴스와 상기 제2 캐패시터의 캐패시턴스는 실질적으로 동일한 RF 수신기.
  13. 저잡음 증폭기가 송신기에서 발생 된 노이즈를 포함하는 RF 신호를 수신하여 상기 노이즈를 제거하고 증폭하여 싱글-엔디드 신호를 출력하는 단계;
    싱글-차동 신호 변환 회로가 상기 싱글-엔디드 신호를 수신하여 제1 차동 신호들을 생성하고 생성된 제1 차동 신호들 사이의 위상 부정합 에러와 진폭 부정합 에러를 보상하고, 보상된 제2 차동 신호들을 출력하는 단계; 및
    믹서가 상기 제2 차동 신호들과 로컬 주파수 발생부에서 공급한 로컬 주파수를 혼합하여 중간 주파수대역의 신호들을 출력하는 단계를 구비하는 RF 수신방법.
  14. 제13항에 있어서, 상기 제2 차동 신호들을 출력하는 단계는,
    신호 변환부가 상기 싱글-엔디드 신호를 수신하고 상기 제1 차동 신호들을 출력하는 단계; 및
    보상 회로가 상기 제1 차동 신호들을 수신하고, 상기 제1 차동 신호들 사이의 상기 위상 부정합 에러와 상기 진폭 부정합 에러를 보상하고, 보상된 상기 제2 차동 신호들을 출력하는 단계를 구비하는 RF 신호 수신방법.
  15. 제13항에 있어서, 상기 제2 차동 신호들은 실질적으로 서로 크기가 같고 위상이 180도인 RF 신호 수신방법.
KR1020070013241A 2007-02-08 2007-02-08 신호 변환기, 신호 변환 보상방법, 신호 변환기를 포함하는 rf 수신기, 및 rf신호 수신 방법 KR100916542B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070013241A KR100916542B1 (ko) 2007-02-08 2007-02-08 신호 변환기, 신호 변환 보상방법, 신호 변환기를 포함하는 rf 수신기, 및 rf신호 수신 방법
US12/008,769 US7646250B2 (en) 2007-02-08 2008-01-14 Signal converter having compensation unit
JP2008025412A JP5467724B2 (ja) 2007-02-08 2008-02-05 補償部を備える信号変換器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070013241A KR100916542B1 (ko) 2007-02-08 2007-02-08 신호 변환기, 신호 변환 보상방법, 신호 변환기를 포함하는 rf 수신기, 및 rf신호 수신 방법

Publications (2)

Publication Number Publication Date
KR20080074336A true KR20080074336A (ko) 2008-08-13
KR100916542B1 KR100916542B1 (ko) 2009-09-14

Family

ID=39685338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070013241A KR100916542B1 (ko) 2007-02-08 2007-02-08 신호 변환기, 신호 변환 보상방법, 신호 변환기를 포함하는 rf 수신기, 및 rf신호 수신 방법

Country Status (3)

Country Link
US (1) US7646250B2 (ko)
JP (1) JP5467724B2 (ko)
KR (1) KR100916542B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101162337B1 (ko) * 2008-12-16 2012-07-05 한국전자통신연구원 무선 통신 시스템의 신호 변환 장치 및 수신 장치
US9264787B2 (en) 2010-11-29 2016-02-16 Rosemount Inc. Communication system for process field device
US8264281B1 (en) * 2011-06-03 2012-09-11 Texas Instruments Incorporated Low-noise amplifier with tuned input and output impedances
TWI463802B (zh) * 2012-04-23 2014-12-01 Univ Nat Taiwan 差動訊號校正電路
US8742851B2 (en) * 2012-05-31 2014-06-03 The Regents Of The University Of California CMOS linear differential distributed amplifier and distributed active balun
US8872685B2 (en) * 2013-03-15 2014-10-28 Qualcomm Incorporated Techniques to reduce harmonic distortions of impedance attenuators for low-power wideband high-resolution DACs
EP2913922A1 (en) * 2014-02-28 2015-09-02 Telefonaktiebolaget L M Ericsson (publ) A low noise amplifier circuit
JP6669351B2 (ja) * 2016-01-20 2020-03-18 国立大学法人広島大学 能動バラン回路および電力増幅回路
EP3258597B1 (en) * 2016-06-13 2020-07-29 Intel IP Corporation Amplification circuit, apparatus for amplifying, low noise amplifier, radio receiver, mobile terminal, base station, and method for amplifying
CN108880481B (zh) * 2017-05-16 2021-10-08 博通集成电路（上海）股份有限公司 低噪放大器、用于低噪放大器的接收器和方法
US11038475B2 (en) * 2019-11-14 2021-06-15 Knu-Industry Cooperation Foundation Low-power, low-noise amplifier with negative feedback loop
US11677594B1 (en) * 2022-03-29 2023-06-13 Novatek Microelectronics Corp. Receiver and automatic offset cancellation method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0239709A (ja) * 1988-07-29 1990-02-08 Fujitsu Ltd 差動増幅回路
EP0660512B1 (fr) * 1993-12-22 1999-12-08 Philips Composants Et Semiconducteurs Amplificateur déphaseur et son application à un circuit recombineur
US5929710A (en) 1997-03-20 1999-07-27 National Semiconductor Corporation Cascode single-ended to differential converter
JP2001136034A (ja) * 1999-11-08 2001-05-18 Nippon Telegr & Teleph Corp <Ntt> 単相信号／差動信号変換型の電圧増幅器
US20030114129A1 (en) * 2001-12-17 2003-06-19 Jerng Albert C. System and method for a radio frequency receiver front end utilizing a balun to couple a low-noise amplifier to a mixer
US6731163B2 (en) 2002-03-08 2004-05-04 Texas Instruments Incorporated Miller de-compensation for differential input, differential output amplifier
WO2006117599A2 (en) * 2004-11-26 2006-11-09 Koninklijke Philips Electronics N.V. Single - ended to differential transformer circuit
KR100643608B1 (ko) * 2005-08-17 2006-11-10 삼성전자주식회사 고주파 수신 칩의 자동교정회로 및 방법

Also Published As

Publication number Publication date
US20080191807A1 (en) 2008-08-14
JP2008199611A (ja) 2008-08-28
JP5467724B2 (ja) 2014-04-09
KR100916542B1 (ko) 2009-09-14
US7646250B2 (en) 2010-01-12

Similar Documents

Publication Publication Date Title
KR100916542B1 (ko) 신호 변환기, 신호 변환 보상방법, 신호 변환기를 포함하는 rf 수신기, 및 rf신호 수신 방법
US7804361B2 (en) Low noise amplifier
CN109379050B (zh) 低噪声放大器电路
US7676212B1 (en) Signal mixer having a single-ended input and a differential output
KR101125500B1 (ko) 사후-왜곡 모드 및 고이득 모드를 갖는 ｌｎａ
US8463225B2 (en) Semiconductor integrated circuit and operation method of the same
KR101162337B1 (ko) 무선 통신 시스템의 신호 변환 장치 및 수신 장치
US7577418B2 (en) Sub-harmonic mixer and down converter with the same
US7603091B2 (en) Hybrid balun apparatus and receiver comprising the same
EP2110947B1 (en) Variable gain RF amplifier
JP2004120478A (ja) ミキサ回路及び差動増幅回路
US7227406B2 (en) Differential amplifier for balanced/unbalanced converter
US6850752B2 (en) Single-to-differential conversion circuit outputting DC-balanced differential signal
US9246456B2 (en) Amplification circuit and reception chain
JP5433614B2 (ja) 半導体集積回路および受信装置
US7298203B2 (en) Amplification system capable of reducing DC offset
KR20080075522A (ko) 인핸스드 믹서 디바이스
JP2005072735A (ja) 受信装置
US20030064698A1 (en) Linearization apparatus for mixer
US8855590B2 (en) Radio frequency signal receiving device
KR101004902B1 (ko) 스택구조의 능동 발룬
KR100345456B1 (ko) 마이크로웨이브모노리식집적회로용주파수혼합기
KR100965606B1 (ko) 저항성 주파수 혼합기
US7652515B1 (en) Clock signal conversion system
KR101017275B1 (ko) 광대역 무선통신 시스템의 다운 컨버전 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 11