KR102147585B1 - 위상 변환 결합기 기반의 저전력 고정확도 다중 위상 lo 생성회로 및 이를 적용한 주파수 혼합기 - Google Patents

위상 변환 결합기 기반의 저전력 고정확도 다중 위상 lo 생성회로 및 이를 적용한 주파수 혼합기 Download PDF

Info

Publication number
KR102147585B1
KR102147585B1 KR1020180173374A KR20180173374A KR102147585B1 KR 102147585 B1 KR102147585 B1 KR 102147585B1 KR 1020180173374 A KR1020180173374 A KR 1020180173374A KR 20180173374 A KR20180173374 A KR 20180173374A KR 102147585 B1 KR102147585 B1 KR 102147585B1
Authority
KR
South Korea
Prior art keywords
phase
signal
transistor
combiner
amplitude
Prior art date
Application number
KR1020180173374A
Other languages
English (en)
Other versions
KR20200082625A (ko
Inventor
임동구
배성진
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020180173374A priority Critical patent/KR102147585B1/ko
Publication of KR20200082625A publication Critical patent/KR20200082625A/ko
Application granted granted Critical
Publication of KR102147585B1 publication Critical patent/KR102147585B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/06—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by combining signals additively or in product demodulators
    • H03D3/14—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by combining signals additively or in product demodulators by means of semiconductor devices having more than two electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/22—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by means of active elements with more than two electrodes to which two signals are applied derived from the signal to be demodulated and having a phase difference related to the frequency deviation, e.g. phase detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0066—Mixing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 폴리페이즈 필터(Poly Phase Filter)에서 생성되는 IQ신호를 입력받아, 공통 소스(Common Source)증폭기로 동작되는 트랜지스터와 공통 드레인(Common drain)증폭기로 동작되는 트랜지스터에서 출력되는 출력신호를 합산하여 다중 위상 LO를 생성하는 회로와 이를 적용한 주파수 혼합기에 관한 것이다. 본 발명은 공통소스증폭기로 동작되는 트랜지스터와 공통드레인증폭기로 동작되는 트랜지스터에서 출력되는 출력신호를 합산하여 다중 위상신호를 생성함으로서, 저전압으로 사용할 수 있는 효과가 있다. 또한, 본 발명은 다이오드 연결부하를 가지는 공통소스증폭기의 이득의 비를 통해 생성된 위상신호에서 발생된 진폭의 오차를 감소시킴으로서, PVT (Process, Voltage, Temperature) 등 외부환경에 유리한 위상 변환 결합기를 제공할 수 있다. 또한, 본 발명의 위상 변환 결합기를 기반으로 하는 다중 위상 생성회로를 통해 저전력, 고정확도의 주파수 혼합기를 제공할 수 있는 효과가 있다.

Description

위상 변환 결합기 기반의 저전력 고정확도 다중 위상 LO 생성회로 및 이를 적용한 주파수 혼합기{Phase Shifting Adder-Based Low Power High Accuracy Multi-Phase LO Generation Circuit and Its Application For Mixer}
본 발명은 위상 변환 결합기를 기반의 저전력 고정확도 다중 위상 LO 생성회로 및 이를 적용한 주파수 혼합기에 관한 것이며, 보다 상세하게는 폴리페이즈 필터(Poly Phase Filter)에서 생성되는 IQ신호를 입력받아, 공통 소스(Common Source)증폭기로 동작되는 트랜지스터와 공통 드레인(Common drain)증폭기로 동작되는 트랜지스터에서 출력되는 출력신호를 합산하여 다중 위상 LO를 생성하는 회로와 이를 적용한 주파수 혼합기에 관한 것이다.
디지털 무선 통신 시스템상에서 데이터 송신은 변조된 라디오 주파수(RF) 신호를 획득하기 위해 데이터로 송신 LO 신호를 변조하고, 데이터 수신은 RF 신호를 증폭 및 수신 LO 신호로 하향 변환한다. 무선 RF 송수신기에는 보편적으로 옥텟 위상(Octet-phase)이 주로 사용된다. 신호 간 45°위상 차이를 가지는 옥텟 위상 (Octet-phase) LO(Local Oscillator)신호는 서브-하모닉 믹서(Sub-harmonic Mixer; SHM)와 LO 하모닉 제거 믹서 (Harmonic Rejection Mixer; HRM)에 사용될 수 있다.
도 1은 종래의 I/Q 경로에 대한 서브-하모닉 믹서이다. 도 1의 서브-하모닉 믹서(SHM)는 인가되는 LO 신호 주파수 fLO를 활용하여 2fLO 주파수 대역에서 위치하는 RF 입력 신호를 하향 주파수로 변환한다. 따라서 fLO 주파수 성분의 90°위상 차이를 가지는 다중 위상 LO 펄스를 인가하면, 믹서 내부 구조 동작에 의해 유효 LO (Effective LO) 주파수 성분은 2fLO가 되고, 출력 단에서 2fLO 만큼 하향 주파수 변환을 하는 효과를 가진다. 이 때, I/Q 출력을 고려할 경우 각 펄스 간 45°위상 차이를 가지는 옥텟 위상 (Octet-phase) LO 펄스가 필요하다.
미국 등록특허 9.276,622호(이하 '선행문헌'이라 칭함)는 주기적으로 파워 온 및 파워 오프(power off)되는 LO 생성기를 이용하여 연속적인 위상을 갖는 LO 신호를 생성하기 위한 장치이다. 선행문헌은 90°의 다른 4개의 분주된 신호들을 제공하는 2-분주(divide-by-two) 동상-직교위상 (inphase-quadrature) 분주기를 사용함에 따라 LO 주파수의 4배인 4fLO 주파수를 기준 클록 신호로 인가해야 한다. 따라서 선행문헌은 초고주파 대비 4배만큼의 주파수를 생성해야 됨에 따라 발진기가 소모하는 전력이 증가하게 되며, 전력의 소모 또한 증가되는 문제점을 가지고 있다.
최근에는 위의 문제점을 해결하기 위해 폴리페이즈 필터(Poly Phase Filter)와 위상 변환 결합기를 통해 옥텟 위상을 생성하는 회로가 사용되고 있다. 도 2는 폴리페이즈 필터와 위상 변환 결합기를 통해 옥텟 위상 신호를 생성하는 회로이다. 도 2를 참조하면, RC-CR 폴리페이즈 필터(100)를 통해 90° 위상 차이가 나는 IQ 신호가 생성되며, 45°위상 변환 결합기(200)와 동위상 변환결합기(300)를 통해 옥텟 위상 (Octet-phase) 신호를 생성되는 것을 확인할 수 있다.
도 3은 종래의 위상 변환 결합기를 나타내는 회로도이다. 도 3을 참조하면, 종래의 위상 변환 결합기는 인가된 0°와 90°의 신호를 벡터 합성하여 45°위상 신호가 생성한다. 벡터합성에 의해 45°위상의 신호가 생성되지만, 45°위상 변환 결합기와 동위상 변환결합기(동일한 신호가 인가되며, 입력과 같은 신호가 생성)의 출력간에는
Figure 112018132196421-pat00001
배 만큼의 진폭 차이가 존재하게 된다. 이러한 진폭 차이를 줄이기 위해서 45°위상 변환 결합기의 로드 저항을 α배 키워 이득을 증가시킴으로써, 출력 간 진폭 차이를 줄이는 방식이 사용되고 있다. 하지만 종래의 위상 변환 결합기 회로에서 사용되는 저항 값은 α만큼 서로 다르기 때문에 45°위상 변환 결합기와 동위상 변환 결합기의 시정수가 다르게 되고, 이는
Figure 112018132196421-pat00002
만큼의 위상 오차를 유발한다. 또한, 반도체 공정에서는 트랜지스터 소자 및 저항 소자 특성이 독립적으로 변하기 때문에 PVT (Process, Voltage, Temperature) 변화 시 정상 환경 대비 훨씬 더 큰 진폭 및 위상 오차를 보이게 된다.
미국 등록특허 9,276,622호(발명의 명칭 : LOCAL OSCILLATOR (LO) GENERATOR WITH MULT-PHASE DIVIDER AND PHASE LOCKED LOOP, 등록일 :2016.03.01.)
본 발명은 위와 같은 문제점을 해결하기 위해 공통소스증폭기로 동작되는 트랜지스터와 공통드레인증폭기로 동작되는 트랜지스터에서 출력되는 출력신호를 합산하여 다중 위상신호를 생성하는데 그 목적이 있다.
또한, 본 발명은 다이오드 연결부하를 가지는 공통소스증폭기의 이득의 비를 통해 생성된 위상신호에서 발생된 진폭의 오차를 감소시키는데 그 목적이 있다.
또한, 본 발명의 위상 변환 결합기를 기반으로 하는 다중 위상 생성회로가 적용된 주파수 혼합기를 제공하는데 그 목적이 있다.
본 발명에 따른 위상 변환 결합기 기반의 저전력 고정확도 다중 위상 LO 생성회로는 위상신호가 입력되는 제1신호입력부, 또 다른 위상신호가 입력되는 제2신호입력부, 상기 위상신호를 입력받아 공통소스증폭기로 동작되는 제1트랜지스터, 상기 또 다른 위상신호를 입력받아 공통드레인증폭기로 동작되는 제2트랜지스터, 및 상기 제1트랜지스터의 드레인에서 출력되는 출력신호와 상기 제2트랜지스터의 소스에서 출력되는 또 다른 출력신호를 합산하여 변환위상신호를 생성하는 신호생성부가 포함된 위상변환결합기를 포함한다.
본 발명에 따른 상기 위상변환결합기는 상기 제1트랜지스터가 상기 공통소스증폭기로 동작되고, 상기 제2트랜지스터 가 상기 공통드레인증폭기로 동작됨에 따라 발생되는 출력신호간 180°위상차이로 인해 상기 제1트랜지스터의 입력 신호는 음의 신호로 입력된다.
본 발명에 따른 위상 변환 결합기 기반의 저전력 고정확도 다중 위상 LO 생성회로는 위상 차이가 나는 IQ신호를 생성하기 위한 폴리페이즈필터, 및 상기 위상변환결합기와 동일한 구성으로 이루어지며, 상기 제1신호입력부와 상기 제2신호입력부에 동일한 위상신호가 입력되는 동위상변환결합기를 더 포함한다.
본 발명에 따른 상기 위상변환결합기 및 상기 동위상변환결합기는 다이오드 연결부하를 가지는 또 다른 공통소스증폭기의 이득의 비를 통해 상기 변환위상신호에서 발생된 진폭의 오차를 감소시키는 제1진폭오차감소부가 포함된 진폭조절부를 포함한다.
본 발명은 상기 다이오드 연결부하를 가지는 또 다른 공통소스증폭기의 이득은 상기 제1트랜지스터와 상기 제2 트랜지스터의 채널 너비의 비로 조절된다.
본 발명에 따른 , 상기 진폭조절부는 상기 제1진폭감소부와 동일한 구성으로 이루어지되, 상기 제1오차감소부에 의해 상기 감소된 진폭의 오차를 유지하면서 위상 오차를 이차적으로 감소시키는 제2위상오차감소부를 더 포함한다.
본 발명에 따른 다중 위상 생성회로는 상기 다중 위상 생성회로에서 생성되는 상기 다중 위상 신호를 필요로 하는 IQ회로, 주파수 혼합기(믹서)에 적용 가능하다.
본 발명은 공통소스증폭기로 동작되는 트랜지스터와 공통드레인증폭기로 동작되는 트랜지스터에서 출력되는 출력신호를 합산하여 다중 위상신호를 생성함으로서, 저전압으로 사용할 수 있는 효과가 있다.
또한, 본 발명은 다이오드 연결부하를 가지는 공통소스증폭기의 이득의 비를 통해 생성된 위상신호에서 발생된 진폭의 오차를 감소시킴으로서, PVT (Process, Voltage, Temperature) 등 외부환경에 유리한 위상 변환 결합기를 제공할 수 있다.
또한, 본 발명의 위상 변환 결합기를 기반으로 하는 다중 위상 생성회로를 통해 저전력, 고정확도의 주파수 혼합기를 제공할 수 있는 효과가 있다.
도 1은 종래의 I/Q 경로에 대한 서브-하모닉 믹서를 나타내는 도면이다.
도 2는 폴리페이즈 필터와 위상 변환 결합기를 통해 옥텟 위상 신호를 생성하는 회로이다.
도 3은 종래의 위상 변환 결합기를 나타내는 회로도이다.
도 4는 본 발명에 따른 위상 변환 결합기를 나타내는 회도로이다.
도 5는 본 발명에 따른 위상 변환 결합기에서 생성된 위상신호의 진폭 오차를 감소시키는 진폭조절부를 나타내는 회로도이다.
도 6은 본 발명에서 제안하는 위상 변환 결합기의 시뮬레이션 결과를 나타내는 도면이다.
도 7은 본 발명에서 제안하는 위상 변환 결합기에 대한 Monte Carlo 시뮬레이션 결과를 나타내는 도면이다.
이하, 본 발명의 바람직한 실시 예에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다. 본 발명의 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다.
도 2는 폴리페이즈 필터와 위상 변환 결합기를 통해 옥텟 위상 신호를 생성하는 회로의 일 실시예이다. 본 발명의 다중 위상 생성회로는 도 2와 구조와 동일하게 폴리페이즈 필터(100), 위상 변환 결합기(200), 및 동위상 변환결합기(300)로 이루어진다. 도 2의 폴리페이즈 필터(100)는 90°의 위상 차이가 나는 IQ신호를 생성하기 위한 장치이며, 공지된 기술로 자세한 설명은 생략한다.
도 4는 본 발명에 따른 위상 변환 결합기를 나타내는 회도로이다. 위상 변환 결합기(200)는 폴리페이즈 필터(100)에서 생성된 위상 신호를 인가받으며, 도 2와 같이 0°, 90°, 180°, 270°의 위상신호를 입력받는다.
도 4를 참조하면, 위상 변환 결합기(200)의 주요구성으로는 제1신호입력부(210), 제2신호입력부(220), 제1트랜지스터(211), 제2트랜지스터(221), 제1바이어스 저항(212). 제2바이어스 저항(222), 신호생성부(230)을 포함할 수 있다.
제1신호입력부(210)는 폴리페이즈 필터(100)로부터 위상 신호를 입력받으며, 제2신호입력부(220)는 폴리페이즈 필터(100)로부터 또 다른 위상신호를 입력받는다. 이하 위상신호가 0°, 또 다른 위상신호가 90°인 경우를 실시 예로 설명한다.
도 4를 참조하면, 제1바이어스 저항(212)은 제1트랜지스터(211)의 게이트(gate)에 연결되며, 제1트랜지스터(211)는 드레인(drain) 단자에서 출력이 얻어지는 공통소스증폭기(CS증폭기)로 동작된다. 제2바이어스 저항(222)은 제2트랜지스터(221)의 게이트(gate)에 연결되며, 제2트랜지스터(221)는 소스(source) 단자에서 출력이 얻어지는 공통드레인증폭기(CD증폭기)로 동작된다. 따라서 각각의 트랜지스터에서 출력은 180°위상차이를 가지게 되며, 제1트랜지스터(211)에 입력되는 위상신호는 180°의 위상 차이를 가지는 음의 신호로 입력된다.
도 4에서 제1트랜지스터(211)와 제2트랜지스터(221)에 흐르는 드레인 전류는 각각
Figure 112020054052934-pat00003
,
Figure 112020054052934-pat00004
식으로 나타낼 수 있다. 이 때, 두 트랜지스터가 동일한 경우 두 트랜지스터에서 흐르는 드레인 전류는 같으므로 출력은 Vout=V1+V2으로 나타난다. 위상신호 -V1= -Acos(ωt+0°) = Acos(ωt+180°)이고, 위상신호 V2= Acos(ωt+90°)일 때, Vout= A(2*cos (
Figure 112020054052934-pat00005
)*cos(-45°) = A
Figure 112020054052934-pat00006
* cos(ωt+45°)가 나타난다.
동위상 변환 결합기(300)는 위상 변환 결합기(200)와 동일한 구성으로 이루어지며, 제1신호입력부와 제2신호입력부에 180°위상차이의 신호가 입력된다. 위상 신호 -V1= -Acos(ωt+0°) = Acos(ωt+180°) 이고, 위상 신호 V2 = Acos(ωt+0°) 일 때, Vout= A(2*cos (
Figure 112020054052934-pat00007
)*cos(0°) = 2A * cos(ωt+0°)로 나타난다.
위와 같이 위상 변환 결합기(200)와 동위상 변환 결합기(200)에서 출력되는 위상의 차이는 45°이며, 진폭의 차이는
Figure 112018132196421-pat00008
배가 된다.
도 5는 본 발명에 따른 위상신호에서 발생된 진폭의 오차를 감소시키는 위한 진폭조절부를 나타내는 회로도이다. 도 5를 참조하면, 진폭조절부는 4개의 트랜지스터(231, 232, 241, 242)로 구성된다. 편의상 순차적으로 제1조절트랜지스터(231) 내지 제4 조절트랜지스터(242)로 지칭한다. 제1조절트랜지스터(231) 및 제2조절트랜지스터(232)는 제1진폭오차감소부가 되며, 3조절트랜지스터(241) 및 제4조절트랜지스터(242)는 제2위상오차감소부가 된다.
제1진폭오차감소부는 다이오드 연결부하를 가지는 공통소스증폭기의 이득의 비를 통해 변환위상신호에서 발생된 진폭의 오차를 감소시킨다. 도 4를 참조하면, 다이오드 연결부하를 가지는 공통소스증폭기의 이득은 너비(Width)의 비로 조절되며, 너비(Width)를 α만큼 조절함으로서 진폭 오차를 줄이게 된다. Av =
Figure 112018132196421-pat00009
가 되며, W1=W2 일 때, 공통소스증폭기의 이득이
Figure 112018132196421-pat00010
가 되기 위해 α는 2가 된다. 여기서 W1은 제1조절트랜지스터(231)의 너비(Width), W2는 제2조절트랜지스터(232)의 너비(Width)이다. 이와 같이, 본 발명은 공통소스증폭기의 이득의 너비(Width)를 조절하여 진폭 오차를 줄임으로서 종래의 로드 저항에 비해 외부 환경에 보다 둔감하게 작용될 수 있다.
제2위상오차감소부는 제1진폭감소부와 동일한 구성으로 이루어지되, 제1오차감소부에 의해 감소된 진폭의 오차를 유지하면서 위상 오차를 감소시키는 장치이다. 제2위상오차감소부는 제3 조절트랜지스터(241)와 제4 조절트랜지스터(242)로 이루어진다. 제1진폭오차감소부에서 진폭오차를 0,1mV 수준으로 맞춘다면 위상 오차가 0.1°정도 생기게 되며, 제2위상오차감소부에 의해 0.1°의 위상 오차가 더욱 감소하게 된다
도 6은 본 발명에서 제안하는 위상 변환 결합기의 시뮬레이션 결과를 나타내는 도면이다. 도 6을 참조하면 400MHz에서 이득 오차는 0.1mV, 위상 오차는 1m°, 이미지 제거비는 84dB를 나타내며, 오차가 매우 적은 것으로 확인되었다. 도 7은 본 발명에서 제안하는 위상 변환 결합기에 대한 Monte Carlo 시뮬레이션 결과를 나타내는 도면이다. Monte Carlo 시뮬레이션을 통해 PVT(Process, Voltage, Temperature)변화에 얼마나 둔감한지를 확인할 수 있으며, Process 및 Mismatch를 고려하여 총 500회 구현하였다. 시뮬레이션 한 결과, 최대 위상 오차는 0.46°, 최대 진폭 오차는 5.5mV로 관측되었다. 또한, 500회 모두 40dB 이상의 이미지 제거량을 보장해주는 성능으로 종래의 회로(위상 오차 약 1.5°, 진폭 약 35mV)와 대비했을 때 PVT에 매우 둔감함을 확인할 수 있다.
본 발명에서 제안하는 다중 위상 생성회로는 종래의 주파수 혼합기(믹서)에 적용 가능하다. 주파수 혼합기(믹서)는 인가되는 다중 위상 신호를 통해 무선 주파수입력 신호를 하향 주파수로 변환하는 서브-하모닉 믹서, 다중 위상 신호를 각각의 믹서에 인가한 후 합산하여 주파수 신호로 출력하는 하모닉 제거 믹서, 스퓨리어스 이미지 응답(spurious response)을 감소시키는 이미지 제거 믹서(image reject mixer) 등 다양한 종류의 주파수 혼합기로 구성된다. 이러한 주파수 혼합기는 다중 위상신호를 필요로 하며, 본 발명에서 제안하는 다중 위상 생성회로를 적용함으로서, 저전력, 고정확도의 주파수 혼합기를 제작할 수 있다.
또한, 본 발명은 RF통신에서 보편적으로 사용되는 45°위상 차이를 가지는 옥텟 위상 (Octet-phase)에 대해서만 기재되었으나. 옥텟 위상보다 더 많은 다중 위상을 가지는 신호 생성에도 응용될 수 있다.
100 : 폴리페이즈 필터 200 : 위상 변환 결합기
210 : 제1신호입력부 211 : 제1트랜지스터
212 : 제1바이어스 저항 220 : 제2신호입력부
221 : 제2트랜지스터 222 : 제2바이어스 저항
230 : 신호생성부 231 : 제1조절트랜지스터
232 : 제2조절트랜지스터 241 : 제3조절트랜지스터
242 : 제4조절트랜지스터 300 : 동위상 변환 결합기

Claims (7)

  1. 위상신호가 입력되는 제1신호입력부;
    또 다른 위상신호가 입력되는 제2신호입력부;
    상기 위상신호를 입력받아 공통소스증폭기로 동작되는 제1트랜지스터;
    상기 또 다른 위상신호를 입력받아 공통드레인증폭기로 동작되는 제2트랜지스터; 및
    상기 제1트랜지스터의 드레인에서 출력되는 출력신호와 상기 제2트랜지스터의 소스에서 출력되는 또 다른 출력신호를 합산하여 변환위상신호를 생성하는 신호생성부; 및 다이오드 연결부하를 가지는 또 다른 공통소스증폭기의 이득의 비를 통해 상기 변환위상신호에서 발생된 진폭의 오차를 감소시키는 제1진폭오차감소부를 포함하는 진폭조절부;가 포함된 위상변환결합기;를 포함하는 것을 특징으로 하는 위상 변환 결합기 기반의 저전력 고정확도 다중 위상 LO 생성회로.
  2. 제1항에 있어서, 상기 위상변환결합기는
    상기 제1트랜지스터가 상기 공통소스증폭기로 동작하고, 상기 제2트랜지스터가 상기 공통드레인증폭기로 동작됨에 따라 발생되는 출력신호의 위상차이로 인해 상기 위상신호 및 상기 또 다른 위상신호가 90도 위상차이를 가지고 입력되는 것을 특징으로 하는 위상 변환 결합기 기반의 저전력 고정확도 다중 위상 LO 생성회로.
  3. 제2항에 있어서,
    위상 차이가 나는 IQ 신호를 생성하기 위한 폴리페이즈 필터; 및
    상기 위상변환결합기와 동일한 구성으로 이루어지며, 상기 제1신호입력부와 상기 제2신호입력부에 180도 위상차이를 가지는 신호가 입력되는 동위상변환결합기;를 더 포함하는 것을 특징으로 하는 위상 변환 결합기 기반의 저전력 고정확도 다중 위상 LO 생성회로.
  4. 삭제
  5. 제1항에 있어서,
    상기 다이오드 연결부하를 가지는 또 다른 공통소스증폭기의 이득이 상기 제1트랜지스터와 상기 제2 트랜지스터의 채널 너비의 비로 조절하는 것을 특징으로 하는 위상 변환 결합기 기반의 저전력 고정확도 다중 위상 LO 생성회로.
  6. 제1항에 있어서, 상기 진폭조절부는
    상기 제1진폭오차감소부와 동일한 구성으로 이루어지되, 상기 제1진폭오차감소부에 의해 상기 감소된 진폭의 오차를 유지하면서 위상 오차를 이차적으로 감소시키는 제2위상오차감소부를 더 포함하는 것을 특징으로 하는 위상 변환 결합기 기반의 저전력 고정확도 다중 위상 LO 생성회로
  7. 삭제
KR1020180173374A 2018-12-31 2018-12-31 위상 변환 결합기 기반의 저전력 고정확도 다중 위상 lo 생성회로 및 이를 적용한 주파수 혼합기 KR102147585B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180173374A KR102147585B1 (ko) 2018-12-31 2018-12-31 위상 변환 결합기 기반의 저전력 고정확도 다중 위상 lo 생성회로 및 이를 적용한 주파수 혼합기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180173374A KR102147585B1 (ko) 2018-12-31 2018-12-31 위상 변환 결합기 기반의 저전력 고정확도 다중 위상 lo 생성회로 및 이를 적용한 주파수 혼합기

Publications (2)

Publication Number Publication Date
KR20200082625A KR20200082625A (ko) 2020-07-08
KR102147585B1 true KR102147585B1 (ko) 2020-08-24

Family

ID=71600665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180173374A KR102147585B1 (ko) 2018-12-31 2018-12-31 위상 변환 결합기 기반의 저전력 고정확도 다중 위상 lo 생성회로 및 이를 적용한 주파수 혼합기

Country Status (1)

Country Link
KR (1) KR102147585B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080032656A1 (en) * 2004-08-02 2008-02-07 Semiconductor Ideas To The Market (Itom) Bv Controllable Power Operational Transconductance Amplifier

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7483678B2 (en) * 2005-09-27 2009-01-27 Skyworks Solutions, Inc. Single chip GSM/EDGE transceiver architecture with closed loop power control

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080032656A1 (en) * 2004-08-02 2008-02-07 Semiconductor Ideas To The Market (Itom) Bv Controllable Power Operational Transconductance Amplifier

Also Published As

Publication number Publication date
KR20200082625A (ko) 2020-07-08

Similar Documents

Publication Publication Date Title
US6560449B1 (en) Image-rejection I/Q demodulators
KR100533626B1 (ko) 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기
US7817970B2 (en) Transmitting/receiving device having a polar modulator with variable predistortion
US6850749B2 (en) Local oscillator architecture to reduce transmitter pulling effect and minimize unwanted sideband
US6091303A (en) Method and apparatus for reducing oscillator noise by noise-feedforward
US7471939B2 (en) Multiplier and radio communication apparatus using the same
CN106603072B (zh) 具有模拟正交校准环路的注入锁定环形振荡器电路
KR102492442B1 (ko) 단일 트랜지스터를 사용하여 lo 누설 및 이미지 제거를 검출하는 방법 및 장치
US8384485B2 (en) Reducing spurs in injection-locked oscillators
US20120019305A1 (en) Harmonic rejection of signal converting device and method thereof
US7848453B2 (en) Independent LO IQ tuning for improved image rejection
US8718576B2 (en) Radio frequency modulator and method thereof
KR20060080544A (ko) 신호 처리 회로와 이것을 이용한 통신 장치
US7319366B2 (en) Offset local oscillator without using frequency divider
US8947151B2 (en) Frequency mixing circuit and method for suppressing local oscillation leakage in frequency mixing circuit
US11581852B2 (en) Systems and methods for detecting local oscillator leakage and image tone in I/Q mixer based transceivers
US6785528B2 (en) Quadrature divider
JP2007020192A (ja) 伝送構造、伝送構造を有するトランシーバ、および、信号処理方法
US9270300B2 (en) Radio frequency signal transmission method and device
KR102147585B1 (ko) 위상 변환 결합기 기반의 저전력 고정확도 다중 위상 lo 생성회로 및 이를 적용한 주파수 혼합기
US9264076B2 (en) Signal generation device
US20090039943A1 (en) Mixer and transceiver having the mixer
US8344818B1 (en) Single side band (SSB) mixer
US6480046B1 (en) Transmitter apparatus and methods using frequency doubling modulation
US20190103838A1 (en) Modulator and modulation method

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant