JP4885643B2 - ミキサ回路 - Google Patents

Description

本発明は、高周波信号とローカル信号の周波数混合により中間周波信号を生成、出力するミキサ回路に係り、特に、周波数特性の向上等を図ったものに関する。

無線技術の応用は近年様々な分野において実現されており、例えば、自動車の施錠及び解錠や、エンジンの起動及び停止、さらには、ガレージ等のドアの開閉を無線による遠隔操作で行えるようにしたシステムなどが実用に供されている。このような遠隔操作システムの受信器においては、送信器からの送信電波を受信し、搬送波の除去、中間周波数（ＩＦ）信号への変換を行う回路方式として、いわゆるスーパーヘテロダイン方式が用いられることが多く、その場合、ミキサ回路が必須となる。

図２には、この種のミキサ回路の従来例が示されており、以下、同図を参照しつつ従来のミキサ回路について説明する。
このミキサ回路は、バッファ増幅器１０１Ａと２重平行型差動増幅器１０３Ａとに大別されて構成されたものとなっている。
バッファ増幅器１０１Ａは、トランジスタＱ１１，Ｑ１２を入力としてエミッタ結合型差動増幅器が構成されてなるもので、図示されない発振器で生成、出力されたローカル信号が、トランジスタＱ１１のベースに接続されたローカル信号入力端子Ｖin1には正相で、トランジスタＱ１２のベースに接続されたローカル信号入力端子Ｖin2には、逆相で、それぞれ入力されるものとなっている。
なお、トランジスタＱ１１のコレクタには、抵抗器Ｒ５Ａを介して、また、トランジスタＱ１２のコレクタには、抵抗器Ｒ６Ａを介して、それぞれ電源電圧Ｖccが印加されるようになっている。

一方、２重平行型差動増幅器１０３Ａは、良く知られているギルバードセルと称される回路構成となっており、バッファ増幅器１０１Ａからのローカル信号が入力されるトランジスタＱ５Ａ〜Ｑ８Ａと、高周波信号（ＲＦ信号）、すなわち、受信信号が入力されるトランジスタＱ９Ａ，Ｑ１０Ａと定電流源Ｉ４とを具備して構成されたものとなっている。ＲＦ信号は、トランジスタＱ９Ａのベースに接続されたＲＦ入力端子+RFinに正相で、トランジスタＱ１０Ａのベースに接続されたＲＦ入力端子-RFinに逆相で、それぞれ入力されるものとなっている。

かかる構成において、バッファ増幅器１０１Ａへ入力されたローカル信号は、このバッファ増幅器１０１Ａにおいて増幅されて２重平行型差動増幅器１０３ＡのトランジスタＱ５Ａ〜Ｑ８Ａのベースに印加される。そして、ＲＦ信号とローカル信号は周波数混合され、中間周波信号が出力端子OUTから得られるようになっている。
なお、このような回路例としては、例えば、非特許文献１などに開示されたものがある。
B.Gilbert, "A precision four-quadrantmultiplier with subnanosecond response", IEEE Journal of Solid-State Circuits, nol.SC-3, pp.353-365, December1968.

ところで、上述のような遠隔操作システムにおいては、ベースバンド信号として、一般に矩形波信号が用いられ、ＦＭ波等の搬送波で密度変調された電波を用いる構成を採ることが多い。最近では、多機能化を図るために信号の周波数を高くする傾向があるが、そのためには、ミキサ回路を高速動作させる必要がある。
しかしながら、先に述べたような従来の構成では、高速動作させる場合に、トランジスタＱ１１，Ｑ１２と、その負荷抵抗となる抵抗器Ｒ５Ａ，Ｒ６Ａの寄生容量による時定数の増加により出力波形の鈍りが生じてしまうため、カットオフ周波数が低下し、受信器の正常動作が維持できなくなってしまうという問題が生ずる。

図３には、このような従来回路における高速動作に伴うカットオフ周波数の低下の様子を概略的に表した出力波形図が示されている。同図において、実線の波形Ａは、カットオフ周波数の低下の無い通常時の出力状態を示し、点線の波形Ｂは、カットオフ周波数の低下が生じた場合の出力状態を示すものである。このように、波形の鈍りにより、論理値Ｈｉｇｈとされる期間が短くなり、そのため、後段の回路において、本来は論理値Ｈｉｇｈと認識されるべきタイミングに論理値Ｌｏｗと認識されてしまい、回路の誤動作を招いてしまうことがある。

ここで、図２に示された従来回路におけるカットオフ周波数は、次述するように定まるものとなっている。
まず、トランジスタＱ１１のトランスコンダクタンスをｇｍ１１、トランジスタＱ１２のトランスコンダクタンスをｇｍ１２とすると、それぞれのトランジスタによる利得は、ｇｍ１１×Ｒ５、ｇｍ１２×Ｒ６と表される。なお、Ｒ５、Ｒ６は、便宜的に図２における抵抗器Ｒ５Ａ、Ｒ６Ａの抵抗値であるとする。
また、トランジスタＱ５Ａ、Ｑ６Ａのそれぞれのコレクタ出力をＶo３、Ｖo４とすると、そのカットオフ周波数は、出力に接続された抵抗器Ｒ５Ａ、Ｒ６ＡとそれぞれのトランジスタＱ５Ａ、Ｑ６Ａの寄生容量Ｃｓ５、Ｃｓ６から、それぞれ、１／（２π×Ｒ５×Ｃｓ５）、１／（２π×Ｒ６×Ｃｓ６）と表される。

ミキサ回路を高周波で動作させる場合、トランジスタの寄生容量を減らすことは困難であるので、カットオフ周波数を伸ばす方策としては、出力の抵抗器Ｒ５Ａ、Ｒ６Ａの抵抗値を減らすことが考えられる。しかし、出力の抵抗値を減らすことは、利得の低下を招くこととなり、得策とは言い難い。
そこで、利得の低下を生じさせないようにするため、電流量を増やすことが考えられるが、これは消費電流、消費電力の増大を招くため、これもまた得策とは言い難い。
このように、従来回路においてカットオフ周波数を伸ばすことは、何らかのデメリットを伴うため、カットオフ周波数の上昇とデメリットの大きさとの妥協点を探るほかなかった。

本発明は、上記実状に鑑みてなされたもので、利得の低下や、消費電流の増加を招くことなく、カットオフ周波数を伸ばすことのできるミキサ回路を提供するものである。

上記本発明の目的を達成するため、本発明に係るミキサ回路は、
正相及び逆相で入力されるローカル信号が差動増幅されるよう構成されてなるバッファ増幅器と、
正相及び逆相で高周波信号が入力される第１の差動対を有すると共に、前記第１の差動対の出力段を構成し、前記バッファ増幅器の正転及び反転出力が入力される第２及び第３の２つの差動対を有してなる２重平衡型差動増幅器と、を具備してなるミキサ回路であって、
前記バッファ増幅器の差動対を構成するトランジスタのコレクタに並列−並列帰還回路により構成される電流−電圧変換回路が負荷として接続されてなり、
前記電流−電圧変換回路は、
前記バッファ増幅器の差動対を構成する第１及び第２のトランジスタの内、第１のトランジスタのコレクタと電源との間に直列接続された第１の抵抗器と、前記第２のトランジスタのコレクタと電源との間に直列接続された第２の抵抗器と、
前記第１の抵抗器の前記電源側の端子とコレクタが接続されると共に、前記第１の抵抗器と前記第１のトランジスタのコレクタとの接続点にベースが接続される一方、エミッタとグランドとの間に定電流源が設けられた第３のトランジスタと、
前記第２の抵抗器の前記電源側の端子とコレクタが接続されると共に、前記第２の抵抗器と前記第２のトランジスタのコレクタとの接続点にベースが接続される一方、エミッタとグランドとの間に定電流源が設けられた第４のトランジスタと、を具備してなり、
前記バッファ増幅器の出力信号が前記第１の抵抗器と第３のトランジスタのコレクタとの接続点と、前記第２の抵抗器と第４のトランジスタのコレクタとの接続点とから、それぞれ出力されるよう構成されてなるものである。

本発明によれば、バッファ増幅器の負荷として電流−電圧変換器を設けて出力インピーダンスを下げることができるようにしたので、時定数の影響を抑圧でき、そのため、高速動作させても利得を低下させることなくカットオフ周波数を大きくすることができるという効果を奏するものである。

以下、本発明の実施の形態について、図１を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態におけるミキサ回路の構成例について、図１を参照しつつ説明する。
このミキサ回路は、バッファ増幅器１０１と、Ｉ−Ｖ（電流−電圧）変換器１０２と、２重平衡型差動増幅器１０３とに大別されて構成されたものとなっている。

バッファ増幅器１０１は、ｎｐｎ型の第１及び第２のトランジスタ（図１においては、それぞれ「Ｑ１」、「Ｑ２」と表記）１，２と、第１の定電流源１１を主たる構成要素として構成されたものとなっている。
第１及び第２のトランジスタ１，２は、入力差動対をなすように設けられている。すなわち、第１及び第２のトランジスタ１，２のエミッタは、相互に接続され、このエミッタとグランドとの間には、第１の定電流源（図１においては「Ｉ１」と表記）１１が設けられている。

一方、第１のトランジスタ１のベースは、第１のローカル入力端子（図１においては「Ｖin1」と表記）３１に、第２のトランジスタ２のベースは、第２のローカル入力端子（図１においては「Ｖin2」と表記）３２に、それぞれ接続されている。
また、第１のトランジスタ１のコレクタは、次述するＩ−Ｖ変換器１０２の第３のトランジスタ３のベースに接続されると共に、第１の抵抗器２１を介して、第３のトランジスタ３のコレクタ及び、後述する２重平衡型差動増幅器１０３の第５及び第８のトランジスタ５，８のベースに接続されたものとなっている。

さらに、第２のトランジスタ２のコレクタは、次述するＩ−Ｖ変換器１０２の第４のトランジスタ４のベースに接続されると共に、第２の抵抗器２２を介して、第４のトランジスタ４のコレクタ及び、後述する２重平衡型差動増幅器１０３の第６及び第７のトランジスタ６，７のベースに接続されたものとなっている。

Ｉ−Ｖ変換器１０２は、ｎｐｎ型の第３及び第４のトランジスタ３，４と第２及び第３の定電流源（図１においては、それぞれ「Ｉ２」、「Ｉ３」と表記）１２，１３と、第１乃至第４の抵抗器（図１においては、それぞれ「Ｒ１」、「Ｒ２」、「Ｒ３」、「Ｒ４」と表記）２１〜２４とを有して構成されたものとなっている。

第３のトランジスタ３のエミッタとグランドとの間には、第２の定電流源１２が、第４のトランジスタ４のエミッタとグランドとの間には、第３の定電流源１３が、それぞれ設けられている。
一方、第３のトランジスタ３のベースは、先に述べたように第１のトランジスタ１のコレクタに、第４のトランジスタ４のベースは、同じく先に述べたように第２のトランジスタのコレクタに、それぞれ接続されている。

また、第３のトランジスタ３のコレクタには、第３の抵抗器２３を介して電源電圧Ｖccが、第４のトランジスタ４のコレクタには、第４の抵抗器２４を介して電源電圧Ｖccが、それぞれ印加されるようになっている。
さらに、第３のトランジスタ３のコレクタには、先に述べたように第１の抵抗器２１を介してバッファ増幅器１０１の第１のトランジスタ１のコレクタが、第４のトランジスタ４のコレクタには、同じく先に述べたように第２の抵抗器２２を介してバッファ増幅器１０１の第２のトランジスタ２のコレクタが、それぞれ接続されている。このように、Ｉ−Ｖ変換器１０２は、バッファ増幅器１０１の負荷となっており、第３のトランジスタ３のコレクタと第４のトランジスタ４のコレクタには、それぞれバッファ増幅器１０１の出力信号が得られるものとなっている。

２重平衡型差動増幅器１０３は、良く知られているギルバートセル回路を用いたものとなっており、ｎｐｎ型の第５乃至第１０のトランジスタ（図１においては、それぞれ「Ｑ５」、「Ｑ６」、「Ｑ７」、「Ｑ８」、「Ｑ９」、「Ｑ１０」と表記）５〜１０と第４の定電流源（図１においては「Ｉ４」と表記）１４とを主たる構成要素として構成されたものとなっている。
この２重平衡型差動増幅器１０３において、第５及び第６のトランジスタ５，６が１つの差動対（第２の差動対）を、第７及び第８のトランジスタ７，８が１つの差動対（第３の差動対）を、そして第９及び第１０のトランジスタ９，１０が１つの差動対（第１の差動対）を、それぞれ構成するものとなっている。

具体的には、まず、第９のトランジスタ９と第１０のトランジスタ１０は、相互にエミッタが接続され、このエミッタとグランドとの間に、第４の定電流源１４が設けられる一方、第９のトランジスタ９のコレクタは、第５及び第６のトランジスタ５，６のエミッタに、第１０のトランジスタ１０のコレクタは、第７及び第８のトランジスタ７，８のエミッタに、それぞれ接続されたものとなっている。

また、第９のトランジスタ９のベースは、第１のＲＦ信号入力端子（図１においては「+RFin」と表記）３３に、第１０のトランジスタ１０のベースは、第２のＲＦ信号入力端子（図１においては「-RFin」と表記）３４に、それぞれ接続されている。そして、第１のＲＦ信号入力端子３３には、被周波数変換信号である高周波信号（受信信号）が、正相で印加される一方、第２のＲＦ信号入力端子３４には、被周波数変換信号である高周波信号（受信信号）が、逆相で印加されるものとなっている。

一方、差動対を構成する第５及び第６のトランジスタ５，６は、各々のエミッタが相互に接続され、上述したように第９のトランジスタ９のコレクタが接続される一方、第５のトランジスタ５のコレクタには、電源電圧Ｖccが印加されるようになっており、また、第６のトランジスタ６のコレクタは、次述する第８のトランジスタ８のコレクタと共に、出力端子３５に接続されたものとなっている。

そして、第５のトランジスタ５のベースは、先に述べたように第８のトランジスタ８のベースと共に第３のトランジスタ３のコレクタに接続される一方、第６のトランジスタ６のベースは、先に述べたように第７のトランジスタ７のベースと共に第４のトランジスタ４のコレクタに接続されている。

差動対を構成する第７及び第８のトランジスタ７，８は、各々のエミッタが相互に接続され、上述したように第１０のトランジスタ１０のコレクタが接続される一方、第７のトランジスタ７のコレクタには、電源電圧Ｖccが印加されるようになっており、また、第８のトランジスタ８のコレクタは、既に述べたように出力端子３５に接続されたものとなっている。

そして、第７のトランジスタ７のベースは、既に述べたように第６のトランジスタ６のベースと共に第４のトランジスタ４のコレクタに接続される一方、第８のトランジスタ８のベースは、既に述べたように第５のトランジスタ５のベースと共に第３のトランジスタ３のコレクタに接続されている。
このように、第５及び第６のトランジスタ５，６による差動対と第７及び第８のトランジスタ７，８による差動対は、第９及び第１０のトランジスタ９，１０による差動対の出力段を構成するものとなっている。

次に、かかる構成における動作について説明する。
まず、第１及び第２のローカル入力端子３１，３２には、振幅、周波数が同一で、位相が１８０度異なるローカル信号が入力されるものとする。
かかる前提条件の下、第１及び第２のトランジスタ１，２には、コレクタ電流Ｉc1 ，Ｉc2がそれぞれ交互に流れることとなる。

そして、第１のトランジスタ１のコレクタ電流Ｉc1は、第１及び第３の抵抗器２１，２３、第３のトランジスタ３並びに第２の定電流源１２で構成された並列−並列帰還回路で実現された電流−電圧変換回路を流れるので、第１及び第３の抵抗器２１，２３と第３のトランジスタ３との相互の接続点における出力電圧Ｖo1は、コレクタ電流Ｉc1と第１の抵抗器２１との積で表される大きさとなる。
ここで、第１のトランジスタ１のトランスコンダクタンスをｇｍ１とし、第１の抵抗器２１の抵抗値を便宜的にＲ１とすると、その利得は、ｇｍ１×Ｒ１と表される。

同様に、第２のトランジスタ２のコレクタ電流Ｉc2は、第２及び第４の抵抗器２２，２４、第４のトランジスタ４並びに第３の定電流源１３で構成された並列−並列帰還回路で実現された電流−電圧変換回路を流れるので、第２及び第４の抵抗器２２，２４と第４のトランジスタ４との相互の接続点における出力電圧Ｖo2は、コレクタ電流Ｉc２と第２の抵抗器２２の積で表される大きさとなる。
ここで、第２のトランジスタ２のトランスコンダクタンスをｇｍ２とし、第２の抵抗器２２の抵抗値を便宜的にＲ２すると、その利得は、ｇｍ２×Ｒ２と表される。

このような動作により、信号増幅がなされることとなるが、電流−電圧変換回路における負帰還の効果により、そのループ利得をＧとすれば、出力インピーダンスは１／Ｇとなり、出力端子における時定数も同時に低減されるため、出力のカットオフ周波数は、先に図２で説明した従来回路に比して大きくなる。

なお、ここで、図２に示された従来回路における抵抗器Ｒ５Ａ、抵抗器Ｒ６Ａのそれぞれの抵抗値を便宜的にＲ５、Ｒ６とし、第５のトランジスタ５のトランスコンダクタンスをｇｍ１１、第６のトランジスタ６のトランスコンダクタンスをｇｍ１２とし、ｇｍ１＝ｇｍ１１、ｇｍ２＝ｇｍ１２、Ｒ１＝Ｒ５、Ｒ２＝Ｒ６とすれば、図２に示された従来回路と同一利得を実現することができ、しかも、その場合のカットオフ周波数は、図２に示された従来回路よりも大となる。

本発明の実施の形態におけるミキサ回路の構成例を示す構成図である。 従来回路の一回路構成例を示す回路図である。 従来回路におけるカットオフ周波数の低下を説明するため出力波形を模式的に表した出力波形図である。

符号の説明

３１…第１のローカル入力端子
３２…第２のローカル入力端子
３３…第１のＲＦ信号入力端子
３４…第２のＲＦ信号入力端子
１０１…バッファ増幅器
１０２…Ｉ−Ｖ変換器
１０３…２重平衡型差動増幅器

Claims (1)

1. 正相及び逆相で入力されるローカル信号が差動増幅されるよう構成されてなるバッファ増幅器と、
   正相及び逆相で高周波信号が入力される第１の差動対を有すると共に、前記第１の差動対の出力段を構成し、前記バッファ増幅器の正転及び反転出力が入力される第２及び第３の２つの差動対を有してなる２重平衡型差動増幅器と、を具備してなるミキサ回路であって、
   前記バッファ増幅器の差動対を構成するトランジスタのコレクタに並列−並列帰還回路により構成される電流−電圧変換回路が負荷として接続されてなり、
   前記電流−電圧変換回路は、
   前記バッファ増幅器の差動対を構成する第１及び第２のトランジスタの内、第１のトランジスタのコレクタと電源との間に直列接続された第１の抵抗器と、前記第２のトランジスタのコレクタと電源との間に直列接続された第２の抵抗器と、
   前記第１の抵抗器の前記電源側の端子とコレクタが接続されると共に、前記第１の抵抗器と前記第１のトランジスタのコレクタとの接続点にベースが接続される一方、エミッタとグランドとの間に定電流源が設けられた第３のトランジスタと、
   前記第２の抵抗器の前記電源側の端子とコレクタが接続されると共に、前記第２の抵抗器と前記第２のトランジスタのコレクタとの接続点にベースが接続される一方、エミッタとグランドとの間に定電流源が設けられた第４のトランジスタと、を具備してなり、
   前記バッファ増幅器の出力信号が前記第１の抵抗器と第３のトランジスタのコレクタとの接続点と、前記第２の抵抗器と第４のトランジスタのコレクタとの接続点とから、それぞれ出力されるよう構成されてなることを特徴とするミキサ回路。

Images