CN110120784B - 混频器、接收机及无线通信设备 - Google Patents

混频器、接收机及无线通信设备 Download PDF

Info

Publication number
CN110120784B
CN110120784B CN201810119504.3A CN201810119504A CN110120784B CN 110120784 B CN110120784 B CN 110120784B CN 201810119504 A CN201810119504 A CN 201810119504A CN 110120784 B CN110120784 B CN 110120784B
Authority
CN
China
Prior art keywords
signal
type switch
switch tube
mixer
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810119504.3A
Other languages
English (en)
Other versions
CN110120784A (zh
Inventor
孙浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810119504.3A priority Critical patent/CN110120784B/zh
Publication of CN110120784A publication Critical patent/CN110120784A/zh
Application granted granted Critical
Publication of CN110120784B publication Critical patent/CN110120784B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种混频器、接收机和无线通信设备，其中，本发明的混频器中，将本振差分信号变换为不同的四个时钟信号以作为所述混频电路的偏置电压，使得所述混频电路能够在所述四个时钟信号的偏置作用下将射频差分信号转换为需要的中低频差分信号输出，能够提高增益并降低功耗。本发明的接收机和无线通信设备，采用了本发明的混频器，能够实现更低的功耗和更高的增益性能。

Description

混频器、接收机及无线通信设备
技术领域
本发明涉及通信技术领域，尤其涉及一种混频器、接收机及无线通信设备。
背景技术
近年来，随着5G和物联网(IoT)等无线通讯技术的崛起，射频集成电路的不断发展，一些手持式无线通信设备被引入到公众平台，无线通信产业发生了爆炸性增长，且手持无线通信设备的迅速普及对无线通信收发器的低功耗设计提出了越来越高的要求。混频器(Mixer)作为无线通信收发器中的重要模块之一，其作用就是进行信号的频率转换，在接收机中，混频器将射频信号转换为中低频信号，以实现信号处理与信息提取，可见，混频器作为射频信号和中频信号的链接，需要具有较高的增益性能和较低的功耗。
发明内容
本发明的目的在于提供一种混频器、接收机及无线通信设备，能够提高增益并降低功耗。
为了实现上述目的，本发明提供一种混频器，包括依次连接的时钟产生电路和混频电路，其中，所述时钟产生电路用于接收本振信号并将所述本振信号变换为不同的四个时钟信号，输出给所述混频电路，以作为所述混频电路的偏置电压；所述混频电路用于接收射频差分信号，并在所述四个时钟信号的偏置作用下将所述射频信号转换为中低频差分信号输出。
可选的，所述混频器还包括频综器，所述频综器用于产生所述本振信号并将所述本振信号提供给所述时钟产生电路。
可选的，所述本振信号包括极性相反的正本振差分信号和负本振差分信号，所述时钟产生电路包括结构完全相同并接收所述本振信号的两个缓冲器，每个缓冲器至少包括两个堆叠的反相器；每个所述反相器包括电源输入端、反相器连接节点、信号输入端以及信号输出端；每个缓冲器中，每个所述反相器的信号输出端用于输出所述四个时钟信号中的相应一个，两个所述反相器的反相器连接节点相互连接；每个缓冲器中，一个所述反相器的信号输入端接收所述正本振差分信号，另一个所述反相器的信号输入端接收所述负本振差分信号；每个缓冲器中，一个所述反相器的一个电源输入端连接一电源，另一个所述反相器的电源输入端接地；两个缓冲器中，电源输入端均连接所述电源的两个反相器的信号输入端接收的本振差分信号的极性相反。
可选的，每个所述反相器包括一个P型开关管和一个N型开关管，每个开关管包括位于所述开关管的开关通路上的第一端、第二端以及控制所述开关通路开关的控制端；每个所述反相器的P型开关管和N型开关管的第二端相互连接且所述相互连接的节点作为所述反相器的信号输出端，用于输出相应的时钟信号；每个所述反相器的P型开关管和N型开关管的控制端作为所述信号输入端，用于接收相应的本振差分信号；当每个所述反相器中的P型开关管的第一端作为所述电源输入端时，所述反相器的N型开关管的第一端作为所述反相器连接节点，当每个所述反相器中的N型开关管的第一端作为所述电源输入端时，所述反相器的P型开关管的第一端作为所述反相器连接节点。
可选的，每个所述的开关管的控制端还连接一隔直电容，相应的本振差分信号通过所述隔直电容输入到所述开关管的控制端。
可选的，所述四个时钟信号包括极性相反的第一正差分时钟信号和第一负差分时钟信号，以及极性相反的第二正差分时钟信号和第二负差分时钟信号；所述射频信号包括极性相反的正射频差分信号和负射频差分信号，所述混频电路包括第一至第四P型开关管和第一至第四N型开关管，每个开关管包括位于所述开关管的开关通路上的第一端、第二端以及控制所述开关通路开关的控制端；其中，所述第一P型开关管的第二端和第一N型开关管的第二端相互连接以形成第一连接节点，所述第一连接节点还连接至第三P型开关管的第二端和第三N型开关管的第二端；所述第四P型开关管的第二端和第四N型开关管的第二端相互连接以形成第二连接节点，所述第二连接节点还连接至第二P型开关管的第二端和第二N型开关管的第二端；所述第一P型开关管的第一端和第二P型开关管的第一端接入所述第一正差分时钟信号，所述第三P型开关管的第一端和第四P型开关管的第一端接入所述第一负差分时钟信号，所述第一N型开关管的第一端和第二N型开关管的第一端接入所述第二正差分时钟信号，所述第三N型开关管的第一端和第四N型开关管的第一端接入所述第二负差分时钟信号；所述第一P型开关管的控制端、所述第四P型开关管的控制端、所述第一N型开关管的控制端以及所述第四N型开关管的控制端接入所述正射频差分信号，所述第二P型开关管的控制端、所述第三P型开关管的控制端、所述第二N型开关管的控制端以及所述第三N型开关管的控制端接入所述负射频差分信号；所述第一连接节点和所述第二连接节点输出所述中低频差分信号。
可选的，所述P型开关管为PMOS晶体管或者PNP三极管，当所述P型开关管为PMOS晶体管时，所述PMOS晶体管的栅极为所述控制端，所述PMOS晶体管的源极为所述第一端，所述PMOS晶体管的漏极为所述第二端，当所述P型开关管为PNP三极管时，所述PNP三极管的基极为所述控制端，所述PNP三极管的发射极为所述第一端，所述PNP三极管的集电极为所述第二端；所述N型开关管为NMOS晶体管或者NPN三极管，当所述N型开关管为NMOS晶体管时，所述NMOS晶体管的栅极为所述控制端，所述NMOS晶体管的源极为所述第一端，所述NMOS晶体管的漏极为所述第二端，当所述N型开关管为NPN三极管时，所述NPN三极管的基极为所述控制端，所述NPN的发射极为所述第一端，所述NPN三极管的集电极为所述第二端。
可选的，所述混频器包括两路正交的所述混频电路，两路正交的所述混频电路的结构相同但相位差90度。
本发明还提供一种接收机，包括上述之一的混频器。
可选的，所述的接收机还包括向所述混频器输入射频差分信号的前端电路以及处理所述混频器输出的中低频差分信号的后端电路，所述前端电路包括相连接的平衡不平衡转换器和低噪声放大器，所述后端电路包括依次连接的复数滤波器、可变增益放大器、模数转换器以及数字基带电路，，所述平衡不平衡转换器用于将接收的射频信号由单端信号转换为射频差分信号，所述低噪声放大器用于对所述射频信号进行去噪和放大并输送给所述混频器，所述复数滤波器用于对所述混频器输出的中低频差分信号进行滤波去噪声，所述可变增益放大器用于对所述复数滤波器输出的信号进行放大，所述模数转换器用于将所述可变增益放大器输出的信号由模拟信号转为数字信号，所述数字基带电路用于对所述数字信号进行解调。
可选的，所述接收机为蓝牙信号接收机。
本发明还提供一种无线通信设备，包括上述之一的混频器。
本发明还提供一种无线通信设备，包括上述之一的接收机。
可选的，所述的无线通信设备还包括与所述接收机无线通信的发射机。
可选的，所述无线通信设备为便携式无线通信设备。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的混频器中，将本振差分信号变换为不同的四个时钟信号以作为所述混频电路的偏置电压，使得所述混频电路能够在所述四个时钟信号的偏置作用下将射频差分信号转换为需要的中低频差分信号输出，由于时钟信号的数量增加一倍，且四个不同时钟信号引起的直流偏置不同，因此能够提高增益并降低功耗。
2、本发明的混频器中，当混频电路包括第一至第四P型开关管和第一至第四N型开关管时，P型开关管和N型开关管的接收的时钟信号的直流偏置不同，射频差分信号能够从P型开关管和所述N型开关管的控制端输入，可以使输出的中低频差分信号的增益提高，且所述混频器虽然为有源混频器，但其结构与无源混频器相似，结构简单，容易制造，成本低。
3、本发明的混频器中，时钟产生电路的每个缓冲器可以利用两个堆叠的反相器结构来实现，能够使得电流复用，可以在消耗电流不增加的情况下，获得了更高增益，即在增益相同的情况下，功耗更低。
4、本发明的接收机和无线通信设备，采用了本发明的混频器，能够实现更低的功耗和更高的增益性能。
附图说明
图1A是一种无源混频器的混频电路单元的等效电路结构示意图；
图1B是一种有源混频器的吉尔伯特单元的等效电路结构示意图；
图2是本发明具体实施例的混频器的功能模块图；
图3是本发明具体实施例的混频电路的电路结构示意图；
图4是本发明具体实施例的四个时钟信号的波形图；
图5是图3所示的混频电路的4分之一部分的等效电路图；
图6是本发明具体实施例的本振差分信号的波形图；
图7是本发明具体实施的时钟产生电路的电路结构示意图；
图8是三种混频器的增益性能比较图；
图9是本发明具体实施例的混频器的IP3(三阶交调截取点)仿真结果；
图10是本发明具体实施例的接收机的结构示意图。
具体实施方式
低功耗蓝牙(BLE)技术作为无线设备的重要功能之一，由于其结构简单、成本低，通信可靠性高，已越来越受移动设备开发商的青睐，这促进了射频集成电路(RFIC)产业的发展。BLE的接收机部分一般采用低中频架构，天线接收的射频信号经过巴伦(平衡不平衡转换器，Balun)，由单端信号转换为差分信号，再依次经过低噪声放大器(LNA)、混频器(Mixer)、复数滤波器(ComplexFilter)、可变增益放大器(VGA)、模数转换器(ADC)的依次处理，最后由数字基带部分完成对信号的解调。其中，混频器相当于一个乘法器，将输入的射频信号和本振信号混频，输出中频信号(即射频信号和本振信号的乘积)。混频器电路结构主要分为有源混频器及无源混频器两大类，而有源混频器大部分结构都是基于Gilbert(吉尔伯特)单元进行的电路结构扩展来实现的。一种无源混频器的混频电路单元的等效电路结构如图1A所示，在图1A所示的无源混频器的混频电路单元的等效电路中，射频信号(即电压信号)VRF输入到一个N型MOS晶体管的源极，本振信号(即电压信号)VLO输入到所述N型MOS晶体管的栅极，射频信号VRF和本振信号VLO混频得到中频信号从所述N型MOS晶体管的漏极输出，所述N型MOS晶体管的漏极还连接有负载电阻RL。一种Gilbert单元的等效电路结构如图1B所示，在图1B所示的Gilbert单元的等效电路中，射频信号VRF输入到一个N型MOS晶体管的栅极，本振信号VLO输入到所述N型MOS晶体管的源极，射频信号VRF和本振信号VLO混频得到中频信号从所述N型MOS晶体管的漏极输出，所述N型MOS晶体管的漏极还连接有负载电阻RL。目前，为了提高图1A所示的无源混频器和基于图1B所示的Gilbert单元实现的混频器的转换增益，通常会尽可能的增大负载电阻RL的阻值，这会造成混频器的功耗增大，无法满足低功耗通信设备的需求。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图2，本发明提供一种混频器，包括依次连接的频综器(或称频率总和器)100、时钟产生电路101和混频电路102。其中，频综器100用于产生本振信号并向所述时钟产生电路提供所述本振信号，所述本振信号为一组差分信号，分别定义为正本振差分信号VLO+和负本振差分信号VLO-，如图6所示，正本振差分信号VLO+和负本振差分信号VLO-为两路振幅相等、相位相同、极性相反的本振信号。时钟产生电路101用于接收两个本振差分信号VLO+、VLO-并将两个本振差分信号VLO+、VLO-变换为不同的四个时钟信号，输出给所述混频电路102，以作为所述混频电路102的偏置电压，所述四个时钟信号包括第一组差分时钟信号和第二组差分时钟信号，所述第一组差分时钟信号由第一正差分时钟信号VLOA和第一负差分时钟信号
Figure BDA0001571658510000061
组成，第一正差分时钟信号VLOA和第一负差分时钟信号
Figure BDA0001571658510000062
为两路振幅相等、相位相同、极性相反的时钟信号，VLOA、
Figure BDA0001571658510000063
的波动范围可以在电源电压VDD和VDD/2之间，如图4所示，所述第二组差分时钟信号由第二正差分时钟信号VLOB和第二负差分时钟信号
Figure BDA0001571658510000064
组成，第二正差分时钟信号VLOB和第二负差分时钟信号
Figure BDA0001571658510000065
为两路振幅相等、相位相同、极性相反的时钟信号，VLOB、
Figure BDA0001571658510000066
的波动范围可以在VDD/2和地(即0V)之间，如图4所示。所述混频电路102用于接收射频信号，所述射频信号包括两个差分信号，分别定义为正射频差分信号VRF+和负射频差分信号VRF-，并在所述四个时钟信号VLOA、
Figure BDA0001571658510000067
VLOB、
Figure BDA0001571658510000068
的偏置作用下将两个射频差分信号(VRF+、VRF-)转换为中低频信号输出，所述中低频信号包括两个差分信号，可以分别定义为正中低频差分信号VOUT+和负中低频差分信号VOUT-。
请参考图3，所述混频电路102可以包括第一P型开关管T11、第二P型开关管T21、第三P型开关管T31和第四P型开关管T41以及第一N型开关管T12、第二N型开关管T22、第三N型开关管T32和第四N型开关管T42。每个开关管包括位于所述开关管的开关通路上的第一端、第二端以及控制所述开关通路开关的控制端。所述混频电路102中的具体电路连接关系如下：所述第一P型开关管T11的第二端和第一N型开关管T12的第二端相互连接以形成第一连接节点n1，所述第一连接节点n1还连接至第三P型开关管T31的第二端和第三N型开关管T32的第二端；所述第四P型开关管T41的第二端和第四N型开关管T42的第二端相互连接以形成第二连接节点n2，所述第二连接节点n2还连接至第二P型开关管T21的第二端和第二N型开关管T22的第二端；所述第一P型开关管T11的第一端和第二P型开关管T21的第一端接入所述第一正差分时钟信号VLOA，所述第三P型开关管T31的第一端和第四P型开关管T41的第一端接入所述第一负差分时钟信号
Figure BDA0001571658510000071
所述第一N型开关管T12的第一端和第二N型开关管T22的第一端接入所述第二正差分时钟信号VLOB，所述第三N型开关管T32的第一端和第四N型开关管T42的第一端接入所述第二负差分时钟信号
Figure BDA0001571658510000072
所述第一P型开关管T11的控制端、所述第四P型开关管T41的控制端、所述第一N型开关管T12的控制端以及所述第四N型开关管T42的控制端接入所述正射频差分信号VRF+，所述第二P型开关管T21的控制端、所述第三P型开关管T31的控制端、所述第二N型开关管T22的控制端以及所述第三N型开关管T32的控制端接入所述负射频差分信号VRF-；所述第一连接节点n1输出正中低频差分信号VOUT+，所述第二连接节点输出负中低频差分信号VOUT-。也就是说，第一P型开关管T11和第二P型开关管T21为差分连接的共第一端的开关管对，第三P型开关管T31和第四P型开关管T41为差分连接的共第一端的开关管对，第一N型开关管T12和第二N型开关管T22为差分连接的共第一端的开关管对，第三N型开关管T32和第四N型开关管T42为差分连接的共第一端的开关管对，第二P型开关管T21和第三P型开关管T31也可以看做是差分连接的共控制端的开关管对，第一P型开关管T11和第三P型开关管T31也可以看做是差分连接的共第二端的开关管对，第二P型开关管T21和第四P型开关管T41也可以看做是差分连接的共第二端的开关管对，第二N型开关管T22和第三N型开关管T32也可以看做是差分连接的共控制端的开关管对，第一N型开关管T12和第三N型开关管T32也可以看做是差分连接的共第二端的开关管对，第二N型开关管T22和第四N型开关管T42也可以看做是差分连接的共第二端的开关管对。
在上述的混频电路中，各个P型开关管可以为PMOS晶体管或者PNP三极管，当所述P型开关管为PMOS晶体管时，所述PMOS晶体管的栅极为所述控制端，所述PMOS晶体管的源极为所述第一端，所述PMOS晶体管的漏极为所述第二端，当所述P型开关管为PNP三极管时，所述PNP三极管的基极为所述控制端，所述PNP三极管的发射极为所述第一端，所述PNP三极管的集电极为所述第二端；各个N型开关管可以为NMOS晶体管或者NPN三极管，当所述N型开关管为NMOS晶体管时，所述NMOS晶体管的栅极为所述控制端，所述NMOS晶体管的源极为所述第一端，所述NMOS晶体管的漏极为所述第二端，当所述N型开关管为NPN三极管时，所述NPN三极管的基极为所述控制端，所述NPN的发射极为所述第一端，所述NPN三极管的集电极为所述第二端。例如，所述混频电路中的各个P型开关管均为PMOS晶体管和各个N型开关管均为NMOS晶体管，此时，第一P型开关管T11和第二P型开关管T21为差分连接的共源极的PMOS晶体管对，第三P型开关管T31和第四P型开关管T41为差分连接的共源极的PMOS晶体管对，第一N型开关管T12和第二N型开关管T22为差分连接的共源极的NMOS晶体管管对，第三N型开关管T32和第四N型开关管T42为差分连接的共源极的NMOS晶体管管对，第二P型开关管T21和第三P型开关管T31为差分连接的共栅极的PMOS晶体管对，第一P型开关管T11和第三P型开关管T31为差分连接的共漏极的PMOS晶体管对，第二P型开关管T21和第四P型开关管T41为差分连接的共漏极的PMOS晶体管对，第二N型开关管T22和第三N型开关管T32为差分连接的共栅极的NMOS晶体管对，第一N型开关管T12和第三N型开关管T32为差分连接的共漏极的NMOS晶体管对，第二N型开关管T22和第四N型开关管T42为差分连接的共漏极的NMOS晶体管对，且所述第一P型开关管T11的漏极和第一N型开关管T12的漏极相互连接(或者，所述第一P型开关管T11和第一N型开关管T12共漏极)，以形成第一连接节点n1，所述第一连接节点n1还连接至第三P型开关管T31的漏极和第三N型开关管T32的漏极；所述第四P型开关管T41的漏极和第四N型开关管T42的漏极相互连接(或者，所述第四P型开关管T41和第四N型开关管T42共漏极)，以形成第二连接节点n2，所述第二连接节点n2还连接至第二P型开关管T21的漏极和第二N型开关管T22的漏极；所述第一P型开关管T11的源极和第二P型开关管T21的源极均接入所述第一正差分时钟信号VLOA(或者，所述第一P型开关管T11和第二P型开关管T21共源极，所述源极处接入所述第一正差分时钟信号VLOA)，所述第三P型开关管T31的源极和第四P型开关管T41的源极均接入所述第一负差分时钟信号
Figure BDA0001571658510000091
(或者，所述第三P型开关管T31和第四P型开关管T41共源极，所述源极处接入所述第一负差分时钟信号
Figure BDA0001571658510000092
)，所述第一N型开关管T12的源极和第二N型开关管T22的源极接入所述第二正差分时钟信号VLOB(或者，所述第一N型开关管T12和第二N型开关管T22共源极，所述源极处接入所述第二正差分时钟信号VLOB)，所述第三N型开关管T32的源极和第四N型开关管T42的源极接入所述第二负差分时钟信号
Figure BDA0001571658510000093
(或者，所述第三N型开关管T32和第四N型开关管T42共源极，所述源极处接入所述第二负差分时钟信号
Figure BDA0001571658510000094
)；所述第一P型开关管T11的栅极、所述第四P型开关管T41的栅极、所述第一N型开关管T12的栅极以及所述第四N型开关管T42的栅极接入所述正射频差分信号VRF+，所述第二P型开关管T21的栅极、所述第三P型开关管T31的栅极、所述第二N型开关管T22的栅极以及所述第三N型开关管T32的栅极接入所述负射频差分信号VRF-；所述第一连接节点n1输出正中低频差分信号VOUT+，所述第二连接节点输出负中低频差分信号VOUT-。该混频电路的四分之一的部分的等效电路图如图5所示，为了便于理解，该等效电路中本振信号VLO、射频信号VRF和中低频信号VOUT均为单端信号，该结构完相当于在图1B的基础上增加了一个PMOS晶体管P0以及根据本振信号VLO产生的一个在电源电压VDD和偏置电压VDD/2之间跳变的时钟信号VLOX以及施加在NMOS晶体管N0上的一个在VDD/2和地之间跳变的时钟信号VLOY，时钟信号VLOX与NMOS晶体管N0上的时钟信号VLOY在相位上差180度且直流偏置不同。射频信号VRF从PMOS晶体管P0和NMOS晶体管N0栅极输入，根据本振信号VLO产生的两个时钟信号VLOX、VLOY相应的从PMOS晶体管P0和NMOS晶体管N0源极输入，可以使输出的中低频信号VOUT的增益提高。请参考图8，图8给出了图1A、图1B和图5所示的三种混频电路单元的转换增益的仿真结果，本发明的混频电路单元具有最大的转换增益约为16dB，其次是图1B所示的吉尔伯特单元，而图1A所示的无源混频器的混频电路单元的转换增益小于0dB。
请参考图7，所述时钟产生电路101可以包括结构完全相同并接收所述本振信号的两个缓冲器，每个缓冲器至少包括两个堆叠的反相器；每个所述反相器包括电源输入端、反相器连接节点、信号输入端以及信号输出端；每个缓冲器中，每个所述反相器的信号输出端用于输出所述四个时钟信号中的相应一个，两个所述反相器的反相器连接节点相互连接；每个缓冲器中，一个所述反相器的信号输入端接收所述正本振差分信号，另一个所述反相器的信号输入端接收所述负本振差分信号；每个缓冲器中，一个所述反相器的一个电源输入端连接一电源VDD，另一个所述反相器的电源输入端接地；两个缓冲器中，电源输入端均连接所述电源VDD的两个反相器的信号输入端接收的本振差分信号的极性相反。其中，每个所述反相器可以包括一个P型开关管和一个N型开关管，每个开关管包括位于所述开关管的开关通路上的第一端、第二端以及控制所述开关通路开关的控制端，每个所述反相器的P型开关管和N型开关管的第二端相互连接且所述相互连接的节点作为所述反相器的信号输出端，用于输出相应的时钟信号；每个所述反相器的P型开关管和N型开关管的控制端作为所述信号输入端，用于接收相应的本振差分信号；当每个所述反相器中的P型开关管的第一端作为所述电源输入端时，所述反相器的N型开关管的第一端作为所述反相器连接节点，当每个所述反相器中的N型开关管的第一端作为所述电源输入端时，所述反相器的P型开关管的第一端作为所述反相器连接节点。所述时钟产生电路101中的各个所述P型开关管可以为PMOS晶体管或者PNP三极管，各个所述N型开关管可以为NMOS晶体管或者NPN三极管；当所述P型开关管为PMOS晶体管时，所述PMOS晶体管的栅极为所述控制端，所述PMOS晶体管的源极为所述第一端，所述PMOS晶体管的漏极为所述第二端，当所述P型开关管为PNP三极管时，所述PNP三极管的基极为所述控制端，所述PNP三极管的发射极为所述第一端，所述PNP三极管的集电极为所述第二端；当所述N型开关管为NMOS晶体管时，所述NMOS晶体管的栅极为所述控制端，所述NMOS晶体管的源极为所述第一端，所述NMOS晶体管的漏极为所述第二端，当所述N型开关管为NPN三极管时，所述NPN三极管的基极为所述控制端，所述NPN的发射极为所述第一端，所述NPN三极管的集电极为所述第二端。例如，当所述时钟产生电路101中的各个所述P型开关管为PMOS晶体管、各个所述N型开关管为NMOS晶体管时，所述时钟产生电路101包括第一PMOS晶体管PM1、第二PMOS晶体管PM2、第三PMOS晶体管PM3、第四PMOS晶体管PM4、第一NMOS晶体管NM1、第二NMOS晶体管NM2、第三NMOS晶体管NM3和第四NMOS晶体管NM4八个晶体管，第一PMOS晶体管PM1的漏极(即第二端)和第一NMOS晶体管NM1的漏极(即第二端)相互连接，或者第一PMOS晶体管PM1和第一NMOS晶体管NM1为共漏极的晶体管对，第一PMOS晶体管PM1和第一NMOS晶体管NM1组成第一个反相器，第一PMOS晶体管PM1的栅极(即控制端)和第一NMOS晶体管NM1的栅极(即控制端)均通过相应的隔直电容接入负本振差分信号VLO-，第二PMOS晶体管PM2的漏极(即第二端)和第二NMOS晶体管NM2的漏极(即第二端)相互连接，或者第二PMOS晶体管PM2和第二NMOS晶体管NM2为共漏极的晶体管对，第二PMOS晶体管PM2和第二NMOS晶体管NM2组成第二个反相器，第二PMOS晶体管PM2的栅极(即控制端)和第二NMOS晶体管NM2的栅极(即控制端)均通过相应的搁置电容接入正本振差分信号VLO+，第二PMOS晶体管PM2的源极(即第一端，作为第二个反相器的电源输入端)连接电源VDD，第一NMOS晶体管NM1的源极(即第一端，作为第一个反相器的电源输入端)接地，第一PMOS晶体管PM1的源极(即第一端，作为第一个反相器的反相器连接节点)连接第二NMOS晶体管NM2的源极(即第一端，作为第二个反相器的反相器连接节点)，所述第一个反相器和第二反相器堆叠相形成第一个缓冲器；第三PMOS晶体管PM3的漏极(即第二端)和第三NMOS晶体管NM3的漏极(即第二端)相互连接，或者第三PMOS晶体管PM3和第三NMOS晶体管NM3为共漏极的晶体管对，第三PMOS晶体管PM3和第三NMOS晶体管NM3组成第三个反相器，第三PMOS晶体管PM3的栅极(即控制端)和第三NMOS晶体管NM3的栅极(即控制端)均通过相应的隔直电容接入正本振差分信号VLO+，第四PMOS晶体管PM4的漏极(即第二端)和第四NMOS晶体管NM4的漏极(即第二端)相互连接，或者第四PMOS晶体管PM4和第四NMOS晶体管NM4为共漏极的晶体管对，第四PMOS晶体管PM4和第四NMOS晶体管NM4组成第四个反相器，第四PMOS晶体管PM4的栅极(即控制端)和第四NMOS晶体管NM4的栅极(即控制端)均通过相应的搁置电容接入负本振差分信号VLO-，第四PMOS晶体管PM4的源极(即第一端，作为第四个反相器的电源输入端)连接电源VDD，第三NMOS晶体管NM3的源极(即第一端，作为第三个反相器的电源输入端)接地，第三PMOS晶体管PM3的源极(即第一端，作为第三个反相器的反相器连接节点)连接第四NMOS晶体管NM4的源极(即第一端，作为第四个反相器的反相器连接节点)，所述第三个反相器和第四反相器堆叠相形成第二个缓冲器。在该时钟产生电路101中，第一PMOS晶体管PM1和第二NMOS晶体管NM2是差分连接的共源极晶体管对，第三PMOS晶体管PM3和第四NMOS晶体管NM4差分连接的共源极晶体管对，两组晶体管对输入的本振差分信号的极性相反。在图7所示的时钟产生电路101中，为了达到节省功耗的目的，每个缓冲器(Buffer)中的每个反相器只占用了电源VDD到地的一半幅度，每个反相器中的每个MOS晶体管的栅压均独立偏置，且每个缓冲器的两个反相器的中间节点偏置在VDD/2，从而能够保证该缓冲器处在合适的工作状态。以图7中左侧缓冲器为例，容易理解，由于第二反相器(即上部的反相器，主要由第二PMOS晶体管PM2和第二NMOS晶体管NM2组成)和第一个反相器(即下部的反相器，主要由第一PMOS晶体管PM1和第一NMOS晶体管NM1组成)是交替工作的，当第二NMOS晶体管NM2导通时，第一PMOS晶体管PM1也导通，这意味着上部的第二反相器的电荷，又会被下部的第一反相器利用，实现电流复用，从而可以降低功耗。此外，因为有隔直电容，只要向时钟产生电路输入的本振差分信号有足够高的摆幅(例如由前级驱动到600mV)，即可输出本发明的混频器所需的四个时钟信号VLOA、
Figure BDA0001571658510000121
VLOB、
Figure BDA0001571658510000122
图7所示的时钟产生电路101使得本发明的混频其能够利用反相器结构作为模拟放大器使用，并采用电流复用的电路结构，可以在消耗电流不增加的情况下，获得了更高增益。为了验证本发明的混频器的效果，对本发明的混频器进行了仿真测试，选取电源VDD的电压为1.2V，仿真的电流为0.8mA，测试得到本发明的混频器的增益为12dB，噪声系数为19.1dB，IIP3(输入三阶交调点)为6.87dBm，OIP3(输出三阶交调点)为18.31dBm，如图9所示。
在本发明的其他实施例中，所述混频器可以为有源正交混频器，此时，所述混频器包括两路结构相同、相位差90度的混频电路102。
综上所述，本发明的混频器，将一组本振差分信号变换为不同的四个时钟信号，作为所述混频电路的偏置电压，使得所述混频电路能够在所述四个时钟信号的偏置作用下将射频差分信号转换为需要的中低频差分信号输出，由于时钟信号的数量增加一倍，且四个不同时钟信号引起的直流偏置不同，因此能够提高增益并降低功耗。进一步地，当混频电路包括第一至第四P型开关管和第一至第四N型开关管时，所述混频器为有源混频器，其结构与无源混频器相似，结构简单，其混频电路的四分之一部分相当于在现有的吉尔伯特单元的N型开关管的基础上增加一个P型开关管，所述P型开关管和所述N型开关管的接收的时钟信号在相位上差180度，且直流偏置不同，射频差分信号能够从P型开关管和所述N型开关管的控制端输入，可以使输出的中低频差分信号的增益提高。此外，本发明的混频器中，时钟产生电路的每个缓冲器可以利用两个堆叠的反相器结构来实现，能够使得电流复用，可以在消耗电流不增加的情况下，获得了更高增益，即在增益相同的情况下，功耗更低。
请参考图10，本发明还提供一种接收机，包括上述之一的混频器。所述的接收机还可以包括向所述混频器输入射频差分信号的前端电路1以及处理所述混频器输出的中低频差分信号的后端电路2，所述前端电路1包括依次连接的平衡不平衡转换器11和低噪声放大器12，所述后端电路包括依次连接的复数滤波器21、可变增益放大器22、模数转换器23以及数字基带电路24，所述平衡不平衡转换器11用于将接收的射频信号由单端信号转换为差分信号，所述低噪声放大器12用于对所述差分信号进行去噪和放大，复数滤波器21用于对混频器输出的中低频差分信号进行滤波去噪声，可变增益放大器22用于对复数滤波器21输出的信号进行放大，模数转换器23用于将可变增益放大器22输出的信号由模拟信号转为数字信号，所述数字基带电路24用于对所述数字信号进行解调。所述接收机可以为蓝牙信号接收机。
本发明还提供一种无线通信设备，包括上述之一的接收机，还可以包括与所述接收机无线通信的发射机。所述无线通信设备可以为手持式设备或穿戴式设备(例如头戴式设备、腕戴式设备或眼镜)等便携式无线通信设备。
本发明还提供一种无线通信设备，包括上述之一的混频器。
综上所述，本发明的接收机和无线通信设备，由于采用了本发明的混频器，因此能够实现更低的功耗和更高的增益性能。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种混频器，其特征在于，包括依次连接的时钟产生电路和混频电路，其中，所述时钟产生电路用于接收本振信号并将所述本振信号变换为不同的四个时钟信号，输出给所述混频电路，以作为所述混频电路的偏置电压；所述混频电路用于接收射频信号，并在所述四个时钟信号的偏置作用下将所述射频信号转换为中低频信号输出；其中，所述四个时钟信号包括振幅相等、相位相同且极性相反的第一正差分时钟信号和第一负差分时钟信号，以及振幅相等、相位相同且极性相反的第二正差分时钟信号和第二负差分时钟信号，所述第一正差分时钟信号和所述第一负差分时钟信号的波动范围在电源电压和电源电压的一半之间，所述第二正差分时钟信号和所述第二负差分时钟信号的波动范围在所述电源电压的一半和地之间。
2.如权利要求1所述的混频器，其特征在于，还包括频综器，所述频综器用于产生所述本振信号并将产生的所述本振信号提供给所述时钟产生电路。
3.如权利要求1所述的混频器，其特征在于，所述本振信号包括极性相反的正本振差分信号和负本振差分信号，所述时钟产生电路包括结构完全相同并接收所述本振信号的两个缓冲器，每个缓冲器至少包括两个堆叠的反相器；每个所述反相器包括电源输入端、反相器连接节点、信号输入端以及信号输出端；每个缓冲器中，每个所述反相器的信号输出端用于输出所述四个时钟信号中的相应一个，两个所述反相器的反相器连接节点相互连接；每个缓冲器中，一个所述反相器的信号输入端接收所述正本振差分信号，另一个所述反相器的信号输入端接收所述负本振差分信号；每个缓冲器中，一个所述反相器的一个电源输入端连接一电源，另一个所述反相器的电源输入端接地；两个缓冲器中，电源输入端均连接所述电源的两个反相器的信号输入端接收的本振差分信号的极性相反。
4.如权利要求3所述的混频器，其特征在于，每个所述反相器包括一个P型开关管和一个N型开关管，每个开关管包括位于所述开关管的开关通路上的第一端、第二端以及控制所述开关通路开关的控制端；每个所述反相器的P型开关管和N型开关管的第二端相互连接且所述相互连接的节点作为所述反相器的信号输出端，用于输出相应的时钟信号；每个所述反相器的P型开关管和N型开关管的控制端作为所述信号输入端，用于接收相应的本振差分信号；当每个所述反相器中的P型开关管的第一端作为所述电源输入端时，所述反相器的N型开关管的第一端作为所述反相器连接节点，当每个所述反相器中的N型开关管的第一端作为所述电源输入端时，所述反相器的P型开关管的第一端作为所述反相器连接节点。
5.如权利要求4所述的混频器，其特征在于，每个所述反相器的开关管的控制端还连接一隔直电容，相应的本振差分信号通过所述隔直电容输入到所述反相器的开关管的控制端。
6.如权利要求1所述的混频器，其特征在于，所述射频信号包括极性相反的正射频差分信号和负射频差分信号，所述混频电路包括第一至第四P型开关管和第一至第四N型开关管，每个开关管包括位于所述开关管的开关通路上的第一端、第二端以及控制所述开关通路开关的控制端；其中，第一P型开关管的第二端和第一N型开关管的第二端相互连接以形成第一连接节点，所述第一连接节点还连接至第三P型开关管的第二端和第三N型开关管的第二端；所述第四P型开关管的第二端和第四N型开关管的第二端相互连接以形成第二连接节点，所述第二连接节点还连接至第二P型开关管的第二端和第二N型开关管的第二端；所述第一P型开关管的第一端和第二P型开关管的第一端接入所述第一正差分时钟信号，所述第三P型开关管的第一端和第四P型开关管的第一端接入所述第一负差分时钟信号，所述第一N型开关管的第一端和第二N型开关管的第一端接入所述第二正差分时钟信号，所述第三N型开关管的第一端和第四N型开关管的第一端接入所述第二负差分时钟信号；所述第一P型开关管的控制端、所述第四P型开关管的控制端、所述第一N型开关管的控制端以及所述第四N型开关管的控制端接入所述正射频差分信号，所述第二P型开关管的控制端、所述第三P型开关管的控制端、所述第二N型开关管的控制端以及所述第三N型开关管的控制端接入所述负射频差分信号；所述第一连接节点和所述第二连接节点输出中低频差分信号。
7.如权利要求6所述的混频器，其特征在于，所述P型开关管为PMOS晶体管或者PNP三极管，当所述P型开关管为PMOS晶体管时，所述PMOS晶体管的栅极为所述控制端，所述PMOS晶体管的源极为所述第一端，所述PMOS晶体管的漏极为所述第二端，当所述P型开关管为PNP三极管时，所述PNP三极管的基极为所述控制端，所述PNP三极管的发射极为所述第一端，所述PNP三极管的集电极为所述第二端；所述N型开关管为NMOS晶体管或者NPN三极管，当所述N型开关管为NMOS晶体管时，所述NMOS晶体管的栅极为所述控制端，所述NMOS晶体管的源极为所述第一端，所述NMOS晶体管的漏极为所述第二端，当所述N型开关管为NPN三极管时，所述NPN三极管的基极为所述控制端，所述NPN的发射极为所述第一端，所述NPN三极管的集电极为所述第二端。
8.如权利要求1至7中任一项所述的混频器，其特征在于，所述混频器包括两路正交的所述混频电路，两路正交的所述混频电路的结构相同但相位差90度。
9.一种接收机，其特征在于，包括权利要求1至8中任一项所述的混频器。
10.权利要求9所述的接收机，其特征在于，还包括向所述混频器输入射频差分信号的前端电路以及处理所述混频器输出的中低频差分信号的后端电路，所述前端电路包括相连接的平衡不平衡转换器和低噪声放大器，所述后端电路包括依次连接的复数滤波器、可变增益放大器、模数转换器以及数字基带电路，所述平衡不平衡转换器用于将接收的射频信号由单端信号转换为射频差分信号，所述低噪声放大器用于对所述射频差分信号进行去噪和放大并输送给所述混频器，所述复数滤波器用于对所述混频器输出的中低频差分信号进行滤波去噪声，所述可变增益放大器用于对所述复数滤波器输出的信号进行放大，所述模数转换器用于将所述可变增益放大器输出的信号由模拟信号转为数字信号，所述数字基带电路用于对所述数字信号进行解调。
11.权利要求9或10所述的接收机，其特征在于，所述接收机为蓝牙信号接收机。
12.一种无线通信设备，其特征在于，包括权利要求1至8中任一项所述的混频器。
13.一种无线通信设备，其特征在于，包括权利要求9至11中任一项所述的接收机。
14.如权利要求13所述的无线通信设备，其特征在于，还包括与所述接收机无线通信的发射机。
15.如权利要求13或14所述的无线通信设备，其特征在于，所述无线通信设备为便携式无线通信设备。
CN201810119504.3A 2018-02-06 2018-02-06 混频器、接收机及无线通信设备 Active CN110120784B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810119504.3A CN110120784B (zh) 2018-02-06 2018-02-06 混频器、接收机及无线通信设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810119504.3A CN110120784B (zh) 2018-02-06 2018-02-06 混频器、接收机及无线通信设备

Publications (2)

Publication Number Publication Date
CN110120784A CN110120784A (zh) 2019-08-13
CN110120784B true CN110120784B (zh) 2023-02-28

Family

ID=67520155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810119504.3A Active CN110120784B (zh) 2018-02-06 2018-02-06 混频器、接收机及无线通信设备

Country Status (1)

Country Link
CN (1) CN110120784B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11265034B1 (en) * 2020-08-07 2022-03-01 Hangzhou Geo-Chip Technology Co., Ltd. Signal mixing circuit device and receiver
US20240039476A1 (en) * 2022-07-29 2024-02-01 Realtek Semiconductor Corp. Single sideband mixer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964631B (zh) * 2010-09-15 2012-11-28 华东师范大学 一种改进型双吉尔伯特结构射频正交上混频器
CN103384139B (zh) * 2012-05-02 2016-03-16 中国科学院微电子研究所 一种电压偏置的混频电路
CN107346956A (zh) * 2016-05-05 2017-11-14 中国科学院微电子研究所 混频器

Also Published As

Publication number Publication date
CN110120784A (zh) 2019-08-13

Similar Documents

Publication Publication Date Title
US8072255B2 (en) Quadrature radio frequency mixer with low noise and low conversion loss
CN107863949B (zh) 基于有源和无源相结合的x波段5位移相器
EP2263308B1 (en) A combined mixer and balun design
CN108880482B (zh) 跨阻放大器电路以及电子设备
US20080032659A1 (en) Sub-harmonic mixer and down converter with the same
KR20060129531A (ko) 고도의 선형 가변이득 증폭기
CN111384902A (zh) 一种阻抗匹配频率可调的宽带接收机电路
JP5128680B2 (ja) ミキサ回路
CN110120784B (zh) 混频器、接收机及无线通信设备
CN101855829A (zh) 包括放大器的信号处理器
CN110120786B (zh) 混频器及无线通信装置
CN101154922B (zh) 下变频混频器
US7215940B2 (en) Integrated circuit
US8324966B2 (en) Apparatus and methods for electronic amplification
US6927629B2 (en) Differential amplifier having improved balanced and linearity
US7501860B2 (en) Differential input driver using current feedback and cross-coupled common base devices
CN101416386A (zh) 高线性可变增益放大器
US10454591B2 (en) Track and hold amplifiers
US20050266821A1 (en) Low distortion quadrature mixer and method therefor
EP3316481A1 (en) Baseband amplifier circuit
US7498861B2 (en) Mixer
CN110460338B (zh) 一种采样保持电路
US20110063013A1 (en) Mixer circuit
CN113253791A (zh) 具有降低的输入阻抗的电流镜布置
CN117728768B (zh) 正交有源双平衡混频器、芯片以及物联网设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant