CN103384139B - 一种电压偏置的混频电路 - Google Patents

Abstract

本发明提供了一种电压偏置的混频电路，包括：混频电路、跨阻电路、耦合电容C1、C2以及偏置电阻R1、R2；其中，输入差分电流信号分别通过耦合电容C1、C2作用到混频电路的第一输入端以及第二输入端；混频电路的第一输入端与偏置电阻R1的第一端相连，混频电路的第二输入端与偏置电阻R2的第一端相连，偏置电阻R1的第二端与偏置电阻R2的第二端相连并连接偏置电压VB。由于混频管在本振信号的作用下可以等效为一个电阻，因此该混频电路具有较高的线性度。并且本发明加入了偏置电阻R1、R2，有效的解决了本振信号幅度受限的问题。

Description

一种电压偏置的混频电路

技术领域

本发明涉及混频器电路领域，更具体的说，是涉及一种电压偏置的混频电路。

背景技术

随着移动通信技术以及计算机技术的飞速发展，混频器得到了广泛的应用。混频器简称MIXER，它将输入信号与本振信号混频，并将输入信号的频谱搬移到较高的频率或者较低的频率。具体为：混频器将输入信号搬移到较高的频谱范围，称为上变频，处于发射通路上；混频器将输入信号搬移到较低的频谱范围，称为下变频，处于接收通路上。

现有技术中，有源混频器是最常见的混频器结构，如图1所示，包括跨导管M1、M2、混频管M3、M4、M5、M6以及负载Z1、Z2。其连接关系为：跨导管M1、M2的栅极分别接收差分输入信号RF_N和RF_P，跨导管M1以及跨导管M2的源极接地，跨导管M1的漏极分别与混频管M3的源极和混频管M4的源极相连，跨导管M2的漏极分别与混频管M5的源极和混频管M6的源极相连；混频管M3的漏极与混频管M5的漏极相连并通过负载Z1与电源VDD相连，混频管M4的漏极与混频管M6的漏极相连并通过负载Z2与电源VDD相连；混频管M4的栅极与混频管M5的栅极相连，混频管M3的栅极以及混频管M6的栅级接收本振信号LO_P。

但上述电路要求跨导管M1、M2始终处于饱和区时电路才能正常工作，这要求跨导管M1、M2的漏端电压尽量大，而过大的漏端电压会导致混频管M3、M4、M5、M6在本振信号LO_P、LO_N的作用下，不能很好的导通与关断。

发明内容

有鉴于此，本发明提供了一种电压偏置的混频电路，以克服现有技术中混频器对本振信号要强度求过高的问题。

为实现上述目的，本发明提供如下技术方案：

一种电压偏置的混频电路，包括：混频电路、跨阻电路、耦合电容C1、C2以及偏置电阻R1、R2；

输入差分电流信号分别通过所述耦合电容C1、C2作用到所述混频电路的第一输入端以及第二输入端；

所述混频电路的第一输入端与所述偏置电阻R1的第一端相连，所述混频电路的第二输入端与所述偏置电阻R2的第一端相连，所述偏置电阻R1的第二端与所述偏置电阻R2的第二端相连并连接偏置电压VB；

本振信号LO_P作用到所述混频电路的第一本振信号输入端以及第二本振信号输入端；

所述跨阻电路的第一输入端与所述混频电路的第一输出端相连，所述跨阻电路的第二输入端与所述混频电路的第二输出端相连，将所述混频电路输出的电流信号转化为电压信号IF_P以及电压信号IF_N。

优选的，所述混频电路包括：N型MOS管M1、M2、M3、M4；

所述N型MOS管M1的源极与所述N型MOS管M2的源极相连，所述N型MOS管M3的源极与所述N型MOS管M4的源极相连，所述N型MOS管M1的漏极与所述N型MOS管M3的漏极相连，所述N型MOS管M2的漏极与所述N型MOS管M4的漏极相连，所述N型MOS管M2的栅极与所述N型MOS管M3的栅极相连，所述N型MOS管M1的栅极作为所述混频电路的第一本振信号输入端，所述N型MOS管M4的栅极作为所述混频电路的第二本振信号输入端，所述N型MOS管M1的源极作为所述混频电路的第一输入端，所述N型MOS管M3的源极作为所述混频电路的第二输入端，所述N型MOS管M1的漏极作为所述混频电路的第一输出端，所述N型MOS管M4的漏极作为所述混频电路的第二输出端。

优选的，所述混频电路包括：P型MOS管MP1、MP2、MP3、MP4；

所述P型MOS管MP1的漏极与所述P型MOS管MP2的漏极相连，所述P型MOS管MP3的漏极与所述P型MOS管MP4的漏极相连，所述P型MOS管MP1的源极与所述P型MOS管MP3的源极相连，所述P型MOS管MP2的源极与所述P型MOS管MP4的源极相连，所述P型MOS管MP2的栅极与所述P型MOS管MP3的栅极相连，所述P型MOS管MP1的栅极作为所述混频电路的第一本振信号输入端，所述P型MOS管MP4的栅极作为所述混频电路的第二本振信号输入端，所述P型MOS管MP1的漏极作为所述混频电路的第一输入端，所述P型MOS管MP3的漏极作为所述混频电路的第二输入端，所述P型MOS管MP1的源极作为所述混频电路的第一输出端，所述P型MOS管MP4的源极作为所述混频电路的第二输出端。

优选的，所述跨阻电路包括：电阻R3、R4、运算跨导放大器A2以及电容C3、C4；

所述运算跨导放大器A2的第一输入端分别与所述电阻R3的第一端以及所述电容C3的第一端相连，所述运算跨导放大器A2的第二输入端分别与所述电阻R4的第一端以及所述电容C4的第一端相连，所述运算跨导放大器A2的第一输出端分别与所述电阻R3的第二端以及所述电容C3的第二端相连，所述运算跨导放大器A2的第二输出端分别与所述电阻R4的第二端以及所述电容C4的第二端相连，所述运算跨导放大器A2的第一输出端以及第二输出端分别输出电压信号IF_P以及电压信号IF_N。

优选的，还包括跨导电路，所述跨导电路用于将输入的电压信号转化为电流信号。

经由上述的技术方案可知，与现有技术相比，本发明提供了一种电压偏置的混频电路，包括：混频电路、跨阻电路、耦合电容C1、C2以及偏置电阻R1、R2；其中，输入差分电流信号分别通过耦合电容C1、C2作用到混频电路的第一输入端以及第二输入端；混频电路的第一输入端与偏置电阻R1的第一端相连，混频电路的第二输入端与偏置电阻R2的第一端相连，偏置电阻R1的第二端与偏置电阻R2的第二端相连并连接偏置电压VB。由于混频管在本振信号的作用下可以等效为一个电阻，因此该混频电路具有较高的线性度。并且本发明加入了偏置电阻R1、R2，有效的解决了本振信号幅度受限的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中的一种有源混频器的电路图；

图2为本发明实施例提供的一种电压偏置的混频电路的电路图；

图3为本发明实施例提供的另一种电压偏置的混频电路的电路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

现有技术中，有源混频器是最常见的混频器结构，如图1所示，包括跨导管M1、M2、混频管M3、M4、M5、M6以及负载Z1、Z2。其连接关系为：跨导管M1、M2的栅极分别接收差分输入信号RF_N和RF_P，跨导管M1以及跨导管M2的源极接地，跨导管M1的漏极分别与混频管M3的源极和混频管M4的源极相连，跨导管M2的漏极分别与混频管M5的源极和混频管M6的源极相连；混频管M3的漏极与混频管M5的漏极相连并通过负载Z1与电源VDD相连，混频管M4的漏极与混频管M6的漏极相连并通过负载Z2与电源VDD相连；混频管M4的栅极与混频管M5的栅极相连，混频管M3的栅极以及混频管M6的栅级接收本振信号LO_P。

但上述电路要求跨导管M1、M2始终处于饱和区时电路才能正常工作，这要求跨导管M1、M2的漏端电压尽量大，而过大的漏端电压会导致混频管M3、M4、M5、M6在本振信号LO_P、LO_N的作用下，不能很好的导通与关断。

有鉴于此，本发明提供了一种电压偏置的混频电路，请参阅附图2，包括：混频电路102、跨阻电路101、耦合电容C1、C2以及偏置电阻R1、R2。

其中，输入差分电流信号分别通过所述耦合电容C1、C2作用到混频电路102的第一输入端以及第二输入端；混频电路102的第一输入端与偏置电阻R1的第一端相连，混频电路102的第二输入端与偏置电阻R2的第一端相连，偏置电阻R1的第二端与偏置电阻R2的第二端相连并连接偏置电压VB；本振信号LO_P作用到混频电路102的第一本振信号输入端以及第二本振信号输入端；跨阻电路101的第一输入端与混频电路102的第一输出端相连，跨阻电路101的第二输入端与混频电路102的第二输出端相连，将混频电路102输出的电流信号转化为电压信号IF_P以及电压信号IF_N。

在这种结构中由于混频管在本振信号的作用下可以等效为一个电阻，因此该混频电路102可以有较高的线性度。

除此，发明人考虑到由于混频管与跨阻管之间直流耦合，所以混频电路102的第一输入电压等于混频电路102的第一输出电压，并且等于跨阻电路101的第一共模输入电压；混频电路102的第二输入电压等于混频电路102的第二输出电压，并且等于跨阻电路101的第二共模输入电压。实际操作中，尤其是在零中频接收机结构中，该跨阻电路101的第一、第二共模输入电压等于电源电压的一半。因此要求混频管的栅极偏置电压也很高。即：当混频电路102的第一输入电压VS=0.5VDD时，要求的VG就会很大，但实际操作中，加在VG上的本振信号的幅度不能太大，否则会导致混频管栅极的瞬时电压会很高，击穿混频管的栅极电容。

在混频电路102的第一输入端以及第二输入端之间增加了偏置电阻R1、R2，使本发明提供的偏置电路在正常工作的情况下，假设跨阻放大器的直流电压是0.5VDD，此时混频管源极偏置电压为（由于本振信号使混频管的导通电阻很小，故忽略不计）：

$\mathrm{VS}=\frac{R1}{R1+R3}(\frac{1}{2}\mathrm{VDD}-\mathrm{VB})+\mathrm{VB}$

当混频管正好处于开启边缘时，其栅极偏置电压为

$\mathrm{VG}=\mathrm{VS}+\mathrm{VTH}=\frac{1}{2}\frac{R1}{R1+R3}\mathrm{VDD}+\mathrm{VTH}$

因此，只要调整合适的R1和R3大小，就能使VG有效的降低。

图3示出了图2中的偏置电路的具体电路实现方案。如图3所示，在该方案中，混频电路102包括：N型MOS管M1、M2、M3、M4；

其电路连接关系为：N型MOS管M1的源极与N型MOS管M2的源极相连，N型MOS管M3的源极与N型MOS管M4的源极相连，N型MOS管M1的漏极与N型MOS管M3的漏极相连，N型MOS管M2的漏极与N型MOS管M4的漏极相连，N型MOS管M2的栅极与N型MOS管M3的栅极相连，N型MOS管M1的栅极作为混频电路的第一本振信号输入端，N型MOS管M4的栅极作为混频电路的第二本振信号输入端，N型MOS管M1的源极作为混频电路的第一输入端，N型MOS管M3的源极作为混频电路的第二输入端，N型MOS管M1的漏极作为混频电路的第一输出端，N型MOS管M4的漏极作为混频电路的第二输出端。

跨阻电路101包括：电阻R3、R4、运算跨导放大器A2以及电容C3、C4；

其电路连接关系为：运算跨导放大器A2的第一输入端分别与电阻R3的第一端以及电容C3的第一端相连，运算跨导放大器A2的第二输入端分别与电阻R4的第一端以及电容C4的第一端相连，运算跨导放大器A2的第一输出端分别与电阻R3的第二端以及电容C3的第二端相连，运算跨导放大器A2的第二输出端分别与电阻R4的第二端以及电容C4的第二端相连，运算跨导放大器A2的第一输出端以及第二输出端分别输出电压信号IF_P以及电压信号IF_N。

优选的，还包括跨导电路103，跨导电路103用于将输入的电压信号转化为电流信号。

需要说明的是，本发明提供的偏置电路中的混频电路还可以包括：P型MOS管MP1、MP2、MP3、MP4。

其电路连接关系为：所述P型MOS管MP1的漏极与所述P型MOS管MP2的漏极相连，所述P型MOS管MP3的漏极与所述P型MOS管MP4的漏极相连，所述P型MOS管MP1的源极与所述P型MOS管MP3的源极相连，所述P型MOS管MP2的源极与所述P型MOS管MP4的源极相连，所述P型MOS管MP2的栅极与所述P型MOS管MP3的栅极相连，所述P型MOS管MP1的栅极作为所述混频电路的第一本振信号输入端，所述P型MOS管MP4的栅极作为所述混频电路的第二本振信号输入端，所述P型MOS管MP1的漏极作为所述混频电路的第一输入端，所述P型MOS管MP3的漏极作为所述混频电路的第二输入端，所述P型MOS管MP1的源极作为所述混频电路的第一输出端，所述P型MOS管MP4的源极作为所述混频电路的第二输出端。

具体的，当混频管M1、M2、M3、M4是N型MOS管时，那么VB电压要小于最简单的偏置结构就是令VB=0V；当混频管MP1、MP2、MP3、MP4是P型MOS管时，那么VB电压要大于最简单的偏置结构就是令VB=VDD。

综上所述：本发明提供了一种电压偏置的混频电路，包括：混频电路、跨阻电路、耦合电容C1、C2以及偏置电阻R1、R2；其中，输入差分电流信号分别通过耦合电容C1、C2作用到混频电路的第一输入端以及第二输入端；混频电路的第一输入端与偏置电阻R1的第一端相连，混频电路的第二输入端与偏置电阻R2的第一端相连，偏置电阻R1的第二端与偏置电阻R2的第二端相连并连接偏置电压VB。由于混频管在本振信号的作用下可以等效为一个电阻，因此该混频电路具有较高的线性度。并且本发明加入了偏置电阻R1、R2，有效的解决了本振信号幅度受限的问题。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例提供的装置而言，由于其与实施例提供的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所提供的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所提供的原理和新颖特点相一致的最宽的范围。

Claims (4)

1.一种电压偏置的混频电路结构，其特征在于，包括：混频电路、跨阻电路、跨导电路、耦合电容C1、C2以及偏置电阻R1、R2；

输入差分电流信号分别通过所述耦合电容C1、C2作用到所述混频电路的第一输入端以及第二输入端；

所述混频电路的第一输入端与所述偏置电阻R1的第一端相连，所述混频电路的第二输入端与所述偏置电阻R2的第一端相连，所述偏置电阻R1的第二端与所述偏置电阻R2的第二端相连并连接偏置电压VB；

本振信号LO_P作用到所述混频电路的第一本振信号输入端以及第二本振信号输入端；

所述跨阻电路的第一输入端与所述混频电路的第一输出端相连，所述跨阻电路的第二输入端与所述混频电路的第二输出端相连，将所述混频电路输出的电流信号转化为电压信号IF_P以及电压信号IF_N；

所述跨导电路的第一输入端和第二输入端分别接收差分输入信号RF_N和RF_P，所述跨导电路的第一输出端和第二输出端分别与耦合电容C1、C2相连接，所述跨导电路用于将输入的电压信号转化为电流信号。

2.根据权利要求1所述的混频电路结构，其特征在于，所述混频电路包括：N型MOS管M1、M2、M3、M4；

所述N型MOS管M1的源极与所述N型MOS管M2的源极相连，所述N型MOS管M3的源极与所述N型MOS管M4的源极相连，所述N型MOS管M1的漏极与所述N型MOS管M3的漏极相连，所述N型MOS管M2的漏极与所述N型MOS管M4的漏极相连，所述N型MOS管M2的栅极与所述N型MOS管M3的栅极相连，所述N型MOS管M1的栅极作为所述混频电路的第一本振信号输入端，所述N型MOS管M4的栅极作为所述混频电路的第二本振信号输入端，所述N型MOS管M1的源极作为所述混频电路的第一输入端，所述N型MOS管M3的源极作为所述混频电路的第二输入端，所述N型MOS管M1的漏极作为所述混频电路的第一输出端，所述N型MOS管M4的漏极作为所述混频电路的第二输出端。

3.根据权利要求1所述的混频电路结构，其特征在于，所述混频电路包括：P型MOS管MP1、MP2、MP3、MP4；

所述P型MOS管MP1的漏极与所述P型MOS管MP2的漏极相连，所述P型MOS管MP3的漏极与所述P型MOS管MP4的漏极相连，所述P型MOS管MP1的源极与所述P型MOS管MP3的源极相连，所述P型MOS管MP2的源极与所述P型MOS管MP4的源极相连，所述P型MOS管MP2的栅极与所述P型MOS管MP3的栅极相连，所述P型MOS管MP1的栅极作为所述混频电路的第一本振信号输入端，所述P型MOS管MP4的栅极作为所述混频电路的第二本振信号输入端，所述P型MOS管MP1的漏极作为所述混频电路的第一输入端，所述P型MOS管MP3的漏极作为所述混频电路的第二输入端，所述P型MOS管MP1的源极作为所述混频电路的第一输出端，所述P型MOS管MP4的源极作为所述混频电路的第二输出端。

4.根据权利要求1所述的混频电路结构，其特征在于，所述跨阻电路包括：电阻R3、R4、运算跨导放大器A2以及电容C3、C4；

所述运算跨导放大器A2的第一输入端分别与所述电阻R3的第一端以及所述电容C3的第一端相连，所述运算跨导放大器A2的第二输入端分别与所述电阻R4的第一端以及所述电容C4的第一端相连，所述运算跨导放大器A2的第一输出端分别与所述电阻R3的第二端以及所述电容C3的第二端相连，所述运算跨导放大器A2的第二输出端分别与所述电阻R4的第二端以及所述电容C4的第二端相连，所述运算跨导放大器A2的第一输出端以及第二输出端分别输出电压信号IF_P以及电压信号IF_N。