CN107863949B - 基于有源和无源相结合的x波段5位移相器 - Google Patents

Abstract

本发明公开了一种基于有源和无源结构相结合的X波段5位移相器。主要解决现有技术增益误差大，移相精度低的问题。其包括：滤波器(1)、有源巴伦(3)和开关(4)，滤波器和开关分别设有多个，它们之间交替连接，且最后一个开关与有源巴伦的输入端连接；有源巴伦的输出端连接有正交信号发生器(2)，用于产生正负两个同相信号和正负两个正交信号；正交信号发生器的输出端连接有四选一电路(5)，用于从正负两个同相信号和正负两个正交信号这四路信号中选择一路信号进行输出，实现信号在四个象限之间的变换。本发明具有增益误差小，移相精度高的优点，可用于射频微波相控阵接收机需要高精度移相器的射频集成电路中。

Description

基于有源和无源相结合的X波段5位移相器

技术领域

本发明属于集成电路技术领域，具体涉及一种X波段5位移相器，可用于射频微波相控阵接收机等需要高精度移相器的射频集成电路中。

背景技术

移相器在雷达、导弹姿态控制、加速器、通信、仪器仪表甚至于音乐等领域都有着广泛的应用。移相器的主要性能指标有：1)工作频带；2)移相相量；3)移相精度；4) 插入损耗；5)输入驻波比；6)承受功率。传统的数字无源移相器主要分为开关线型移相器、负载线型移相器、高低通型移相器和反射型移相器，这些都是完全以分立元件为基础实现的，主要缺点有：1)电路拓扑复杂；2)设计难度大；3)工艺加工难度大；4) 相移精度低；5)集成度低。有源移相器可以大大减小移相器占用的面积，相对纯无源结构的移相器可以实现更高的移相精度和相对低的移相误差，目前的有源移相器一般采用正交矢量合成方法，其中主要包括直接矢量合成和两次矢量合成两种方式；但是正交矢量合成结构的移相器也有其相应的缺点，主要包括1)电流功耗大；2)对调整所需合成的正交两路信号幅度的电路的精度要求较高、设计难度较大，这将直接影响移相器的移相误差。

针对有源移相器和无源移相器的缺陷，目前，已有将有源与无源结构相结合的移相器，如图8所示。图8是一种四位移相器，该四位移相器在低相移部分采用滤波器实现，在180°范围内采用低通带通滤波器结构，利用开关控制信号通过不同低通带通滤波器可以实现以步进值为22.5°的移相。输出端接有源巴伦结构，通过开关控制可以实现360°范围内的移相。该电路通过滤波器实现相移，虽具有设计思路简单、线性度高的优点，但随着滤波器数目的增加，移相控制难度随之增加，增益也会进一步衰减，使得最终在输出端呈现出移相精度低和增益误差较大的缺点。

发明内容

本发明的目的在于针对上述现有技术的不足，提出一种基于有源和无源相结合的X 波段5位移相器，以减小增益误差，提高移相精度低。

为实现上述目的，本发明的X波段5位移相器，包括：滤波器1、有源巴伦3和开关4，其特征在于：

有源巴伦3的输出端连接有正交信号发生器2，用于产生正的同相信号VoI+、负的同相信号VoI-、正的正交信号VoQ-和负的正交信号VoQ-。

所述有源巴伦3，包括共射放大电路31、共基放大电路32和第一差分缓冲器33；共射放大电路31的输出端与第一差分缓冲器33的负输入端连接，共基放大电路32的输出端与第一差分缓冲器33的正输入端连接；共射放大电路31的输入端与共基放大电路32的输入端连接，第一差分缓冲器33的正负两个输出端与正交信号发生器2的正负两个输入端连接；

所述正交信号发生器2，其输出端连接有四选一电路5，用于从正的同相信号VoI+、负的同相信号VoI-、正的正交信号VoQ+和负的正交信号VoQ-这四路信号中选择一路信号进行输出，实现信号在四个象限之间的变换。

作为优选，所述四选一电路5，由第二差分缓冲51，第三差分缓冲器52和四个控制开关53，54，55，56组成；第二差分缓冲器51的正输出端与第一控制开关53的输入端连接，第二差分缓冲器51的负输出端与第二控制开关54的输入端连接；第三差分缓冲器52的正输出端与第三控制开关55的输入端连接，第三差分缓冲器52的负输出端与第四控制开关56的输出端连接；四个控制开关53，54，55，56的四个输出端连接作为四选一电路的输出端。

作为优选，所述第一差分缓冲器33由两个双转单电路331，332构成，第一双转单电路331的正输入端与第二双转单电路332的负输入端连接，第一双转单电路331的负输入端与第二双转单电路332的正输入端连接；第一双转单电路331的输出端作为正输出端，第二双转单电路332的输出端作为负输出端。

本发明与现有移相器结构相比较，具有如下优点：

本发明的有源巴伦由于采用共射放大电路、共基放大电路和第一差分缓冲器，其输入端利用了共基放大电路的射极看进去的输入阻抗，提高了无源结构输出端与有源结构输入端间的匹配；同时由于共射放大电路和共基放大电路的输出端接差分缓冲器，提高了输出端差分信号在整个带宽内的相位精度和幅度平衡性。

本发明由于采用2阶RC结构的正交信号发生器和四选一电路实现90°的移相，减小了在整个频带内移相的相位误差和幅度误差，并且降低了最终电路的优化难度。

附图说明

图1是本发明移相器的整体框图；

图2是本发明中的有源巴伦的结构图；

图3是本发明中的差分缓冲器的框图；

图4是本发明中的双转单电路的原理图；

图5是本发明中的四选一电路的框图；

图6是本发明中的控制开关的原理图；

图7是本发明中的正交信号发生器原理图；

图8是已有的有源与无源结构相结合的移相器整体框图；

图9是对移相器在不同开关状态下进行增益S21进行仿真图；

图10是对移相器在不同开关状态下进行相位仿真图；

具体实施方式

以下将结合附图，对本发明的优选实施例进行结构与效果的详细描述，应当理解，优选实施例仅仅为了说明本发明，不应理解为限制本发明的保护范围。

参照图1，本发明包括有源巴伦3，正交信号发生器2，四选一电路5，滤波器1和开关4；其中，滤波器1包括一个11.25°移相的低通带通滤波器，一个22.5°移相的低通带通滤波器和一个45°移相的低通带通滤波器；开关2包括一个正向单刀双掷开关，两个双刀双掷开关和一个反向单刀双掷开关。

正向单刀双掷开关、45°移相的低通带通滤波器、第一个双刀双掷开关、11.25°移相的低通带通滤波器、第二个双刀双掷开关、22.5°移相的低通带通滤波器、反向单刀双掷开关、有源巴伦3，正交信号发生器2和四选一电路5依次级联而成。

信号通过开关选择进入低通带通滤波器的低通部分或者带通部分，实现相位相对的变化；如信号通过45°低通带通滤波器的低通部分相对通过45°低通带通滤波器的带通部分相位滞后45°，从而实现信号在两条路径上相对45°移相的变化；同理，11.25°低通带通滤波器可以实现信号在两条路径上相对11.25°移相的变化，22.5°低通带通滤波器可以实现信号在两条路径上相对22.5°移相的变化；由一个正向单刀双掷开关，两个双刀双掷开关和一个反向单刀双掷开关可以选择信号通过三个低通带通滤波器的不同部分，从而可以实现信号在90°范围内以11.25°为步进值的移相；选择后的移相信号进入有源巴伦3将产生一对差分信号，差分信号通过正交信号发生器产生在整个频带内相对移相为0°，90°，180°和270°的四路正交信号，这四路正交信号通过四选一电路选择一路进行输出，则可以实现信号在360°范围内以11.25°为步进值的移相。

整个电路的设计采用0.18um SiGe BiCMOS工艺，电路中电阻采用多晶硅电阻，电容则采用MIM电容。

参照图2，本发明中的有源巴伦2，包括共基放大电路32，共射放大电路31和差分缓冲器33；共基放大电路32的输入端和共射放大电路31的输入端连接作为输入端；共基放大电路32的输出端与差分缓冲器33的正输入端连接，共射放大电路31的输出端与差分缓冲器33的负输入端连接。

所述共基放大电路32由两个双极晶体管Q4，Q5，三个电阻R6，R7，R8，第四电容C4和第三MOS晶体管M3组成；第八电阻R8的一端接地，另一端与第五双极晶体管Q5的发射极连接作为输入端；第五双极晶体管Q5的基极与第四电容C4的一端和第七电阻R7的一端连接，第四电容C4的另一端接地，第七电阻R7的另一端接偏置电压；第五双极晶体管Q5的集电极与第四双极晶体管Q4的发射极和第三MOS晶体管M3的漏极连接，作为输出端；第四双极晶体管Q4的基极与第六电阻R6的一端连接，第六电阻R6的另一端与第四双极晶体管Q4的集电极和第三MOS晶体管M3的源极连接，第三MOS晶体管M3的栅极接镜像偏置电压。

共射放大电路31由两个双极晶体管Q6，Q7，三个电阻R9，R10，R11，两个电容 C5，C6和第四MOS晶体管M4组成，第五电容C5的一端与第十电阻R10的一端和第七晶体管Q7的基极连接，第十电阻R10的另一端接偏置电压，第五电容C5的另一端作为输入端；第七双极晶体管Q7的发射极与第十一电阻R11的一端和第六电容C6的一端连接，第十一电阻R11的另一端和第六电容C6的另一端接地；第七双极晶体管Q7 的集电极与第六双极晶体管Q6的发射极和第四MOS晶体管M4漏极连接，作为输出端；第六双极晶体管Q6的基极与第九电阻R9的一端连接，第九电阻R9的另一端与第六双极晶体管Q6的集电极和第四MOS晶体管M4的源极连接，第四MOS晶体管M4的栅极接镜像偏置电压。

第四双极晶体管Q4和第六双极晶体管Q6采用的是3.3V的双极晶体管；第五双极晶体管Q5和第七双极晶体管Q7采用的是2V的双极晶体管；图2中三个MOS晶体管 M3，M4和M5都采用射频PMOS管，偏置电压vb1＝2.4V；第七电阻R7和第十电阻 R10采用的是高阻值的多晶硅电阻；第六电阻R6，第九电阻R9，第八电阻R8和第十一电阻R11采用的是性能精确的射频多晶硅电阻。

参照图3，本发明中的差分缓冲器33包括两个双转单电路331和332，第一双转单电路331的正输入端331i+与第二双转单电路332的负输入端332i-连接，以作为差分缓冲器的正输入端DBi+；第一双转单电路331的负输入端331i-和第二双转单电路332的正输入端332i+连接，以作为差分缓冲器的负输入端DBi-；第一双转单电路331的输出端331o作为差分缓冲器正输出端DBo+，第二双转单电路332的输出端332o作为差分缓冲器负输出端DBo-。

参照图4，差分缓冲器33中的两个双转单电路331和332结构相同，每一个双转单电路由三个双极晶体管Q1，Q2，Q3，三个电阻R1，R2，R3和三个电容C1，C2，C3 组成，第一电容C1的一端为单转双电路的正输入端Dsi+，另一端与第一电阻R1的一端和第二双极晶体管Q2的基极连接；第二电容C2的一端为单转双电路的负输入端Dsi-，另一端与第二电阻R2的一端和第三双极晶体管Q3的基极连接；第一电阻R1的另一端与第二双极晶体管Q2的集电极、第一双极晶体管Q1的集电极和第一双极晶体管Q1的基极相连接；第二电阻R2的另一端与第一双极晶体管Q1的发射极相连；第二双极晶体管Q2的发射极与第三双极晶体管Q3的集电极连接作为单转双电路的输出端DSo；第三双极晶体管Q3的发射极与第三电阻R3的一端和第三电容C3的一端连接；第三电阻R3的另一端与第三电容C3的另一端接地。

三个双极晶体管Q1，Q2和Q3采用的3.3V的双极晶体管，第一电阻R1和第二电阻R2采用的是高阻值的多晶硅电阻，第三电阻R3采用的是性能精确的射频多晶硅电阻。

参照图5，本发明中的四选一电路5，由第二差分缓冲器51，第三差分缓冲器52 和四个控制开关53，54，55，56组成；第二差分缓冲器51的正输出端51o+与第一控制开关53的输入端53i连接，第二差分缓冲器51的负输出端51o-与第二控制开关54 的输入端54i连接；第三差分缓冲器52的正输出端52o+与第三控制开关55的输入端 55i连接，第三差分缓冲器52的负输出端52o-与第四控制开关56的输入端56i连接；四个控制开关53，54，55，56的四个输出端53o，54o，55o，56o连接作为四选一电路的输出端Vout。

参照图6，四选一电路中的四个控制开关53，54，55，56结构相同，每一个控制开关包括两个MOS晶体管电阻M1，M2和两个电阻R4，R5，第一MOS晶体管M1的漏极与第二MOS晶体管M2的漏极连接作为控制开关的输入端VCOi；第一MOS晶体管 M1的栅极与第四电阻R4的一端连接，第一MOS晶体管M1的源极接地，第四电阻R4 的另一端作为控制开关的负控制端VCO-；第二MOS晶体管M2的栅极与第五电阻R5 的一端连接，第五电阻R5的另一端作为控制开关的正控制端VCO+，第二MOS晶体管 M2的源极作为控制开关的输出端VCOo。

两个MOS晶体管M1，M2采用的是射频NMOS晶体管，两个电阻R4，R5采用的是高阻值的多晶硅电阻，正控制端VCO+的导通电压为3.3V，关闭电压为0V，负控制端VCO-的电压状态与VCO+相反。

参照图7，本发明中所述的正交信号发生器2包括八个电阻R12，R13，R14，R15，R16，R17，R18和R19、八个电容C7，C8，C9，C10，C11，C12，C13和C14；其中第十二电阻R12的一端与第七电容C7的一端、第十三电阻R13的一端和第八电容C8 的一端连接，作为正交信号发生器的正输入端Vi+；第十四电阻R14的一端与第九电容 C9的一端、第十五电阻R15的一端和第十电容C10的一端三点连接，作为正交信号发生器的负输入端；第十二电阻R12的另一端与第十电容C10的另一端、第十六电阻R16 的一端和第十一电容C11的一端三点连接；第十三电阻R13的另一端与第七电容C7的另一端、第十七电阻R17的一端和第十二电容C12的一端三点连接；第十四电阻R14 的另一端与第八电容C8的另一端、第十八电阻R18的一端和第十三电容C13的一端三点连接；第十五电阻R15的另一端与第九电容C9的另一端、第十九电阻R19的一端和第十四电容C14的一端三点连接；第十六电阻R16的另一端和第十四电容C14的另一端连接，作为正交信号发生器正的同相信号输出端VI+；第十七电阻的另一端与第十一电容的另一端连接，作为正交信号发生器正的正交信号输出端VQ+；第十八电阻的另一端与第十二电容的另一端连接，作为正交信号发生器负的同相信号输出端VI-；第十九电阻的另一端与第十三电容的另一端连接，作为正交信号发生器负的正交信号输出端VQ-。

所述的八个电阻都采用高性能的射频多晶硅电阻，该正交信号发生器可以在整个频带内两个频点处产生完全正交的信号。

本发明的效果通过以下仿真实验进一步说明：

仿真实验1，对本实例移相器在不同开关状态下进行增益S21进行仿真，结果如图9所示，由图9可见本实例在不同开关状态下增益误差较小。

仿真实验1，对本实例移相器在不同开关状态下进行相位仿真，结果如图10所示，由图10可见本实例在不同开关状态下相位误差较小。

Claims (8)

1.一种基于有源和无源结构相结合的X波段5位移相器，包括：滤波器(1)、有源巴伦(3)和开关(4)，其特征在于：

有源巴伦(3)的输出端连接有正交信号发生器(2)，用于产生正的同相信号VoI+、负的同相信号VoI-、正的正交信号VoQ+和负的正交信号VoQ-；

所述有源巴伦(3)，包括共射放大电路(31)、共基放大电路(32)和第一差分缓冲器(33)；共射放大电路(31)的输出端与第一差分缓冲器(33)的负输入端连接，共基放大电路(32)的输出端与第一差分缓冲器(33)的正输入端连接；共射放大电路(31)的输入端与共基放大电路(32)的输入端连接，第一差分缓冲器(33)的正负两个输出端与正交信号发生器(2)的正负两个输入端连接；

所述正交信号发生器(2)，其输出端连接有四选一电路(5)，用于从正的同相信号VoI+、负的同相信号VoI-、正的正交信号VoQ+和负的正交信号VoQ-这四路信号中选择一路信号进行输出，实现信号在四个象限之间的变换。

2.根据权利要求1所述的移相器，其特征在于四选一电路(5)，由第二差分缓冲器(51)，第三差分缓冲器(52)和四个控制开关(53，54，55，56)组成；第二差分缓冲器(51)的正输出端与第一控制开关(53)的输入端连接，第二差分缓冲器(51)的负输出端与第二控制开关(54)的输入端连接；第三差分缓冲器(52)的正输出端与第三控制开关(55)的输入端连接，第三差分缓冲器(52)的负输出端与第四控制开关(56)的输入端连接；四个控制开关(53，54，55，56)的四个输出端连接作为四选一电路的输出端。

3.根据权利要求1所述的移相器，其特征在于第一差分缓冲器(33)由两个双转单电路(331，332)构成，第一双转单电路(331)的正输入端与第二双转单电路(332)的负输入端连接，第一双转单电路(331)的负输入端与第二双转单电路(332)的正输入端连接；第一双转单电路(331)的输出端作为正输出端，第二双转单电路(332)的输出端作为负输出端。

4.根据权利要求3所述的移相器，其特征在于两个双转单电路(331，332)的结构相同，每一个双转单电路由三个双极晶体管Q1，Q2，Q3，三个电阻R1，R2，R3和三个电容C1，C2，C3组成，第一电容C1的一端为正输入端，另一端与第一电阻R1的一端和第二双极晶体管Q2的基极连接，第二电容C2的一端为负输入端，另一端与第二电阻R2的一端和第三双极晶体管Q3的基极连接；第一电阻R1的另一端与第二双极晶体管Q2的集电极和第一双极晶体管Q1的集电极和第一双极晶体管Q1的基极相连接，第二电阻R2的另一端与第一双极晶体管Q1的发射极相连；第二双极晶体管Q2的发射极与第三双极晶体管Q3的集电极连接作为输出端；第三双极晶体管Q3的发射极与第三电阻R3的一端和第三电容C3的一端连接；第三电阻R3的另一端和第三电容C3的另一端接地。

5.根据权利要求2所述的移相器，其特征在于四选一电路中的四个控制开关(53，54，55，56)结构相同，每一个控制开关由两个MOS晶体管电阻M1，M2和两个电阻R4，R5组成，第一MOS晶体管M1的漏极与第二MOS晶体管M2的漏极连接作为输入端；第一MOS晶体管M1的栅极与第四电阻R4的一端连接，第一MOS晶体管M1的源极接地，第四电阻R4的另一端作为负控制端；第二MOS晶体管M2的栅极与第五电阻R5的一端连接，第五电阻R5的另一端作为正控制端，第二MOS晶体管M2的源极作为输出端。

6.根据权利要求1所述移相器，其特征在于共基放大电路(32)由两个双极晶体管Q4，Q5，三个电阻R6，R7，R8，第四电容C4和第三MOS晶体管M3组成；第八电阻R8的一端接地，另一端与第五双极晶体管Q5的发射极连接作为输入端；第五双极晶体管Q5的基极与第四电容C4的一端和第七电阻R7的一端连接，第四电容C4的另一端接地，第七电阻R7的另一端接偏置电压；第五双极晶体管Q5的集电极与第四双极晶体管Q4的发射极和第三MOS晶体管M3的漏极连接，作为输出端；第四双极晶体管Q4的基极与第六电阻R6的一端连接，第六电阻R6的另一端与第四双极晶体管Q4的集电极和第三MOS晶体管M3的源极连接，第三MOS晶体管M3的栅极接镜像偏置电压。

7.根据权利要求1所述移相器，其特征在于共射放大电路(31)由两个双极晶体管Q6，Q7，三个电阻R9，R10，R11，两个电容C5，C6和第四MOS晶体管M4组成，第五电容C5的一端与第十电阻R10的一端和第七晶体管Q7的基极连接，第十电阻R10的另一端接偏置电压，第五电容C5的另一端作为输入端；第七双极晶体管Q7的发射极与第十一电阻R11的一端和第六电容C6的一端连接，第十一电阻R11的另一端和第六电容C6的另一端接地；第七双极晶体管Q7的集电极与第六双极晶体管Q6的发射极和第四MOS晶体管M4漏极连接，作为输出端；第六双极晶体管Q6的基极与第九电阻R9的一端连接，第九电阻R9的另一端与第六双极晶体管Q6的集电极和第四MOS晶体管M4的源极连接，第四MOS晶体管M4的栅极接镜像偏置电压。

8.根据权利要求2所述的移相器，第二差分缓冲器(51)和第三差分缓冲器(52)与第一差分缓冲器(33)的电路结构相同。

Images