CN109546987B - 宽带有源移相器 - Google Patents

Abstract

本发明公开了一种宽带有源移相器，主要解决现有有源移相器中插入损耗较大的问题。其包括巴伦、正交信号发生器、模拟加法器、插入损耗补偿电路和带隙基准电路。其中，前四个电路依次连接，带隙基准电路连接在巴伦与插入损耗补偿电路之间。单端射频信号经过巴伦转换为幅度相同且相位相反的差分信号。差分信号通过正交信号发生器后，生成四个幅度相同且相位间距90度的正交信号并作为模拟加法器的输入，通过正交矢量合成的方式合成一簇等相移的信号，输入给插入损耗补偿电路来减小增益误差，得到移相器的输出信号。本发明不仅减小了移相器插入补偿，而且通过正交信号发生器和模拟加法器的使用，大大减小了移相器的面积，可用于射频集成电路设计。

Description

宽带有源移相器

本发明属于电子器件技术领域，具体涉及一种4到12GHZ频率范围内的有源移相器，可用于射频微波相控阵接收机需要高精度移相的射频集成电路中。

背景技术

常见的半导体移相器结构包括加载线式移相器、反射式移相器、开关线式移相器、高通低通移相器及矢量调制移相器。由于可以提供好的高频性能，低的衬底损耗，高性能的无源器件，III-V族化合物半导体一直是半导体移相器的理想选择。然而，III-V族化合物半导体和超大规模CMOS数字集成电路无法做在同一个衬底上，限制了相控阵系统的系统集成，且对于相控阵系统的商用，III-V族化合物半导体仍显得面积过大、价格过于昂贵。

随着无线通信系统和硅基集成电路技术的迅猛发展，硅基电路的成熟工艺、低廉价格和高集成度为相控阵系统的单片集成和商业化提供了出路。而相控阵系统中的关键模块是移相器，当信号在其中传输时会引入相移，这时需要通过移相器对信号的相位进行调整。

移相器分为无源移相器和有源移相器。无源移相器由于其高损耗成为限制相控阵系统集成化的瓶颈，因而实际中有源移相器应用更为广泛。传统有源移相器通过数模转换电路DAC由基准电流镜像出模拟加法器的输入电流，如图1所示，但是传统有源移相器使用晶体管尺寸较大的数模转换电路，并且多个模块在工作时，有较大的插入损耗，进而导致有源移相器性能变差，不能满足应用的需求。

发明内容

本发明的目的在于针对上述现有有源移相器的不足，提出一种带有插入损耗补偿的宽带有源移相器，以减小插入损耗，提高有源移相器的性能，满足应用的需求。

为实现上述目的，本发明包括：巴伦、正交信号发生器、模拟加法器和带隙基准电路，其特征在于：

巴伦、正交信号发生器、模拟加法器和插入损耗补偿电路依次连接，带隙基准电路设有三个输出IB、IP和IQ，其中IB、IP与巴伦连接，IQ与插入补偿电路连接，巴伦设有两个输出Vout+和Vout-，正交信号发生器设有两个正输出IO+、QO+和两个负输出IO-、QO-，模拟加法器设有两个输出VO+和VO-，单端射频信号经过巴伦电路转换为相位相反且幅度相同的差分信号，差分信号通过正交信号发生器后，生成四个幅度相同且相位间距90度的正交信号并作为模拟加法器的输入，在带隙基准电路的作用下，通过正交矢量合成的方式合成一簇等相移的信号，最后通过插入损耗补偿电路来减小增益误差，得到移相器的输出信号；

模拟加法器，采用共栅结构，其输入与正交信号发生器的输出连接，其栅极的控制电压VI、VQ是由外部电路提供，其输出连接有插入损耗补偿电路；

所述插入损耗补偿电路，包括电流舵、四输出NPN电流镜、负反馈电阻Rf、负反馈电容Cf和两个射随器P8和P7；该四输出NPN电流镜设有一个输入和四个镜像电流输出，其输入与带隙基准电路的第三输出IQ连接，其两个镜像电流输出与电流舵的偏置电流输入连接，其余两个镜像电流输出分别与两个射随器P8和P7的偏置电流输入连接；负反馈电阻Rf和电容Cf并联连接在电流舵的两个偏置电流输入端，该电流舵的控制输入电压VCT由外部电路提供，射随器P8和P7的基极与电流舵的输出连接，作为输出缓冲级，并将该射随器P8的发射极作为射频输出，其中射随器P8的基极耦合至电流舵接入模拟加法器的第二输出VO-支路上的输出；

通过改变栅极控制电压VI、VQ，使得模拟加法器增益等量变化，输出幅度连续且相位平坦的信号，通过负反馈电阻Rf和负反馈电容Cf产生一个零点，补偿输出极点在高频处造成的增益滚降，实现带宽扩展，并通过调整电流舵的控制电压VCT，减小输出增益误差。

进一步，所述电流舵包括：六个NPN型晶体三极管(P1、P2、P3、P4、P5、P6)、两个负载电阻(RL1、RL2)、两个偏置电阻(RT1、RT2)和两个隔直电容(CP1、CP2)；第一晶体三极管P1的基极、第一隔直电容CP1一端和第一偏置电阻RT1一端相连，第一隔直电容CP1的另一端连接模拟加法器的第一输出VO+，第一偏置电阻RT1的另一端连接偏置电压VC，第二晶体三极管P2的基极、第二隔直电容CP2一端和第二偏置电阻RT2一端相连，第二隔直电容CP2的另一端连接模拟加法器的第二输出VO-，第二偏置电阻RT2的另一端连接偏置电压VC，第三晶体三极管P3和第四晶体三极管P4的发射极与第一晶体三极管P1的集电极相连，第五晶体三极管P5和第六晶体三极管P6的发射极与第二晶体三极管P2的集电极相连，第三晶体三极管P3和第六晶体三极管P6的基极连接偏置电压VB，第四晶体三极管P4和第五晶体三极管P5的基极连接控制电压VCT，第四晶体三极管P4和第五晶体三极管P5的集电极连接电源VDD，第三晶体三极管P3的集电极通过第一负载电阻RL1连接电源VDD，第六晶体三极管P6的集电极通过第二负载电阻RL2连接电源VDD。

进一步，所述四输出NPN电流镜包括：五个NPN型晶体三极管(P9、P10、P11、P12、P13)；五个晶体三极管的基极相连，且发射极连接地GND，第九晶体三极管P9的集电极与第七晶体三极管P7的发射极相连，第十二晶体三极管P12的集电极与第八晶体三极管P8的发射极相连，第十晶体三极管P10的集电极与第一晶体三极管P1的发射极相连，第十一晶体三极管P11的集电极与第二晶体三极管P2的发射极相连，第十三晶体三极管P13的集电极连接带隙基准电路的第三输出IQ。

进一步，所述巴伦包括：第一阶放大模块和第二阶放大模块；第一阶放大模块用于提升巴伦中信号的增益，其输入端与射频输入RFin连接，两个输出端分别连接第二阶放大模块的两组输入；第二阶放大模块用于将两组输入信号转换为单端信号，其输出与正交信号发生器的输入端连接。

本发明与现有技术相比具有如下优点：

1.本发明由于采用插入损耗补偿电路，减小了增益变化范围，从而减小了增益误差。

2.本发明由于采用正交信号发生器与模拟加法器结合的方式，避免了使用传统移相器中晶体管尺寸较大的数模转换电路，减小有源移相器的面积。

附图说明

图1为传统移相器的整体结构框图；

图2为本发明的整体结构框图；

图3为本发明中的插入损耗补偿电路图；

图4为本发明中的巴伦电路图；

图5为本发明中的正交信号发生器电路图；

图6为本发明中的模拟加法器电路图；

图7为本发明中的带隙基准电路电路图。

具体实施方式

本实例以一个4到12GHZ范围内一种带插入损耗补偿的宽带有源移相器为例，但不限于此频率范围。

参照图2，本实例的有源移相器，包括：巴伦、正交信号发生器、模拟加法器、带隙基准电路和插入损耗补偿电路；巴伦、正交信号发生器、模拟加法器和插入损耗补偿电路依次连接，带隙基准电路设有三个输出IB、IP和IQ，其中IB、IP与巴伦连接，IQ与插入补偿电路连接，巴伦设有两个输出Vout+和Vout-，正交信号发生器设有两个正输出IO+、QO+和两个负输出IO-、QO-，模拟加法器设有两个输出VO+和VO-，单端射频信号经过巴伦电路转换为相位相反且幅度相同的差分信号，差分信号通过正交信号发生器后，生成四个幅度相同且相位间距90度的正交信号并作为模拟加法器的输入，在带隙基准电路的作用下，通过正交矢量合成的方式合成一簇等相移的信号，最后通过插入损耗补偿电路来减小增益误差，得到移相器的输出信号。

参照图3，本实例的插入损耗补偿电路，包括：电流舵、四输出NPN电流镜、负反馈电阻Rf、负反馈电容Cf和两个射随器P8和P7；该四输出NPN电流镜设有一个输入和四个镜像电流输出，其输入与带隙基准电路的第三输出IQ连接，其两个镜像电流输出与电流舵的偏置电流输入连接，其余两个镜像电流输出分别与两个射随器P8和P7的偏置电流输入连接；负反馈电阻Rf和电容Cf并联连接在电流舵的两个偏置电流输入端，该电流舵的控制输入电压VCT由外部电路提供，射随器P8和P7的基极与电流舵的输出连接，作为输出缓冲级，并将射随器P8的发射极作为射频输出，其中射随器P8的基极耦合至电流舵接入模拟加法器的第二输出VO-支路上的输出；通过负反馈电阻Rf和负反馈电容Cf产生一个零点，补偿输出极点在高频处造成的增益滚降，实现带宽扩展，并通过调整电流舵的控制电压VCT，减小输出增益误差。其中：

所述电流舵，包括六个NPN型晶体三极管P1、P2、P3、P4、P5、P6、两个负载电阻RL1、RL2、两个偏置电阻RT1、RT2和两个隔直电容CP1、CP2；第一晶体三极管P1的基极、与第一隔直电容CP1的一端和第一偏置电阻RT1的一端相连，第一隔直电容CP1的另一端连接模拟加法器的第一输出VO+，第一偏置电阻RT1的另一端连接偏置电压VC；第二晶体三极管P2的基极与第二隔直电容CP2的一端和第二偏置电阻RT2的一端相连，第二隔直电容CP2的另一端连接模拟加法器的第二输出VO-，第二偏置电阻RT2的另一端连接偏置电压VC；第三晶体三极管P3和第四晶体三极管P4的发射极均与第一晶体三极管P1的集电极相连；第五晶体三极管P5和第六晶体三极管P6的发射极均与第二晶体三极管P2的集电极相连，第三晶体三极管P3和第六晶体三极管P6的基极均连接偏置电压VB；第四晶体三极管P4和第五晶体三极管P5的基极均连接控制电压VCT，第四晶体三极管P4和第五晶体三极管P5的集电极均连接电源VDD；第三晶体三极管P3的集电极通过第一负载电阻RL1连接电源VDD，第六晶体三极管P6的集电极通过第二负载电阻RL2连接电源VDD。

所述四输出NPN电流镜，包括五个NPN型晶体三极管P9、P10、P11、P12、P13；这五个晶体三极管的基极相连，且发射极连接地GND，其第九晶体三极管P9的集电极与第七晶体三极管P7的发射极相连，第十二晶体三极管P12的集电极与第八晶体三极管P8的发射极相连，第十晶体三极管P10的集电极与第一晶体三极管P1的发射极相连，第十一晶体三极管P11的集电极与第二晶体三极管P2的发射极相连，第十三晶体三极管P13的集电极连接带隙基准电路的第三输出IQ。

参照图4，本实例的巴伦，包括：第一阶放大模块和第二阶放大模块；第一阶放大模块设有一个输入端和两个输出端，第二阶放大模块设有两组输入与两个输出，第一阶放大模块用于提升巴伦中信号的增益，其输入端与射频输入RFin连接，两个输出端分别连接第二阶放大模块的两组输入；第二阶放大模块用于将两组输入信号转换为单端信号，其两个输出与正交信号发生器的两个输入端连接。其中：

所述第一放大模块，包括两个有源电感L1、L2、PMOS电流镜、两输出NPN电流镜、两个NPN型晶体三极管P14、P15、两个电阻R3、R4和三个电容C1、C2、C3；第一有源电感L1，用于作为第十四晶体三极管P14的负载，其包括第一电阻R1和第十六晶体三极管P16，第一电阻R1的两端分别连接第十六晶体三极管P16的基极和电源VDD；第二有源电感L2，用于作为第十五晶体三极管P15的负载，其包括第二电阻R2和第十七晶体三极管P17，第二电阻R2的两端分别连接第十七晶体三极管P17的基极和电源VDD。

所述PMOS电流镜，用于产生带隙基准电路的第一输出IP的镜像电流，其包括三个PMOS晶体管Mp1、Mp2和Mp3，这三个PMOS晶体管的栅极相连，源极均连接至电源VDD，第一晶体管Mp1的栅漏相连，第二晶体管Mp2的漏极连接第十七晶体三极管P17的发射极，第三晶体管Mp3的漏极连接第十六晶体三极管P16的发射极；

所述两输出NPN电流镜，用于产生带隙基准电路的第二输出IB的镜像电流，其包括四个NPN型晶体三极管P18、P19、P20、P21；这三个晶体三极管的基极相连，发射极均连接至地GND；第十九晶体三极管P19的集电极和基准带隙电路的第二输出IB均与第十八晶体三极管P18的基极连接；第二十晶体三极管P20的集电极与第十四晶体三极管P14的发射极连接；第二十一晶体三极管P21的集电极与第十五晶体三极管P15的发射极连接，第十八晶体三极管P18的发射极与第十九晶体三极管P19的基极连接，第十八晶体三极管P18的集电极与电源VDD连接。

所述两个NPN型晶体三极管P14和P15均用于提升巴伦的增益，该第十四NPN型晶体三极管P14，采用共基放大结构，其基极连接第三电阻R3，其集电极连接第十六晶体三极管P16的发射极，其发射极连接第二十晶体三极管P20的集电极；该第十五NPN型晶体三极管P15，采用共射放大结构，其基极连接第四电阻R4，其集电极连接第十七晶体三极管P17的发射极，其发射极连接第二十一晶体三极管P21的集电极。

所述第二阶放大模块，包括两个双端转单端电路D1、D2和六个电容C4、C5、C6、C8、C9、C10；这六个电容都为耦合电容，用于传递交流信号和隔断直流，使前后级的工作点互不牵连。

该第一双端转单端电路D1，用于将两个输入信号转换为巴伦的第一输出Vout+，包括四个NPN型晶体三极管P22、P23、P24、P25、两个电阻R5、R6和第七电容C7；第二十二晶体三极管P22的基极和集电极均与电源VDD连接，其发射极与第六电阻R6的一端连接，第六电阻R6的另一端和第五电容C5的一端均与第二十四晶体三极管P24的基极连接，第五电容C5的另一端与第十五晶体三极管P15的集电极相连，第二十四晶体三极管P24的集电极和第二十三晶体三极管P23的发射极均与第六电容C6的一端连接，第六电容C6的另一端为巴伦的第一输出Vout+，第二十三晶体三极管P23的基极和第五电阻R5的一端均与第四电容C4的一端连接，第五电阻R5的另一端和第二十三晶体三极管P23的集电极均连接电源VDD，第四电容C4的另一端与第十四晶体三极管P14的集电极相连，第二十四晶体三极管P24的发射极和第二十五晶体三极管P25的集电极均与第七电容C7的一端相连，第二十五晶体三极管P25的发射极和第七电容C7的另一端均与地GND相连，第二十五晶体三极管P25的基极连接偏置电压Vb2；

该第二双端转单端电路D2，用于将两个输入信号转换为巴伦的第二输出Vout-，其包括四个NPN型晶体三极管P26、P27、P28、P29、两个电阻R7、R8和第十一电容C11；第二十六晶体三极管P26的基极和集电极与电源VDD连接，其发射极与第八电阻R8的一端连接，第八电阻R8的另一端和第九电容C9的一端均与第二十八晶体三极管P28的基极连接；第九电容C9的另一端与第十四晶体三极管P14的集电极相连；第二十八晶体三极管P28的集电极和第二十七晶体三极管P27的发射极均与第十电容C10的一端连接，第十电容C10的另一端为巴伦的第二输出Vout-；第二十七晶体三极管P27的基极和第七电阻R7的一端均与第八电容C8的一端连接，第七电阻R7的另一端和第二十七晶体三极管P27的集电极均连接电源VDD；第八电容C8的另一端与第十五晶体三极管P15的集电极相连，第二十八晶体三极管P28的发射极、第二十九晶体三极管P29的集电极和第十一电容C11的一端相连，第二十九晶体三极管P29的发射极和第十一电容C11的另一端均与地GND相连，第二十九晶体三极管P29的基极连接偏置电压Vb2。

参照图5，本实例的正交信号发生器，包括：四个NMOS晶体管Mn1、Mn2、Mn3和Mn4、两个电阻R9、R10和两阶RC滤波器；这四个NMOS晶体管的源极均与地GND连接，第一NMOS晶体管Mn1的栅极、第二NMOS晶体管Mn2的栅极和第九电阻R9的一端均与巴伦的第一输出Vout+连接；第九电阻R9的另一端和第十电阻R10的一端均连接偏置电压Vd；第十电阻R10的另一端、第三NMOS晶体管Mn3的栅极、第四NMOS晶体管Mn4的栅极均与巴伦的第二输出Vout-连接；

该两阶RC滤波器，用于产生两组正交信号，其包括八个电阻R11、R12、R13、R14、R15、R16、R17、R18和八个电容C12、C13、C14、C15、C16、C17、C18、C19，其中：第十二电容C12的两端分别连接第十一电阻R11的输入端和第十二电阻R12的输出端；第十三电容C13的两端分别连接第十二电阻R12的输入端和第十三电阻R13的输出端；第十四电容C14的两端分别连接第十三电阻R13的输入端和第十四电阻R14的输出端；第十五电容C15的两端分别连接第十四电阻R14的输入端和第十一电阻R11的输出端；第十六电容C16的两端分别连接第十五电阻R15的输入端和第十六电阻R16的输出端；第十七电容C17的两端分别连接第十六电阻R16的输入端和第十七电阻R17的输出端；第十八电容C18的两端分别连接第十七电阻R17的输入端和第十八电阻R18的输出端；第十九电容C19的两端分别连接第十八电阻R18的输入端和第十五电阻R15的输出端；第十五电阻R15的两端分别连接第十一电阻R11的输出端和正交信号发生器的第一正输出IO+；

第十六电阻R16的两端分别连接第十二电阻R12的输出端和正交信号发生器的第二正输出QO+；

第十七电阻R17的两端分别连接第十三电阻R13的输出端和正交信号发生器的第一负输出IO-；

第十八电阻R18的两端分别连接第十四电阻R14的输出和正交信号发生器的第二负输出QO-。

参照图6，本实例的模拟加法器，包括：八个NMOS晶体管Mn5、Mn6、Mn7、Mn8、Mn9、Mn10、Mn11、Mn12、两个有源电感，即第三有源电感L3和第四有源电感L4；

该第三有源电感L3，用于作为Mn5、Mn7、Mn9、Mn11这四个晶体晶体管的负载，包括第十九电阻R19和第十七晶体三极管Q17，第十九电阻R19的两端分别连接第十七晶体三极管Q17的基极和电源电压VDD；

该第四有源电感L4，用于作为Mn6、Mn8、Mn10、Mn12这四个晶体晶体管的负载，其包括第二十电阻R20和第十八晶体三极管Q18，第二十电阻R20的两端分别连接第十八晶体三极管Q18的基极和电源电压VDD；

该八个NMOS晶体管，用于对模拟加法器中的信号幅度进行放大，其中：

第五NMOS晶体管Mn5和第六NMOS晶体管Mn6的源极均与正交信号发生器的第一负输出IO-相连；

第七NMOS晶体管Mn7和第八NMOS晶体管Mn8的源极均与正交信号发生器的第二负输出QO-相连；

第九NMOS晶体管Mn9和第十NMOS晶体管Mn10的源极均与正交信号发生器的第一正输出IO+相连；

第十一NMOS晶体管Mn11和第十二NMOS晶体管Mn12的源极均与正交信号发生器的第二正输出QO+相连；

第五NMOS晶体管Mn5的漏极、第七NMOS晶体管Mn7的漏极、第九NMOS晶体管Mn9的漏极均与第十一NMOS晶体管Mn11的漏极相连；

第六NMOS晶体管Mn6的漏极、第八NMOS晶体管Mn8的漏极、第十NMOS晶体管Mn10的漏极均与第十二NMOS晶体管Mn12的漏极相连；

第五NMOS晶体管Mn5的栅极、第七NMOS晶体管Mn7的栅极、第十NMOS晶体管Mn10的栅极均与第十二NMOS晶体管Mn12的栅极相连；

第六NMOS晶体管Mn6的栅极与第九NMOS晶体管Mn9的栅极相连，第八NMOS晶体管Mn8的栅极与第十一NMOS晶体管Mn11的栅极相连。

通过改变栅极控制电压VI、VQ，使得模拟加法器增益等量变化，输出幅度连续且相位平坦的信号。

参照图7，本实例的带隙基准电路，包括：启动电路、电流基准电路和带隙基准产生电路；这三个电路依次连接，其中启动电路用于避免电路基准电路进入简并点，电流基准电路用于产生电流基准，带隙基准产生电路用于产生三个带隙基准输出IB、IP和IQ。

所述启动电路，用于避免电路基准电路进入简并点，其包括三个PMOS晶体管Mp4、Mp5、Mp6和三个NMOS晶体管Mn13、Mn14、Mn15；这三个PMOS晶体管的源极连接电源VDD,三个NMOS晶体管的源极连接地GND；第四PMOS晶体管Mp4的栅漏极、第十三NMOS晶体管Mn13的栅漏极和第十五NMOS晶体管Mn15的漏极这五个端点相连；第十三NMOS晶体管Mn13的基极与第十四NMOS晶体管Mn14的基极相连，第十四NMOS晶体管Mn14的漏极、第五PMOS晶体管Mp5的栅漏极、第六PMOS晶体管Mp6的基极这四个端点相连；第六PMOS晶体管Mp6的漏极与第十五NMOS晶体管Mn15的栅极相连；

所述电流基准电路，用于产生电流基准，其包括两个PMOS晶体管Mp7、Mp8，五个电阻R26、R27、R28、R29、R30、两个晶体三极管Q32、Q33和一个运算放大器Op，这两个PMOS晶体管的源极连接电源VDD，它们的栅极相交并与运算放大器Op的输出端相连，第七PMOS晶体管Mp7的漏极、运算放大器Op的负输入端和第二十六电阻R26的一端相连，第二十六电阻R26的另一端、第二十八电阻R28的一端、第三十二晶体三极管Q32的基极和集电极这四个端点相连；第二十八电阻R28的另一端和第三十二晶体三极管Q32的发射极连接地GND；第八PMOS晶体管Mp8的漏极、运算放大器Op的正输入端和第二十七电阻R27的一端相连；第二十七电阻R27的另一端、第二十九电阻R29的一端和第三十电阻R30的一端相连；第二十九电阻R29的另一端、第三十三晶体三极管Q33的基极和集电极这三个端点相连；第三十电阻R30的另一端和第三十三晶体三极管Q33的发射极连接地GND；

所述带隙基准产生电路，用于产生三个带隙基准输出IB、IP和IQ，其包括三个PMOS晶体管Mp9、Mp10、Mp11和两个NMOS晶体管Mn16、Mn17，三个PMOS晶体管的源极连接电源VDD，它们的栅极均与第八PMOS晶体管Mp8的栅极相连；第十PMOS晶体管Mp10的漏极为带隙基准电路的第一输出IB，第十一PMOS晶体管Mp11的漏极为带隙基准电路的第二输出IQ，第九PMOS晶体管Mp9的漏极、第十七NMOS晶体管Mn17的栅极、第十六NMOS晶体管Mn16的栅极和漏极这四个端点相连，第十六NMOS晶体管的源极和第十七NMOS晶体管Mn17的源极均连接地GND，第十七NMOS晶体管Mn17的漏极为带隙基准电路的第三输出IQ。

以上描述仅是本发明的一个具体实例，并未构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修改和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (9)

1.一种宽带有源移相器，包括：巴伦、正交信号发生器、模拟加法器和带隙基准电路，其特征在于：

巴伦、正交信号发生器、模拟加法器和插入损耗补偿电路依次连接，带隙基准电路设有三个输出IB、IP和IQ，其中IB、IP与巴伦连接，IQ与插入补偿电路连接，巴伦设有两个输出Vout+和Vout-，正交信号发生器设有两个正输出IO+、QO+和两个负输出IO-、QO-，模拟加法器设有两个输出VO+和VO-，单端射频信号经过巴伦电路转换为相位相反且幅度相同的差分信号，差分信号通过正交信号发生器后，生成四个幅度相同且相位间距90度的正交信号并作为模拟加法器的输入，在带隙基准电路的作用下，通过正交矢量合成的方式合成一簇等相移的信号，最后通过插入损耗补偿电路来减小增益误差，得到移相器的输出信号；

模拟加法器，采用共栅结构，其输入与正交信号发生器的输出连接，其栅极的控制电压VI、VQ是由外部电路提供，其输出连接有插入损耗补偿电路；

所述插入损耗补偿电路，包括电流舵、四输出NPN电流镜、负反馈电阻Rf、负反馈电容Cf和两个射随器P8和P7；该四输出NPN电流镜设有一个输入和四个镜像电流输出，其输入与带隙基准电路的第三输出IQ连接，其两个镜像电流输出与电流舵的偏置电流输入连接，其余两个镜像电流输出分别与两个射随器P8和P7的偏置电流输入连接；负反馈电阻Rf和电容Cf并联连接在电流舵的两个偏置电流输入端，该电流舵的控制输入电压VCT由外部电路提供，射随器P8和P7的基极与电流舵的输出连接，作为输出缓冲级，并将射随器P8的发射极作为射频输出，其中射随器P8的基极耦合至电流舵接入模拟加法器的第二输出VO-支路上的输出；

通过改变栅极控制电压VI、VQ，使得模拟加法器增益等量变化，输出幅度连续且相位平坦的信号，通过负反馈电阻Rf和负反馈电容Cf产生一个零点，补偿输出极点在高频处造成的增益滚降，实现带宽扩展，并通过调整电流舵的控制电压VCT，减小输出增益误差。

2.根据权利要求1所述的宽带有源移相器，其特征在于，电流舵包括：六个NPN型晶体三极管P1、P2、P3、P4、P5、P6、两个负载电阻RL1、RL2、两个偏置电阻RT1、RT2和两个隔直电容CP1、CP2；第一晶体三极管P1的基极、第一隔直电容CP1一端和第一偏置电阻RT1一端相连，第一隔直电容CP1的另一端连接模拟加法器的第一输出VO+，第一偏置电阻RT1的另一端连接偏置电压VC，第二晶体三极管P2的基极、第二隔直电容CP2一端均与第二偏置电阻RT2一端相连，第二隔直电容CP2的另一端连接模拟加法器的第二输出VO-，第二偏置电阻RT2的另一端连接偏置电压VC，第三晶体三极管P3和第四晶体三极管P4的发射极均与第一晶体三极管P1的集电极相连，第五晶体三极管P5和第六晶体三极管P6的发射极均与第二晶体三极管P2的集电极相连，第三晶体三极管P3和第六晶体三极管P6的基极均连接偏置电压VB，第四晶体三极管P4和第五晶体三极管P5的基极均连接控制电压VCT，第四晶体三极管P4和第五晶体三极管P5的集电极均连接电源VDD，第三晶体三极管P3的集电极通过第一负载电阻RL1连接电源VDD，第六晶体三极管P6的集电极通过第二负载电阻RL2连接电源VDD。

3.根据权利要求1所述的宽带有源移相器，其特征在于，四输出NPN电流镜包括：五个NPN型晶体三极管P9、P10、P11、P12、P13；五个晶体三极管的基极相连，且发射极连接地GND，第九晶体三极管P9的集电极与第七晶体三极管P7的发射极相连，第十二晶体三极管P12的集电极与第八晶体三极管P8的发射极相连，第十晶体三极管P10的集电极与第一晶体三极管P1的发射极相连，第十一晶体三极管P11的集电极与第二晶体三极管P2的发射极相连，第十三晶体三极管P13的集电极连接带隙基准电路的第三输出IQ。

4.根据权利要求1所述的宽带有源移相器，其特征在于，巴伦包括：第一阶放大模块和第二阶放大模块；第一阶放大模块用于提升巴伦中信号的增益，其输入端与射频输入RFin连接，两个输出端分别连接第二阶放大模块的两组输入；第二阶放大模块用于将两组输入信号转换为单端信号，其输出与正交信号发生器的输入端连接。

5.根据权利要求4所述的宽带有源移相器，其特征在于，第一阶放大模块，包括两个有源电感(L1、L2)、PMOS电流镜、两输出NPN电流镜、两个NPN型晶体三极管P14、P15、两个电阻R3、R4和三个电容C1、C2、C3；该有源电感的两端分别连接电源VDD和两个NPN型晶体三极管的集电极，PMOS电流镜的输入连接带隙基准电路的第三输出IP，两输出NPN电流镜输入连接带隙基准电路的第一输出IB，两个NPN型晶体三极管P14、P15栅极分别经两个电阻R3、R4相连偏置电压vb1，其中晶体管P14发射极经电容C1与射频输入信号连接，晶体管P15栅极还经电容C2与晶体管P14发射机相连；两个NPN型晶体三极管P14、P15的集电极为第一阶放大模块的输出。

6.根据权利要求4所述的宽带有源移相器，其特征在于，第二阶放大模块包括：两个双端转单端电路(D1、D2)和六个电容(C4、C5、C6、C8、C9、C10)；第一阶放大模块的输出通过四个电容(C4、C5、C8、C9)与两个双端转单端电路的输入连接，且第一阶放大模块的每一路输出分别通过两个电容与双端转单端电路的输入连接；两个双端转单端电路的输出通过两个电容(C6、C10)连接正交信号发生器的输入。

7.根据权利要求1所述的宽带有源移相器，其特征在于，正交信号发生器包括：四个NMOS晶体管Mn1、Mn2、Mn3和Mn4、两个电阻R9、R10和两阶RC滤波器；四个NMOS晶体管的源极均与地GND连接，第一NMOS晶体管Mn1的栅极、第二NMOS晶体管Mn2的栅极、第九电阻R9的一端均与巴伦的第一输出Vout+连接，第九电阻R9的另一端和第十电阻R10的一端均连接偏置电压Vd，第十电阻R10的另一端、第三NMOS晶体管Mn3的栅极、第四NMOS晶体管Mn4的栅极均与巴伦的第二输出Vin-连接,四个NMOS晶体管的漏极与两阶RC滤波器的输入连接，两阶RC滤波器的输出与模拟加法器的输入连接。

8.根据权利要求1所述的宽带有源移相器，其特征在于，模拟加法器，包括：四组NMOS晶体管和两个有源电感(L3、L4)；该有源电感的两端分别连接电源VDD和四组NMOS晶体管，四组NMOS晶体管的另一端连接正交信号发生器的输出。

9.根据权利要求1所述的宽带有源移相器，其特征在于，带隙基准电路，包括：启动电路、电流基准电路和带隙基准产生电路；这三个电路依次连接，其中启动电路用于避免电路基准电路进入简并点，电流基准电路用于产生电流基准，带隙基准产生电路用于产生三个带隙基准输出IB、IP和IQ。

Images