CN103746670A

CN103746670A - 一种x波段5位有源本振移相器

Info

Publication number: CN103746670A
Application number: CN201410014004.5A
Authority: CN
Inventors: 李巍; 陈昌铭; 李宁
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2014-01-13
Filing date: 2014-01-13
Publication date: 2014-04-23
Anticipated expiration: 2034-01-13
Also published as: CN103746670B

Abstract

本发明属于集成电路技术领域，涉及一种应用于X波段（8~12GHz）相控阵接收机中移相器的设计。它由一个变压器式巴伦、一个多相滤波器、四个子移相器和一个合成电路组成，如图1。其中四个子移相器的移相精度为3位，即子移相器以45°为移相步进值在0~360°范围内总共实现8种移相状态，如图3。由这四个移相器及其余电路组成的X波段移相器的移相精度为5位，即该移相器以11.25°为移相步进值在0~360°范围内总共实现32种移相状态。首先单端输入信号V_IN经过一个变压器式巴伦得到差分信号V_IN+和V_IN-，它们经过一个多相滤波器后得到一组正交差分信号V_{IN_I+}、V_{IN_I-}、V_{IN_Q+}和V_{IN_Q-}，它们是子移相器的输入，四个子移相器的输出信号经过合成电路合成之后就得到输出信号V_OUT+和V_OUT-。

Description

一种X波段5位有源本振移相器

技术领域

本发明属于集成电路技术领域，具体涉及一种应用于X波段相控阵接收机中移相器，可用于射频微波相控阵接收机等需要高精度移相器的射频集成电路中。

背景技术

随着深亚微米集成电路工艺的不断发展，采用互补金属氧化物半导体CMOS工艺的高集成度低成本的相控阵系统的实现成为可能。相控阵技术在民用领域如汽车雷达(工作频率在24GHz和77GHz)、短距离高速无线通信（工作频率在60GHz）的应用开始引起人们的注意。移相器是相控阵系统中最为关键的模块。移相器的传统实现方式有开关传输线、正交混合耦合线以及加载线等，这些以分立元件为基础的实现方式的缺点是：（1）电路拓扑复杂；（2）设计难度大；（3）工艺加工难度大；（4）相移精度低；（5）集成度低。随着工艺尺寸的不断缩小，片上元件的集成度越来越高，开关电感式单片集成移相器开始出现，但是开关电感式移相器需要的电感数目较多，对于较低频率的应用（30GHz以下）要占用较大的芯片面积。有源移相器不仅可以大大减小移相器占用的面积，而且可以实现较高的移相精度和较低的移相误差。目前的有源移相器一般采用正交矢量合成方法，该方法首先将输入信号分为正交的两路，再根据想要的移相角度分别调整正交两路信号的幅度，然后将这两路正交信号合成就得到移相后的输出。该方法的缺点是对调整正交两路信号幅度的电路的精度要求较高、设计难度较大，这个精度与移相器的移相误差直接相关。

发明内容

本发明的目的是设计一种X波段（8~12GHz）相控阵接收机中的5位有源移相器，可工作在X波段，具有高精度、低移相误差、设计简单等特点。

本发明提供出的X波段5位有源移相器，其电路如图1所示，该移相器由一个单转双巴伦、一个多相滤波器、四个3位子移相器和一个合成电路依次级联而成。其中，单转双巴伦和多相滤波器将信号转换为四个3位子移相器所需的正交差分信号，四个独立的3位子移相器分别对输入信号赋予独立的相位，合成电路对这四个独立的3位子移相器的输出进行合成，即得到移相器的输出信号。

传统的有源移相器采用的移相原理是正交矢量合成方法，该方法首先将输入信号分为正交的两路，再根据想要的移相角度分别调整正交两路信号的幅度，然后将这两路正交信号合成就得到移相后的输出，如图2中左半部分，移相角度为11.25°的输出信号V_OUT1由同相矢量V_{IN_I}和正交矢量V_{IN_Q}合成而得到。本发明移相器有别于传统有源移相器的正交矢量合成方法，它将正交的输入信号输入到四个独立的3位子移相器，四个子移相器移相后的输出再经过合成电路合成之后就可以得到想要的移相输出信号，如图2中右半部分，移相角度为11.25°的输出信号V_OUT2可以由三个相位为0°的矢量V_IN1、矢量V_IN2、矢量V_IN3和一个相位为45°的矢量V_IN4合成而得到。

本发明中，四个独立的3位子移相器以45°为移相步进值在0~360°内实现8种移相状态，而总的移相器是以11.25°为移相步进值在0~360°内实现32种移相状态。3位子移相器中45°、135°、225°及315°移相状态是通过将具有合适极性的同相I路信号和正交Q路信号相加而实现的，0°和180°移相状态是通过对I路信号施以相反的极性而实现的，90°和270°移相状态是通过对Q路信号施以相反的极性而实现的。为了保证所有移相状态下输出信号的幅度一致，0°、90°、180°及270°移相状态下的I路信号和Q路信号的幅度应为45°、135°、225°及315°移相状态下的倍。

以

和

来分别表示同相输入信号和正交输入信号，以V_{PS_OUT}来表示子移相器的输出信号，A_V1 表示45°、135°、225°及315°移相状态下子移相器对V_{IN_I}和V_{IN_Q}的放大倍数，以

表示子移相器的移相角度，子移相器的所有8种移相状态分别如下列式（1）、式（2）、式（3）、式（4）、式（5）、式（6）、式（7）、式（8）所示：

式（1）

式（2）

式（3）

式（4）

式（5）

式（6）

式（7）

式（8）

对于整个移相器的32个移相状态，以0°~45°中的5个移相状态为例，以

为第n个子移相器的输出信号，其中n的值为1、2、3、4，

表示各子移相器输出信号的相位且其值相互独立。根据需要选择子移相器8种移相状态中的某一种，以V_OUT为移相器的输出，以表示移相器的移相角度，A_V2为合成电路的放大倍数，有下列式（9）、式（10）、式（11）、式（12）、式（13），

式（9）

式（10）

式（11）

式（12）

式（13）

上式中，0.06π=10.8°、0.125π=22.5°、0.19π=34.2°，只需改变上式中子移相器的移相状态即可以推导出余下27种移相状态的表达式。

本发明中，每个3位子移相器由放大晶体管、开关对、冗余DUMMY晶体管、有源电感负载、交流耦合电容和直流偏置电阻组成，如图3所示。其中放大晶体管包括晶体管M1-M4和M7-M10，M1-M4和M7-M10分别为同相I路和正交Q路的放大管。C1-C4为输入信号的交流耦合电容，R3-R6为放大管的直流偏置电阻，偏置电压V_B1接于直流偏置电阻R3-R6的一端，直流偏置电阻R3-R6的另一端接于放大晶体管M1-M4和M7-M10的栅极上。输入信号V_{IN_I+}经耦合电容C1输入至同相I路放大晶体管M1、M3的栅极，输入信号V_{IN_I-}经耦合电容C2输入至同相I路放大晶体管M2、M4的栅极，输入信号V_{IN_Q+}经耦合电容C3输入至正交Q路放大晶体管M7、M9的栅极，输入信号V_{IN_Q-}经耦合电容C4输入至正交Q路放大晶体管M8、M10的栅极。所有放大晶体管和DUMMY晶体管的源端均接于地VSS上。晶体管M13、M14组成开关对，M13、M14的源极和M1的漏极接在一起，M13、M14的漏极分别接于子移相器的反相输出信号V_{PS_OUT-}和同相输出信号V_{PS_OUT+}上，控制信号VC1和控制信号VC2分别接于M13和M14的栅极上。晶体管M15、M16组成开关对，M15、M16的源极和M2的漏极接在一起，M15、M16的漏极分别接于子移相器的反相输出信号V_{PS_OUT-}和同相输出信号V_{PS_OUT+}上，控制信号VC1和控制信号VC2分别接于M16和M15的栅极上。晶体管M17、M18组成开关对，M17、M18的源极和M3的漏极及冗余DUMMY晶体管M5的漏极接在一起，M17、M18的漏极分别接于子移相器的反相输出信号V_{PS_OUT-}和同相输出信号V_{PS_OUT+}上，控制信号VC3和控制信号VC4分别接于M17和M18的栅极上。晶体管M19、M20组成开关对，M19、M20的源极和M4的漏极及冗余DUMMY晶体管M6的漏极接在一起，M19、M20的漏极分别接于子移相器的反相输出信号V_{PS_OUT-}和同相输出信号V_{PS_OUT+}上，控制信号VC3和控制信号VC4分别接于M20和M19的栅极上。晶体管M21、M22组成开关对，M21、M22的源极和M7的漏极接在一起，M21、M22的漏极分别接于子移相器的同相输出信号V_{PS_OUT+}和反相输出信号V_{PS_OUT-}上，控制信号VC5和控制信号VC6分别接于M21和M22的栅极上。晶体管M23、M24组成开关对，M23、M24的源极和M8的漏极接在一起，M23、M24的漏极分别接于子移相器的同相输出信号V_{PS_OUT+}和反相输出信号V_{PS_OUT-}上，控制信号VC5和控制信号VC6分别接于M24和M23的栅极上。晶体管M25、M26组成开关对，M25、M26的源极和M9的漏极及冗余DUMMY晶体管M11的漏极接在一起，M25、M26的漏极分别接于子移相器的同相输出信号V_{PS_OUT+}和反相输出信号V_{PS_OUT-}上，控制信号VC7和控制信号VC8分别接于M25和M26的栅极上。晶体管M27、M28组成开关对，M27、M28的源极和M10的漏极及冗余DUMMY晶体管M12的漏极接在一起，M27、M28的漏极分别接于子移相器的同相输出信号V_{PS_OUT+}和反相输出信号V_{PS_OUT-}上，控制信号VC7和控制信号VC8分别接于M28和M27的栅极上。控制信号VC1-VC8有高电平（1.2V）和低电平(0V)两种状态。有源电感中的晶体管M29、M30的栅极分别通过电阻R1和R2接于电源VDD上，M29和M30的漏极均接于电源VDD上，M29和M30的源极分别接子移相器的反相输出信号V_{PS_OUT-}和同相输出信号V_{PS_OUT+}上，M29、R1组成的有源电感是反相输出的负载，M30、R2组成的有源电感是同相输出的负载。

子移相器的移相状态为0°时，VC1和VC3为高电平，其余皆为低电平，只有放大晶体管M1-M4导通；移相状态为180°时，VC2和VC4为高电平，其余皆为低电平，只有放大晶体管M1-M4导通；移相状态为45°时，VC1和VC5为高电平，其余皆为低电平，只有放大晶体管M1、M2、M7、M8导通。由于在0°、90°、180°及270°移相状态下放大管的放大倍数是在45°、135°、225°及315°移相状态的

倍，即1.4倍，同时放大管的放大倍数与其宽长比成正比，以

表示放大晶体管M1、M2、M7、M8的宽长比，以

表示放大晶体管M3、M4、M9、M10的尺寸，因此有式（14），

式（14）

为了保证有源电感负载在不同移相状态下的一致性，流过有源电感的直流电流必须保持一致，该直流电流I_D与导通的放大管相关，以V_od表示放大晶体管M1、M2的过驱动电压，考虑在0°及45°这两种移相状态，移相状态为0°和45°时该直流电流I_D1和I_D2分别如式（15）和式（16），

式（15）

式（16）

因此，为了保证I_D1=I_D2，在电路中增加冗余DUMMY管M5-M6和M11-M12，所有的冗余DUMMY管的源极均接地，栅极均接偏置电压V_B1。冗余DUMMY管中，M5的漏极和放大管M3的漏极相连接，M6的漏极和放大管M4的漏极相连接，M11的漏极和放大管M9的漏极相连接，M12的漏极和放大管M10的漏极相连接。所有冗余DUMMY管的宽长比相同，以

表示冗余DUMMY晶体管M5、M6、M11、M12的宽长比，因此M5、M6、M11和M12的宽长比为

。

本发明中，所述合成电路由放大管、偏置管、负载电感和电阻、偏置电阻和交流耦合电容组成，如图4所示。放大管包括晶体管M35-M42，偏置管包括晶体管M31-M34，负载电感为L1，负载电阻为R7和R8，偏置电阻包括R9-R17，交流耦合电容包括C5-C12。放大管中，所有的晶体管M35-M42的栅极分别经偏置电阻R10-R17接于偏置电压VB3上，晶体管M35和M36的栅极分别通过交流耦合电容C5和C6与输入信号V_PS1+和V_PS1-相连，晶体管M35和M36的源极和晶体管M31的漏极相连，晶体管M35和M36的漏极分别接于移相器的反相输出端V_OUT-和同相输出端V_OUT+上，晶体管M37和M38的栅极分别通过交流耦合电容C7和C8与输入信号V_PS2+和V_PS2-相连，晶体管M37和M38的源极和晶体管M32的漏极相连，晶体管M37和M38的漏极分别接于移相器的反相输出端V_OUT-和同相输出端V_OUT+上，晶体管M39和M40的栅极分别通过交流耦合电容C9和C10与输入信号V_PS3+和V_PS3-相连，晶体管M39和M40的源极和晶体管M33的漏极相连，晶体管M39和M40的漏极分别接于移相器的反相输出端V_OUT-和同相输出端V_OUT+上，晶体管M41和M42的栅极分别通过交流耦合电容C11和C12与输入信号V_PS4+和V_PS4-相连，晶体管M41和M42的源极和晶体管M34的漏极相连，晶体管M41和M42的漏极分别接于移相器的反相输出端V_OUT-和同相输出端V_OUT+上。偏置管中，所有的晶体管M31-M34的栅极经过偏置电阻R9接于偏置电压V_B2上，晶体管M31-M34的源极均接于地VSS上。电感L作为合成电路的负载，其中间抽头接电源VDD，两端分别接负载电阻R7和R8，R7一端和电感L相连，R7另一端和反相输出端V_OUT-相连，R8一端和电感L相连，R8另一端和同相输出端V_OUT+相连。引入负载电阻R7和R8使得负载的品质因素Q值降低，增加了工作带宽。

由于用于测试的信号源产生的是单端信号，而多相滤波器的输入要求是差分信号，因此，本发明采用了一个变压器式的巴伦以将输入的单端信号转换成差分信号，变压器式的巴伦由初级线圈和次级线圈组成，初级线圈一端接单端信号输入端，另一端接地，次级线圈的两端即巴伦的差分信号输出端。为了能够减小巴伦输出差分信号之间的相位和幅度误差，采用了对称互绕结构，如图5，其电中心和几何中心重合，非常适合传输差分信号。对称互绕巴伦输入端和输出端分布在两侧，输入端和接地端所接的线圈为变压器式巴伦的初级线圈，同相输出端和反相输出端所接的线圈为变压器式巴伦的次级线圈。

为了产生子移相器所需的正交差分输入信号，本发明采用了一个多相滤波器，如图6。该多相滤波器由多晶硅电阻R18-R25和金属-绝缘体-金属MIM电容C13-C20构成，所有多晶硅电阻和MIM电容的极性分布与多晶硅电阻R18一致，即多晶硅电阻和MIM电容的左侧是其正极，右侧为负极。多相滤波器共有2级。第一级中，多晶硅电阻R18、R19和MIM电容C13、C14的正极与同相输入V_IN+相连，第一级中多晶硅电阻R20、R21和MIM电容C15、C16的正极与反相输入V_IN-相连，第一级的极点为9GHz。第二级中，多晶硅电阻R22和MIM电容C17的正极与多晶硅电阻R18和MIM电容C16的负极相连，多晶硅电阻R23和MIM电容C18的正极与多晶硅电阻R19和MIM电容C13的负极相连，多晶硅电阻R24和MIM电容C19的正极与多晶硅电阻R20和MIM电容C14的负极相连，多晶硅电阻R25和MIM电容C20的正极与多晶硅电阻R21和MIM电容C15的负极相连，多晶硅电阻R22和MIM电容C20的负极与输出V_{IN_I+}相连，多晶硅电阻R23和MIM电容C17的负极与输出V_{IN_I-}相连，多晶硅电阻R24和MIM电容C18的负极与输出V_{IN_Q+}相连，多晶硅电阻R25和MIM电容C19的负极与输出V_{IN_Q-}相连，第二级的极点为11GHz。为了减小多相滤波器的衰减，在其输出端增加了两个负载电感L2和L3，负载电感L2的两端分别接在输出V_{IN_I+}和V_{IN_I-}上，负载电感L3的两端分别接在输出V_{IN_Q+}和V_{IN_Q-}上。

本发明的突出改进在于，针对传统矢量合成有源移相器幅度控制要求较高、设计难度较高等问题，提出了采用一组较低精度的子移相器阵列，输入信号分别通过子移相器阵列后进行合成得到移相器的输出，降低了设计难度，实现了较高的设计精度和较小的移相误差。

附图说明

图1为X波段5位有源移相器结构框图。

图2为正交矢量合成移相原理图（a）和新提出的移相原理图（b）。

图3为3位子移相器电路原理图及其在0°~360°范围内8种移相状态图示。

图4为合成电路原理图及移相器在0°~90°范围内9种移相状态的图示。

图5为用于单转双的变压器式巴伦。

图6为用于正交差分信号产生的多相滤波器电路原理图。

图7为移相器在0°、11.25°、22.5°、33.75°及45°移相状态下的插入损耗。

图8为移相器在0°、11.25°、22.5°、33.75°及45°移相状态下的相位响应。

具体实施方式

以一个5位工作在8GHz~12GHz 的有源移相器设计为实例。

移相器的结构框图如图1所示，各子电路如图3、图4、图5、图6所示。采用TSMC 0.13μm RF CMOS 1P8M 工艺，仿真工具为Cadence SpectreRF，采用1.2V电源电压。图5中的变压器式巴伦采用的金属为M6，M6相比高层金属有更大的寄生电阻，更小的金属间寄生电容，因此一方面可以降低Q值提高带宽，另一方面可以减小差分输出的相位误差。

图6中，R18-R25采用的是多晶硅电阻，其中R18=R19=R20=R21= R22=R23=R24=R25=100Ω。C13-C20采用的是MIM电容，其中C13=C14=C15=C16=177fF，C17=C18=C19=C20=145fF。因此，第一级的极点为

，第二级的极点为

。考虑子移相器的栅极寄生电容，L2和L3的电感值设为992pH。

图3中，子移相器的放大管及有源电感负载中的管子为射频NMOS管，而DUMMY管和开关管用的是普通NMOS管以减小面积，有源电感负载中的电阻为射频多晶硅电阻。偏置电阻为高阻值多晶硅电阻。放大管及DUMMY管的栅极直流偏置电压V_B1=0.6V。

图4中，合成电路的放大管为射频NMOS管，而偏置管为普通NMOS管，负载电阻R1和R2为射频多晶硅电阻，偏置电阻为高阻值多晶硅电阻。偏置管的栅极直流偏置电压V_B2=0.6V，放大管的栅极偏置电压为V_B3=1V。负载电感为差分对称电感，L=1.214nH。

该移相器直流功耗为35mW。图7为该移相器在0°、11.25°、22.5°、33.75°及45°移相状态下的插入损耗，图8为该移相器的在0°、11.25°、22.5°、33.75°及45°移相状态下相位响应。

具体仿真结果如下表：

Claims

1. 一种X波段5位有源移相器，其特征在于，由一个单转双巴伦、一个多相滤波器、四个3位子移相器和一个合成电路依次级联而成；其中，单转双巴伦和多相滤波器将信号转换为四个3位子移相器所需的正交差分信号，四个独立的3位子移相器分别对输入信号赋予独立的相位，合成电路对这四个独立的3位子移相器的输出进行合成，即得到移相器的输出信号。

2. 根据权利要求1所述的X波段5位有源移相器，其特征在于，每个3位子移相器由放大管、开关对、冗余DUMMY管、有源电感负载、交流耦合电容和直流偏置电阻组成；其中，放大管由8个晶体管（M1-M4和M7-M10）组成，冗余DUMMY管由4个晶体管（M5、M6、M11、M12）组成；第一～第四晶体管（M1-M4）和第七～第十晶体管（M7-M10）分别为同相I路和正交Q路的放大管；输入信号的交流耦合电容由4个电容（C1-C4）组成，放大管的直流偏置电阻由4个电阻（R3-R6）组成，偏置电压V_B1接于直流偏置电阻（R3-R6）的一端，直流偏置电阻（R3-R6）的另一端接于第一～第四晶体管（M1-M4）和第七～第十晶体管（M7-M10）的栅极上；输入信号V_{IN_I+}经第一耦合电容（C1）输入至同相I路放大管的第一、第三晶体管（M1、M3）的栅极，输入信号V_{IN_I-}经第二耦合电容（C2）输入至同相I路放大管的第二、第四晶体管（M2、M4）的栅极，输入信号V_{IN_Q+}经第三耦合电容（C3）输入至正交Q路放大管的第七、第九晶体管（M7、M9）的栅极，输入信号V_{IN_Q-}经第四耦合电容（C4）输入至正交Q路放大管的第八、第十晶体管（M8、M10）的栅极；所有放大管和DUMMY管的源端均接于地VSS上；第十三、第十四晶体管（M13、M14）组成开关对，第十三、第十四晶体管（M13、M14）的源极和第一晶体管（M1）的漏极接在一起，第十三、第十四晶体管（M13、M14）的漏极分别接于子移相器的反相输出信号V_{PS_OUT-}和同相输出信号V_{PS_OUT+}上，控制信号VC1和控制信号VC2分别接于第十三、第十四晶体管（M13和M14）的栅极上；第十五、第十六晶体管（M15、M16）组成开关对，第十五、第十六晶体管（M15、M16）的源极和第二晶体管（M2）的漏极接在一起，第十五、第十六晶体管（M15、M16）的漏极分别接于子移相器的反相输出信号V_{PS_OUT-}和同相输出信号V_{PS_OUT+}上，控制信号VC1和控制信号VC2分别接于第十六、第十五晶体管（M16和M15）的栅极上；第十七、第十八晶体管（M17、M18）组成开关对，；第十七、第十八晶体管（M17、M18）的源极和第三晶体管（M3）的漏极及冗余DUMMY管的第五晶体管（M5）的漏极接在一起，；第十七、第十八晶体管（M17、M18）的漏极分别接于子移相器的反相输出信号V_{PS_OUT-}和同相输出信号V_{PS_OUT+}上，控制信号VC3和控制信号VC4分别接于；第十七、第十八晶体管（M17和M18）的栅极上；第十九、第二十晶体管（M19、M20）组成开关对，第十九、第二十晶体管（M19、M20）的源极和第四晶体管（M4）的漏极及冗余DUMMY管的第六晶体管（M6）的漏极接在一起，第十九、第二十晶体管（M19、M20）的漏极分别接于子移相器的反相输出信号V_{PS_OUT-}和同相输出信号V_{PS_OUT+}上，控制信号VC3和控制信号VC4分别接于第二十、第十九晶体管（M20和M19）的栅极上；第二十一、第二十二晶体管（M21、M22）组成开关对，第二十一、第二十二晶体管（M21、M22）的源极和第七晶体管（M7）的漏极接在一起，第二十一、第二十二晶体管（M21、M22）的漏极分别接于子移相器的同相输出信号V_{PS_OUT+}和反相输出信号V_{PS_OUT-}上，控制信号VC5和控制信号VC6分别接于第二十一、第二十二晶体管（M21和M22）的栅极上；第二十三、第二十四晶体管（M23、M24）组成开关对，第二十三、第二十四晶体管（M23、M24）的源极和第八晶体管（M8）的漏极接在一起，第二十三、第二十四晶体管（M23、M24）的漏极分别接于子移相器的同相输出信号V_{PS_OUT+}和反相输出信号V_{PS_OUT-}上，控制信号VC5和控制信号VC6分别接于第二十三、第二十四晶体管（M24和M23）的栅极上；第二十五、第二十六晶体管（M25、M26）组成开关对，第二十五、第二十六晶体管（M25、M26）的源极和第九晶体管（M9）的漏极及冗余DUMMY管的第十一晶体管（M11）的漏极接在一起，第二十五、第二十六晶体管（M25、M26）的漏极分别接于子移相器的同相输出信号V_{PS_OUT+}和反相输出信号V_{PS_OUT-}上，控制信号VC7和控制信号VC8分别接于第二十五、第二十六晶体管（M25和M26）的栅极上；第二十七、第二十八晶体管（M27、M28）组成开关对，第二十七、第二十八晶体管（M27、M28）的源极和第十晶体管（M10）的漏极及冗余DUMMY管的第十二晶体管（M12）的漏极接在一起，第二十七、第二十八晶体管（M27、M28）的漏极分别接于子移相器的同相输出信号V_{PS_OUT+}和反相输出信号V_{PS_OUT-}上，控制信号VC7和控制信号VC8分别接于第二十七、第二十八晶体管（M28和M27）的栅极上；控制信号VC1-VC8有高电平和低电平两种状态；有源电感中的第二十九、第三十晶体管（M29、M30）的栅极分别通过第一电阻和第二电阻（R1和R2）接于电源VDD上，第二十九、第三十晶体管（M29和M30）的漏极均接于电源VDD上，第二十九、第三十晶体管（M29和M30）的源极分别接子移相器的反相输出信号V_{PS_OUT-}和同相输出信号V_{PS_OUT+}上，第二十九晶体管（M29）、第一电阻（R1）组成的有源电感是反相输出的负载，第三十晶体管（M30）、第二电阻（R2）组成的有源电感是同相输出的负载。

3. 根据权利要求2所述的X波段5位有源移相器，其特征在于，所述合成电路由放大管、偏置管、负载电感和电阻、偏置电阻和交流耦合电容组成；其中，所述放大管由8个晶体管（M35-M42）组成，偏置管由4个晶体管（M31-M34）组成，负载电感为L1，负载电阻为第七、第八2个电阻（R7和R8），偏置电阻由第九～第十七9个电阻（R9-R17）组成，交流耦合电容由第五～第十二8个电容（C5-C12）组成；放大管中，所有的晶体管（M35-M42）的栅极分别经偏置电阻的第十—第十七电阻（R10-R1）7接于偏置电压VB3上，第三十五、第三十六晶体管（M35和M36）的栅极分别通过交流耦合电容的第五、第六电容（C5和C6）与输入信号V_PS1+和V_PS1-相连，第三十五、第三十六晶体管（M35和M36）的源极和第三十一晶体管（M31）的漏极相连，第三十五、第三十六晶体管（M35和M36）的漏极分别接于移相器的反相输出端V_OUT-和同相输出端V_OUT+上，第三十七、第三十八晶体管（M37和M38）的栅极分别通过交流耦合电容的第七、第八电容（C7和C8）与输入信号V_PS2+和V_PS2-相连，第三十七、第三十八晶体管（M37和M38）的源极和第三十二晶体管（M32）的漏极相连，第三十七、第三十八晶体管（M37和M38）的漏极分别接于移相器的反相输出端V_OUT-和同相输出端V_OUT+上，第三十九、第四十晶体管（M39和M40）的栅极分别通过交流耦合电容的第九、第十电容（C9和C10）与输入信号V_PS3+和V_PS3-相连，第三十九、第四十晶体管（M39和M40）的源极和第三十三晶体管（M33）的漏极相连，第三十九、第四十晶体管（M39和M40）的漏极分别接于移相器的反相输出端V_OUT-和同相输出端V_OUT+上，第四十一、第四十二晶体管（M41和M42）的栅极分别通过交流耦合电容的第十一、第十二电容（C11和C12）与输入信号V_PS4+和V_PS4-相连，第四十一、第四十二晶体管（M41和M42）的源极和第三十四晶体管（M34）的漏极相连，第四十一、第四十二晶体管（M41和M42）的漏极分别接于移相器的反相输出端V_OUT-和同相输出端V_OUT+上；偏置管中，所有的晶体管（M31-M34）的栅极经过偏置电阻R9接于偏置电压V_B2上，第三十一～第三十四晶体管（M31-M34）的源极均接于地VSS上；电感（L）作为合成电路的负载，其中间抽头接电源VDD，两端分别接第七、第八电阻（R7和R8），第七电阻（R7）一端和电感（L）相连，第七电阻（R7）另一端和反相输出端V_OUT-相连，第八电阻（R8）一端和电感（L）相连，第八电阻（R8）另一端和同相输出端V_OUT+相连。

4. 根据权利要求3所述的X波段5位有源移相器，其特征在于，所述单转双巴伦为对称互绕结构，其中采用变压器式的巴伦以将输入的单端信号转换成差分信号，变压器式的巴伦由初级线圈和次级线圈组成，初级线圈一端接单端信号输入端，另一端接地，次级线圈的两端即巴伦的差分信号输出端。

5. 根据权利要求4所述的X波段5位有源移相器，其特征在于，所述多相滤波器由8个多晶硅电阻即第十八～第二十五多电阻（R18-R25）和8个金属-绝缘体-金属MIM电容即第十三～第二十电容（C13-C20）构成，所有多晶硅电阻和MIM电容的极性分布与第十八电阻（R18）一致，即多晶硅电阻和MIM电容的左侧是其正极，右侧为负极；多相滤波器共分为2级，第一级中，第十八、第十九电阻（R18、R19）和第十三、第十四电容（C13、C14）的正极与同相输入V_IN+相连，第一级中，第二十、第二十一电阻（R20、R21）和第十五、第十六电容（C15、C16）的正极与反相输入V_IN-相连，第一级的极点为9GHz；第二级中，第二十二电阻（R22）和第十七电容（C17）的正极与第十八电阻（R18）和第十六电容（C16）的负极相连，第二十三电阻（R23）和第十八电容（C18）的正极与第十九电阻（R19）和第十三电容（C13）的负极相连，第二四电阻（R24）和第十九电容（C19）的正极与第二十电阻（R20）和第十四电容（C14）的负极相连，第二十五电阻（R25）和第二十电容（C20）的正极与第二十一电阻（R21）和第十五电容（C15）的负极相连，第二十二电阻（R22）和第二十电容（C20）的负极与输出V_{IN_I+}相连，第二十三电阻（R23）和第十七电容（C17）的负极与输出V_{IN_I-}相连，第二十四电阻（R24）和第十八电容（C18）的负极与输出V_{IN_Q+}相连，第二十五电阻（R25）和第十九电容（C19）的负极与输出V_{IN_Q-}相连，第二级的极点为11GHz；另在其输出端增加了两个负载电感（L2和L3），第二负载电感L2的两端分别接在输出V_{IN_I+}和V_{IN_I-}上，第三负载电感（L3）的两端分别接在输出V_{IN_Q+}和V_{IN_Q-}上。

6. 根据权利要求5所述的X波段5位有源移相器，其特征在于，四个独立的3位子移相器以45°为移相步进值在0~360°内实现8种移相状态，总的移相器是以11.25°为移相步进值在0~360°内实现32种移相状态；3位子移相器中45°、135°、225°及315°移相状态通过将具有合适极性的同相I路信号和正交Q路信号相加而实现，0°和180°移相状态通过对I路信号施以相反的极性而实现，90°和270°移相状态通过对Q路信号施以相反的极性而实现； 0°、90°、180°及270°移相状态下的I路信号和Q路信号的幅度为45°、135°、225°及315°移相状态下的

Figure 2014100140045100001DEST_PATH_IMAGE002

倍。