CN114253341A - 一种输出电路和电压缓冲器 - Google Patents

一种输出电路和电压缓冲器 Download PDF

Info

Publication number
CN114253341A
CN114253341A CN202111581183.7A CN202111581183A CN114253341A CN 114253341 A CN114253341 A CN 114253341A CN 202111581183 A CN202111581183 A CN 202111581183A CN 114253341 A CN114253341 A CN 114253341A
Authority
CN
China
Prior art keywords
pmos transistor
electrically connected
voltage
source
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111581183.7A
Other languages
English (en)
Other versions
CN114253341B (zh
Inventor
宋佳音
杨中
付江铎
杨浩涵
陈文亚
黄一斌
樊晓华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Jicui Intelligent Integrated Circuit Design Technology Research Institute Co ltd
Original Assignee
Jiangsu Jicui Intelligent Integrated Circuit Design Technology Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Jicui Intelligent Integrated Circuit Design Technology Research Institute Co ltd filed Critical Jiangsu Jicui Intelligent Integrated Circuit Design Technology Research Institute Co ltd
Priority to CN202111581183.7A priority Critical patent/CN114253341B/zh
Publication of CN114253341A publication Critical patent/CN114253341A/zh
Application granted granted Critical
Publication of CN114253341B publication Critical patent/CN114253341B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及模数转换技术领域,公开了一种输出电路和电压缓冲器，包括电源端、输出电路、反馈单元和源跟随器，输出电路的输入端与电源端电连接，输出电路包括调节输出电路的电压输出端的输出电压大小的控制开关，电压输出端与源跟随器的电源端电连接，源跟随器的输出端通过反馈单元与控制开关的控制端电连接，反馈单元将源跟随器输出端和控制开关的控制端的电压差钳位到固定值，电压缓冲器包括放大电路和输出电路，在实际使用时，输出电路通过反馈单元和源跟随器反馈调节输出支路的电压输出端的输出电压大小，使采用了输出电路的电压缓冲器输出的基准电压更加稳定。

Description

一种输出电路和电压缓冲器
技术领域
本发明涉及模数转换技术领域，具体涉及一种输出电路和电压缓冲器。
背景技术
在模数转换芯片的结构组成中，参考电压缓冲器是一个非常重要的组成部分，其主要进行量化电平输入，共模电平输入与片内参考电压产生的连接来形成一个建立速度小、负载影响小的电压传输线路。当参考电压出现波动时，会导致数模转换芯片内出现非向量的建立误差，一旦参考电压超过模数转换芯片最小分辨率的一半，就会直接在输出信号的数字域引入一定的噪声，产生一些非预期的谐波失真，恶化模数转换芯片的整体动态性能。
现有模数转换芯片中的参考电压缓冲器技术主要分为两种，一种是通过线性稳压器利用大驱动管来产生一个所需要的参考电压，此外考虑到稳定性因素，需要实现一个片外大电容补偿或是进行补偿电路的设计，无疑是降低了芯片集成度或是加大了设计的难度；第二种通过运放搭建单位增益缓冲器结构，这种方法同样也对缓冲器性能提出较高的要求，而这种单位增益缓冲器需要一个较大尺寸的负载管来实现高负载的要求。
发明内容
鉴于背景技术的不足，本发明是提供了一种输出电流和电压缓冲器，所要解决的技术问题是现有数模转换芯片中的产生的参考电压不稳定以及现有电压跟随器需由于要较大尺寸管来实现高负载能力，会出现芯片面积和功耗损失。
为解决以上技术问题，第一方面本发明提供一种输出电路，包括电源端、输出电路、反馈单元和源跟随器，所述输出电路的输入端与所述电源端电连接，所述输出电路包括调节输出电路的电压输出端的输出电压大小的控制开关，所述电压输出端与所述源跟随器的电源端电连接，所述源跟随器的输出端通过所述反馈单元与所述控制开关的控制端电连接，所述反馈单元将所述源跟随器输出端和所述控制开关的控制端的电压差钳位到固定值。
在第一方面的某种实施方式中，所述输出电路包括第九PMOS管MP9和第八NMOS管MN8，所述第九PMOS管MP9的源极与所述电源端电连接，所述第九PMOS管MP9的漏极分别和第八NMOS管MN8的漏极和电压输出端电连接，所述第八NMOS管MN8的源极接地，所述反馈单元的第一连接端与所述第九PMOS管MP9的栅极电连接，所述反馈单元的第二连接端分别和所述第八NMOS管MN8的栅极和源跟随器的输出端电连接。
在第一方面的某种实施方式中，所述源跟随器包括第八PMOS管MP8、第六NMOS管MN6和第七NMOS管MN7，所述第八PMOS管MP8的源极与所述电压输出端电连接，所述第八PMOS管MP8的漏极分别与所述反馈单元的第二连接端和第六NOMS管MN6的漏极电连接，所述第六NMOS管MN6的源极与所述第七NMOS管的漏极电连接，所述第七NMOS管MN7的源极接地，所述第六NMOS管MN6的栅极输入第一偏置电压VBN1，所述第七NMOS管MN7的栅极输入第二偏置电压VBN2。
在第一方面的某种实施方式中，所述反馈单元包括两条传输门支路，每条传输门支路上设有四个依次串联的传输门开关，一条传送门支路的两端分别输入第三偏置电压VBN3，另一条传输门支路的两端分别输入第四偏置电压VBP3，沿第一方向，将每条传输门支路上两个相邻的两个传输门开关相连的节点分别作为第一节点、第二节点和第三节点，一条传输门支路的第一节点通过电容C1与另一条传输门支路的第一节点电连接，一条传输门支路的第二节点通过电容C2与另一条传输门支路的第二节点电连接，一条传输门支路的第三节点通过电容C3与另一条传输门支路的第三节点电连接，所述电容C2一端与所述第九PMOS管MP9的栅极电连接，所述电容C2另一端分别与所述第八NMOS管MN8的源极电连接。
在第一方面的某种实施方式中，所述第八PMOS管MP8的衬底与其自身的源极电连接。
第二方面，本发明提供了一种电压缓冲器，应用上述的输出电路，还包括运放电路，所述运放电路包括共源共栅放大电路和第二源跟随器，所述电源端分别与所述共源共栅放大电路和第二源跟随器电连接，所述共源共栅放大电路的第一输入端输入初始电压，所述共源共栅放大电路的输出端与所述第二源跟随器的输入端电连接，所述第二源跟随器的电压节点与所述共源共栅放大电路的第二输入端电连接。
在第二方面的某种实施方式中，所述共源共栅放大电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管PM5、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4；所述第一PMOS管MP1的源极与所述电源端电连接，所述第一PMOS管MP1的栅极输入第五偏置电压VBP1，所述第一PMOS管MP1的漏极分别与第二PMOS管MP2的源极和第三PMOS管的源极电连接，所述第二PMOS管MP2的栅极输入初始电压，所述第三PMOS管MP3的栅极与所述第二源跟随器的电压节点电连接，所述第二PMOS管MP2的漏极与第四PMOS管MP4的源极电连接，所述第三PMOS管MP3的漏极与所述第五PMOS管MP5的源极电连接，所述第四PMOS管MP4的栅极与所述第三PMOS管MP3的栅极电连接,所述第PMOS管MP4的漏极分别与所述第二NMOS管MN2的漏极、第三NMOS管MN4的栅极和第四NMOS管MN4的栅极电连接，所述第五PMOS管MP5的漏极与所述第一NMOS管MN1的漏极电连接，所述第一NMOS管MN1的栅极与第二NMOS管MN2的栅极电连接，所述第二NMOS管MN2的源极与所述第四NMOS管MN4的漏极电连接，所述第一NMOS管MN1的源极与所述第三NMOS管MN3的漏极电连接，所述第四NMOS管MN4的源极和第三NMOS管MN3的源极均接地。
在第二方面的某种实施方式中，所述第二源跟随器包括第六PMOS管MP6、第七PMOS管MP7和第五NMOS管MN5，所述第六PMOS管MP6的源极与所述电源端电连接，所述第六PMOS管MP6的栅极输入第五偏置电压VBP1，所述第六PMOS管MP6的漏极分别和第三PMOS管MP3的栅极和第七PMOS管MP7的源极电连接，所述第七PMOS管MP7的栅极与所述第五PMOS管MP5的漏极电连接，所述第七PMOS管MP7的源极分别与所述第五NMOS管MN5的漏极和第五NMOS管MN5的栅极电连接，所述第五NMOS管MN5的源极接地；所述第七PMOS管MP7的衬底和源极电连接。
在第二方面的某种实施方式中，所述共源共栅放大电路的输出端通过滤波器与所述源跟随器电连接。
在第二方面的某种实施方式中，本发明还包括偏置电路，所述偏置电路包括电流支路和多路电流镜支路，每路电流镜支路、所述第一PMOS管MP1的栅极和第六PMOS管MP6的栅极分别与所述电流支路组成了电流镜，多路电流镜支路上的电压节点向所述放大电路和输出电路提供偏置电压。
本发明与现有技术相比所具有的有益效果是：在本发明的输出电路中，通过源跟随器和反馈单元将输出支路的输出电压反馈至输出支路的控制开关上，由于反馈单元的两端压差固定，当输出支路的输出电压升高时，控制开关的控制端的电压也增大，控制开关的控制端的电压增大时输出支路的输出电压降低，当输出支路的输出电压降低时，控制开关的控制端的电压也减小，控制开关的控制端的电压减小时输出支路的输出电压增加，以此形成一个高负载调整率的稳定输出；在本发明的电压缓冲器中，通过在共源共栅放大电路和源跟随器之间加入滤波器，可以使共源共栅放大电路不受负载级影响，可以稳定地产生增益效果；另外通过第二源跟随器将共源共栅放大电路的输出电压反馈至共源共栅放大电路的第二输入端，同样可以使共源共栅放大电路输出一个稳定的放大电压；另外通过将第七PMOS管MP7和第八PMOS管MP8的衬底与源级相连的连接方式，提高PMOS管的源跟随的线性度，进而进一步提高本发明中的电压缓冲器输出的稳定性。
附图说明
图1为实施例中的输出电路的电路图；
图2为实施例中的反馈单元的电路图；
图3为实施例中的反馈单元的驱动脉冲波形图；
图4为实施例中的放大电路的电路图；
图5为实施例中带有偏置电路的电压缓冲器的电路图；
图6为图5中的电路输出参考电压的仿真图；
图7为图5中的电路进行负载调整的仿真图；
图8为现有电压缓冲器进行负载调整的仿真图。
具体实施方式
现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
如图1所示，一种输出电路，包括电源端VDD、输出电路1、反馈单元3和源跟随器2，输出电路1的输入端与电源端VDD电连接，输出电路1包括调节输出电路1的电压输出端OUT的输出电压大小的控制开关，电压输出OUT与源跟随器2的电源端电连接，源跟随器2的输出端通过反馈单元3与控制开关的控制端电连接，反馈单元3将所述源跟随器2输出端和控制开关的控制端的电压差钳位到固定值。
具体地，输出电路1包括第九PMOS管MP9和第八NMOS管MN8，其中第九PMOS管MP9为输出电路1的控制开关，第九PMOS管MP9的源极与电源端VDD电连接，第九PMOS管MP9的漏极分别和第八NMOS管MN8的漏极和电压输出端OUT电连接，第八NMOS管MN8的源极接地，反馈单元3的第一连接端与第九PMOS管MP9的栅极电连接，反馈单元的第二连接端分别和第八NMOS管MN8的栅极和源跟随器2的输出端电连接；
源跟随器2包括第八PMOS管MP8、第六NMOS管MN6和第七NMOS管MN7，第八PMOS管MP8的源极与电压输出端OUT电连接，第八PMOS管MP8的漏极分别与反馈单元3的第二连接端和第六NOMS管MN6的漏极电连接，第六NMOS管MN6的源极与第七NMOS管的漏极电连接，第七NMOS管MN7的源极接地，第六NMOS管MN6的栅极输入第一偏置电压VBN1，第七NMOS管MN7的栅极输入第二偏置电压VBN2。
在实际使用时，流过源跟随器2的电流大小可以是固定不变的，当电压输出端OUT处的电压升高时，对应地第八PMOS管MP8的漏极电压也会增加，由于反馈单元3两端的压差固定，当第八PMOS管MP8的漏极电压增加时，第九PMOS管MP9的栅极电压会增加，而第九PMOS管MP9的栅极电压增加会让电压输出端OUT处的电压下降，实现负反馈调整；当电压输出端OUT处的电压下降时，对应地第八PMOS管MP8的漏极电压也会下降，由于反馈单元3两端的压差固定，当第八PMOS管MP8的漏极电压下时，第九PMOS管MP9的栅极电压会下降，而第九PMOS管MP9的栅极电压下降会让电压输出端OUT处的电压上升，实现负反馈调整；因此本发明的输出电路通过源跟随器2和反馈单元3的反馈调整可以输出一个稳定的参考电压；
另外，本实施例中，为了提高第八PMOS管MP8的线性度，使输出电路输出更加稳定的电压，第八PMOS管MP8的衬底与其自身的源极电连接。
如图2所示，本实施例中，反馈单元3包括两条传输门支路，每条传输门支路上设有四个依次串联的传输门开关，一条传送门支路的两端分别输入第三偏置电压VBN3，另一条传输门支路的两端分别输入第四偏置电压VBP3，沿第一方向(在图2中为从左到右)，将每条传输门支路上两个相邻的两个传输门开关相连的节点分别作为第一节点、第二节点和第三节点，一条传输门支路的第一节点通过电容C1与另一条传输门支路的第一节点电连接，一条传输门支路的第二节点通过电容C2与另一条传输门支路的第二节点电连接，一条传输门支路的第三节点通过电容C3与另一条传输门支路的第三节点电连接，电容C2一端与第九PMOS管MP9的栅极电连接，电容C2另一端分别与第八NMOS管MN8的源极电连接。
在实际使用时，由于反馈单元3的两端输出分别连接至第九PMOS管MP9的栅极和第八NMOS管MN8的栅极下，形成推挽输出，反馈单元2的两路输出的叠加性质进一步提升了本发明的输出电路的负载能力。
综上，本发明的输出电路通过源跟随器2和反馈单元3的反馈调整可以输出一个稳定的参考电压，通过反馈单元2的两路输出的叠加性质进一步提升了本发明的输出电路的负载能力。
本实施例还提供了一种电压缓冲器，应用上述的输出电路，还包括运放电路，如图4所示，运放电路包括共源共栅放大电路11和第二源跟随器10，电源端VDD分别与共源共栅放大电路11和第二源跟随器10电连接，共源共栅放大电路11的第一输入端IN输入初始电压，共源共栅放大电路11的输出端与第二源跟随器10的输入端电连接，第二源跟随器10的电压节点与共源共栅放大电路的第二输入端电连接。
在实际使用时，第二源跟随器10将共源共栅放大电路11的输出电压反馈至共源共栅放大电路11，以此向共源共栅放大电路11输入电压形成反馈，让共源共栅放大电路11的输出电压稳定。
具体地，共源共栅放大电路11包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管PM5、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4；第一PMOS管MP1的源极与电源端VDD电连接，第一PMOS管MP1的栅极输入第五偏置电压VBP1，第一PMOS管MP1的漏极分别与第二PMOS管MP2的源极和第三PMOS管的源极电连接，第二PMOS管MP2的栅极输入初始电压，第三PMOS管MP3的栅极与第二源跟随器10的电压节点电连接，第二PMOS管MP2的漏极与第四PMOS管MP4的源极电连接，第三PMOS管MP3的漏极与第五PMOS管MP5的源极电连接，第四PMOS管MP4的栅极与第三PMOS管MP3的栅极电连接，第四PMOS管MP4的漏极分别与第二NMOS管MN2的漏极、第三NMOS管MN4的栅极和第四NMOS管MN4的栅极电连接，第五PMOS管MP5的漏极与第一NMOS管MN1的漏极电连接，第一NMOS管MN1的栅极与第二NMOS管MN2的栅极电连接，第二NMOS管MN2的源极第四NMOS管MN4的漏极电连接，第一NMOS管MN1的源极与第三NMOS管MN3的漏极电连接，第四NMOS管MN4的源极和第三NMOS管MN3的源极均接地。
第二源跟随器包括第六PMOS管MP6、第七PMOS管MP7和第五NMOS管MN5，第六PMOS管MP6的源极与电源端VDD电连接，第六PMOS管MP6的栅极输入第五偏置电压VBP1，第六PMOS管MP6的漏极分别和第三PMOS管MP3的栅极和第七PMOS管MP7的源极电连接，第七PMOS管MP7的栅极与第五PMOS管MP5的漏极电连接，第七PMOS管MP7的源极分别与第五NMOS管MN5的漏极和第五NMOS管MN5的栅极电连接，第五NMOS管MN5的源极接地；第七PMOS管MP7的衬底和源极电连接。
在本发明的放大电路中，第一PMOS管MP1和第六PMOS管MP6可以与外界的电流支路构成电流镜，分别向共源共栅放大电路11和第二源跟随器10提供偏置电流；在共源共栅放大电路11中，第二PMOS管MP2和第三PMOS管MP3构成跨导贡献，第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4和第五PMOS管MP5形成的第一共源共栅单元和第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4形成的第二共源共栅单元可以提升共源共栅放大电路的输出阻抗，对共源共栅放大电路11通过小信号分析得到的增益公式如下：
Av＝GmRout≈gmp2[(gmp4romp4romp2)P(gmn2romn2romn4)]
通过增益公式可以得到，采用共源共栅放大电路11可以增大放大电路的差动增益，为了避免多余的电压余度浪费，共源共栅放大电路11的负载管即第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4采用低电压共源共栅结构，使得第四NMOS管MN4和第三NMOS管MN3偏置在线性区边缘，避免浪费一个NMOS的阈值。
在本发明的第二源跟随器10中，第七PMOS管MP7的栅极输入共源共栅放大电路11的输出电压，第七PMOS管MP7的源极与第三PMOS管MP3的栅极输入反馈电压，以此实现等电压输送。因此第七PMOS管MP7、第六PMOS管MP6和第六NMOS管MN6组成的第二源跟随器10的放大增益接近于1，此处为了消除额外引入的非线性，本实施例中将第七PMOS管MP7的衬底和其源极电连接在一起，来消除由MOS晶体管体效应引起的非线性。
具体地，本发明的电压缓冲器还包括偏置电路，偏置电路包括电流支路和多路电流镜支路，每路电流镜支路、所述第一PMOS管MP1的栅极和第六PMOS管MP6的栅极分别与电流支路组成了电流镜，多路电流镜支路上的电压节点向放大电路和输出电路提供偏置电流。
如图5所示，偏置电路最左侧的支路为电流支路，其余五路支路均为电流镜支路，将偏置电路的六条支路从左往右分别命名为第一支路、第二支路、第三支路、第四支路、第五支路和第六支路，其中第十一PMOS管MP11、第十二PMOS管MP12、第十五PMOS管MP15、第十六PMOS管MP16、第一PMOS管MP1和第六PMOS管MP6分别与第十PMSO管MP10组成了电流镜结构，通过控制第十一PMOS管MP11、第十二PMOS管MP12、第十五PMOS管MP15、第十六PMOS管MP16、第一PMOS管MP1和第六PMOS管MP6的宽长比尺寸可以控制流过对应PMOS管的电流，以此向放大电路和输出电路提供偏置电流。
另外，当偏置电路的第二至第六支路上的偏置电流确定后，可以在相应支路上的NMOS管上产生对应的偏置电压。
第二支路和第三支路上的第九NMSO管MN9、第十NMOS管MN10、第十一NMOS管MN11和第十二NMOS管MN12为低电压共源共栅电流镜结构，可以产生输入到共源共栅放大电路11的第一NMOS管MN1、第二NMOS管的栅极和源跟随器2的第六NMSO管MN6的第一偏置电压VBN1。
第四支路的第十三NMOS管MN13与第三支路的第十一NMOS管MN11组成了电流镜结构，因此第三支路上的偏置电流在第十四PMOS管MP14和第十三NMOS管MN13上产生的压降即第四偏置电压VBP3输入到反馈单元2。
第五支路上流过第十五PMOS管MP15的偏置电流在第十四NMOS管MN14和第十五NMOS管MN15上产生的压降第三偏置电压VBN3输入到反馈单元3。
第六支路上的偏置电流在第十七PMOS管MP17、第十八PMOS管MP18和第十六NMOS管MN16上的压降为第四PMOS管MP4的栅极和第五PMOS管MP5栅极的偏置电压，第六支路上的偏置电流在第十六NMOS管MN16上产生的压降为源跟随器2的第七NMSO管MN7的栅极的偏置电压。
在图5中的电路中，共源共栅放大电路11的电压输出端与输出电路的源跟随器的输入端之间设有滤波器20，通过滤波器20可以使得电压缓冲器的输出和电压缓冲器的放大电路之间形成隔离，使得放大电路不易受负载影响，可以稳定地产生一个单位增益的效果。
图6中的仿真图是在图5中的电路的放大电路输入的初始电压为900mv时所做的仿真图，从图5中可以得到，当反馈单元稳定后，输出电路的电压输出端OUT稳定输出900mv的电压。其外图5中的电路在电源端的电压为1.8V时的消耗功率为464.4uw，与现有技术相比得到了降低
从图7和图8中可以得到，本发明中的电压缓冲器结构在负载电流为5.66mA时，输出电平下降到了880mV，相同功率消耗下，传统结构的电压缓冲器在负载电流达到1mA时，输出电平已经降到851mV，因此本发明的电压缓冲器的负载调整率得到了提升。
综上，本发明的电压缓冲器通过偏置电路向放大电路和输出电路提供需要的偏置电压和电流、通过让放大电路的第二源跟随器10向共源共栅放大电路11输入反馈电压可以使共源共栅放大电路输出稳定的放大电压以及通过让输出支路的源跟随器2和反馈单元3组成反馈环路来调整第九PMOS管MP9的栅极电压，使本发明不需要传统电压缓冲器中需要的大尺寸负载管，避免了数模转换芯片的面积和功率损耗，而且也能输出高负载调整率的基准电压。
上述依据本发明为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (10)

1.一种输出电路，其特征在于，包括电源端、输出电路、反馈单元和源跟随器，所述输出电路的输入端与所述电源端电连接，所述输出电路包括调节输出电路的电压输出端的输出电压大小的控制开关，所述电压输出端与所述源跟随器的电源端电连接，所述源跟随器的输出端通过所述反馈单元与所述控制开关的控制端电连接，所述反馈单元将所述源跟随器输出端和所述控制开关的控制端的电压差钳位到固定值。
2.根据权利要求1所述的一种输出电路，其特征在于，所述输出电路包括第九PMOS管MP9和第八NMOS管MN8，所述第九PMOS管MP9的源极与所述电源端电连接，所述第九PMOS管MP9的漏极分别和第八NMOS管MN8的漏极和电压输出端电连接，所述第八NMOS管MN8的源极接地，所述反馈单元的第一连接端与所述第九PMOS管MP9的栅极电连接，所述反馈单元的第二连接端分别和所述第八NMOS管MN8的栅极和源跟随器的输出端电连接。
3.根据权利要求2所述的一种输出电路，其特征在于，所述源跟随器包括第八PMOS管MP8、第六NMOS管MN6和第七NMOS管MN7，所述第八PMOS管MP8的源极与所述电压输出端电连接，所述第八PMOS管MP8的漏极分别与所述反馈单元的第二连接端和第六NOMS管MN6的漏极电连接，所述第六NMOS管MN6的源极与所述第七NMOS管的漏极电连接，所述第七NMOS管MN7的源极接地，所述第六NMOS管MN6的栅极输入第一偏置电压VBN1，所述第七NMOS管MN7的栅极输入第二偏置电压VBN2。
4.根据权利要求3所述的一种输出电路，其特征在于，所述反馈单元包括两条传输门支路，每条传输门支路上设有四个依次串联的传输门开关，一条传送门支路的两端分别输入第三偏置电压VBN3，另一条传输门支路的两端分别输入第四偏置电压VBP3，沿第一方向，将每条传输门支路上两个相邻的两个传输门开关相连的节点分别作为第一节点、第二节点和第三节点，一条传输门支路的第一节点通过电容C1与另一条传输门支路的第一节点电连接，一条传输门支路的第二节点通过电容C2与另一条传输门支路的第二节点电连接，一条传输门支路的第三节点通过电容C3与另一条传输门支路的第三节点电连接，所述电容C2一端与所述第九PMOS管MP9的栅极电连接，所述电容C2另一端分别与所述第八NMOS管MN8的源极电连接。
5.根据权利要求3所述的一种输出电路，其特征在于，所述第八PMOS管MP8的衬底与其自身的源极电连接。
6.一种电压缓冲器，其特征在于，应用权利要求1-5任一项所述的输出电路，还包括运放电路，所述运放电路包括共源共栅放大电路和第二源跟随器，所述电源端分别与所述共源共栅放大电路和第二源跟随器电连接，所述共源共栅放大电路的第一输入端输入初始电压，所述共源共栅放大电路的输出端与所述第二源跟随器的输入端电连接，所述第二源跟随器的电压节点与所述共源共栅放大电路的第二输入端电连接。
7.根据权利要求6所述的一种电压缓冲器，其特征在于，所述共源共栅放大电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管PM5、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4；所述第一PMOS管MP1的源极与所述电源端电连接，所述第一PMOS管MP1的栅极输入第五偏置电压VBP1，所述第一PMOS管MP1的漏极分别与第二PMOS管MP2的源极和第三PMOS管的源极电连接，所述第二PMOS管MP2的栅极输入初始电压，所述第三PMOS管MP3的栅极与所述第二源跟随器的电压节点电连接，所述第二PMOS管MP2的漏极与第四PMOS管MP4的源极电连接，所述第三PMOS管MP3的漏极与所述第五PMOS管MP5的源极电连接，所述第四PMOS管MP4的栅极与所述第三PMOS管MP3的栅极电连接,所述第PMOS管MP4的漏极分别与所述第二NMOS管MN2的漏极、第三NMOS管MN4的栅极和第四NMOS管MN4的栅极电连接，所述第五PMOS管MP5的漏极与所述第一NMOS管MN1的漏极电连接，所述第一NMOS管MN1的栅极与第二NMOS管MN2的栅极电连接，所述第二NMOS管MN2的源极与所述第四NMOS管MN4的漏极电连接，所述第一NMOS管MN1的源极与所述第三NMOS管MN3的漏极电连接，所述第四NMOS管MN4的源极和第三NMOS管MN3的源极均接地。
8.根据权利要求7所述的一种电压缓冲器，其特征在于，所述第二源跟随器包括第六PMOS管MP6、第七PMOS管MP7和第五NMOS管MN5，所述第六PMOS管MP6的源极与所述电源端电连接，所述第六PMOS管MP6的栅极输入第五偏置电压VBP1，所述第六PMOS管MP6的漏极分别和第三PMOS管MP3的栅极和第七PMOS管MP7的源极电连接，所述第七PMOS管MP7的栅极与所述第五PMOS管MP5的漏极电连接，所述第七PMOS管MP7的源极分别与所述第五NMOS管MN5的漏极和第五NMOS管MN5的栅极电连接，所述第五NMOS管MN5的源极接地；所述第七PMOS管MP7的衬底和源极电连接。
9.根据权利要求6所述的一种电压缓冲器，其特征在于，所述共源共栅放大电路的输出端通过低通滤波器与所述源跟随器电连接。
10.根据权利要求8所述的一种电压缓冲器，其特征在于，还包括偏置电路，所述偏置电路包括电流支路和多路电流镜支路，每路电流镜支路、所述第一PMOS管MP1的栅极和第六PMOS管MP6的栅极分别与所述电流支路组成了电流镜，多路电流镜支路上的电压节点向所述放大电路和输出电路提供偏置电流。
CN202111581183.7A 2021-12-22 2021-12-22 一种输出电路和电压缓冲器 Active CN114253341B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111581183.7A CN114253341B (zh) 2021-12-22 2021-12-22 一种输出电路和电压缓冲器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111581183.7A CN114253341B (zh) 2021-12-22 2021-12-22 一种输出电路和电压缓冲器

Publications (2)

Publication Number Publication Date
CN114253341A true CN114253341A (zh) 2022-03-29
CN114253341B CN114253341B (zh) 2023-03-14

Family

ID=80794279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111581183.7A Active CN114253341B (zh) 2021-12-22 2021-12-22 一种输出电路和电压缓冲器

Country Status (1)

Country Link
CN (1) CN114253341B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117389371A (zh) * 2023-12-12 2024-01-12 江苏帝奥微电子股份有限公司 一种适用于ldo的双环路频率补偿电路及其补偿方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218231A1 (en) * 2002-05-24 2003-11-27 Sani Mehdi Hamidi Non-volatile multi-threshold CMOS latch with leakage control
CN101640482A (zh) * 2008-07-31 2010-02-03 上海华虹Nec电子有限公司 应用于电源调整器的上电过冲电压抑制装置
CN102185499A (zh) * 2011-04-26 2011-09-14 西安英洛华微电子有限公司 低功耗pwm输出驱动钳位电路
CN108803764A (zh) * 2018-06-25 2018-11-13 电子科技大学 一种快速瞬态响应的ldo电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218231A1 (en) * 2002-05-24 2003-11-27 Sani Mehdi Hamidi Non-volatile multi-threshold CMOS latch with leakage control
CN101640482A (zh) * 2008-07-31 2010-02-03 上海华虹Nec电子有限公司 应用于电源调整器的上电过冲电压抑制装置
CN102185499A (zh) * 2011-04-26 2011-09-14 西安英洛华微电子有限公司 低功耗pwm输出驱动钳位电路
CN108803764A (zh) * 2018-06-25 2018-11-13 电子科技大学 一种快速瞬态响应的ldo电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117389371A (zh) * 2023-12-12 2024-01-12 江苏帝奥微电子股份有限公司 一种适用于ldo的双环路频率补偿电路及其补偿方法
CN117389371B (zh) * 2023-12-12 2024-02-23 江苏帝奥微电子股份有限公司 一种适用于ldo的双环路频率补偿电路及其补偿方法

Also Published As

Publication number Publication date
CN114253341B (zh) 2023-03-14

Similar Documents

Publication Publication Date Title
US4958133A (en) CMOS complementary self-biased differential amplifier with rail-to-rail common-mode input-voltage range
CN104218904B (zh) 轨至轨输入ab类输出的全差分运算放大器
KR100770731B1 (ko) 레일-투-레일 에이비급 증폭기
CN103825565B (zh) 运算放大器
JPS6130107A (ja) 演算増幅器
CN103825557A (zh) 一种低功耗高线性度跨导放大器
CN101951236A (zh) 一种数字可变增益放大器
CN113703510B (zh) 一种低功耗的带隙基准电路
CN111162739A (zh) 一种宽线性输入范围的跨导运算放大器
CN201846315U (zh) 一种数字可变增益放大器
US5805021A (en) High swing low power general purpose operational amplifier
CN114710124A (zh) 基于低纹波电荷泵的轨到轨输入输出运算跨导放大器
CN114253341B (zh) 一种输出电路和电压缓冲器
WO1997030512A9 (en) High swing, low power general purpose operational ampliflier
JP7420588B2 (ja) 演算増幅器
CN113595513B (zh) 一种利用反馈结构降低运算放大器失调电压的方法
JP2002237733A (ja) トランスコンダクタンスアンプ回路
US7443238B2 (en) Amplifier stage, operational amplifier and method for amplifying a signal
US20040056715A1 (en) Common-mode and differential-mode compensation for operational amplifier circuits
US7315210B2 (en) Differential operational amplifier
CN113377152B (zh) 一种快速响应无外接电容型线性稳压器
Ferri et al. A rail-to-rail DC-enhanced adaptive biased fully differential OTA
US5739721A (en) High swing, low power output stage for an operational amplifier
CN109361365B (zh) 一种高增益低噪声的差分放大器
KR20180071989A (ko) 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant