JPS6130107A - 演算増幅器 - Google Patents
演算増幅器Info
- Publication number
- JPS6130107A JPS6130107A JP14687685A JP14687685A JPS6130107A JP S6130107 A JPS6130107 A JP S6130107A JP 14687685 A JP14687685 A JP 14687685A JP 14687685 A JP14687685 A JP 14687685A JP S6130107 A JPS6130107 A JP S6130107A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- stage
- input
- amplifier
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
- H03F3/3023—CMOS common source output SEPP amplifiers with asymmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30033—A series coupled resistor and capacitor are coupled in a feedback circuit of a SEPP amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30087—Only the bias of the pull transistor of the SEPP being dynamically controlled by the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30153—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the current source of the pull driven, i.e. sink driven SEPP amplifier being a current mirror
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45188—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more current sources in the load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45192—Indexing scheme relating to differential amplifiers the differential amplifier contains current mirrors comprising diodes which act as a load for the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45224—One output of the differential amplifier being taken into consideration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45658—Indexing scheme relating to differential amplifiers the LC comprising two diodes of current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はCMOSデバイス演算増幅器に、細目的には伸
長された入力コモンモード電圧レンジを有する増幅器に
関する。
長された入力コモンモード電圧レンジを有する増幅器に
関する。
演算増幅器の入力コモンモード電圧レンジとはその特性
を劣化させることなく両方の入力に加え得る電圧のレン
ジのことである。
を劣化させることなく両方の入力に加え得る電圧のレン
ジのことである。
多くの精密なCMOSアナログ応用用途にあっては、両
方の電圧を含む入力コモンモード電圧レンジを有する演
算増幅器に対する要求が存在する。そのような応用用途
の例としてアンチエイリアシングおよび再構成フィルタ
、高精度電圧フォロア、およびアナログ・ディジタル・
バッファがある。従来CMOSプロセスの型(Nウェル
またはPウェル)に応じて設計者は多くの理由からPチ
ャネル演算増幅器またはNチャネル演算増幅器のいずれ
かを選択して来た。しかし、これら回路のコモンモード
・レンジは供給電圧の一方または他方にのみ実効的に近
づき1両方の供給電圧には近づかなかった。
方の電圧を含む入力コモンモード電圧レンジを有する演
算増幅器に対する要求が存在する。そのような応用用途
の例としてアンチエイリアシングおよび再構成フィルタ
、高精度電圧フォロア、およびアナログ・ディジタル・
バッファがある。従来CMOSプロセスの型(Nウェル
またはPウェル)に応じて設計者は多くの理由からPチ
ャネル演算増幅器またはNチャネル演算増幅器のいずれ
かを選択して来た。しかし、これら回路のコモンモード
・レンジは供給電圧の一方または他方にのみ実効的に近
づき1両方の供給電圧には近づかなかった。
本発明に従う新しい演算増幅器は2つの差動入力段を含
んでおシ、これら差動入力段の一各々は信号地気の一方
の側に対してのみ最大入力コモンモード電圧レンジを有
するよう設計されている。これら2つのゲートは入力信
号電圧の極性および振幅に比例して信号電流を流す2つ
の異なる信号電流出力路で相互接続されている。これら
信号出力電流は組合わされ、単一信号電流として出力段
に現われる。
んでおシ、これら差動入力段の一各々は信号地気の一方
の側に対してのみ最大入力コモンモード電圧レンジを有
するよう設計されている。これら2つのゲートは入力信
号電圧の極性および振幅に比例して信号電流を流す2つ
の異なる信号電流出力路で相互接続されている。これら
信号出力電流は組合わされ、単一信号電流として出力段
に現われる。
この装置により、コモンモード・レンジは実質的に供給
電圧に等しくなる。
電圧に等しくなる。
以下で述べる回路にあっては、NまたはPで始まる引用
記号が付されているすべての素子はエンハンスメント・
モードのMOSトランジスタであり、NまたはPなる文
字はそのデバイスの導通チャネルの電導性の型を示す。
記号が付されているすべての素子はエンハンスメント・
モードのMOSトランジスタであり、NまたはPなる文
字はそのデバイスの導通チャネルの電導性の型を示す。
すべてのNチャネル・トランジスタのバルク領域は負の
電圧ノードに接続されており、すべてのPチャネル・ト
ランジスタのバルク領域は最も正なる電圧に接続されて
いる。2つの点の間にトランジスタを接続することはこ
れら2点間に導通路を接続することを意味する。地気電
位は信号の接地電位に等しい。
電圧ノードに接続されており、すべてのPチャネル・ト
ランジスタのバルク領域は最も正なる電圧に接続されて
いる。2つの点の間にトランジスタを接続することはこ
れら2点間に導通路を接続することを意味する。地気電
位は信号の接地電位に等しい。
第1図は従来技術に従うCMO8演算増演算増幅器人力
全10ものであり、該回路はそのN型差動入力トランジ
スタN1およびN2によりN型段と呼ばれる。デバイス
N1およびN2の電流は電流源N3によって供給される
。この電流源N3のドレインはN1およびN2のソース
に接続されており、そのソースは負の電圧ノードV−に
接続されている。能動負荷トランジスタP1はN1のド
レインと正の電圧ノード■十の間に接続されている。
全10ものであり、該回路はそのN型差動入力トランジ
スタN1およびN2によりN型段と呼ばれる。デバイス
N1およびN2の電流は電流源N3によって供給される
。この電流源N3のドレインはN1およびN2のソース
に接続されており、そのソースは負の電圧ノードV−に
接続されている。能動負荷トランジスタP1はN1のド
レインと正の電圧ノード■十の間に接続されている。
能動負荷トランジスタP2はN2のドレインとノードV
+の間に接続されている。PlおよびP2のゲートは共
通接続されると共にPlのトレインに接続されており、
それによってPlおよびP2は電流ミラーを構成してい
る。N3のゲートは基準電圧Vb i a sでバイア
スされている。N2およびN1のゲートは正および負の
増幅器人力ノードを提供する。
+の間に接続されている。PlおよびP2のゲートは共
通接続されると共にPlのトレインに接続されており、
それによってPlおよびP2は電流ミラーを構成してい
る。N3のゲートは基準電圧Vb i a sでバイア
スされている。N2およびN1のゲートは正および負の
増幅器人力ノードを提供する。
増幅器10の入力コモン・モード電圧レンジが信号地気
から負の電圧V−に向ってでなく正の電圧に向って伸長
され得ることが増幅器10の特徴である。典型的なNチ
ャネル入力演算増幅器は、入力コモン・モード電圧が負
の電圧V−よシ上で(NlおよびN2の)Vth+(N
lの)Von+(N3の) Yonよシも低くないなら
ば満足に動作する。ここでvthは動作するのに必要な
最小ゲート電圧であり、VOnはトランジスタを飽和動
作モードに保持するのに必要な最小ソース・ドレイン電
圧である。この限界を越すとN3は線形動作領域に入る
ために特性は劣化し、デバイスN1およびN2がオフと
なると動作は停止する。更に、負荷デバイスの電流は、
負の電圧V−より上のvthに入力コモンモード電圧が
近づくと急速に減少する。しかし、入力デバイスNl、
N2および負荷デバイスP1、P2を適当に設計すると
、Nチャネル入力コモンモード電圧レンジは正の電圧V
+を含むようにすることが可能である。Pウェル技術で
正のコモンモード電圧レンジを更に広げるために入力デ
バイスN1およびN2の基板を負の電圧V−に接続する
ことができる。
から負の電圧V−に向ってでなく正の電圧に向って伸長
され得ることが増幅器10の特徴である。典型的なNチ
ャネル入力演算増幅器は、入力コモン・モード電圧が負
の電圧V−よシ上で(NlおよびN2の)Vth+(N
lの)Von+(N3の) Yonよシも低くないなら
ば満足に動作する。ここでvthは動作するのに必要な
最小ゲート電圧であり、VOnはトランジスタを飽和動
作モードに保持するのに必要な最小ソース・ドレイン電
圧である。この限界を越すとN3は線形動作領域に入る
ために特性は劣化し、デバイスN1およびN2がオフと
なると動作は停止する。更に、負荷デバイスの電流は、
負の電圧V−より上のvthに入力コモンモード電圧が
近づくと急速に減少する。しかし、入力デバイスNl、
N2および負荷デバイスP1、P2を適当に設計すると
、Nチャネル入力コモンモード電圧レンジは正の電圧V
+を含むようにすることが可能である。Pウェル技術で
正のコモンモード電圧レンジを更に広げるために入力デ
バイスN1およびN2の基板を負の電圧V−に接続する
ことができる。
第2図は従来技術のCMO8演算増幅器段52を示すも
のであ)、該回路はそのP型差動入力トランジスタP3
およびP4によpP型段と呼ばれる。デバイスP3およ
びP4の電流は電流源P5によって供給される。この電
流源P5のドレインはP3およびP4のソースに接続さ
れており、そのソースは正の電圧ノードV十に接続され
ている。能動負荷トランジスタN4はP3のドレインと
負の電圧ノードV−の間に接続されている。能動負荷ト
ランジスタN5はP4のドレインとV−の間に接続され
ている。N4およびN5のゲートは共通接続されると共
にN4のドレインに接続されており、それによってN4
およびN5は電流ミラーを構成している。P5のゲート
は基準電圧Vbiaaによってバイアスされている。P
3およびP4のゲートは入力ノー−ドを提供する。前述
のNチャネル段1oの動作とのアナロジ−からPチャネ
ル段12は負の電圧V−に向うよシ良いコモン・モード
電圧レンジを有するよう作シ得るが、段12が負の電圧
V−に向って呈するのと類似の限界が正の電圧V+に向
っても存在することは理解されよう。
のであ)、該回路はそのP型差動入力トランジスタP3
およびP4によpP型段と呼ばれる。デバイスP3およ
びP4の電流は電流源P5によって供給される。この電
流源P5のドレインはP3およびP4のソースに接続さ
れており、そのソースは正の電圧ノードV十に接続され
ている。能動負荷トランジスタN4はP3のドレインと
負の電圧ノードV−の間に接続されている。能動負荷ト
ランジスタN5はP4のドレインとV−の間に接続され
ている。N4およびN5のゲートは共通接続されると共
にN4のドレインに接続されており、それによってN4
およびN5は電流ミラーを構成している。P5のゲート
は基準電圧Vbiaaによってバイアスされている。P
3およびP4のゲートは入力ノー−ドを提供する。前述
のNチャネル段1oの動作とのアナロジ−からPチャネ
ル段12は負の電圧V−に向うよシ良いコモン・モード
電圧レンジを有するよう作シ得るが、段12が負の電圧
V−に向って呈するのと類似の限界が正の電圧V+に向
っても存在することは理解されよう。
第3図の増幅器14はコモンモード電圧レンジが比較的
高度のコモンモード阻止能力を有して連続的な仕方で結
合されるように入力セクション16において第1図およ
び第2図の段10および12を並列に接続するよう設計
されている。第・1および第2図で使用されている引用
記号が第3図の増幅器14中の相応する素子に対しても
使用されている。デバイスP1、P2、N1、N2を含
むN型入力段10は第1図と同様に正の電圧ノードV+
と負の電圧ノードV−の間に接続されている。
高度のコモンモード阻止能力を有して連続的な仕方で結
合されるように入力セクション16において第1図およ
び第2図の段10および12を並列に接続するよう設計
されている。第・1および第2図で使用されている引用
記号が第3図の増幅器14中の相応する素子に対しても
使用されている。デバイスP1、P2、N1、N2を含
むN型入力段10は第1図と同様に正の電圧ノードV+
と負の電圧ノードV−の間に接続されている。
デバイスP3、P4、P5、N4およびN5を含む入力
段12は第2図と同様ノードV+とV−の間に接続され
ているが、N4とN5のゲートは共通接続されておらず
、夫々のデバイスのドレインに接続されている。N2お
よびP3のゲートは共通接続されて正の入力ノード18
を形成しておシ、N1およびP4のゲートは共通接続さ
れて負の入力ノード20を形成している。以下のデバイ
ス群は互に同一であるよう設計されたメンバP1とP2
;NlとN2:P3とP4 ;N4とN5N6とN7を
含んでいる。
段12は第2図と同様ノードV+とV−の間に接続され
ているが、N4とN5のゲートは共通接続されておらず
、夫々のデバイスのドレインに接続されている。N2お
よびP3のゲートは共通接続されて正の入力ノード18
を形成しておシ、N1およびP4のゲートは共通接続さ
れて負の入力ノード20を形成している。以下のデバイ
ス群は互に同一であるよう設計されたメンバP1とP2
;NlとN2:P3とP4 ;N4とN5N6とN7を
含んでいる。
電流ミラー・トランジスタN6はノードV−とPlおよ
びN1の共通ノードの間に接続されている。N6のゲー
トはN4のゲートに接続されており、それによってN6
を流れる電流はN4を流れる電流に比例することになる
。他方の電流ミラー・トランジスタN7はノードV−と
P2およびN2の共通ノードの間に接続されている。N
7のゲートはN5のゲートに接続されており、その結果
N7を流れる電流はN5を流れる電流に比例することに
なる。
びN1の共通ノードの間に接続されている。N6のゲー
トはN4のゲートに接続されており、それによってN6
を流れる電流はN4を流れる電流に比例することになる
。他方の電流ミラー・トランジスタN7はノードV−と
P2およびN2の共通ノードの間に接続されている。N
7のゲートはN5のゲートに接続されており、その結果
N7を流れる電流はN5を流れる電流に比例することに
なる。
N3によって供給されるバイアス電流はそのゲートに加
えられるバイアス電圧Vbiaaによって調整される。
えられるバイアス電圧Vbiaaによって調整される。
この電圧はまた電流のターン・アラウンド回路を形成す
るべくノードV+とV−の間に直列に接続された1対の
デバイスN8およびP6によってP5を流れる電流を制
御する。P6のソースはノードV+に接続されており、
そのゲートはそのドレイーンおよびP5のゲートに接続
されている。
るべくノードV+とV−の間に直列に接続された1対の
デバイスN8およびP6によってP5を流れる電流を制
御する。P6のソースはノードV+に接続されており、
そのゲートはそのドレイーンおよびP5のゲートに接続
されている。
N8のソースはノードV−に接続されており、そのドレ
インはP6のドレインに、そのゲートはN3のゲートに
接続されている。
インはP6のドレインに、そのゲートはN3のゲートに
接続されている。
N型入力段の出力ノード22はN2およびP2の共通ノ
ード上にあり、また電流ソース・トランジスタN9およ
び出力トランジスタP7より成る出力セクション24に
対する入力ノードでもある。電流源N9のソースはノー
ドV−に接続されており、そのゲートはVb i a
sに、そのドレインはPlのトレインに接続されている
。PlのソースはノードV+に接続されている。Plの
ゲートは出力段24の入力ノードであり、従って入力セ
クション16の出力ノード22に接続されている。
ード上にあり、また電流ソース・トランジスタN9およ
び出力トランジスタP7より成る出力セクション24に
対する入力ノードでもある。電流源N9のソースはノー
ドV−に接続されており、そのゲートはVb i a
sに、そのドレインはPlのトレインに接続されている
。PlのソースはノードV+に接続されている。Plの
ゲートは出力段24の入力ノードであり、従って入力セ
クション16の出力ノード22に接続されている。
コンデンサCと抵抗Rの直列回路よ構成る周波数補償回
路は出力セクション24の入力ノード22とPlおよび
N9の共通ノードの間に接続されている。出力は出力ト
ランジスタP7のトレインから取シ出される。
路は出力セクション24の入力ノード22とPlおよび
N9の共通ノードの間に接続されている。出力は出力ト
ランジスタP7のトレインから取シ出される。
増幅器14は、入力コモンモード電圧が正の電圧V十に
近いときNチャネル段10が線形動作領域にあり、Pチ
ャネル段12はカットオフし始めるような構成になって
いる。同様に入力コモンモード電圧が負の電圧V−に近
いときには、線形領域にあるのはPチャネル段12であ
シ、Nチャネル段10は劣化動作モードにある。最後に
入力コモンモード電圧が中間値のときには両方の段10
.12は線形動作領域にあシ、最適特性が得られる。
近いときNチャネル段10が線形動作領域にあり、Pチ
ャネル段12はカットオフし始めるような構成になって
いる。同様に入力コモンモード電圧が負の電圧V−に近
いときには、線形領域にあるのはPチャネル段12であ
シ、Nチャネル段10は劣化動作モードにある。最後に
入力コモンモード電圧が中間値のときには両方の段10
.12は線形動作領域にあシ、最適特性が得られる。
デバイスN1およびN2の基板を夫々のソース/基板に
接続しないで負の電圧V−に接続するとボディー効果に
よシ入カコモンモード電圧の正の極限値においてN1お
よびN2の閾値電圧は増加する。
接続しないで負の電圧V−に接続するとボディー効果に
よシ入カコモンモード電圧の正の極限値においてN1お
よびN2の閾値電圧は増加する。
本発明に従う増幅器の他の例が第4図の増幅器28とし
て示されている。ゲートの接続は多少異なるが第3図の
増幅器14のデバイスに相応するデバイスには同じ引用
記号が使□。1いBe 、+ai 281rijjaf
sa 14\。
て示されている。ゲートの接続は多少異なるが第3図の
増幅器14のデバイスに相応するデバイスには同じ引用
記号が使□。1いBe 、+ai 281rijjaf
sa 14\。
正したものであって、電流“ミラー・トランジスタN6
iよびN7は第4図の増幅器28では電流ミラー・トラ
ンジスタP8およびP9によって置き換えられている。
iよびN7は第4図の増幅器28では電流ミラー・トラ
ンジスタP8およびP9によって置き換えられている。
これらトランジスタはP型電導チャネルを有しているの
で、そのソースはノードV+に接続されている。
で、そのソースはノードV+に接続されている。
P8のドレインはP3およびN4の共通ノードに接続さ
れており、そのゲートはPlおよびN1の共通ノードに
接続されている。P9のドレインはP4およびN5の共
通ノードに接続されており、そのゲートはP2およびN
2の共通ノードに接続されている。PlおよびP2のゲ
ートは夫々のデバイスのトレインに接続されている。N
5およびN6のゲートは共通接続され、またN4のドレ
インに接続されでいる。入力セクションの出力ノードは
P4のドレインである。
れており、そのゲートはPlおよびN1の共通ノードに
接続されている。P9のドレインはP4およびN5の共
通ノードに接続されており、そのゲートはP2およびN
2の共通ノードに接続されている。PlおよびP2のゲ
ートは夫々のデバイスのトレインに接続されている。N
5およびN6のゲートは共通接続され、またN4のドレ
インに接続されでいる。入力セクションの出力ノードは
P4のドレインである。
当業者にあってはバイポーラまたは他の型のトランジス
タをMOS)ランジスタの代シに用いて本発明を実施し
得ることは明白である。
タをMOS)ランジスタの代シに用いて本発明を実施し
得ることは明白である。
出力段20は増幅器14.280入カセクシヨン16か
らの出力を利用する出力段の単なる一例である。出力段
の他の構成を必要に応じて代入することが出来る。
らの出力を利用する出力段の単なる一例である。出力段
の他の構成を必要に応じて代入することが出来る。
第1図は伸長された正の入力コモンモード電圧レンジを
有する従来技術に従うNチャネルMOSデバイス演算増
幅器の入力段の回路図、 第2図は伸長された負の入力コモン・モード電圧レンジ
を有する従来技術に従うPチャネルMOSデバイス演算
増幅器の入力段の回路図・ 第3図は本発明に従って第1図および第2図の増幅器が
相互接続されている伸長されたコモンモード・レンジを
有するCMO8演算増幅器の回路図、及び 第4図は第3図の増幅器の他の形態を示す回路図である
。 〔主要部分の符号の説明〕 ■−%V+・・・供給電圧ノード 10・・・第1の差動入力段 12・・・第2の差動入力段 F/に、 / FIG、 2
有する従来技術に従うNチャネルMOSデバイス演算増
幅器の入力段の回路図、 第2図は伸長された負の入力コモン・モード電圧レンジ
を有する従来技術に従うPチャネルMOSデバイス演算
増幅器の入力段の回路図・ 第3図は本発明に従って第1図および第2図の増幅器が
相互接続されている伸長されたコモンモード・レンジを
有するCMO8演算増幅器の回路図、及び 第4図は第3図の増幅器の他の形態を示す回路図である
。 〔主要部分の符号の説明〕 ■−%V+・・・供給電圧ノード 10・・・第1の差動入力段 12・・・第2の差動入力段 F/に、 / FIG、 2
Claims (1)
- 【特許請求の範囲】 1、第1および第2の供給電圧ノードを有する演算増幅
器において、 該演算増幅器は該供給電圧ノードの間に 接続され、第1および第2の入力電流ブラ ンチを有し、その一端が前記第1の供給電 圧ノードに、他端が第1の電流源の一方の 側に接続されており、該第1の電流源の他 方の側は前記第2の供給電圧ノードに接続 されている第1の差動入力段と; 前記供給電圧ノードの間に前記第1の段 と並列に接続され、第1および第2の入力 電流ブランチを有し、その一端は前記第2 の供給電圧ノードに接続され、他端は第2 の電流源の一方の側に接続されており、前 記第2の電流源の他方の側は前記第1の供 給電圧ノードに接続されている第2の差動 入力段と; 前記第1の段の前記第1のブランチと前 記第2の段の前記第1のブランチの間に接 続され、そのブランチ中に比例電流を形成 する第1の手段と; 前記第1の段の前記第2のブランチと前 記第2の段の前記第2のブランチの間に接 続され、そのブランチ中に比例電流を形成 する第2の手段と; 前記第1の段の前記第2のブランチに接 続された入力ノードを有する出力段とによ り特徴づけられる演算増幅器。 2、特許請求の範囲第1項記載の増幅器において、 前記段の各々はその導通路が前記第1お よび第2のブランチの入力電流路に接続さ れた第1および第2の差動入力トランジス タを含み; 前記第1の手段はその導通路が前記供給 電圧ノードの一方と前記第1の段の前記第 1の入力トランジスタの導通路の一方の側 の間に接続され、制御電極が前記第2の段 の前記第1の入力トランジスタの導通路の 一方の側に接続された第1の電流ミラー・ トランジスタを含み; 前記第2の手段はその導通路が前記供給 電圧ノードの一方と前記第1の段の前記第 2の入力トランジスタの導通路の一方の側 に接続され、制御電極が前記第2の段の前 記第2の入力トランジスタの導通路の一方 の側に接続された第2の電流ミラー・トラ ンジスタを含むことを特徴とする増幅器。 3、特許請求の範囲第2項記載の増幅器において、 前記入力トランジスタおよび前記電流ミ ラー・トランジスタは御制電極がゲート電 極である電界効果デバイスであることを特 徴とする増幅器。 4、特許請求の範囲第3項記載の増幅器において、 前記第1の段の前記入力トランジスタは 第1の電導性の型の導通チャネルを有し、 前記第2の段の前記入力トランジスタは第 2の電導性の型の導通チャネルを有するこ とを特徴とする増幅器。 5、特許請求の範囲第4項記載の増幅器において、 前記第1および第2の電流ミラー・トラ ンジスタは第1の電導性の型の導通チャネ ルを有することを特徴とする増幅器。 6、特許請求の範囲第5項記載の増幅器において、 前記一方の供給電圧ノードと前記第1の 段の前記入力トランジスタの導通路の他方 の側の間に接続された第1の電流源手段と;前記他方の
供給電圧ノードと前記第2の 段の前記入力トランジスタの導通路の他方 の側の間に接続された第2の電流源手段と により特徴づけられる増幅器。 7、特許請求の範囲第6項記載の増幅器において、 前記第1および第2の段の各々のブラン チは電界効果能動負荷トランジスタを含み、該トランジ
スタは該ブランチの前記入力ト ランジスタの導通路の一方の側と該入力段 の前記電流源の側と同じ側にある前記供給 電圧ノードの間に接続されており、前記第 1の段の負荷トランジスタのゲートは共通 接続されると共に前記第1の入力トランジ スタと前記第1のブランチの前記負荷トラ ンジスタの共通ノードに接続されておシ、 前記第2の段の前記負荷トランジスタのゲ ートは夫々の入力トランジスタと共に夫々 の共通ノードに接続されていることを特徴 とする増幅器。 8、特許請求の範囲第7項記載の増幅器において、 前記負荷トランジスタは夫々のブランチ の前記入力トランジスタとは逆の電導性の 型を有する導通チャネルを有することを特 徴とする増幅器。 9、特許請求の範囲第8項記載の増幅器において、 前記第1の電流源は前記第1の電導性の 型の導通チャネルを有する電界効果トラン ジスタより成り; 前記第2の電流源は前記第2の電導性の 型の導通チャネルを有する電界効果トラン ジスタより成り; 前記電流源トランジスタのゲートは比例 電流バイアス手段によつて結合されている ことを特徴とする増幅器。 10、特許請求の範囲第9項記載の増幅器において、 前記比例電流バイアス手段は前記供給電 圧ノードの間に直列に接続された互いに逆 の電導性の型を有する導通路を持つた第1 および第2の電界効果電流ミラー・トラン ジスタより成り、そのソースが一方の供給 電圧ノードに接続されている前記一方の電 流ミラー・トランジスタのゲートは前記第 1の電流源トランジスタのゲートに接続さ れており、前記他方の電流ミラー・トラン ジスタのゲートは前記第2の電流源トラン ジスタのゲートおよび前記電流ミラー・ト ランジスタの共通ノードに接続されている ことを特徴とする増幅器。 11、特許請求の範囲第10項記載の増幅器において、 前記第1の段の前記第1の入力トランジ スタと前記第2の段の前記第2の入力トラ ンジスタのゲートは共通接続されており、 前記第1の段の前記第2の入力トランジ スタと前記第2の段の前記第1の入力トラ ンジスタのゲートは共通接続されているこ とを特徴とする増幅器。 12、特許請求の範囲第11項記載の増幅器において、
前記出力段は: 前記供給電圧ノードと直列に接続された 前記出力トランジスタの導通チャネルの型 とは逆の型の電界効果出力トランジスタと 電界効果出力電流源トランジスタとを有し、該出力トラ
ンジスタのゲートは前記入力ト ランジスタの共通ノードおよび前記第1の 段の前記第2のブランチの前記負荷トラン ジスタに接続されており、 前記出力トランジスタならびに前記出力 電流源トランジスタの共通ノードと前記入 力トランジスタならびに前記第1の段の前 記第2のブランチの前記負荷トランジスタ の前記共通ノードの間に接続されている周 波数補償手段を有することを特徴とする増 幅器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US628582 | 1984-07-06 | ||
US06/628,582 US4554515A (en) | 1984-07-06 | 1984-07-06 | CMOS Operational amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6130107A true JPS6130107A (ja) | 1986-02-12 |
JP2692788B2 JP2692788B2 (ja) | 1997-12-17 |
Family
ID=24519491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60146876A Expired - Lifetime JP2692788B2 (ja) | 1984-07-06 | 1985-07-05 | 演算増幅器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4554515A (ja) |
EP (1) | EP0168198B1 (ja) |
JP (1) | JP2692788B2 (ja) |
CA (1) | CA1208710A (ja) |
DE (1) | DE3579968D1 (ja) |
ES (1) | ES8608705A1 (ja) |
Families Citing this family (84)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4626713A (en) * | 1984-09-06 | 1986-12-02 | Thomson Components-Mostek Corporation | Trip-point clamping circuit for a semiconductor device |
JPH0618308B2 (ja) * | 1985-04-08 | 1994-03-09 | ソニー株式会社 | 平衡型差動増幅器 |
US4658157A (en) * | 1985-05-31 | 1987-04-14 | Rca Corporation | IGFET comparator circuit having greater control of intended offset voltage |
FR2600844A1 (fr) * | 1986-06-27 | 1987-12-31 | Commissariat Energie Atomique | Amplificateur sommateur differentiel double a quatre entrees independantes |
CA1260080A (en) * | 1986-09-10 | 1989-09-26 | Akira Yukawa | Operational amplifier circuit having wide operating range |
JPH0618309B2 (ja) * | 1986-09-10 | 1994-03-09 | 日本電気株式会社 | 演算増幅回路 |
DE3701791A1 (de) * | 1987-01-22 | 1988-08-04 | Siemens Ag | Differenzverstaerker mit steuerbarer leistungsaufnahme |
US4818929A (en) * | 1988-07-01 | 1989-04-04 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fully differential analog comparator |
US4859928A (en) * | 1988-12-20 | 1989-08-22 | Tektronix, Inc. | CMOS comparator bias voltage generator |
GB2234872B (en) * | 1989-08-03 | 1994-04-06 | Plessey Co Plc | High speed CMOS differential interface circuits |
US5015966A (en) * | 1990-05-01 | 1991-05-14 | Xerox Corporation | Folded cascode amplifier |
JPH04120907A (ja) * | 1990-09-12 | 1992-04-21 | Fujitsu Ltd | オペアンプ回路 |
JP2705317B2 (ja) * | 1991-01-18 | 1998-01-28 | 日本電気株式会社 | 演算増幅器 |
US5142244A (en) * | 1991-05-06 | 1992-08-25 | Harris Corporation | Full range input/output comparator |
KR960009739B1 (en) * | 1991-05-14 | 1996-07-23 | Toshiba Kk | Differential input circuit |
US5337008A (en) * | 1993-02-25 | 1994-08-09 | Hewlett-Packard Corporation | High gain rail-to-rail CMOS amplifier |
US5646518A (en) * | 1994-11-18 | 1997-07-08 | Lucent Technologies Inc. | PTAT current source |
US5777515A (en) * | 1995-05-11 | 1998-07-07 | Matsushita Electric Industrial Co., Ltd. | Operational amplifier apparatus |
US5574401A (en) * | 1995-06-02 | 1996-11-12 | Analog Devices, Inc. | Large common mode input range CMOS amplifier |
US5650753A (en) * | 1995-06-13 | 1997-07-22 | Advanced Micro Devices, Inc. | Low-voltage rail-to-rail operational amplifier |
US5801524A (en) * | 1997-05-27 | 1998-09-01 | International Business Machines Corporation | Voltage controlled current source for low voltage applications |
JP3120763B2 (ja) * | 1997-11-12 | 2000-12-25 | 日本電気株式会社 | 差動増幅器 |
US6051999A (en) * | 1998-01-14 | 2000-04-18 | Intel Corporation | Low voltage programmable complementary input stage sense amplifier |
FR2782584B1 (fr) * | 1998-08-19 | 2000-11-03 | St Microelectronics Sa | Comparateur en technologie bicmos a faible tension d'alimentation |
US6633441B1 (en) | 2000-07-12 | 2003-10-14 | Marvell International, Ltd. | Method and apparatus for measuring an output signal of a floating transducer |
JP2003069353A (ja) | 2001-08-24 | 2003-03-07 | Toshiba Corp | 差動増幅回路および液晶表示装置駆動用半導体集積回路 |
JP3888350B2 (ja) * | 2003-12-10 | 2007-02-28 | セイコーエプソン株式会社 | 演算増幅器及びこれを用いた駆動回路 |
JP2005303664A (ja) * | 2004-04-12 | 2005-10-27 | Ricoh Co Ltd | 差動増幅回路 |
US10693415B2 (en) | 2007-12-05 | 2020-06-23 | Solaredge Technologies Ltd. | Testing of a photovoltaic panel |
US11881814B2 (en) | 2005-12-05 | 2024-01-23 | Solaredge Technologies Ltd. | Testing of a photovoltaic panel |
US11855231B2 (en) | 2006-12-06 | 2023-12-26 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
US8473250B2 (en) | 2006-12-06 | 2013-06-25 | Solaredge, Ltd. | Monitoring of distributed power harvesting systems using DC power sources |
US8816535B2 (en) | 2007-10-10 | 2014-08-26 | Solaredge Technologies, Ltd. | System and method for protection during inverter shutdown in distributed power installations |
US8384243B2 (en) | 2007-12-04 | 2013-02-26 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
US11296650B2 (en) | 2006-12-06 | 2022-04-05 | Solaredge Technologies Ltd. | System and method for protection during inverter shutdown in distributed power installations |
US11569659B2 (en) | 2006-12-06 | 2023-01-31 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
US11309832B2 (en) | 2006-12-06 | 2022-04-19 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
US8319471B2 (en) | 2006-12-06 | 2012-11-27 | Solaredge, Ltd. | Battery power delivery module |
US9088178B2 (en) | 2006-12-06 | 2015-07-21 | Solaredge Technologies Ltd | Distributed power harvesting systems using DC power sources |
US11728768B2 (en) | 2006-12-06 | 2023-08-15 | Solaredge Technologies Ltd. | Pairing of components in a direct current distributed power generation system |
US8963369B2 (en) | 2007-12-04 | 2015-02-24 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
US11735910B2 (en) | 2006-12-06 | 2023-08-22 | Solaredge Technologies Ltd. | Distributed power system using direct current power sources |
US9112379B2 (en) | 2006-12-06 | 2015-08-18 | Solaredge Technologies Ltd. | Pairing of components in a direct current distributed power generation system |
WO2009073868A1 (en) | 2007-12-05 | 2009-06-11 | Solaredge, Ltd. | Safety mechanisms, wake up and shutdown methods in distributed power installations |
US8013472B2 (en) | 2006-12-06 | 2011-09-06 | Solaredge, Ltd. | Method for distributed power harvesting using DC power sources |
US8319483B2 (en) | 2007-08-06 | 2012-11-27 | Solaredge Technologies Ltd. | Digital average input current control in power converter |
US11888387B2 (en) | 2006-12-06 | 2024-01-30 | Solaredge Technologies Ltd. | Safety mechanisms, wake up and shutdown methods in distributed power installations |
US9130401B2 (en) | 2006-12-06 | 2015-09-08 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
US11687112B2 (en) | 2006-12-06 | 2023-06-27 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
US8618692B2 (en) | 2007-12-04 | 2013-12-31 | Solaredge Technologies Ltd. | Distributed power system using direct current power sources |
US8947194B2 (en) * | 2009-05-26 | 2015-02-03 | Solaredge Technologies Ltd. | Theft detection and prevention in a power generation system |
WO2009072075A2 (en) * | 2007-12-05 | 2009-06-11 | Solaredge Technologies Ltd. | Photovoltaic system power tracking method |
EP2232690B1 (en) | 2007-12-05 | 2016-08-31 | Solaredge Technologies Ltd. | Parallel connected inverters |
WO2009072077A1 (en) * | 2007-12-05 | 2009-06-11 | Meir Adest | Testing of a photovoltaic panel |
US8049523B2 (en) | 2007-12-05 | 2011-11-01 | Solaredge Technologies Ltd. | Current sensing on a MOSFET |
US11264947B2 (en) | 2007-12-05 | 2022-03-01 | Solaredge Technologies Ltd. | Testing of a photovoltaic panel |
US8111052B2 (en) | 2008-03-24 | 2012-02-07 | Solaredge Technologies Ltd. | Zero voltage switching |
EP3121922B1 (en) | 2008-05-05 | 2020-03-04 | Solaredge Technologies Ltd. | Direct current power combiner |
US8710699B2 (en) | 2009-12-01 | 2014-04-29 | Solaredge Technologies Ltd. | Dual use photovoltaic system |
US8766696B2 (en) | 2010-01-27 | 2014-07-01 | Solaredge Technologies Ltd. | Fast voltage level shifter circuit |
US10230310B2 (en) | 2016-04-05 | 2019-03-12 | Solaredge Technologies Ltd | Safety switch for photovoltaic systems |
US10673229B2 (en) | 2010-11-09 | 2020-06-02 | Solaredge Technologies Ltd. | Arc detection and prevention in a power generation system |
US10673222B2 (en) | 2010-11-09 | 2020-06-02 | Solaredge Technologies Ltd. | Arc detection and prevention in a power generation system |
GB2485527B (en) | 2010-11-09 | 2012-12-19 | Solaredge Technologies Ltd | Arc detection and prevention in a power generation system |
GB2486408A (en) | 2010-12-09 | 2012-06-20 | Solaredge Technologies Ltd | Disconnection of a string carrying direct current |
GB2483317B (en) | 2011-01-12 | 2012-08-22 | Solaredge Technologies Ltd | Serially connected inverters |
US8570005B2 (en) | 2011-09-12 | 2013-10-29 | Solaredge Technologies Ltd. | Direct current link circuit |
GB2498365A (en) | 2012-01-11 | 2013-07-17 | Solaredge Technologies Ltd | Photovoltaic module |
GB2498790A (en) | 2012-01-30 | 2013-07-31 | Solaredge Technologies Ltd | Maximising power in a photovoltaic distributed power system |
GB2498791A (en) | 2012-01-30 | 2013-07-31 | Solaredge Technologies Ltd | Photovoltaic panel circuitry |
US9853565B2 (en) | 2012-01-30 | 2017-12-26 | Solaredge Technologies Ltd. | Maximized power in a photovoltaic distributed power system |
GB2499991A (en) | 2012-03-05 | 2013-09-11 | Solaredge Technologies Ltd | DC link circuit for photovoltaic array |
CN104488159B (zh) | 2012-05-25 | 2018-03-23 | 太阳能安吉科技有限公司 | 用于互联的直流电源的电路 |
US10115841B2 (en) | 2012-06-04 | 2018-10-30 | Solaredge Technologies Ltd. | Integrated photovoltaic panel circuitry |
KR101951234B1 (ko) | 2012-09-03 | 2019-04-25 | 삼성전자주식회사 | 공통 모드 피드백의 비정상 동작을 회복시키기 위한 아날로그 증폭기 |
US9941813B2 (en) | 2013-03-14 | 2018-04-10 | Solaredge Technologies Ltd. | High frequency multi-level inverter |
US9548619B2 (en) | 2013-03-14 | 2017-01-17 | Solaredge Technologies Ltd. | Method and apparatus for storing and depleting energy |
EP2779251B1 (en) | 2013-03-15 | 2019-02-27 | Solaredge Technologies Ltd. | Bypass mechanism |
US9318974B2 (en) | 2014-03-26 | 2016-04-19 | Solaredge Technologies Ltd. | Multi-level inverter with flying capacitor topology |
CN117130027A (zh) | 2016-03-03 | 2023-11-28 | 太阳能安吉科技有限公司 | 用于映射发电设施的方法 |
US10599113B2 (en) | 2016-03-03 | 2020-03-24 | Solaredge Technologies Ltd. | Apparatus and method for determining an order of power devices in power generation systems |
US11081608B2 (en) | 2016-03-03 | 2021-08-03 | Solaredge Technologies Ltd. | Apparatus and method for determining an order of power devices in power generation systems |
US11018623B2 (en) | 2016-04-05 | 2021-05-25 | Solaredge Technologies Ltd. | Safety switch for photovoltaic systems |
US11177663B2 (en) | 2016-04-05 | 2021-11-16 | Solaredge Technologies Ltd. | Chain of power devices |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4267517A (en) * | 1977-12-07 | 1981-05-12 | Tokyo Shibaura Denki Kabushiki Kaisha | Operational amplifier |
NL8001120A (nl) * | 1980-02-25 | 1981-09-16 | Philips Nv | Differentiele belastingsschakeling uitgevoerd met veldeffecttransistoren. |
US4377789A (en) * | 1981-03-20 | 1983-03-22 | Rca Corporation | Operational amplifier employing complementary field-effect transistors |
-
1984
- 1984-07-06 US US06/628,582 patent/US4554515A/en not_active Expired - Lifetime
-
1985
- 1985-06-25 CA CA000485134A patent/CA1208710A/en not_active Expired
- 1985-06-26 EP EP85304542A patent/EP0168198B1/en not_active Expired
- 1985-06-26 DE DE8585304542T patent/DE3579968D1/de not_active Expired - Fee Related
- 1985-07-05 ES ES85544914A patent/ES8608705A1/es not_active Expired
- 1985-07-05 JP JP60146876A patent/JP2692788B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
ES8608705A1 (es) | 1986-07-16 |
CA1208710A (en) | 1986-07-29 |
EP0168198A2 (en) | 1986-01-15 |
EP0168198A3 (en) | 1986-10-22 |
US4554515A (en) | 1985-11-19 |
JP2692788B2 (ja) | 1997-12-17 |
ES544914A0 (es) | 1986-07-16 |
EP0168198B1 (en) | 1990-10-03 |
DE3579968D1 (de) | 1990-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6130107A (ja) | 演算増幅器 | |
US6281753B1 (en) | MOSFET single-pair differential amplifier having an adaptive biasing scheme for rail-to-rail input capability | |
EP1458091B1 (en) | Rail-to-rail input / output operational amplifier and method | |
US4459555A (en) | MOS Differential amplifier gain control circuit | |
US4152663A (en) | Amplifier arrangement | |
US4213098A (en) | Semiconductor differential amplifier having feedback bias control for stabilization | |
US4377789A (en) | Operational amplifier employing complementary field-effect transistors | |
US5444413A (en) | Operational amplifier circuit with variable bias driven feedback voltage controller | |
JPH0618308B2 (ja) | 平衡型差動増幅器 | |
US4736117A (en) | VDS clamp for limiting impact ionization in high density CMOS devices | |
US5101126A (en) | Wide dynamic range transconductance stage | |
JPH01106607A (ja) | 増幅回路配置 | |
US4371844A (en) | Differential load circuit equipped with field-effect transistors | |
US4658219A (en) | Folded cascode field-effect transistor amplifier with increased gain | |
JPS62176315A (ja) | 電子増幅器 | |
JPH0235485B2 (ja) | ||
US6822513B1 (en) | Symmetric and complementary differential amplifier | |
US6496066B2 (en) | Fully differential operational amplifier of the folded cascode type | |
US5164614A (en) | Low power bias voltage generating circuit comprising a current mirror | |
US4970471A (en) | Gallium arsenide class AB output stage | |
US4706036A (en) | Differential amplifier having ratioed load devices | |
JPH07112133B2 (ja) | 線形増幅器 | |
US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
JP2540767B2 (ja) | 差動増幅回路 | |
JPH0818355A (ja) | 演算増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |