JPH0618309B2 - 演算増幅回路 - Google Patents
演算増幅回路Info
- Publication number
- JPH0618309B2 JPH0618309B2 JP61212895A JP21289586A JPH0618309B2 JP H0618309 B2 JPH0618309 B2 JP H0618309B2 JP 61212895 A JP61212895 A JP 61212895A JP 21289586 A JP21289586 A JP 21289586A JP H0618309 B2 JPH0618309 B2 JP H0618309B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- source
- circuit
- pair
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、集積回路上に構成する演算増幅回路、特に、
入力電圧範囲が電源電圧いっぱいまで安定に動作する演
算増幅回路に関する。
入力電圧範囲が電源電圧いっぱいまで安定に動作する演
算増幅回路に関する。
（従来の技術） 従来、ＭＯＳ集積回路上に構成する演算増幅回路とし
て、第２図に示す回路がよく知られている。この回路
は、Ｐ−チャンネルＭＯＳトランジスタＭＰ101および
ＭＰ102を入力トランジスタとしＭＰ103を定電流源とし
た差動対に、ＮチャンネルＭＯＳトランジスタＭＮ101
およびＭＮ102により構成される電流ミラーを負荷とす
る差動増幅回路に、Ｐ−チャンネルＭＯＳトランジスタ
ＭＰ105を定電流負荷としＮチャンネルＭＯＳトランジ
スタＭＮ103を入力トランジスタとする反転増幅器が接
続され、この反転増幅器の入力と出力の間にＲＣとＣＣ
による位相補償回路が付加されたものである。この回路
は、最低入力電圧に関しては端子５に印加される電位ま
で動作するが同相入力電圧の上限は次のようなメカニズ
ムできまる。同相入力電圧が上昇して行くと、ＭＰ103
のドレイン電圧が上昇し、しまいにＭＰ103が定電流源
として動作しなくなり、供給される電流が減少する。す
ると前記差動増幅回路は正常に動作しなくなる。さらに
同相電圧が上昇するとＭＰ101およびＭＰ102がオフして
この回路はまったく働かなくなる。したがって、この回
路の同相入力電圧の上限は、端子４に加える電圧より入
力トランジスタＭＰ101およびＭＰ102のしきいち電圧だ
け低い電圧からさらに通常１Ｖ程度低い電圧以下でしか
動作しない。この電圧はだいたい２Ｖで、最近の高集積
回路に加えられる電圧が５Ｖ程度であるので、動作範囲
は非常に限られることになってしまう。
て、第２図に示す回路がよく知られている。この回路
は、Ｐ−チャンネルＭＯＳトランジスタＭＰ101および
ＭＰ102を入力トランジスタとしＭＰ103を定電流源とし
た差動対に、ＮチャンネルＭＯＳトランジスタＭＮ101
およびＭＮ102により構成される電流ミラーを負荷とす
る差動増幅回路に、Ｐ−チャンネルＭＯＳトランジスタ
ＭＰ105を定電流負荷としＮチャンネルＭＯＳトランジ
スタＭＮ103を入力トランジスタとする反転増幅器が接
続され、この反転増幅器の入力と出力の間にＲＣとＣＣ
による位相補償回路が付加されたものである。この回路
は、最低入力電圧に関しては端子５に印加される電位ま
で動作するが同相入力電圧の上限は次のようなメカニズ
ムできまる。同相入力電圧が上昇して行くと、ＭＰ103
のドレイン電圧が上昇し、しまいにＭＰ103が定電流源
として動作しなくなり、供給される電流が減少する。す
ると前記差動増幅回路は正常に動作しなくなる。さらに
同相電圧が上昇するとＭＰ101およびＭＰ102がオフして
この回路はまったく働かなくなる。したがって、この回
路の同相入力電圧の上限は、端子４に加える電圧より入
力トランジスタＭＰ101およびＭＰ102のしきいち電圧だ
け低い電圧からさらに通常１Ｖ程度低い電圧以下でしか
動作しない。この電圧はだいたい２Ｖで、最近の高集積
回路に加えられる電圧が５Ｖ程度であるので、動作範囲
は非常に限られることになってしまう。
動作範囲を広げる回路として第３図の回路が提案され
た。この回路の入力段は、ＰチャンネルＭＯＳトランジ
スタを入力とする差動増幅器と、ＮチャンネルＭＯＳト
ランジスタを入力とする差動増幅器を組合せたもので、
第２図の回路で片方の定電流回路が動作しなくなった時
もう一方を動作させるようにしたもので、1983年アイイ-イ-
イ-・ジャ-ナルオブソリッドステ-トサ-キット（IEEE Journal of solid
state circuit）の２月号36頁に記載されている。この
回路は、第２図の回路よりいくらかは動作範囲が広い
が、それでも電源電圧５Ｖの時1.2Vから4.7Vまでしか動
作しないことが記載されている。
た。この回路の入力段は、ＰチャンネルＭＯＳトランジ
スタを入力とする差動増幅器と、ＮチャンネルＭＯＳト
ランジスタを入力とする差動増幅器を組合せたもので、
第２図の回路で片方の定電流回路が動作しなくなった時
もう一方を動作させるようにしたもので、1983年アイイ-イ-
イ-・ジャ-ナルオブソリッドステ-トサ-キット（IEEE Journal of solid
state circuit）の２月号36頁に記載されている。この
回路は、第２図の回路よりいくらかは動作範囲が広い
が、それでも電源電圧５Ｖの時1.2Vから4.7Vまでしか動
作しないことが記載されている。
第４図は1985年インタ-ナショナルソリッドステ-トサ-キットコンファレンス ダイジ
ェストオブテクニカルペ-パ-ズ（ISSCC ′85 DIGEST OF TECHNIC
AL PAPERS）の137頁に記載されている公知の回路であ
る。この回路の入力段も、ｐｎｐトランジスタを入力と
する差動増幅器と、ｎｐｎトランジスタを入力とする差
動増幅器を組合せたもので、二つのモードで動作する。
まず、第一のモードは入力電圧が端子306の基準電圧よ
り低い時で、このときにはトランジスタQ5がオフとなり
Q6およびQ7により作られる電流ミラーには電流が流れな
い。したがって、ＩＲを定電流源とし、Q1およびQ2を入
力トランジスタとし、Q8，Q9，Q10，Q11およびR8，R9，
R10，R11により構成されるいわゆるフォールデッドカス
コード段を負荷する増幅回路として動作する。したがっ
て、この増幅回路の動作下限電圧は端子５に印加される
電圧まである。つぎに第二のモードにはいるのは、同相
入力電圧が上昇して定電流ＩＲが動作しなくなる前にト
ランジスタQ5が導通するときである。するとＩＲはQ1お
よびQ2を流れずにQ5を流れ、Q1およびQ2を入力とする差
動増幅回路は動作を止める。この電流はQ6およびQ7によ
り構成される電流ミラーによりQ3およびQ4に電流を流
す。このときにはQ3およびQ4を入力トランジスタとする
いわゆるフォールデッドカスコード差動増幅器となる。
したがって、この時の動作上限電圧は端子４に印加され
る電圧である。すなわち、この増幅器は電源電圧範囲い
っぱいまで入力範囲を持っている。しかし、この回路は
前述した二つのモードが切り変わるとき問題である。す
なわち、第一のモードではR10およびR11を流れる電流は
それぞれすべてQ10およびQ11に流れ、Q1およびQ2を流れ
る電流はすべてそれぞれR8およびR9に流れる。したがっ
て、R8を流れる電流は、R10を流れる電流とQ1を流れる
電流の和である。次に第二のモードでは、R10を流れる
電流は、R8を流れる電流とQ3を流れる電流である。この
二つのモードでR8およびR10を流れる電流が変化するた
め入力電圧がこの電圧を横切るとき出力にスイッチング
雑音を発生させることが避けられない。したがって、増
幅器として動作させたとき波形歪を生ずる欠点を有す
る。
ェストオブテクニカルペ-パ-ズ（ISSCC ′85 DIGEST OF TECHNIC
AL PAPERS）の137頁に記載されている公知の回路であ
る。この回路の入力段も、ｐｎｐトランジスタを入力と
する差動増幅器と、ｎｐｎトランジスタを入力とする差
動増幅器を組合せたもので、二つのモードで動作する。
まず、第一のモードは入力電圧が端子306の基準電圧よ
り低い時で、このときにはトランジスタQ5がオフとなり
Q6およびQ7により作られる電流ミラーには電流が流れな
い。したがって、ＩＲを定電流源とし、Q1およびQ2を入
力トランジスタとし、Q8，Q9，Q10，Q11およびR8，R9，
R10，R11により構成されるいわゆるフォールデッドカス
コード段を負荷する増幅回路として動作する。したがっ
て、この増幅回路の動作下限電圧は端子５に印加される
電圧まである。つぎに第二のモードにはいるのは、同相
入力電圧が上昇して定電流ＩＲが動作しなくなる前にト
ランジスタQ5が導通するときである。するとＩＲはQ1お
よびQ2を流れずにQ5を流れ、Q1およびQ2を入力とする差
動増幅回路は動作を止める。この電流はQ6およびQ7によ
り構成される電流ミラーによりQ3およびQ4に電流を流
す。このときにはQ3およびQ4を入力トランジスタとする
いわゆるフォールデッドカスコード差動増幅器となる。
したがって、この時の動作上限電圧は端子４に印加され
る電圧である。すなわち、この増幅器は電源電圧範囲い
っぱいまで入力範囲を持っている。しかし、この回路は
前述した二つのモードが切り変わるとき問題である。す
なわち、第一のモードではR10およびR11を流れる電流は
それぞれすべてQ10およびQ11に流れ、Q1およびQ2を流れ
る電流はすべてそれぞれR8およびR9に流れる。したがっ
て、R8を流れる電流は、R10を流れる電流とQ1を流れる
電流の和である。次に第二のモードでは、R10を流れる
電流は、R8を流れる電流とQ3を流れる電流である。この
二つのモードでR8およびR10を流れる電流が変化するた
め入力電圧がこの電圧を横切るとき出力にスイッチング
雑音を発生させることが避けられない。したがって、増
幅器として動作させたとき波形歪を生ずる欠点を有す
る。
（発明が解決しようとしている問題点） 従来技術による回路ではこのように入力動作範囲の制限
もしくはスイッチング雑音の発生は避けられなかった。
本発明の目的は、かかる従来技術の問題点を解決し、入
力動作範囲を電源電圧いっぱいまで拡大するとともに波
形歪も発生しない演算増幅回路を提供することにある。
もしくはスイッチング雑音の発生は避けられなかった。
本発明の目的は、かかる従来技術の問題点を解決し、入
力動作範囲を電源電圧いっぱいまで拡大するとともに波
形歪も発生しない演算増幅回路を提供することにある。
（問題点を解決するための手段） 前述の問題点を解決するために本発明が提供する演算増
幅回路は、一対の入力端子と；これら入力端子に制御電
極がそれぞれ接続されソース電極が共通接続された第一
の極性を有するトランジスタ対からなる第一の差動対
と；前記一対の入力端子に制御電極がそれぞれ接続さ
れ，ソース電極が共通接続された第二の極性を有するト
ランジスタ対からなる第二の差動対と；一端が前記第一
の差動対の共通接続ソース電極に接続され他端が第一の
電圧源に接続された定電流源と；前記第一の差動対のそ
れぞれのドレイン電極を入力とし，第二の電圧源を基準
電極とし，出力をそれぞれ前記第二の差動対のドレイン
電極に入力端子に対して交叉結合の関係で接続された第
一および第二の電流ミラー回路と；制御電極が基準電圧
源に接続され，ソース電極が前記第一の差動対の共通接
続ソース電極に接続された第一の極性を有するトランジ
スタと；このトランジスタのドレイン電極を入力とし，
前記第二の電圧源を基準電極とし，出力を前記第二の差
動対の共通接続ソース電極に接続された第三の電流ミラ
ー回路と；前記第二の差動対の一方のドレイン電極を入
力とし，その他方のドレイン電極を出力とし，前記第一
の電源を基準電位とする第四の電流ミラー回路と；前記
第四の電流ミラー回路の出力を入力とする反転増幅器
と；この反転増幅器の入力と出力の間に介在させてある
位相補償回路とを有し；前記反転増幅器の出力を出力端
子とすることを特徴とする。
幅回路は、一対の入力端子と；これら入力端子に制御電
極がそれぞれ接続されソース電極が共通接続された第一
の極性を有するトランジスタ対からなる第一の差動対
と；前記一対の入力端子に制御電極がそれぞれ接続さ
れ，ソース電極が共通接続された第二の極性を有するト
ランジスタ対からなる第二の差動対と；一端が前記第一
の差動対の共通接続ソース電極に接続され他端が第一の
電圧源に接続された定電流源と；前記第一の差動対のそ
れぞれのドレイン電極を入力とし，第二の電圧源を基準
電極とし，出力をそれぞれ前記第二の差動対のドレイン
電極に入力端子に対して交叉結合の関係で接続された第
一および第二の電流ミラー回路と；制御電極が基準電圧
源に接続され，ソース電極が前記第一の差動対の共通接
続ソース電極に接続された第一の極性を有するトランジ
スタと；このトランジスタのドレイン電極を入力とし，
前記第二の電圧源を基準電極とし，出力を前記第二の差
動対の共通接続ソース電極に接続された第三の電流ミラ
ー回路と；前記第二の差動対の一方のドレイン電極を入
力とし，その他方のドレイン電極を出力とし，前記第一
の電源を基準電位とする第四の電流ミラー回路と；前記
第四の電流ミラー回路の出力を入力とする反転増幅器
と；この反転増幅器の入力と出力の間に介在させてある
位相補償回路とを有し；前記反転増幅器の出力を出力端
子とすることを特徴とする。
（作用） 本回路は、第二の差動増幅対が正常動作の範囲を超え回
路電流が減少する時、その減少分相当の増幅を第一の差
動増幅対が受持ち、第一の差動増幅対の電流を電流ミラ
ーにより第二の差動増幅対の出力電流と合成してアクテ
ィブ負荷に加えて差動増幅出力電圧を得ているから、入
力電圧範囲を電源電圧範囲いっぱいに拡大できる。さら
に、同相入力電圧値によるざアクティブ負荷を流れる電
流は常に一定であるから、電流ミラー回路の出力電圧に
従来回路のようなスイッチング雑音の発生することがな
い。
路電流が減少する時、その減少分相当の増幅を第一の差
動増幅対が受持ち、第一の差動増幅対の電流を電流ミラ
ーにより第二の差動増幅対の出力電流と合成してアクテ
ィブ負荷に加えて差動増幅出力電圧を得ているから、入
力電圧範囲を電源電圧範囲いっぱいに拡大できる。さら
に、同相入力電圧値によるざアクティブ負荷を流れる電
流は常に一定であるから、電流ミラー回路の出力電圧に
従来回路のようなスイッチング雑音の発生することがな
い。
（実施例） 以下、ＭＯＳ型集積回路上に実現する実施例を挙げ本発
明を一層詳しく説明する。第１図はその実施例の回路図
である。
明を一層詳しく説明する。第１図はその実施例の回路図
である。
第１図実施例は、入力端子１，２にゲート電極がそれぞ
れ接続されたソース電極が共通接続されたＮチャンネル
ＭＯＳトランジウタＭＮ１およびＭＮ２からなる第一の
差動対と、ゲート電極が入力端子１，２にそれぞれ接続
されソース電極が共通接続されたＰチャンネルＭＯＳト
ランジスタＭＰ１およびＭＰ２からなる第二の差動対
と、ドレイン電極が第一の差動対の共通ソースに接続さ
れ、ソース電極が第一の電圧源５に接続され、ゲート電
極が定電流源ＩＣＩ，ＭＮ10およびＭＮ11の直列接続に
よりなる基準電圧発生回路により作られる第一および第
二の基準電圧のうち第二の基準電圧に接続されてできる
定電流源ＭＮ３と、前記第一の差動対のそれぞれのドレ
イン電極を入力とし第二の電圧源４を基準電圧としＭＰ
６のドレイン電極がＭＰ２のドレイン電極に、ＭＰ８の
ドレイン電極がＭＰ１のドレイン電極に交差結合で接続
され、Ｐ型ＭＯＳトランジスタＭＰ５，ＭＰ６およびＭ
Ｐ７，ＭＰ８からそれぞれなる第一および第二の電流ミ
ラー回路と、ゲート電極が前記第一の基準電圧に接続さ
れソース電極が前記第一の差動対の共通接続ソース電極
に接続されたＮ型ＭＯＳトランジスタＭＮ４と、ＭＮ４
のドレイン電極を入力とし前記第二の差動対の共通ソー
スを出力とするＰ型ＭＯＳトランジスタＭＰ３およびＭ
Ｐ４からなる第三の電流ミラー回路と、前記第二の差動
対の一方のドレイン電極を入力とし他方のドレイン電極
を出力とするＮチャンネルＭＯＳトランジスタＭＮ５お
よびＭＮ６からなる第四の電流ミラー回路と、定電流源
ＩＣ２を負荷としＭＮ６のドレイン電極を入力とするＮ
チャンネルＭＯＳトランジスタＭＮ７を駆動トランジス
タとする反転増幅器と、この反転増幅器の入力と出力の
間に直列接続された抵抗ＲＣおよび蓄電器ＣＣからなる
位相補償回路とにより成立っている。
れ接続されたソース電極が共通接続されたＮチャンネル
ＭＯＳトランジウタＭＮ１およびＭＮ２からなる第一の
差動対と、ゲート電極が入力端子１，２にそれぞれ接続
されソース電極が共通接続されたＰチャンネルＭＯＳト
ランジスタＭＰ１およびＭＰ２からなる第二の差動対
と、ドレイン電極が第一の差動対の共通ソースに接続さ
れ、ソース電極が第一の電圧源５に接続され、ゲート電
極が定電流源ＩＣＩ，ＭＮ10およびＭＮ11の直列接続に
よりなる基準電圧発生回路により作られる第一および第
二の基準電圧のうち第二の基準電圧に接続されてできる
定電流源ＭＮ３と、前記第一の差動対のそれぞれのドレ
イン電極を入力とし第二の電圧源４を基準電圧としＭＰ
６のドレイン電極がＭＰ２のドレイン電極に、ＭＰ８の
ドレイン電極がＭＰ１のドレイン電極に交差結合で接続
され、Ｐ型ＭＯＳトランジスタＭＰ５，ＭＰ６およびＭ
Ｐ７，ＭＰ８からそれぞれなる第一および第二の電流ミ
ラー回路と、ゲート電極が前記第一の基準電圧に接続さ
れソース電極が前記第一の差動対の共通接続ソース電極
に接続されたＮ型ＭＯＳトランジスタＭＮ４と、ＭＮ４
のドレイン電極を入力とし前記第二の差動対の共通ソー
スを出力とするＰ型ＭＯＳトランジスタＭＰ３およびＭ
Ｐ４からなる第三の電流ミラー回路と、前記第二の差動
対の一方のドレイン電極を入力とし他方のドレイン電極
を出力とするＮチャンネルＭＯＳトランジスタＭＮ５お
よびＭＮ６からなる第四の電流ミラー回路と、定電流源
ＩＣ２を負荷としＭＮ６のドレイン電極を入力とするＮ
チャンネルＭＯＳトランジスタＭＮ７を駆動トランジス
タとする反転増幅器と、この反転増幅器の入力と出力の
間に直列接続された抵抗ＲＣおよび蓄電器ＣＣからなる
位相補償回路とにより成立っている。
本回路の動作は、まず同相入力電圧が電源５に加えられ
る電圧に近い場合から述べる。このときには、ＭＮ１お
よびＭＮ２はオフとなるから定電流源ＭＮ３の電流はＭ
Ｎ４を通ってＭＰ４に流れる。すると電流ミラー作用に
よりＭＰ３にもＭＰ４に流れる電流に等しい電流が流れ
る。入力電圧が端子１と２で等しい場合にはＭＰ３に流
れる電流の半分ずつがＭＰ１とＭＰ２に流れ、ＭＰ１と
ＭＰ２を入力トランジスタとし、ＭＮ５およびＭＮ６を
アクティブ負荷とする差動増幅器として働く。次段の反
転増幅器は演算増幅器としての利得をさらに増加させる
ためのもので必ずしもこの回路である必要はない。ま
た、位相補償回路は利得段２段の演算増幅器として安定
に動作させるためのものである。同相電圧が上昇する
と、ＭＮ１およびＭＮ２に電流が流れ始める。ＭＮ３を
流れる電流は一定であるのでこの流れる電流値だけＭＰ
４に流れる電流は減少する。ＭＮ１およびＭＮ２に流れ
る電流はそれぞれＭＰ５とＭＰ６およびＭＰ７とＭＰ８
により構成される電流ミラー回路によりＭＰ２およびＭ
Ｐ１のドレイン電流と合成される。したがって合成され
た電流値はそれぞれＭＮ３に流れる電流値の半分でかわ
らない。同相電圧がさらに上昇して第一の基準電圧より
かなり高くなると、ＭＮ４はオフとなり、ＭＮ３の電流
はすべてＭＮ１とＭＮ２に流れる。すなわちＭＮ１とＭ
Ｎ２を入力トランジスタとし、ＭＰ５とＭＰ７を負荷と
する差動増幅回路として動作する。この時、ＭＰ５とＭ
Ｐ７に流れる電流は、ＭＰ６とＭＰ８を流れる電流とし
て前記アクティブ負荷に伝達される。したがってこの回
路は入力電圧として端子４の電圧まで十分動作する。さ
らに、このアクティブ負荷に伝達される電流の和は常に
ＭＮ３に流れる電流と等しいことが保証されており、従
来技術のようなスイッチング雑音が発生することもな
い。
る電圧に近い場合から述べる。このときには、ＭＮ１お
よびＭＮ２はオフとなるから定電流源ＭＮ３の電流はＭ
Ｎ４を通ってＭＰ４に流れる。すると電流ミラー作用に
よりＭＰ３にもＭＰ４に流れる電流に等しい電流が流れ
る。入力電圧が端子１と２で等しい場合にはＭＰ３に流
れる電流の半分ずつがＭＰ１とＭＰ２に流れ、ＭＰ１と
ＭＰ２を入力トランジスタとし、ＭＮ５およびＭＮ６を
アクティブ負荷とする差動増幅器として働く。次段の反
転増幅器は演算増幅器としての利得をさらに増加させる
ためのもので必ずしもこの回路である必要はない。ま
た、位相補償回路は利得段２段の演算増幅器として安定
に動作させるためのものである。同相電圧が上昇する
と、ＭＮ１およびＭＮ２に電流が流れ始める。ＭＮ３を
流れる電流は一定であるのでこの流れる電流値だけＭＰ
４に流れる電流は減少する。ＭＮ１およびＭＮ２に流れ
る電流はそれぞれＭＰ５とＭＰ６およびＭＰ７とＭＰ８
により構成される電流ミラー回路によりＭＰ２およびＭ
Ｐ１のドレイン電流と合成される。したがって合成され
た電流値はそれぞれＭＮ３に流れる電流値の半分でかわ
らない。同相電圧がさらに上昇して第一の基準電圧より
かなり高くなると、ＭＮ４はオフとなり、ＭＮ３の電流
はすべてＭＮ１とＭＮ２に流れる。すなわちＭＮ１とＭ
Ｎ２を入力トランジスタとし、ＭＰ５とＭＰ７を負荷と
する差動増幅回路として動作する。この時、ＭＰ５とＭ
Ｐ７に流れる電流は、ＭＰ６とＭＰ８を流れる電流とし
て前記アクティブ負荷に伝達される。したがってこの回
路は入力電圧として端子４の電圧まで十分動作する。さ
らに、このアクティブ負荷に伝達される電流の和は常に
ＭＮ３に流れる電流と等しいことが保証されており、従
来技術のようなスイッチング雑音が発生することもな
い。
なお、本発明では、第１図実施例におけるＮチャンネル
ＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタ
を入替えた回路にしても差支えない。また、この実施例
では、ＭＯＳトランジスタを用いたが、これをバイボー
ラトランジスタに置き換えても本発明は実現できる。バ
イボーラトランジスタを用いる場合には、望ましくは電
圧源４および電圧源５に直接接続されるエミッタ電極に
はエミッタ電極と電圧源の間に数十オームから数百オー
ムの抵抗を直列に接続するのがよい。
ＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタ
を入替えた回路にしても差支えない。また、この実施例
では、ＭＯＳトランジスタを用いたが、これをバイボー
ラトランジスタに置き換えても本発明は実現できる。バ
イボーラトランジスタを用いる場合には、望ましくは電
圧源４および電圧源５に直接接続されるエミッタ電極に
はエミッタ電極と電圧源の間に数十オームから数百オー
ムの抵抗を直列に接続するのがよい。
（発明の効果） 本発明の回路によれば従来ＭＯＳ技術によれば不可能で
あった電極電圧一杯までの動作が可能となる。さらに、
バイボーラの従来技術では動作モードが切り変わる時ス
イッチング雑音の発生することが避けられなかったが、
本発明によれば発生しない。
あった電極電圧一杯までの動作が可能となる。さらに、
バイボーラの従来技術では動作モードが切り変わる時ス
イッチング雑音の発生することが避けられなかったが、
本発明によれば発生しない。
第１図は本発明の一実施例を示す回路図、第２図は従来
一般的に用いられていたＣＭＯＳ演算増幅回路を示す回
路図、第３図は入力範囲を第２図より広げた従来技術に
よるＣＭＯＳ演算増幅回路の回路図、第４図は入力範囲
が電源電圧一杯まで取れる公知のバイボーラ演算増幅回
路を示す回路図である。
一般的に用いられていたＣＭＯＳ演算増幅回路を示す回
路図、第３図は入力範囲を第２図より広げた従来技術に
よるＣＭＯＳ演算増幅回路の回路図、第４図は入力範囲
が電源電圧一杯まで取れる公知のバイボーラ演算増幅回
路を示す回路図である。
Claims (1)
- 【請求項１】一対の入力端子と；これら入力端子に制御
電極がそれぞれ接続されソース電極が共通接続された第
一の極性を有するトランジスタ対からなる第一の差動対
と；前記一対の入力端子に制御電極がそれぞれ接続さ
れ，ソース電極が共通接続された第二の極性を有するト
ランジスタ対からなる第二の差動対と；一端が前記第一
の差動体の共通接続ソース電極に接続され他端が第一の
電圧源に接続された定電流源と；前記第一の差動対のそ
れぞれのドレイン電極を入力とし，第二の電圧源を基準
電極とし，出力をそれぞれ前記第二の差動対のドレイン
電極に入力端子に対して交叉結合の関係で接続された第
一および第二の電流ミラー回路と；制御電極が基準電圧
源に接続され，ソース電極が前記第一の差動対の共通接
続ソース電極に接続された第一の極性を有するトランジ
スタと；このトランジスタのドレイン電極を入力とし，
前記第二の電圧源を基準電極とし，出力を前記第二の差
動対の共通接続ソース電極に接続された第三の電流ミラ
ー回路と；前記第二の差動対の一方のドレイン電極を入
力とし，その他方のドレイン電極を出力とし，前記第一
の電源を基準電位とする第四の電流ミラー回路と；前記
第四の電流ミラー回路の出力を入力とする反転増幅器
と；この反転増幅器の入力と出力の間に介在させてある
位相補償回路とを有し： 前記反転増幅器の出力を出力端子とする ことを特徴とする演算増幅回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61212895A JPH0618309B2 (ja) | 1986-09-10 | 1986-09-10 | 演算増幅回路 |
| CA000546395A CA1260080A (en) | 1986-09-10 | 1987-09-09 | Operational amplifier circuit having wide operating range |
| DE3751661T DE3751661T2 (de) | 1986-09-10 | 1987-09-10 | Operationelle Verstärkerschaltung mit breitem Betriebsbereich |
| EP87113261A EP0259879B1 (en) | 1986-09-10 | 1987-09-10 | Operational amplifier circuit having wide operating range |
| US07/094,786 US4766394A (en) | 1986-09-10 | 1987-09-10 | Operational amplifier circuit having wide operating range |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61212895A JPH0618309B2 (ja) | 1986-09-10 | 1986-09-10 | 演算増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6367905A JPS6367905A (ja) | 1988-03-26 |
| JPH0618309B2 true JPH0618309B2 (ja) | 1994-03-09 |
Family
ID=16630043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61212895A Expired - Lifetime JPH0618309B2 (ja) | 1986-09-10 | 1986-09-10 | 演算増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618309B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3383042B2 (ja) * | 1993-12-22 | 2003-03-04 | 株式会社東芝 | 差動入力回路 |
| US5856757A (en) * | 1997-06-11 | 1999-01-05 | Philips Electronics North America Corporation | gm-C cell with two stage common mode control and current boost |
| JP2005303664A (ja) | 2004-04-12 | 2005-10-27 | Ricoh Co Ltd | 差動増幅回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4554515A (en) * | 1984-07-06 | 1985-11-19 | At&T Laboratories | CMOS Operational amplifier |
| US4555673A (en) * | 1984-04-19 | 1985-11-26 | Signetics Corporation | Differential amplifier with rail-to-rail input capability and controlled transconductance |
-
1986
- 1986-09-10 JP JP61212895A patent/JPH0618309B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4555673A (en) * | 1984-04-19 | 1985-11-26 | Signetics Corporation | Differential amplifier with rail-to-rail input capability and controlled transconductance |
| US4554515A (en) * | 1984-07-06 | 1985-11-19 | At&T Laboratories | CMOS Operational amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6367905A (ja) | 1988-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4766394A (en) | Operational amplifier circuit having wide operating range | |
| US6556081B2 (en) | Single-ended, ultra low voltage class AB power amplifier architecture having a common-mode feedback quiescent current control circuit | |
| US6265941B1 (en) | Balanced differential amplifier having common mode feedback with kick-start | |
| US6437645B1 (en) | Slew rate boost circuitry and method | |
| US5703497A (en) | Current source responsive to supply voltage variations | |
| JPH02260915A (ja) | トランジスタ回路 | |
| JP3452004B2 (ja) | 差動増幅回路 | |
| US5805021A (en) | High swing low power general purpose operational amplifier | |
| WO1997030512A9 (en) | High swing, low power general purpose operational ampliflier | |
| JP3422706B2 (ja) | 基準電圧発生回路のスタートアップ回路 | |
| JPH0618309B2 (ja) | 演算増幅回路 | |
| JPH0630416B2 (ja) | 演算増幅回路 | |
| JPH0685570A (ja) | 演算増幅回路装置 | |
| JPH0595231A (ja) | 出力回路 | |
| JPH0828630B2 (ja) | 演算増幅回路 | |
| JPH0628323B2 (ja) | 演算増幅回路 | |
| JP2001144558A (ja) | 差動増幅器 | |
| JP3119221B2 (ja) | 演算増幅器 | |
| JP2774120B2 (ja) | 増幅回路配置 | |
| JP2001060832A (ja) | 差動増幅器 | |
| JPH01188008A (ja) | 演算増幅回路 | |
| JPH1188075A (ja) | Ｃｍｏｓオペアンプ | |
| JP4341882B2 (ja) | 定電圧回路 | |
| JPH05283950A (ja) | 演算増幅器 | |
| JPH0878966A (ja) | レール・ツー・レール型演算増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |