JPH0628323B2 - 演算増幅回路 - Google Patents
演算増幅回路Info
- Publication number
- JPH0628323B2 JPH0628323B2 JP61212898A JP21289886A JPH0628323B2 JP H0628323 B2 JPH0628323 B2 JP H0628323B2 JP 61212898 A JP61212898 A JP 61212898A JP 21289886 A JP21289886 A JP 21289886A JP H0628323 B2 JPH0628323 B2 JP H0628323B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- source
- electrode
- pair
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、集積回路上に構成する演算増幅回路、特に、
入力電圧範囲が電源電圧いっぱいまで安定に動作する演
算増幅回路に関する。
入力電圧範囲が電源電圧いっぱいまで安定に動作する演
算増幅回路に関する。
（従来の技術） 従来、ＭＯＳ集積回路上に構成する演算増幅回路とし
て、第２図に示す回路がよく知られている。この回路
は、Ｐ−チャンネルＭＯＳトランジスタＭＰ101および
ＭＰ102を入力トランジスタとしＭＰ103を定電流源とし
た差動対に、ＮチャンネルＭＯＳトランジスタＭＮ101
およびＭＮ102により構成される電流ミラーを負荷とす
る差動増幅回路に、Ｐ−チャンネルＭＯＳトランジスタ
ＭＰ105を定電流負荷としＮチャネルＭＯＳトランジス
タＭＮ103を入力トランジスタとする反転増幅器が接続
され、この反転増幅器の入力と出力の間にＲＣとＣＣに
よる位相補償回路が付加されたものである。この回路
は、最低入力電圧に関しては端子５に印加される電位ま
で動作するが同相入力電圧の上限は次のようなメカニズ
ムできまる。同相入力電圧が上昇して行くと、ＭＰ103
のドレイン電圧が上昇し、しまいにはＭＰ103が定電流
源として動作しなくなり、供給される電流が減少する。
すると前記差動増幅回路は正常に動作しなくなる。さら
に同相電圧が上昇するとＭＰ101およびＭＰ102がオフし
てこの回路はまったく働かなくなる。したがって、この
回路の同相入力電圧の上限は、端子４に加える電圧より
入力トランジスタＭＰ101およびＭＰ102のしきいち電圧
だけ低い電圧からさらに通常１Ｖ程度低い電圧以下でし
か動作しない。この電圧はだいたい２Ｖで、最近の高集
積回路に加えられる電圧が５Ｖ程度であるので、動作範
囲は非常に限られることになってしまう。
て、第２図に示す回路がよく知られている。この回路
は、Ｐ−チャンネルＭＯＳトランジスタＭＰ101および
ＭＰ102を入力トランジスタとしＭＰ103を定電流源とし
た差動対に、ＮチャンネルＭＯＳトランジスタＭＮ101
およびＭＮ102により構成される電流ミラーを負荷とす
る差動増幅回路に、Ｐ−チャンネルＭＯＳトランジスタ
ＭＰ105を定電流負荷としＮチャネルＭＯＳトランジス
タＭＮ103を入力トランジスタとする反転増幅器が接続
され、この反転増幅器の入力と出力の間にＲＣとＣＣに
よる位相補償回路が付加されたものである。この回路
は、最低入力電圧に関しては端子５に印加される電位ま
で動作するが同相入力電圧の上限は次のようなメカニズ
ムできまる。同相入力電圧が上昇して行くと、ＭＰ103
のドレイン電圧が上昇し、しまいにはＭＰ103が定電流
源として動作しなくなり、供給される電流が減少する。
すると前記差動増幅回路は正常に動作しなくなる。さら
に同相電圧が上昇するとＭＰ101およびＭＰ102がオフし
てこの回路はまったく働かなくなる。したがって、この
回路の同相入力電圧の上限は、端子４に加える電圧より
入力トランジスタＭＰ101およびＭＰ102のしきいち電圧
だけ低い電圧からさらに通常１Ｖ程度低い電圧以下でし
か動作しない。この電圧はだいたい２Ｖで、最近の高集
積回路に加えられる電圧が５Ｖ程度であるので、動作範
囲は非常に限られることになってしまう。
動作範囲を広げる回路として第３図の回路が提案され
た。この回路の入力段は、ＰチャンネルＭＯＳトランジ
スタを入力とする差動増幅器と、ＮチャンネルＭＯＳト
ランジスタを入力とする差動増幅器を組合せたのもの
で、第２図の回路で片方の定電流回路が動作しなくなっ
た時もう一方を動作させるようにしたもので、1983年ア
イイーイーイー・ジャーナルオブソリッドステートサー
キット（IEEE Journal of solidstate circuit）の２月
号36頁に記載されている。この回路は、第２図の回路よ
りいくらかは動作範囲が広いが、それでも電源電圧５Ｖ
の時1.2Ｖから4.7Ｖまでしか動作しないことが記載され
ている。
た。この回路の入力段は、ＰチャンネルＭＯＳトランジ
スタを入力とする差動増幅器と、ＮチャンネルＭＯＳト
ランジスタを入力とする差動増幅器を組合せたのもの
で、第２図の回路で片方の定電流回路が動作しなくなっ
た時もう一方を動作させるようにしたもので、1983年ア
イイーイーイー・ジャーナルオブソリッドステートサー
キット（IEEE Journal of solidstate circuit）の２月
号36頁に記載されている。この回路は、第２図の回路よ
りいくらかは動作範囲が広いが、それでも電源電圧５Ｖ
の時1.2Ｖから4.7Ｖまでしか動作しないことが記載され
ている。
第４図は1985年インターナショナルソリッドステートサ
ーキットコンファレンス ダイジェストオブテクニカル
ペーパーズ（ISSCC '85 DIGEST OF TECHNICAL PAPERS）
の137頁に記載されている公知の回路である。この回路
の入力段も、ｐｎｐトランジスタを入力とする差動増幅
器と、ｎｐｎトランジスタを入力とする差動増幅器を組
合せたもので、二つのモードで動作する。まず、第一の
モードは入力電圧が端子306の基準電圧より低い時で、
このときにはトランジスタQ5がオフとなりQ6およびQ7に
より作られる電流ミラーには電流が流れない。したがっ
て、ＩＲを定電流源とし、Q1およびQ2を入力トランジス
タとし、Q8，Q9，Q10，Q11およびR8，R9，R10，R11によ
り構成されるいわゆるフォールデッドカスコード段を負
荷とする増幅回路として動作する。したがって、この増
幅回路の動作不限電圧は端子５に印加される電圧まであ
る。つぎに第二のモードにはいるのは、同相入力電圧が
上昇して定電流ＩＲが動作しなくなる前にトランジスタ
Q5が導通するときである。するとＩＲはQ1およびQ2を流
れずにQ5を流れ、Q1およびQ2を入力とする差動増幅回路
は動作を止める。この電流はQ6およびQ7により構成され
る電流ミラーによりQ3およびQ4に電流を流す。このとき
にはQ3およびQ4を入力トランジスタとするいわゆるフォ
ールデッドカスコード差動増幅器となる。したがって、
この時の動作上限電圧は端子４に印加される電圧であ
る。すなわち、この増幅器は電源電圧範囲いっぱいまで
入力範囲を持っている。しかし、この回路は前述した二
つのモードが切り変わるとき問題である。すなわち、第
一のモードではR10およびR11を流れる電流はそれぞれす
べてQ10およびQ11に流れ、Q1およびQ2を流れる電流はす
べてそれぞれR8およびR9に流れる。したがって、R8を流
れる電流は、R10を流れる電流とQ1を流れる電流の和で
ある。次に第二のモードでは、R10を流れる電流は、R8
を流れる電流とQ3を流れる電流である。この二つのモー
ドでR8およびR10を流れる電流が変化するため入力電圧
がこの電圧を横切るとき出力にスイッチング雑音を発生
させることが避けられない。したがって、増幅器として
動作させたとき波形歪を生ずる欠点を有する。
ーキットコンファレンス ダイジェストオブテクニカル
ペーパーズ（ISSCC '85 DIGEST OF TECHNICAL PAPERS）
の137頁に記載されている公知の回路である。この回路
の入力段も、ｐｎｐトランジスタを入力とする差動増幅
器と、ｎｐｎトランジスタを入力とする差動増幅器を組
合せたもので、二つのモードで動作する。まず、第一の
モードは入力電圧が端子306の基準電圧より低い時で、
このときにはトランジスタQ5がオフとなりQ6およびQ7に
より作られる電流ミラーには電流が流れない。したがっ
て、ＩＲを定電流源とし、Q1およびQ2を入力トランジス
タとし、Q8，Q9，Q10，Q11およびR8，R9，R10，R11によ
り構成されるいわゆるフォールデッドカスコード段を負
荷とする増幅回路として動作する。したがって、この増
幅回路の動作不限電圧は端子５に印加される電圧まであ
る。つぎに第二のモードにはいるのは、同相入力電圧が
上昇して定電流ＩＲが動作しなくなる前にトランジスタ
Q5が導通するときである。するとＩＲはQ1およびQ2を流
れずにQ5を流れ、Q1およびQ2を入力とする差動増幅回路
は動作を止める。この電流はQ6およびQ7により構成され
る電流ミラーによりQ3およびQ4に電流を流す。このとき
にはQ3およびQ4を入力トランジスタとするいわゆるフォ
ールデッドカスコード差動増幅器となる。したがって、
この時の動作上限電圧は端子４に印加される電圧であ
る。すなわち、この増幅器は電源電圧範囲いっぱいまで
入力範囲を持っている。しかし、この回路は前述した二
つのモードが切り変わるとき問題である。すなわち、第
一のモードではR10およびR11を流れる電流はそれぞれす
べてQ10およびQ11に流れ、Q1およびQ2を流れる電流はす
べてそれぞれR8およびR9に流れる。したがって、R8を流
れる電流は、R10を流れる電流とQ1を流れる電流の和で
ある。次に第二のモードでは、R10を流れる電流は、R8
を流れる電流とQ3を流れる電流である。この二つのモー
ドでR8およびR10を流れる電流が変化するため入力電圧
がこの電圧を横切るとき出力にスイッチング雑音を発生
させることが避けられない。したがって、増幅器として
動作させたとき波形歪を生ずる欠点を有する。
（発明が解決しようとしている問題点） 従来技術による回路ではこのように入力動作範囲の制限
もしくはスイッチング雑音の発生は避けられなかった。
本発明の目的は、かかる従来技術の問題点を解決し、入
力動作範囲を電源電圧いっぱいまで拡大するとともに波
形歪も発生しない演算増幅回路を提供することにある。
もしくはスイッチング雑音の発生は避けられなかった。
本発明の目的は、かかる従来技術の問題点を解決し、入
力動作範囲を電源電圧いっぱいまで拡大するとともに波
形歪も発生しない演算増幅回路を提供することにある。
（問題点を解決するための手段） 前述の問題点を解決するために本発明が提供する演算増
幅回路は、一対の入力端子と；これら入力端子に制御電
極がそれぞれ接続され，ソース電極が共通接続された第
一の極性を有するトランジスタ対からなる第一の差動対
と；前記一対の入力端子に制御電極がそれぞれ接続さ
れ，ソース電極が共通接続された第二の極性を有するト
ランジスタ対からなる第二の差動対と；一端が前記第一
の差動対の共通接続ソース電極に接続され他端が第一の
電圧源に接続された第一の定電流源と；前記第一の差動
対のそれぞれのドレイン電極を入力とし，第二の電圧源
を基準電極とし，出力をそれぞれ前記第二の差動対のド
レイン電極に入力端子に対して交叉結合の関係で接続さ
れた第一および第二の電流ミラー回路と；第一の基準電
圧源と；制御電極が前記第一の基準電圧源に接続され，
ソース電極が前記第一の差動対の共通接続ソース電極に
接続された第一の極性を有するトランジスタと；このト
ランジスタのドレイン電極を入力とし，前記第二の電圧
源を基準電極とし，出力を前記第二の差動対の共通接続
ソース電極に接続された第三の電流ミラー回路と；一端
が前記第二の差動対のドレイン電極対にそれぞれ接続さ
れ他端が前記第一の電圧源に接続された第二および第三
の定電流源と；第二の基準電圧源と；制御電極が前記第
二の基準電圧源に接続され，ソース電極が第二および第
三の定電流源にそれぞれ接続された第一の極性を有する
第三のトランジスタ対と；前記第三のトランジスタ対の
ドレイン電極の一方を入力とし他方を出力とし，前記第
二の電圧源を基準電極とする第四の電流ミラー回路と；
この第四の電流ミラー回路の出力を入力とする反転増幅
器と；この反転増幅器の入力と出力の間に介在させてあ
る位相補償回路とを有し；前記反転増幅器の出力を出力
端子とすることを特徴とする。
幅回路は、一対の入力端子と；これら入力端子に制御電
極がそれぞれ接続され，ソース電極が共通接続された第
一の極性を有するトランジスタ対からなる第一の差動対
と；前記一対の入力端子に制御電極がそれぞれ接続さ
れ，ソース電極が共通接続された第二の極性を有するト
ランジスタ対からなる第二の差動対と；一端が前記第一
の差動対の共通接続ソース電極に接続され他端が第一の
電圧源に接続された第一の定電流源と；前記第一の差動
対のそれぞれのドレイン電極を入力とし，第二の電圧源
を基準電極とし，出力をそれぞれ前記第二の差動対のド
レイン電極に入力端子に対して交叉結合の関係で接続さ
れた第一および第二の電流ミラー回路と；第一の基準電
圧源と；制御電極が前記第一の基準電圧源に接続され，
ソース電極が前記第一の差動対の共通接続ソース電極に
接続された第一の極性を有するトランジスタと；このト
ランジスタのドレイン電極を入力とし，前記第二の電圧
源を基準電極とし，出力を前記第二の差動対の共通接続
ソース電極に接続された第三の電流ミラー回路と；一端
が前記第二の差動対のドレイン電極対にそれぞれ接続さ
れ他端が前記第一の電圧源に接続された第二および第三
の定電流源と；第二の基準電圧源と；制御電極が前記第
二の基準電圧源に接続され，ソース電極が第二および第
三の定電流源にそれぞれ接続された第一の極性を有する
第三のトランジスタ対と；前記第三のトランジスタ対の
ドレイン電極の一方を入力とし他方を出力とし，前記第
二の電圧源を基準電極とする第四の電流ミラー回路と；
この第四の電流ミラー回路の出力を入力とする反転増幅
器と；この反転増幅器の入力と出力の間に介在させてあ
る位相補償回路とを有し；前記反転増幅器の出力を出力
端子とすることを特徴とする。
（作用） 本回路は、第二の作動増幅対が正常動作の範囲を超え回
路電流が減少する時、その減少分相当の増幅を第一の作
動増幅対が受持ち、第一の作動増幅対の電流を電流ミラ
ーにより第二の作動増幅対の出力電流と合成して次の増
幅段であるカスコード段の一対の入力端子に供給するこ
とにより、入力電圧範囲を電源電圧範囲いっぱいに拡大
できる。さらに、カスコード段における入力点がただ一
対の入力点だけであるので次段の動作状態は入力電圧に
よらず常に一定であるから、従来回路のようなスイッチ
ング雑音も発生することがない。
路電流が減少する時、その減少分相当の増幅を第一の作
動増幅対が受持ち、第一の作動増幅対の電流を電流ミラ
ーにより第二の作動増幅対の出力電流と合成して次の増
幅段であるカスコード段の一対の入力端子に供給するこ
とにより、入力電圧範囲を電源電圧範囲いっぱいに拡大
できる。さらに、カスコード段における入力点がただ一
対の入力点だけであるので次段の動作状態は入力電圧に
よらず常に一定であるから、従来回路のようなスイッチ
ング雑音も発生することがない。
（実施例） 以下、ＭＯＳ型集積回路上に実現する実施例を挙げ本発
明を一層詳しく説明する。第１図はその実施例の回路図
である。
明を一層詳しく説明する。第１図はその実施例の回路図
である。
第１図の実施例は、入力端子１，２にゲート電極がそれ
ぞれ接続されソース電極が共通接続されたＮチャンネル
ＭＯＳトランジスタＭＮ１およびＭＮ２からなる第一の
差動対と、ゲート電極が入力端子１，２にそれぞれ接続
されソース電極が共通接続されたＰチャンネルＭＯＳト
ランジスタＭＰ１およびＭＰ２からなる第二の差動対
と、ドレイン電極が第一の差動対の共通ソースに接続さ
れ、ソース電極が第一の電圧源５に接続され、ゲート電
極が停電流源ＩＣＩ，ＭＮ10およびＭＮ11の直列接続に
よりなる基準電圧発生回路により作られる第一および第
二の基準電圧のうち第二の基準電圧に接続されてできる
定電流源ＭＮ３と、前記第一の差動対のそれぞれのドレ
イン電極を入力とし第二の電圧源４を基準電極としＭＰ
６のドレイン電極がＭＰ２のドレイン電極に、ＭＰ８の
ドレイン電極がＭＰ１のドレイン電極に交差結合で接続
され、Ｐ型ＭＯＳトランジスタＭＰ５，ＭＰ６およびＭ
Ｐ７，ＭＰ８からそれぞれなる第一および第二の電流ミ
ラー回路と、ゲート電極が前記第一の基準電圧に接続さ
れソース電極が前記第一の差動対の共通ソースに接続さ
れたＮ型ＭＯＳトランジスタＭＮ４と、ＭＮ４のドレイ
ン電極を入力とし前記第二の差動対の共通ソースを出力
とするＰ型ＭＯＳトランジスタＭＰ３およびＭＰ４から
なる第三の電流ミラー回路と、ドレイン電極をそれぞれ
前記第二の差動対のドレイン電極に接続されソース電極
を第一の電源５に接続されゲート電極を前記第二の基準
電圧に接続されてできる第二および第三の定電流源をな
すＮチャンネルＭＯＳトランジスタＭＮ５およびＭＮ６
と、ソース電極がＭＮ５およびＭＮ６のドレイン電極に
それぞれ接続されゲート電極が前記第一の基準電圧に接
続されたＰチャンネルＭＯＳトランジスタＭＮ７および
ＭＮ８と、ＭＮ７のドレインを入力としＭＮ８のドレイ
ンを出力とするＰ型ＭＯＳトランジスタＭＰ９およびＭ
Ｐ10からなる第四の電流ミラー回路と、ＭＰ10のドレイ
ン電極を入力とするＰチャンネルＭＯＳトランジスタＭ
Ｐ11とゲート電極を第二の基準電圧に接続されて定電流
負荷として働くＮチャンネルＭＯＳトランジスタＭＮ９
からなる反転増幅器と、この反転増幅器の入力と出力の
間に直列接続された抵抗ＲＣと蓄電器ＣＣからなる位相
補償回路とにより成り立っている。ここでは基準電圧を
発生する手段を簡単にするため発明の手段に記載した第
一の基準電圧と第二の基準電圧は同一に取ったが、異な
ってもよい。
ぞれ接続されソース電極が共通接続されたＮチャンネル
ＭＯＳトランジスタＭＮ１およびＭＮ２からなる第一の
差動対と、ゲート電極が入力端子１，２にそれぞれ接続
されソース電極が共通接続されたＰチャンネルＭＯＳト
ランジスタＭＰ１およびＭＰ２からなる第二の差動対
と、ドレイン電極が第一の差動対の共通ソースに接続さ
れ、ソース電極が第一の電圧源５に接続され、ゲート電
極が停電流源ＩＣＩ，ＭＮ10およびＭＮ11の直列接続に
よりなる基準電圧発生回路により作られる第一および第
二の基準電圧のうち第二の基準電圧に接続されてできる
定電流源ＭＮ３と、前記第一の差動対のそれぞれのドレ
イン電極を入力とし第二の電圧源４を基準電極としＭＰ
６のドレイン電極がＭＰ２のドレイン電極に、ＭＰ８の
ドレイン電極がＭＰ１のドレイン電極に交差結合で接続
され、Ｐ型ＭＯＳトランジスタＭＰ５，ＭＰ６およびＭ
Ｐ７，ＭＰ８からそれぞれなる第一および第二の電流ミ
ラー回路と、ゲート電極が前記第一の基準電圧に接続さ
れソース電極が前記第一の差動対の共通ソースに接続さ
れたＮ型ＭＯＳトランジスタＭＮ４と、ＭＮ４のドレイ
ン電極を入力とし前記第二の差動対の共通ソースを出力
とするＰ型ＭＯＳトランジスタＭＰ３およびＭＰ４から
なる第三の電流ミラー回路と、ドレイン電極をそれぞれ
前記第二の差動対のドレイン電極に接続されソース電極
を第一の電源５に接続されゲート電極を前記第二の基準
電圧に接続されてできる第二および第三の定電流源をな
すＮチャンネルＭＯＳトランジスタＭＮ５およびＭＮ６
と、ソース電極がＭＮ５およびＭＮ６のドレイン電極に
それぞれ接続されゲート電極が前記第一の基準電圧に接
続されたＰチャンネルＭＯＳトランジスタＭＮ７および
ＭＮ８と、ＭＮ７のドレインを入力としＭＮ８のドレイ
ンを出力とするＰ型ＭＯＳトランジスタＭＰ９およびＭ
Ｐ10からなる第四の電流ミラー回路と、ＭＰ10のドレイ
ン電極を入力とするＰチャンネルＭＯＳトランジスタＭ
Ｐ11とゲート電極を第二の基準電圧に接続されて定電流
負荷として働くＮチャンネルＭＯＳトランジスタＭＮ９
からなる反転増幅器と、この反転増幅器の入力と出力の
間に直列接続された抵抗ＲＣと蓄電器ＣＣからなる位相
補償回路とにより成り立っている。ここでは基準電圧を
発生する手段を簡単にするため発明の手段に記載した第
一の基準電圧と第二の基準電圧は同一に取ったが、異な
ってもよい。
本回路の動作は、まず同相入力電圧が電源５に加えられ
る電圧に近い場合から述べる。このときには、ＭＮ１お
よびＭＮ２はオフとなるから定電流源ＭＮ３の電流はＭ
Ｎ４を通ってＭＰ４に流れる。すると電流ミラー作用に
よりＭＰ３にもＭＰ４に流れる電流に等しい電流が流れ
る。入力電圧が端子１と２で等しい場合にはＭＰ３に流
れる電流の半分ずつがＭＰ１とＭＰ２に流れ、ＭＰ１と
ＭＰ２を入力トランジスタとし、ＭＮ５からＭＮ８およ
びＭＰ９からＭＰ10により構成されるカスコード段を負
荷とする差動増幅器として働く。同相電圧が上昇する
と、ＭＮ１およびＭＮ２に電流が流れ始める。ＭＮ３を
流れる電流は一定であるのでこの流れる電流値だけＭＰ
４に流れる電流は減少する。ＭＮ１およびＭＮ２に流れ
る電流はそれぞれＭＰ５とＭＰ６およびＭＰ７とＭＰ８
により構成される電流ミラー回路によりＭＰ２およびＭ
Ｐ１のドレイン電流と合成される。したがって合成され
た電流値はそれぞれＭＮ３に流れる電流値の半分でかわ
らない。同相電圧がさらに上昇して第一の基準電圧より
かなり高くなると、ＭＮ４はオフとなり、ＭＮ３の電流
はすべてＭＮ１とＭＮ２に流れる。すなわちＭＮ１とＭ
Ｎ２を入力トランジスタとし、ＭＰ５とＭＰ７を負荷と
する差動増幅回路として動作する。この時、ＭＰ５とＭ
Ｐ７に流れる電流は、ＭＰ６とＭＰ８を流れる電流とし
てカスコード段に伝達される。したがってこの回路は入
力電圧として端子４の電圧まで十分動作する。さらに、
カスコード段に伝達される電流は常にＭＮ３に流れる電
流と等しいことが保証されており、従来技術のようなス
イッチング雑音が発生することもない。
る電圧に近い場合から述べる。このときには、ＭＮ１お
よびＭＮ２はオフとなるから定電流源ＭＮ３の電流はＭ
Ｎ４を通ってＭＰ４に流れる。すると電流ミラー作用に
よりＭＰ３にもＭＰ４に流れる電流に等しい電流が流れ
る。入力電圧が端子１と２で等しい場合にはＭＰ３に流
れる電流の半分ずつがＭＰ１とＭＰ２に流れ、ＭＰ１と
ＭＰ２を入力トランジスタとし、ＭＮ５からＭＮ８およ
びＭＰ９からＭＰ10により構成されるカスコード段を負
荷とする差動増幅器として働く。同相電圧が上昇する
と、ＭＮ１およびＭＮ２に電流が流れ始める。ＭＮ３を
流れる電流は一定であるのでこの流れる電流値だけＭＰ
４に流れる電流は減少する。ＭＮ１およびＭＮ２に流れ
る電流はそれぞれＭＰ５とＭＰ６およびＭＰ７とＭＰ８
により構成される電流ミラー回路によりＭＰ２およびＭ
Ｐ１のドレイン電流と合成される。したがって合成され
た電流値はそれぞれＭＮ３に流れる電流値の半分でかわ
らない。同相電圧がさらに上昇して第一の基準電圧より
かなり高くなると、ＭＮ４はオフとなり、ＭＮ３の電流
はすべてＭＮ１とＭＮ２に流れる。すなわちＭＮ１とＭ
Ｎ２を入力トランジスタとし、ＭＰ５とＭＰ７を負荷と
する差動増幅回路として動作する。この時、ＭＰ５とＭ
Ｐ７に流れる電流は、ＭＰ６とＭＰ８を流れる電流とし
てカスコード段に伝達される。したがってこの回路は入
力電圧として端子４の電圧まで十分動作する。さらに、
カスコード段に伝達される電流は常にＭＮ３に流れる電
流と等しいことが保証されており、従来技術のようなス
イッチング雑音が発生することもない。
なお、本発明では、第１図実施例におけるＮチャンネル
ＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタ
を入替えた回路にしても差支えない。また、この実施例
では、ＭＯＳトランジスタを用いたが、これをバイポー
ラトランジスタに置き換えても本発明は実現できる。バ
イポーラトランジスタを用いる場合には、望ましくは電
圧源４および電圧源５に直接接続されるエミッタ電極に
はエミッタ電極と電圧源の間に数十オームから数百オー
ムの抵抗を直列に接続するのがよい。
ＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタ
を入替えた回路にしても差支えない。また、この実施例
では、ＭＯＳトランジスタを用いたが、これをバイポー
ラトランジスタに置き換えても本発明は実現できる。バ
イポーラトランジスタを用いる場合には、望ましくは電
圧源４および電圧源５に直接接続されるエミッタ電極に
はエミッタ電極と電圧源の間に数十オームから数百オー
ムの抵抗を直列に接続するのがよい。
（発明の効果） 本発明の回路によれば従来ＭＯＳ技術によれば不可能で
あった電極電圧一杯までの動作が可能となる。さらに、
バイポーラの従来技術では動作モードが切り変わる時ス
イッチング雑音の発生することが避けられなかったが、
本発明によれば発生しない。
あった電極電圧一杯までの動作が可能となる。さらに、
バイポーラの従来技術では動作モードが切り変わる時ス
イッチング雑音の発生することが避けられなかったが、
本発明によれば発生しない。
第１図は本発明の一実施例を示す回路図、第２図は従来
一般的に用いられていたＣＭＯＳ演算増幅回路を示す回
路図、第３図は入力範囲を第２図より広げた従来技術に
よるＣＭＯＳ演算増幅回路の回路図、第４図は入力範囲
が電源電圧一杯まで取れる公知のバイポーラ演算増幅回
路を示す回路図である。
一般的に用いられていたＣＭＯＳ演算増幅回路を示す回
路図、第３図は入力範囲を第２図より広げた従来技術に
よるＣＭＯＳ演算増幅回路の回路図、第４図は入力範囲
が電源電圧一杯まで取れる公知のバイポーラ演算増幅回
路を示す回路図である。
Claims (1)
- 【請求項１】一対の入力端子と；これら入力端子に制御
電極がそれぞれ接続され，ソース電極が共通接続された
第一の極性を有するトランジスタ対からなる第一の差動
対と；前記一対の入力端子に制御電極がそれぞれ接続さ
れ，ソース電極が共通接続された第二の極性を有するト
ランジスタ対からなる第二の差動対と；一端が前記第一
の差動対の共通接続ソース電極に接続され他端が第一の
電圧源に接続された第一の定電流源と；前記第一の差動
対のそれぞれのドレイン電極を入力とし，第二の電圧源
を基準電極とし，出力をそれぞれ前記第二の差動対のド
レイン電極に入力端子に対して交叉結合の関係で接続さ
れた第一および第二の電流ミラー回路と；第一の基準電
圧源と；制御電極が前記第一の基準電圧源に接続され，
ソース電極が前記第一の差動対の共通接続ソース電極に
接続された第一の極性を有するトランジスタと；このト
ランジスタのドレイン電極を入力とし，前記第二の電圧
源を基準電極とし，出力を前記第二の差動対の共通接続
ソース電極に接続された第三の電流ミラー回路と；一端
が前記第二の差動対のドレイン電極対にそれぞれ接続さ
れ他端が前記第一の電圧源に接続された第二および第三
の定電流源と；第二の基準電圧源と；制御電極が前記第
二の基準電圧源に接続され，ソース電極が第二および第
三の定電流源にそれぞれ接続された第一の極性を有する
第三のトランジスタ対と；前記第三のトランジスタ対の
ドレイン電極の一方を入力とし他方を出力とし，前記第
二の電圧源を基準電極とする第四の電流ミラー回路と；
この第四の電流ミラー回路の出力を入力とする反転増幅
器と；この反転増幅器の入力と出力の間に介在させてあ
る位相補償回路とを有し： 前記反転増幅器の出力を出力端子とする ことを特徴とする演算増幅回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61212898A JPH0628323B2 (ja) | 1986-09-10 | 1986-09-10 | 演算増幅回路 |
| CA000546395A CA1260080A (en) | 1986-09-10 | 1987-09-09 | Operational amplifier circuit having wide operating range |
| DE3751661T DE3751661T2 (de) | 1986-09-10 | 1987-09-10 | Operationelle Verstärkerschaltung mit breitem Betriebsbereich |
| EP87113261A EP0259879B1 (en) | 1986-09-10 | 1987-09-10 | Operational amplifier circuit having wide operating range |
| US07/094,786 US4766394A (en) | 1986-09-10 | 1987-09-10 | Operational amplifier circuit having wide operating range |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61212898A JPH0628323B2 (ja) | 1986-09-10 | 1986-09-10 | 演算増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6367906A JPS6367906A (ja) | 1988-03-26 |
| JPH0628323B2 true JPH0628323B2 (ja) | 1994-04-13 |
Family
ID=16630098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61212898A Expired - Lifetime JPH0628323B2 (ja) | 1986-09-10 | 1986-09-10 | 演算増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628323B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303664A (ja) * | 2004-04-12 | 2005-10-27 | Ricoh Co Ltd | 差動増幅回路 |
-
1986
- 1986-09-10 JP JP61212898A patent/JPH0628323B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6367906A (ja) | 1988-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4766394A (en) | Operational amplifier circuit having wide operating range | |
| US6265941B1 (en) | Balanced differential amplifier having common mode feedback with kick-start | |
| US5703497A (en) | Current source responsive to supply voltage variations | |
| US20020109547A1 (en) | Slew rate boost circuitry and method | |
| JPH02260915A (ja) | トランジスタ回路 | |
| EP1850476A1 (en) | Differential amplifier circuit | |
| US5805021A (en) | High swing low power general purpose operational amplifier | |
| WO1997030512A9 (en) | High swing, low power general purpose operational ampliflier | |
| JP3422706B2 (ja) | 基準電圧発生回路のスタートアップ回路 | |
| JPH0618309B2 (ja) | 演算増幅回路 | |
| JPH0628323B2 (ja) | 演算増幅回路 | |
| JPH0630416B2 (ja) | 演算増幅回路 | |
| US6300833B1 (en) | DC gain enhancement for operational amplifiers | |
| JPH0685570A (ja) | 演算増幅回路装置 | |
| JPH0828630B2 (ja) | 演算増幅回路 | |
| JPH0595231A (ja) | 出力回路 | |
| JP2001144558A (ja) | 差動増幅器 | |
| JP3119221B2 (ja) | 演算増幅器 | |
| JP2001060832A (ja) | 差動増幅器 | |
| JPH01188008A (ja) | 演算増幅回路 | |
| JP3828165B2 (ja) | 電流検出回路及び増幅器 | |
| JPH1188075A (ja) | Ｃｍｏｓオペアンプ | |
| KR100243336B1 (ko) | 차동 증폭기 | |
| JP4341882B2 (ja) | 定電圧回路 | |
| JPH05283950A (ja) | 演算増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |