JPS6367906A - 演算増幅回路 - Google Patents
演算増幅回路Info
- Publication number
- JPS6367906A JPS6367906A JP61212898A JP21289886A JPS6367906A JP S6367906 A JPS6367906 A JP S6367906A JP 61212898 A JP61212898 A JP 61212898A JP 21289886 A JP21289886 A JP 21289886A JP S6367906 A JPS6367906 A JP S6367906A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- input
- source
- current
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、集積回路上に構成する演算増幅回路、特に、
入力電圧範囲が電源電圧いっばいまで安定に動作する演
算増幅回路に関する。
入力電圧範囲が電源電圧いっばいまで安定に動作する演
算増幅回路に関する。
（従来の技術）
従来、ＭＯ８集積回路上に構成する演算増幅回路として
、第２図に示す回路がよく知られている。この回路は、
Ｐ−チャンネルＭＯ３）−ランジスタＭＰＩＯＩおよび
ＭＰ１０２を入力トランジスタとしＭＰ１０３を定電流
源とした差動対に、ＮチャンネルＭＯ８）−ランジスタ
ＭＮＩＯＩおよびＭＮ１０２により構成される電流ミラ
ーを負荷とする差動増幅回路に、Ｐ−チャンネルＭＯＳ
トランジスタＭＰ１０５を定電流負荷としＮチャンネル
ＭＯ８）ランジスタＭＮ１０３を入力トランジスタとす
る反転増幅器が接続され、この反転増幅器の入力と出力
の間にＲＣとＣＣによる位相補償回路が付加されたもの
である。この回路は、最低入力電圧に関しては端子５に
印加される電位まで動作するが同相入力電圧の上限は次
のようなメカニズムできまる。
、第２図に示す回路がよく知られている。この回路は、
Ｐ−チャンネルＭＯ３）−ランジスタＭＰＩＯＩおよび
ＭＰ１０２を入力トランジスタとしＭＰ１０３を定電流
源とした差動対に、ＮチャンネルＭＯ８）−ランジスタ
ＭＮＩＯＩおよびＭＮ１０２により構成される電流ミラ
ーを負荷とする差動増幅回路に、Ｐ−チャンネルＭＯＳ
トランジスタＭＰ１０５を定電流負荷としＮチャンネル
ＭＯ８）ランジスタＭＮ１０３を入力トランジスタとす
る反転増幅器が接続され、この反転増幅器の入力と出力
の間にＲＣとＣＣによる位相補償回路が付加されたもの
である。この回路は、最低入力電圧に関しては端子５に
印加される電位まで動作するが同相入力電圧の上限は次
のようなメカニズムできまる。
同相入力電圧が上昇して行くと、ＭＰ１０３のドレイン
電圧が上昇し、しまいにはＭＰ１０３が定電流源として
動作しなくなり、供給される電流が減少する。すると前
記差動増幅回路は正常に動作しなくなる。さらに同相電
圧が上昇するとＭＰＩＯＩおよびＭ Ｐ １０２がオフ
してこの回路はまったく働かなくなる。したがって、こ
の回路の同相入力電圧の上限は、端子４に加える電圧よ
り入力トランジスタＭＰＩＯＩおよびＭＰ１０２のしき
いち電圧だけ低い電圧からさらに通常１ｖ程度低い電圧
以下でしか動作しない。この電圧はだいたい２ｖで、最
近の高集積回路に加えられる電圧が５ｖ程度であるので
、動作範囲は非常に限られることになってしまう。
電圧が上昇し、しまいにはＭＰ１０３が定電流源として
動作しなくなり、供給される電流が減少する。すると前
記差動増幅回路は正常に動作しなくなる。さらに同相電
圧が上昇するとＭＰＩＯＩおよびＭ Ｐ １０２がオフ
してこの回路はまったく働かなくなる。したがって、こ
の回路の同相入力電圧の上限は、端子４に加える電圧よ
り入力トランジスタＭＰＩＯＩおよびＭＰ１０２のしき
いち電圧だけ低い電圧からさらに通常１ｖ程度低い電圧
以下でしか動作しない。この電圧はだいたい２ｖで、最
近の高集積回路に加えられる電圧が５ｖ程度であるので
、動作範囲は非常に限られることになってしまう。
動作範囲を広げる回路として第３図の回路が提案された
。この回路の入力段は、ＰチャンネルＭＯＳトランジス
タを入力とする差動増幅器と、ＮチャンネルＭＯＳトラ
ンジスタを入力とする差動増幅器を組合せたのもので、
第２図の回路で片３一 方の定電流回路が動作しなくなった時もう一方を動作さ
せるようにしたもので、１９８３年７何−イーイー・ジ
ャーナルオブソリッドスデートサーキット（ＩＥＥＥ
Ｊｏｕｒｎａｌ ｏｆ ５ｏｌｉｄｓｔａｔｅ
ｃｉｒｃｕｉｔ）の２月号３６頁に記載されている。こ
の回路は、第２図の回路よりいくらかは動作範囲が広い
が、それでも電源電圧５ｖの時１．２ｖから４．７ｖま
でしか動作しないことが記載されている。
。この回路の入力段は、ＰチャンネルＭＯＳトランジス
タを入力とする差動増幅器と、ＮチャンネルＭＯＳトラ
ンジスタを入力とする差動増幅器を組合せたのもので、
第２図の回路で片３一 方の定電流回路が動作しなくなった時もう一方を動作さ
せるようにしたもので、１９８３年７何−イーイー・ジ
ャーナルオブソリッドスデートサーキット（ＩＥＥＥ
Ｊｏｕｒｎａｌ ｏｆ ５ｏｌｉｄｓｔａｔｅ
ｃｉｒｃｕｉｔ）の２月号３６頁に記載されている。こ
の回路は、第２図の回路よりいくらかは動作範囲が広い
が、それでも電源電圧５ｖの時１．２ｖから４．７ｖま
でしか動作しないことが記載されている。
第４図は１９８５年インターナシタナルソリブドステー
トサーキットコンファしンス ダイジェストオブテクニ
カルペーパーズ（ＩＳＳＣＣ’８５ ＤＩＧＥＳＩ’
０ＦＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲ５）の１３７
頁に記載されている公知の回路である。この回路の入力
段も、ｐｎｐトランジスタを入力とする差動増幅器と、
ｎｐｎ）ランジスタを入力とする差動増幅器を組合せた
もので、二つのモードで動作する。まず、第一のモード
は入力電圧が端子３０６の基準電圧より低い時で、この
ときにはトランジスタＱ５がオフとなりＱ６およびＱ７
により作られる電流ミラーには電流が流れない。したが
って、Ｉｉｌを定電流源とし、ＱｌおよびＱ２を入力ト
ランジスタとし、Ｑ８ 、 Ｑ９ 。
トサーキットコンファしンス ダイジェストオブテクニ
カルペーパーズ（ＩＳＳＣＣ’８５ ＤＩＧＥＳＩ’
０ＦＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲ５）の１３７
頁に記載されている公知の回路である。この回路の入力
段も、ｐｎｐトランジスタを入力とする差動増幅器と、
ｎｐｎ）ランジスタを入力とする差動増幅器を組合せた
もので、二つのモードで動作する。まず、第一のモード
は入力電圧が端子３０６の基準電圧より低い時で、この
ときにはトランジスタＱ５がオフとなりＱ６およびＱ７
により作られる電流ミラーには電流が流れない。したが
って、Ｉｉｌを定電流源とし、ＱｌおよびＱ２を入力ト
ランジスタとし、Ｑ８ 、 Ｑ９ 。
ＱＩＯ、ＱｌｌおよびＲ８、Ｒ９、ＲＩＯ、Ｒ１１によ
り構成されるいわゆるフォールデッドカスコード段を負
荷とする増幅回路として動作する。したがって、この増
幅回路の動作下限電圧は端子５に印加される電圧まであ
る。つぎに第二のモードにはいるのは、同相入力電圧が
上昇して定電流１１が動作しなくなる前にトランジスタ
Ｑ５が導通するときである。
り構成されるいわゆるフォールデッドカスコード段を負
荷とする増幅回路として動作する。したがって、この増
幅回路の動作下限電圧は端子５に印加される電圧まであ
る。つぎに第二のモードにはいるのは、同相入力電圧が
上昇して定電流１１が動作しなくなる前にトランジスタ
Ｑ５が導通するときである。
すると１．はＱｌおよびＱ２を流れずにＱ５を流れ、Ｑ
ｌおよびＱ２を入力とする差動増幅回路は動作を止める
。この電流はＱ６およびＱ７により構成される電流ミラ
ーによりＱ３およびＱ４に電流を流す。このときにはＱ
３およびＱ４を入力トランジスタとするいわゆるフォー
ルデッドカスコード差動増幅器となる。
ｌおよびＱ２を入力とする差動増幅回路は動作を止める
。この電流はＱ６およびＱ７により構成される電流ミラ
ーによりＱ３およびＱ４に電流を流す。このときにはＱ
３およびＱ４を入力トランジスタとするいわゆるフォー
ルデッドカスコード差動増幅器となる。
したがって、この時の動作上限電圧は端子４に印加され
る電圧である。すなわち、この増幅器は電源電圧範囲い
っばいまで入力範囲を持っている。
る電圧である。すなわち、この増幅器は電源電圧範囲い
っばいまで入力範囲を持っている。
しかし、この回路は前述した二つのモードが切り変わる
とき問題である。すなわち、第一のモードではＲＩＯお
よびＲ１１を流れる電流はそれぞれすべてＱＩＯおよび
Ｑｌｌに流れ、ＱｌおよびＱ２を流れる電流はすべてそ
れぞれＲ８およびＲ９に流れる。したがって、Ｒ８を流
れる電流は、ＲＩＯを流れる電流とＱｌを流れる電流の
和である。次に第二のモードでは、ＲＩＯを流れる電流
は、Ｒ８を流れる電流とＱ３を流れる電流である。この
二つのモードでＲ８およびＲＩＯを流れる電流が変化す
るため入力電圧がこの電圧を横切るとき出力にスイッチ
ング雑音を発生させることが避けられない。したがって
、増幅器として動作させたとき波形歪を生ずる欠点を有
する。
とき問題である。すなわち、第一のモードではＲＩＯお
よびＲ１１を流れる電流はそれぞれすべてＱＩＯおよび
Ｑｌｌに流れ、ＱｌおよびＱ２を流れる電流はすべてそ
れぞれＲ８およびＲ９に流れる。したがって、Ｒ８を流
れる電流は、ＲＩＯを流れる電流とＱｌを流れる電流の
和である。次に第二のモードでは、ＲＩＯを流れる電流
は、Ｒ８を流れる電流とＱ３を流れる電流である。この
二つのモードでＲ８およびＲＩＯを流れる電流が変化す
るため入力電圧がこの電圧を横切るとき出力にスイッチ
ング雑音を発生させることが避けられない。したがって
、増幅器として動作させたとき波形歪を生ずる欠点を有
する。
（発明が解決しようとしている問題点）従来技術による
回路ではこのように入力動作範囲の制限もしくはスイッ
チング雑音の発生は避けられなかった。本発明の目的は
、かかる従来技術の問題点を解決し、入力動作範囲を電
源電圧いっばいまで拡大するとともに波形歪も発生しな
い演算増幅回路を提供することにある。
回路ではこのように入力動作範囲の制限もしくはスイッ
チング雑音の発生は避けられなかった。本発明の目的は
、かかる従来技術の問題点を解決し、入力動作範囲を電
源電圧いっばいまで拡大するとともに波形歪も発生しな
い演算増幅回路を提供することにある。
（問題点を解決するための手段）
前述の問題点を解決するために本発明が提供する演算増
幅回路は、一対の入力端子と；これら入力端子に制御電
極がそれぞれ接続され、ソース電極が共通接続された第
一の極性を有するトランジスタ対からなる第一〇差動対
と；前記一対の入力端子に制御電極がそれぞれ接続され
、ソース電極が共通接続された第二の極性を有するトラ
ンジスタ対からなる第二の差動対と；一端が前記第一の
差動対の共通接続ソース電極に接続され他端が第一の電
圧源に接続された第一の定電流源と；前記第一の差動対
のそれぞれのドレイン電極を入力とし、第二の電圧源を
基準電極とし、出力をそれぞれ前記第二〇差動対のドレ
イン電極に入力端子に対して交叉結合の関係で接続され
た第一および第二の電流ミラー回路と；第一の基準電圧
源と；制御電極が前記第一の基準電圧源に接続され、ソ
ース電極が前記第一の差動対の共通接続ソース電極に接
続された第一の極性を有するトランジスタと；このトラ
ンジスタのドレイン電極を入力とし、前記第二の電圧源
を基準電極とし、出力を前記第二の差動対の共通接続ソ
ース電極に接続きれた第三の電流ミラー回路と；一端が
前記第二の差動対のドレイン電極対にそれぞれ接続され
他端が前記第一の電圧源に接続された第二および第三の
定電流源と；第二の基準電圧源と：制御電極が前記第二
の基準電圧源に接続され、ソース電極が第二および第三
の定電流源にそれぞれ接続された第一の極性を有する第
一のトランジスタ対と；前記第三のトランジスタ対のド
レイン電極の一方を入力とし他方を出力とし、前記第二
の電圧源を基準電極とする第四の電流ミラー回路と；こ
の第四の電流ミラー回路の出力を入力とする反転増幅器
と；この反転増幅器の入力と出力の間に介在させである
位相補償回路とを有することを特徴とする。
幅回路は、一対の入力端子と；これら入力端子に制御電
極がそれぞれ接続され、ソース電極が共通接続された第
一の極性を有するトランジスタ対からなる第一〇差動対
と；前記一対の入力端子に制御電極がそれぞれ接続され
、ソース電極が共通接続された第二の極性を有するトラ
ンジスタ対からなる第二の差動対と；一端が前記第一の
差動対の共通接続ソース電極に接続され他端が第一の電
圧源に接続された第一の定電流源と；前記第一の差動対
のそれぞれのドレイン電極を入力とし、第二の電圧源を
基準電極とし、出力をそれぞれ前記第二〇差動対のドレ
イン電極に入力端子に対して交叉結合の関係で接続され
た第一および第二の電流ミラー回路と；第一の基準電圧
源と；制御電極が前記第一の基準電圧源に接続され、ソ
ース電極が前記第一の差動対の共通接続ソース電極に接
続された第一の極性を有するトランジスタと；このトラ
ンジスタのドレイン電極を入力とし、前記第二の電圧源
を基準電極とし、出力を前記第二の差動対の共通接続ソ
ース電極に接続きれた第三の電流ミラー回路と；一端が
前記第二の差動対のドレイン電極対にそれぞれ接続され
他端が前記第一の電圧源に接続された第二および第三の
定電流源と；第二の基準電圧源と：制御電極が前記第二
の基準電圧源に接続され、ソース電極が第二および第三
の定電流源にそれぞれ接続された第一の極性を有する第
一のトランジスタ対と；前記第三のトランジスタ対のド
レイン電極の一方を入力とし他方を出力とし、前記第二
の電圧源を基準電極とする第四の電流ミラー回路と；こ
の第四の電流ミラー回路の出力を入力とする反転増幅器
と；この反転増幅器の入力と出力の間に介在させである
位相補償回路とを有することを特徴とする。
（作用）
本回路は、第二の差動増幅対が正常動作の範囲を超え回
路電流が減少する時、その減少分相当の増幅を第一の差
動増幅対が受持ち、第一の差動増幅対の電流を電流ミラ
ーにより第二の差動増幅対の出力電流と合成して次の増
幅段であるカスコード段の一対の入力端子に供給するこ
とにより、入力電圧範囲を電源電圧範囲いっばいに拡大
できる。さらに、カスコード段における入力点がただ一
対の入力点だけであるので次段の動作状態は入力電圧に
よらず常に一定であるから、従来回路のようなスイッチ
ング雑音も発生することがない。
路電流が減少する時、その減少分相当の増幅を第一の差
動増幅対が受持ち、第一の差動増幅対の電流を電流ミラ
ーにより第二の差動増幅対の出力電流と合成して次の増
幅段であるカスコード段の一対の入力端子に供給するこ
とにより、入力電圧範囲を電源電圧範囲いっばいに拡大
できる。さらに、カスコード段における入力点がただ一
対の入力点だけであるので次段の動作状態は入力電圧に
よらず常に一定であるから、従来回路のようなスイッチ
ング雑音も発生することがない。
（実施例）
以下、ＭＯ３型集積回路上に実現する実施例を挙げ本発
明を一層詳しく説明する。第１１はその実施例の回路図
である。
明を一層詳しく説明する。第１１はその実施例の回路図
である。
第１図の実施例は、入力端子１，２にゲート電極がそれ
ぞれ接続されソース電極が共通接続されたＮチャンネル
ＭＯ５Ｉ−ランジスタＭＮ１およびＭＮ２からなる第一
の差動対と、ゲート電極が入力端子１，２にそれぞれ接
続きれソース電極が共通接続されたＰチャンネルＭＯ８
）ランジスタＭＰＩおよびＭＰ２からなる第二の差動対
と、ドレイン電極が第一〇差動対の共通ソースに接続さ
れ、ソース電極が第一の電圧源５に接続され、ゲート電
極が定電ｉ源ＩＣＩ、ＭＮＩＯおよびＭＮｌｌの直列接
続によりなる基準電圧発生回路により作られる第一およ
び第二の基準電圧のうち第二の基準電圧に接続されてで
きる定電流源ＭＮ３と、前記第一の差動対のそれぞれの
ドレイン電極を入力とし第二の電圧源４を基準電極とし
ＭＰ６のドレイン電極がＭＰ２のドレイン電極に、ＭＰ
８のドレイン電極がＭＰＩのドレイン電極に交差結合で
接続され、Ｐ型ＭＯＳトランジスタＭＰ５゜ＭＰ６およ
びＭＰ７ 、ＭＰ８からそれぞれなる第一および第二の
電流ミラー回路と、ゲート電極が前記第一の基準電圧に
接続されソース電極が前記第一の差動対の共通ソースに
接続されたＮ型ＭＯＳトランジスタＭＮ４と、ＭＮ４の
ドレイン電極を入力とし前記第二の差動対の共通ソース
を出力とするＰ型ＭｏＳトランジスタＭＰ３およびＭＰ
４からなる第三の電流ミラー回路と、ドレイン電極をそ
れぞれ前記第二の差動対のドレイン電極に接続されソー
ス電極を第一の電源５に接続されゲート電極を前記第二
の基準電圧に接続されてできる第二および第三の定電流
源をなすＮチャンネルＭＯＳトランジスタＭＮ５および
ＭＮ６と、ソース電極がＭＮ５およびＭＮ６のドレイン
電極にそれぞれ接続きれゲート電極が前記第一の基準電
圧に接続されたＰチャンネルＭＯＳトランジスタＭＮ７
およびＭＮ８と、ＭＮ７のドレインを入力としＭＮ８の
ドレインを出力とするＰ型ＭＯ８）ランジスタＭＰ９お
よびＭＰＩＯからなる第四の電流ミラー回路と、ＭＰＩ
Ｏのドレイン電極を入力とするＰチャンネルＭＯ８）ラ
ンジスタＭＰＩＩとゲート電極を第二の基準電圧に接続
されて定電流負荷として働くＮチャンネルＭＯＳトラン
ジスタＭＮ９からなる反転増幅器と、この反転増幅器の
入力と出力の間に直列接続された抵抗ＲＣと蓄電器ＣＣ
からなる位相補償回路とにより成り立っている。ここで
は基準電圧を発生する手段を簡単にするため発明の手段
に記載した第一の基準電圧と第二の基準電圧は同一に取
ったが、異なってもよい。
ぞれ接続されソース電極が共通接続されたＮチャンネル
ＭＯ５Ｉ−ランジスタＭＮ１およびＭＮ２からなる第一
の差動対と、ゲート電極が入力端子１，２にそれぞれ接
続きれソース電極が共通接続されたＰチャンネルＭＯ８
）ランジスタＭＰＩおよびＭＰ２からなる第二の差動対
と、ドレイン電極が第一〇差動対の共通ソースに接続さ
れ、ソース電極が第一の電圧源５に接続され、ゲート電
極が定電ｉ源ＩＣＩ、ＭＮＩＯおよびＭＮｌｌの直列接
続によりなる基準電圧発生回路により作られる第一およ
び第二の基準電圧のうち第二の基準電圧に接続されてで
きる定電流源ＭＮ３と、前記第一の差動対のそれぞれの
ドレイン電極を入力とし第二の電圧源４を基準電極とし
ＭＰ６のドレイン電極がＭＰ２のドレイン電極に、ＭＰ
８のドレイン電極がＭＰＩのドレイン電極に交差結合で
接続され、Ｐ型ＭＯＳトランジスタＭＰ５゜ＭＰ６およ
びＭＰ７ 、ＭＰ８からそれぞれなる第一および第二の
電流ミラー回路と、ゲート電極が前記第一の基準電圧に
接続されソース電極が前記第一の差動対の共通ソースに
接続されたＮ型ＭＯＳトランジスタＭＮ４と、ＭＮ４の
ドレイン電極を入力とし前記第二の差動対の共通ソース
を出力とするＰ型ＭｏＳトランジスタＭＰ３およびＭＰ
４からなる第三の電流ミラー回路と、ドレイン電極をそ
れぞれ前記第二の差動対のドレイン電極に接続されソー
ス電極を第一の電源５に接続されゲート電極を前記第二
の基準電圧に接続されてできる第二および第三の定電流
源をなすＮチャンネルＭＯＳトランジスタＭＮ５および
ＭＮ６と、ソース電極がＭＮ５およびＭＮ６のドレイン
電極にそれぞれ接続きれゲート電極が前記第一の基準電
圧に接続されたＰチャンネルＭＯＳトランジスタＭＮ７
およびＭＮ８と、ＭＮ７のドレインを入力としＭＮ８の
ドレインを出力とするＰ型ＭＯ８）ランジスタＭＰ９お
よびＭＰＩＯからなる第四の電流ミラー回路と、ＭＰＩ
Ｏのドレイン電極を入力とするＰチャンネルＭＯ８）ラ
ンジスタＭＰＩＩとゲート電極を第二の基準電圧に接続
されて定電流負荷として働くＮチャンネルＭＯＳトラン
ジスタＭＮ９からなる反転増幅器と、この反転増幅器の
入力と出力の間に直列接続された抵抗ＲＣと蓄電器ＣＣ
からなる位相補償回路とにより成り立っている。ここで
は基準電圧を発生する手段を簡単にするため発明の手段
に記載した第一の基準電圧と第二の基準電圧は同一に取
ったが、異なってもよい。
本回路の動作は、まず同相入力電圧が電源５に加えられ
る電圧に近い場合から述べる。このときには、ＭＮｌお
よびＭＮ２はオフとなるから定電流源ＭＮ３の電流はＭ
Ｎ４を通ってＭＰ４に流れる。すると電流ミラー作用に
よりＭＰ３にもＭＰ４に流れる電流に等しい電流が流れ
る。入力電圧が端子１と２で等しい場合にはＭＰ３に流
れる電流の半分ずつがＭＰＩとＭＰ２に流れ、ＭＰＩと
ＭＰ２を入力トランジスタとし、ＭＮ５からＭＮ８およ
びＭＰ９からＭＰＩＯにより構成されるカスフード段を
負荷とする差動増幅器として働く。同相電圧が上昇する
と、ＭＮＩおよびＭＮ２に電流が流れ始める。ＭＮ３を
流れる電流は一定であるのでこの流れる電流値だけＭＰ
４に流れる電流は減少する。ＭＮＩおよびＭＮ２に流れ
る電流はそれぞれＭＰ５とＭＰ６およびＭＰ７とＭＰ８
により構成される電流ミラー回路によりＭＰ２およびＭ
ＰＩのドレイン電流と合成される。したがって合成きれ
た電流値はそれぞれＭＮ３に流れる電流値の半分でかわ
らない。同相電圧がさらに上昇して第一の基準電圧より
かなり高くなると、ＭＮ４はオフとなり、ＭＮ３の電流
はすべてＭＨＩとＭＮ２に流れる。すなわちＭＨＩとＭ
Ｎ２を入力トランジスタとし、ＭＰ５とＭＰ７を負荷と
する差動増幅回路として動作する。この時、ＭＰ５とＭ
Ｐ７に流れる電流は、ＭＰ６とＭＰ８を流れる電流とし
てカスコード段に伝達される。したがってこの回路は入
力電圧として端子４の電圧まで十分動作する。さらに、
カスコード段に伝達される電流は常にＭＮ３に流れる電
流と等しいことが保証されており、従来技術のようなス
イッチング雑音が発生する乙ともない。
る電圧に近い場合から述べる。このときには、ＭＮｌお
よびＭＮ２はオフとなるから定電流源ＭＮ３の電流はＭ
Ｎ４を通ってＭＰ４に流れる。すると電流ミラー作用に
よりＭＰ３にもＭＰ４に流れる電流に等しい電流が流れ
る。入力電圧が端子１と２で等しい場合にはＭＰ３に流
れる電流の半分ずつがＭＰＩとＭＰ２に流れ、ＭＰＩと
ＭＰ２を入力トランジスタとし、ＭＮ５からＭＮ８およ
びＭＰ９からＭＰＩＯにより構成されるカスフード段を
負荷とする差動増幅器として働く。同相電圧が上昇する
と、ＭＮＩおよびＭＮ２に電流が流れ始める。ＭＮ３を
流れる電流は一定であるのでこの流れる電流値だけＭＰ
４に流れる電流は減少する。ＭＮＩおよびＭＮ２に流れ
る電流はそれぞれＭＰ５とＭＰ６およびＭＰ７とＭＰ８
により構成される電流ミラー回路によりＭＰ２およびＭ
ＰＩのドレイン電流と合成される。したがって合成きれ
た電流値はそれぞれＭＮ３に流れる電流値の半分でかわ
らない。同相電圧がさらに上昇して第一の基準電圧より
かなり高くなると、ＭＮ４はオフとなり、ＭＮ３の電流
はすべてＭＨＩとＭＮ２に流れる。すなわちＭＨＩとＭ
Ｎ２を入力トランジスタとし、ＭＰ５とＭＰ７を負荷と
する差動増幅回路として動作する。この時、ＭＰ５とＭ
Ｐ７に流れる電流は、ＭＰ６とＭＰ８を流れる電流とし
てカスコード段に伝達される。したがってこの回路は入
力電圧として端子４の電圧まで十分動作する。さらに、
カスコード段に伝達される電流は常にＭＮ３に流れる電
流と等しいことが保証されており、従来技術のようなス
イッチング雑音が発生する乙ともない。
なお、本発明では、第１図実施例におけるＮチャンネル
ＭＯ３）ランジスタとＰチャンネルＭＯ８）ランジスタ
を入替えた回路にしても差支えない。また、この実施例
では、ＭＯＳ）ランジスタを用いたが、これをバイポー
ラトランジスタに置き換えても本発明は実現できる。バ
イポーラトランジスタを用いる場合には、望ましくは電
圧源４および電圧源５に直接接続されるエミッタ電極に
はエミッタ電極と電ＪＥ源の間に数十オームから数百オ
ームの抵抗を直列に接続するのがよい。
ＭＯ３）ランジスタとＰチャンネルＭＯ８）ランジスタ
を入替えた回路にしても差支えない。また、この実施例
では、ＭＯＳ）ランジスタを用いたが、これをバイポー
ラトランジスタに置き換えても本発明は実現できる。バ
イポーラトランジスタを用いる場合には、望ましくは電
圧源４および電圧源５に直接接続されるエミッタ電極に
はエミッタ電極と電ＪＥ源の間に数十オームから数百オ
ームの抵抗を直列に接続するのがよい。
（発明の効果）
本発明の回路によれば従来ＭＯ８技術によれば不可能で
あった電極電圧一杯までの動作が可能となる。きらに、
バイポーラの従来技術では動作モードが切り変わる時ス
イッチング雑音の発生することが避けられなかったが、
本発明によれば発生しない。
あった電極電圧一杯までの動作が可能となる。きらに、
バイポーラの従来技術では動作モードが切り変わる時ス
イッチング雑音の発生することが避けられなかったが、
本発明によれば発生しない。
第１図は本発明の一実施例を示す回路図、第２図は従来
一般的に用いられていたＣＭＯ８演算増幅回路を示す回
路図、第３図は入力範囲を第２図より広げた従来技術に
よるＣＭＯ８演算増幅回路の回路図、第４図は入力範囲
が電源電圧一杯まで取れる公知のバイポーラ演算増幅回
路を示す回路図である。
一般的に用いられていたＣＭＯ８演算増幅回路を示す回
路図、第３図は入力範囲を第２図より広げた従来技術に
よるＣＭＯ８演算増幅回路の回路図、第４図は入力範囲
が電源電圧一杯まで取れる公知のバイポーラ演算増幅回
路を示す回路図である。
Claims (1)
- 一対の入力端子と；これら入力端子に制御電極がそれぞ
れ接続され、ソース電極が共通接続された第一の極性を
有するトランジスタ対からなる第一の差動対と；前記一
対の入力端子に制御電極がそれぞれ接続され、ソース電
極が共通接続された第二の極性を有するトランジスタ対
からなる第二の差動対と：一端が前記第一の差動対の共
通接続ソース電極に接続され他端が第一の電圧源に接続
された第一の定電流源と；前記第一の差動対のそれぞれ
のドレイン電極を入力とし、第二の電圧源を基準電極と
し、出力をそれぞれ前記第二の差動対のドレイン電極に
入力端子に対して交叉結合の関係で接続された第一およ
び第二の電流ミラー回路と；第一の基準電圧源と；制御
電極が前記第一の基準電圧源に接続され、ソース電極が
前記第一の差動対の共通接続ソース電極に接続された第
一の極性を有するトランジスタと；このトランジスタの
ドレイン電極を入力とし、前記第二の電圧源を基準電極
とし、出力を前記第二の差動対の共通接続ソース電極に
接続された第三の電流ミラー回路と；一端が前記第二の
差動対のドレイン電極対にそれぞれ接続され他端が前記
第一の電圧源に接続された第二および第三の定電流源と
；第二の基準電圧源と；制御電極が前記第二の基準電圧
源に接続され、ソース電極が第二および第三の定電流源
にそれぞれ接続された第一の極性を有する第三のトラン
ジスタ対と；前記第三のトランジスタ対のドレイン電極
の一方を入力とし他方を出力とし、前記第二の電圧源を
基準電極とする第四の電流ミラー回路と；この第四の電
流ミラー回路の出力を入力とする反転増幅器と；この反
転増幅器の入力と出力の間に介在させてある位相補償回
路とを有することを特徴とする演算増幅回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61212898A JPH0628323B2 (ja) | 1986-09-10 | 1986-09-10 | 演算増幅回路 |
| CA000546395A CA1260080A (en) | 1986-09-10 | 1987-09-09 | Operational amplifier circuit having wide operating range |
| DE3751661T DE3751661T2 (de) | 1986-09-10 | 1987-09-10 | Operationelle Verstärkerschaltung mit breitem Betriebsbereich |
| EP87113261A EP0259879B1 (en) | 1986-09-10 | 1987-09-10 | Operational amplifier circuit having wide operating range |
| US07/094,786 US4766394A (en) | 1986-09-10 | 1987-09-10 | Operational amplifier circuit having wide operating range |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61212898A JPH0628323B2 (ja) | 1986-09-10 | 1986-09-10 | 演算増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6367906A true JPS6367906A (ja) | 1988-03-26 |
| JPH0628323B2 JPH0628323B2 (ja) | 1994-04-13 |
Family
ID=16630098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61212898A Expired - Lifetime JPH0628323B2 (ja) | 1986-09-10 | 1986-09-10 | 演算増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628323B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303664A (ja) * | 2004-04-12 | 2005-10-27 | Ricoh Co Ltd | 差動増幅回路 |
-
1986
- 1986-09-10 JP JP61212898A patent/JPH0628323B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303664A (ja) * | 2004-04-12 | 2005-10-27 | Ricoh Co Ltd | 差動増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0628323B2 (ja) | 1994-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4766394A (en) | Operational amplifier circuit having wide operating range | |
| US6265941B1 (en) | Balanced differential amplifier having common mode feedback with kick-start | |
| US6556081B2 (en) | Single-ended, ultra low voltage class AB power amplifier architecture having a common-mode feedback quiescent current control circuit | |
| US6437645B1 (en) | Slew rate boost circuitry and method | |
| US5703497A (en) | Current source responsive to supply voltage variations | |
| US5805021A (en) | High swing low power general purpose operational amplifier | |
| EP1850476A1 (en) | Differential amplifier circuit | |
| JPH0715249A (ja) | 増幅器 | |
| WO1997030512A9 (en) | High swing, low power general purpose operational ampliflier | |
| JP3422706B2 (ja) | 基準電圧発生回路のスタートアップ回路 | |
| US6249153B1 (en) | High slew rate input differential pair with common mode input to ground | |
| CN114253341B (zh) | 一种输出电路和电压缓冲器 | |
| JPS6367905A (ja) | 演算増幅回路 | |
| CN113595513B (zh) | 一种利用反馈结构降低运算放大器失调电压的方法 | |
| JPS6367906A (ja) | 演算増幅回路 | |
| JPH01280911A (ja) | 演算増幅回路 | |
| JPH0630416B2 (ja) | 演算増幅回路 | |
| JPH0685570A (ja) | 演算増幅回路装置 | |
| JPH0595231A (ja) | 出力回路 | |
| JP3119221B2 (ja) | 演算増幅器 | |
| CN216437159U (zh) | 一种轨到轨跨导运放电路 | |
| JPH01188008A (ja) | 演算増幅回路 | |
| JP2001060832A (ja) | 差動増幅器 | |
| KR102573514B1 (ko) | 적응형 바이어스를 이용한 레일 투 레일 클래스 ab급 버퍼 증폭기 | |
| CN113992168A (zh) | 一种轨到轨跨导运放电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |