CN1707962A - 直接变频德尔塔－西格玛接收机 - Google Patents

Abstract

一种接收无线信号的无线接收机，通过在每一个变频时钟的半时钟周期反转输入波形的极性来产生换向的波形和通过采用由所述变频时钟同步的德尔塔－西格玛调制器将所述换向的波形转换为一系列具代表性的数字值。通过这种方式，接收机可以在大的动态范围上操作，并且前端可以不用自动增益控制。

Description

直接变频德尔塔-西格玛接收机

技术领域

本发明概括地说涉及无线通信系统。更具体地说，本发明涉及无线通信系统中的信号接收机。

背景技术

无线系统正在变成现代社会中的一种基本电信模式。为使无线系统继续深入电信市场，必须继续降低业务提供成本并应当继续增加应用业务的方便性。为响应逐渐增长的市场需求，在数字调制方案的基础上，已经发展了若干工业标准通信技术。例如码分多址(CDMA)、时分多址(TDMA)和跳频技术已被用于开发现代通信系统。由于这些系统是彼此并行实现的，所以能用这些标准技术中的一个以上的技术来进行通信的接收机总是有利的。为做到这样，需要能接收那些已根据若干不同调制技术调制的信号的接收机。

现有的接收机是用双变频接收机结构来实现的。双变频接收机技术的特点是接收的RF信号被转换成中频(IF)信号，IF信号随后被转换成基带信号。另外，典型的增益控制也在IF提供。然而，双变频接收机的缺点是采用大量数目的电路部件，因此，增加了接收机的成本、尺寸和功耗。

直接变频接收机提供了常规双下变频体系结构的一种替换。直接变频的特点是接收信号从其被接收的射频直接转换到基带。一种这样的技术在由Williams所写的编号为5,557,642、题目为“适合多种协议的直接变频接收机”的美国专利中披露。图1显示了根据Williams的教导的直接变频接收机的框图。天线20接收已根据预定标准被数字调制的RF信号。天线20的输出被传递到低噪声放大器(LNA)22。LNA 22放大输入信号。LNA 22的输出端连接到自动增益控制(AGC)和滤波模块24。自动增益控制和滤波模块24控制接收信号的幅度和频谱含量。例如，自动增益控制和滤波模块24可以包括抗混淆滤波器，以便防止在随后的信号处理期间带外噪声和信号破坏期望带内信号。另外，自动增益控制和滤波模块24控制信号幅度，以使它保持在随后处理阶段的预定信号界限内。自动增益控制和滤波模块24的输出端耦合到进一步放大信号的放大器26。

放大器26的输出被输入到抽样和保持电路28。抽样和保持电路28由具有频率f1的第一时钟计时。抽样和保持电路28的输出由一系列中心定位在时钟频率f1的倍频上的已调制信号的副本构成。抽样和保持电路28的输出连到过取样的德尔塔-西格玛变频器30。德尔塔-西格玛变频器30过取样由抽样和保持电路28提供的输出信号；这样，在抽选滤波之后提供已调制信号的量化表示。

即使在子抽样频率相对低的时候，构造抽样和保持电路28需要利用高频电路元件和设计技术。例如，如果2GHz的载波信号用适中的200MHz时钟进行子抽样，高斯抽样模型预示了仅仅6.5皮秒的均方根(RMS)穿孔时间-抽样和保持电路对信号抽样的时间-将导致将近3dB的变频损耗。增加这种穿孔时间到16皮秒将导致戏剧性地增加这种变频损耗至17.6dB。定时不确定性(或者抖动)易于使子抽样器性能降级。用前面提到的例子，理想抽样器模型预示一个仅仅5皮秒的RMS抖动将分辨率限制到3.7比特，而要得到16比特的分辨率需要将RMS抖动限制到1皮秒。

抽样和保持电路28典型地用一些×××、FET开关的合并或者用典型地仅仅在它们总功能电压范围中的小部分上充分线性地运算的运算放大器来实现。另外，子抽样的使用减小了通过在载波频率或更高频率上抽样得到的过取样率，因此在相当大程度上缩小了德尔塔-西格玛变频环30的动态范围。例如，德尔塔-西格玛变频器的分辨率取决于于过取样率。第一、第二、第三和第四等级的德尔塔-西格玛变频器每过取样率的倍频动态地分别获得1.5、2.5、3.5和4.5比特分辨率。例如，对比在载波频率抽样，用200MHZ的抽样时钟，Williams的结构为第一、第二和第三等级德尔塔-西格玛变频器分别牺牲了4.96比特分辨率(30分贝(dB))8.30比特分辨率(50dB)和11.63比特分辨率(70dB)。认识到在动态范围需求为90dB甚至更大的典型系统中，输入信号变化的动态范围比例如抽样和保持电路28和德尔塔-西格玛变频环30这样的后续元件的动态范围更大，Williams在抽样和保持电路28前面插入AGC和滤波电路24。

AGC和滤波电路24的包含扩展了接收机的动态范围，这对于频谱密集的应用例如蜂窝通信是不理想的，因为它使接收机的灵敏度取决于信号信道外的信号和干扰。例如，有可能邻近信道的强信号捕获接收机前端并使接收机不敏感，以致期望信道内的弱信号不能被检测到。为避免这类操作，AGC和滤波电路24必须能在带外信号使接收机不敏感之前拒绝它们。包含在AGC和滤波电路24中的组合滤波器典型地是可调窄带、带通滤波器。因为目前并没有实践在半导体衬底上实现这样的滤波器，这样的滤波器的包含在相当大程度上增加了成本和接收机的复杂性。因此，虽然AGC部分和LNA部分可以在高频半导体衬底上实现，但是这种设计需要信号路径离开半导体进行滤波。为离开半导体，信号电平必须增加，这增加了接收机的尺寸、成本和功耗。另外，滤波器本身典型地用独立的模拟部件实现，进一步增加了接收机的尺寸和成本。最后，自动增益控制的包含产生了DC偏移误差，这是自动增益控制设定的功能，使得偏移校正难于实现。

因此，产业上需要开发一种更有效率的接收机，例如能够在单个衬底上实现的接收机。

发明内容

本发明包括一种方法，该方法通过在每一个变频时钟的半时钟周期反转输入波形的极性来产生换向的波形，以及通过采用由变频时钟计时的德尔塔-西格玛调制器将换向的波形转换为一系列代表性的数字值来接收无线传输。在一个实施例中，输入波形中心定位在一个射频，并携带已调制信号，变频时钟具有大约等于射频的频率，以及该代表性的数字值系列代表已调制信号。在另一个实施例中，对该代表性的数字值系列根据可编程滤波器的特性进行数字滤波，其中可编程滤波器的特性是基于已调制信号的调制类型来选择的。

在一个实施例中，反转是通过产生输入波形的一个反转信号表示、产生输入波形的非反转信号表示，并将反转信号表示连到开关的第一个输入端口、将非反转信号表示连到开关的第二个输入端口，以及将变频时钟连到开关的控制端口来完成的，其中输入波形的幅度和由天线接收的信号强度的幅度成固定比例。

在一个实施例中，本发明包括对天线信号滤波以防止带外信号和噪声功率混淆进期望信号带内，滤波步骤产生输入波形，并且变频时钟的频率从滤波步骤中所通过的频率范围中选择。

在另一个实施例中，本发明包括连续时间换向器，其被配置成和数字变频时钟相连，以及在每一个变频时钟的半时钟周期反转提供给输入端口的输入信号的极性，并在输出端口产生换向信号。本发明包括德尔塔-西格玛调制器，具有连到数字变频时钟的时钟输入端口，具有连到连续时间换向器输出端口的信号输入端口，具有被配置成产生一系列代表输入信号携带的调制波形的数字值的输出端口。

连续时间换向器可以包括：互补放大器，其被配置成接收输入信号，并在反转输出端口产生输入信号的反转版本，在非反转输出端口产生输入信号的非反转版本；和开关，具有连到反转输出端口的第一输入端口、连到非反转输出端口的第二输入端口和连到数字变频时钟的控制端口。德尔塔-西格玛调制器可以包括：环路放大器，它具有连到连续时间调制器的输出端口的第一输入端口、具有第二输入以及具有输出端口；连到环路放大器输出端口并具有输出端口的连续时间环路滤波器；连到连续时间环路滤波器输出端口的边沿触发比较器，具有连到数字变频时钟的时钟输入，具有输出端口；和一比特数模转换器，具有连到边沿触发比较器输出端口的输入端口、连到环路放大器第二输入的输出端口。

本发明进一步包括具有连到德尔塔-西格玛调制器输出的输入端口的可编程数字滤波器，可编程滤波器配置成相应于根据调制波形的调制类型选择的滤波特性对该数字值系列进行滤波。还有一个实施例中，本发明包括连到连续时间换向器的天线，以便接收输入信号，其中输入波形的幅度和由天线接收的信号强度的幅度成固定比例。在另外一个实施例中，本发明包括配置成接收天线信号以便防止带外信号和噪声功率混淆进期望信号带内的滤波器，连到连续时间换向器的输入端口的滤波器，其中变频时钟的频率从滤波器中所通过的频率范围中选择。

在第三个实施例中，本发明包括非转换单一逻辑跟随器中的线性运算放大器，其被配置成接收输入波形；晶体管网络，具有连到线性运算放大器输出的第一输入端，和连到输入波形的第二输入端；线性运算放大器和第一互补晶体管网络被配置成产生一对和输入波形的输入电压电平线性相关的互补电流，第一电流源连到晶体管网络，并被配置成通过第一晶体管网络提供固定电流，换向器网络连接时钟信号，并连到和输入波形的输入电压电平线性相关的互补电流对，第二电流源被配置成产生固定电流，连到第二电流源的交换网络，具有配置成连接逻辑值和产生互补交换电流的互补输入端口，其中互补交换电流被连到换向器网络以便一起控制由电路产生的互补电压输出。

附图说明

本发明的特征、目的和优点将从下面提出的和附图一起的详细说明中变得更明显，其中从头至尾相似部件用相似参考数字进行识别，其中：

图1显示了根据现有技术教导的直接变频接收机的框图；

图2显示了根据本发明的直接变频接收机的一个实施例的框图；

图3显示了核心接收机结构的示范性实施例的框图；

图4显示了转换德尔塔-西格玛调制器的示范性实施例的框图；

图5A-5E是用于说明本发明几种实施例的操作的频谱曲线；

图6显示了本发明应用的处理器的一个实施例的框图；

图7显示了时钟产生器的一个实施例的框图；

图8显示了实现换向器、环路积分器、环路滤波器和数模转换器功能的示范性电路结构的图表；

图9显示了采用双抽样的转换德尔塔-西格玛调制器的可选实施例的框图。

具体实施方式

本发明试图通过用更精确的电路结构提供改进的性能来克服现有技术的局限性。下面显示的直接变频技术在比现有技术电路更宽的动态范围上操作，这样，减少需要包含自动增益控制电路的内含物和远离衬底滤波器。由于这个原因，相比较现有技术该结构可以更随意地在单个半导体衬底上实现。

图2显示了根据本发明的直接变频接收机的一个实施例的框图。通过天线50接收高频信号。例如，在个人通信系统(PCS)应用中，高频信号是中心定位为大约2千兆赫(GHz)的载波频率的数字调制的RF信号。带通滤波器52连到天线50，并包括防止带外信号和噪声功率混淆进信号带内。例如，滤波器52的作用是防止在一半载波频率上所接收的能量的混淆。带通滤波器52的带外拒绝要求相比较现有技术明显降低。在优选实施例中，滤波器52不会试图拒绝邻近信道的干扰，且不需要调谐。

接收机54连到滤波器52，接收RF输入信号。接收机54是根据本发明的直接变频接收机，其在RF输入信号上产生调制的数字表示。下面对接收机54的操作进行更充分地解释。数字处理器56连到接收机54，并提供信号波形的数字解调、频率控制和信号波形时钟，就像其它数字信号处理功能一样。

图3显示了接收机54的示范性实施例的框图。在接收机54的输入端是低噪声放大器(LNA)60。低噪声放大器60放大输入信号，同时防止过多噪声和失真的增加。LNA60的输出连到除法器62。除法器62用于将LNA60的输出信号连接到同相路径中的转换德尔塔-西格玛调制器64A的输入端以及正交路径中的转换德尔塔-西格玛调制器64B的输入端。除法器62可以用各种各样的有源元件、无源元件或二者共同来实现。除法器62可以用分路器实现，或者低噪声放大器的输出可以直接连到两个转换德尔塔-西格玛调制器64上。

在许多应用中，数字调制的RF信号可以通过分解为同相和正交分量进行解调。因此，在图3中，信号的同相和正交分量被分别用同相路径和正交路径独立地接收。但是，本发明的教导可以直接用在采用单接收路径的接收机上。在图3中，同相和正交路径的实现是相似的，因此，对一条路径的理解直接导致对另一条路径的理解。

转换德尔塔-西格玛调制器64对已调制RF信号进行数字化。在一个实施例中，每个转换德尔塔-西格玛调制器64的数字数据输出在抽样率上是一比特数据流，典型德尔塔-西格玛调制器的特性在下面进行更充分地介绍。

转换德尔塔-西格玛调制器64A和转换德尔塔-西格玛调制器64B的输出端分别连到同相路径的抽选滤波器66A和正交路径的抽选滤波器66B的输入端。抽选滤波器66进行数字滤波和抽选以便产生在时钟率CLK M的数字字。在优选实施例中，抽选滤波器66具有低通频率响应，其被设计为滤出噪声和想要带宽之外的信号。

来自抽选滤波器66的输出被连到I/Q校准和信号波形处理器68。处理器68产生想要信号的I和Q信息内容的L比特表示，其被提供给数字处理器56的数字解调器。在优选实施例中，处理器68进行复合数字滤波，这选择想要的一个或多个信号，并抑制带外信号。具体地，处理器68发展了想要的一个或多个信号I和Q分量的高分辨率表示。在一个实施例中，处理器68用波形时钟CLKwf同步它的数据输出。另外，处理器68包括匹配输入信号波形的滤波器。

图4显示了转换德尔塔-西格玛调制器64的示范性实施例的框图。互补放大器76接收中心定位为载波频率的数字调制RF信号。在非反转输出端，互补放大器76产生是互补放大器76输入端电压G倍的电压。在反转输出端，互补放大器76产生是互补放大器76输入端电压-G倍的电压。互补放大器76的反转和非反转输出端连到开关78的两个输入端口。开关78的控制端口决定哪个输入端口连到输出端口并由变频时钟CLK驱动，以便于开关78的输出端口可以交替地连到互补放大器76的反转和非反转输出端。

互补放大器76和开关78一起执行换向器的功能，即在变频时钟CLK的每一个半周期反转数字调制RF信号的极性。如果有效地选择变频时钟CLK的频率大约等于数字调制信号的载波频率，换向器将载波信号的调制下转换到D.C.中心或频率偏移基带。另外，低频信号分量、高频信号分量也由换向器产生。但是，高频分量由德尔塔-西格玛调制器进行衰减，并被进一步滤波。在一个实施例中，变频时钟CLK的频率是可编程的，以便允许中心频率范围内的各种各样的波形。

由互补放大器76和开关78组成的换向器不是常规的下变频器。常规下变频器的数学范例是和正弦信号相乘。常规下变频器的实际实现(例如采用二极管环或Gilbert相乘电路的电路)不能实现不引入失真和不导致产生不希望寄生信号的馈通效应的数学范例。

相反，换向器的数学范例是在时钟信号相对的半周期交替地将输入信号乘以+1或-1。采用快速交换的换向器的实际实现表现为更接近这个数学范例，因此，与常规下变频器相比，避免了寄生信号能量的产生。

开关78的输出端连到核心德尔塔-西格玛调制器的输入端。核心德尔塔-西格玛调制器包括环路放大器80、环路滤波器82、边沿触发比较器84和一比特数模(D/A)转换器86。在优选实施例中，核心德尔塔-西格玛调制器以和换向器相同的频率进行操作。在典型实施例中，在载波频率上或在载波频率附近利用变频时钟提供有效的过取样率，这样，得到相应于众所周知的德尔塔-西格玛变频器原理的高分辨率、高动态范围性能。

开关78的输出端连到环路放大器80的非反转输入端。环路放大器80的输出是连到它的非反转输入端口和它的反转输入端口的电压之间的差乘以电压增益AV，其中电压增益典型地是大的正常数。环路放大器80的输出端连到环路滤波器82的输入端。环路滤波器82典型地为模拟低通滤波器，但可以以其它形式实现。在一个实施例中，环路放大器80和环路滤波器82可充任积分器。环路滤波器82的输出端连到边沿触发比较器84的输入端。比较器84的时钟输入端连到变频时钟CLK。当到边沿触发比较器84的信号输入端的电压值比变频时钟转换时的预定阈值大时，输出为逻辑值1。当到边沿触发比较器84的信号输入端的电压值比变频时钟转换时的预定阈值小时，输出为逻辑值0。边沿触发比较器84的输出端连到一比特数模转换器86的输入端。一比特数模转换器86根据提供到它输入端的数字逻辑值来在它的输出端产生两种模拟电平中的一个。一比特数模转换器86的输出连到环路放大器80的反转输入端。

图4中所示以及上面描述的核心德尔塔-西格玛调制器是标准的一比特德尔塔-西格玛调制器。可是，可以根据本发明的教导结合各种各样的德尔塔-西格玛调制器和德尔塔-西格玛调制技术。德尔塔-西格玛调制器的设计已经被广泛地研究。例如关于德尔塔-西格玛调制器的附加信息可以在由Steven R.Norsworthy所写的、1996年出版的IEEE Press中的《Delta-Sigma Data Converters：Theory，Design，and Simulation(德尔塔-西格玛数据变频器：原理、设计和仿真)》中找到。

因为MOS技术固有地给予它自己根据电容系数来实现离散时间滤波器，现有技术系统利用开关电容技术实现德尔塔-西格玛调制器。开关电容滤波器固有地引起混淆，并且，因此，引起对系统的附加干扰。另外，因为MOS开关电容电路必须以低得多的过取样率进行操作，对于任何给定级别的德尔塔-西格玛调制器，与本发明相比，它们不具有更高分辨率。为了获得分辨率，现有技术系统典型地应用更高等级环路滤波器，其只是有条件地稳定。随着德尔塔-西格玛调制器等级的增加，能够在高时钟频率操作的稳定环路的实现变得更困难。

比较起来，在一个实施例中，本发明包括连续时间滤波器即环路滤波器82。像上面提到的，根据本发明的德尔塔-西格玛调制器64典型地在载波频率上或者在载波频率附近操作。由于应用高频时钟，所以不需要为得到高等级分辨率而应用更高级别的滤波。因此，结合本发明较低等级连续时间滤波器的应用被实现。连续时间滤波器比开关电容滤波器实现起来更容易并且体积更小。而且，连续时间滤波器可以在比已知半导体技术中的开关电容电路高得多的频率上操作。最后，连续时间滤波器的应用具有附加的优点，即：消除了由开关电容滤波器潜在产生的混淆。

边沿触发比较器84的输出端连到抽选滤波器66。抽选滤波器66将一比特数字字流转换成由常规二进制信号表示组成的N比特数字字流。另外，抽选滤波器66产生时钟信号CLK_M，其指示产生的二进制表示的速率，并用于传送滤波的输出。由抽选滤波器66产生的字的速率由过取样率确定。对于为M的过取样率，输出时钟速率是输入数据速率的1/M倍，或可选择地，对于图4中的实施例，输出时钟速率等于fRX/M，其中fRX是变频时钟CLK的速率。

抽选滤波器66衰减不想要的信号和想要带宽外的噪声源，同时保持想要信号的保真度。期望的抽选滤波器66的滤波特性是基于接收信号特性以及变频时钟速率fRX进行选择的。在一个实施例中，抽选滤波器66具有可编程的特性，能被修改以适应各种各样的不同波形。典型地，抽选滤波器66用有限脉冲响应(FIR)滤波器实现，其特性通过改变滤波系数值莱进行修改。数字滤波器的滤波系数值可以通过软件随意改变，使这种修改实用。

对抽选滤波器期望特性的认识能够通过参考图5A来理解，其中纵轴代表能量，例如以分贝为单位，横轴代表频率，例如以GHz(千兆赫)为单位。图5A是一个谱线图，显示了所接收的以三个不同载波频率fc1、fc2和fc3为中心的信号能量100、102和104。在一个实施例中，我们假设信号能量100、102和104每一个都包含由想要的数字调制RF信号组成的输入波形。我们也假设转换时钟CLK工作在频率fc1和fc2之间的fRX上。在图5A中，横轴已被分成几段，这样可以显示更多的信号能量。

图5B表示当图5A中所示频谱被提供到那里时，图4中开关78(排除噪声)的相应输出。例如，在典型实施例中，频率fRX等于1851.4MHz而频率fc1、fc2和fc3分别为1851、1851.6和1852.2MHz。每个信号能量100、102和104具有大约100kHz的带宽。这样，图5B中，信号能量106、108和110分别对应于信号能量100、102和104，且中心定位分别在大约-400kHz、200kHz和800kHz。注意信号能量106已经被转换到频率轴的负数部分。

图5C轴的虚线112代表一个实施例中抽选滤波器66的转换曲线。在这个实施例中，低通抽选滤波器66通过所有三个信号能量106、108和110(例如每个信号能量106、108和110可以由不同发送单元产生)。在该实施例中，没有一个信号能量被定中心于D.C.。在这种方式中，系统中任何DC补偿和1/f噪声(由零频率附近的频谱噪声密度曲线113的增加所代表)的影响可以通过继续滤波来减小，例如，匹配滤波。图5C中的频谱噪声密度曲线113显示了频谱噪声密度电平随频率增加而增加，除了零频率附近的1/f增加。结果信号能量110带宽内的噪声电平比信号能量106或108的要大。在这个实施例中，抽选滤波器66用低通滤波实现，等同的带通滤波器在下面的匹配滤波器中实现。

在可选实施例中，抽选滤波器有更多的频率选择，以便于只有一个信号能量(例如可以由单个发送单元产生)不被大量衰减而通过。例如，在图5D中，虚线114显示了这种抽选滤波器的转换特性。像可以从图5D中看到的，在可选实施例中，只有信号能量108有效地通过抽选滤波器66。

在另一个实施例中，下变频波形中心定位于D.C.；即具有零频率补偿，像图5E中所示的那样，到D.C.为中心的基带的变频具有对于给定时钟速率能获得更高分辨率的优点，这对于带宽信号是一个显著的优点，其中量化噪声的影响应当被最小化。1/f噪声的影响在宽带系统中不那么显著，能通过在零频率上的陷波滤波器滤除，不会显著降低性能。图5E中的虚线116代表抽选滤波器116在这样一个实施例中的转换曲线。更多关于抽选滤波器设计的信息可以参见由R.E.Crochiere和L.R.Rabiner所写的《Multi-Rate Digital Signal Processing(多速率信号处理)》(Prentice-Hall Inc.，Englewood Cliffs，NJ，1983)。

对于接收机能根据不止一个通信协议操作是有利的。例如，接收机能操作在窄带时分多址(TDMA)系统中，例如移动通信全球系统(GSM)；或者宽带码分多址(CDMA)系统中，例如在电信工业协会、电子工业协会(TIA/EIA)题目为《为双模宽带扩展频谱蜂窝系统的移动站一基站容量标准》的临时标准中定义的TIA/EIA/IS-95。在这样的实施例中，抽选滤波器66根据众所周知的数字滤波和信号接收原理，在TDMA操作期间可以具有窄带转换特性，例如虚线114所示的那种；以及在CDMA操作期间可以具有宽带转换特性，例如虚线112所示的那种。可选地，单宽带低通抽选滤波器可以被使用，并且可编程带宽在下面匹配滤波中实现。

抽选滤波器66的输出端是I/Q校准和信号波形处理器68的输入端。图6显示了处理器68的一个实施例的框图。抽选滤波器66A和66B的时钟和数据输出连到校准电路120。校准电路120调节相对增益和相位以使同相和正交信号路径彼此平衡。数字信号处理结构的一个优点是可以在数字电路元件中比在模拟电路元件中更容易地控制这些参数。典型地，不平衡来自于I和Q通道间的增益差以及I和Q通道间相对90°相移中的误差。另外，DC偏移中的任何差别都可以被校准。关于校准实现的额外信息可以在编号为5,422,889、题目为“OFFSET CORRECTIONCIRCUIT(偏移校正电路)”的美国专利，以及编号为5,604,929、题目为“SYSTEM FOR CORRECTING QUADRATURE GAIN INPHASEERROR IN A DIRECT CONVERSION SINGLE-SIDE  BANDRECEIVER INDEPENDENT OF THE CHARACTERISTICS OF THEMODULATED SIGNAL(在直接变频单边带接收机中不依赖调制信号特性校正正交增益同相误差的系统)”的美国专利中找到。

校准电路120的输出端连到抽样速率变频器122。抽样速率变频器122将信号的数据速率转换和同步到外部时钟CLKWaveform的速率。在一个实施例中，这个功能是用线性或更高级别的内插法实现的，例如由J.G.Proakis等人编写并由McMillian出版社出版的《Advanced DigitalSignal Processing(高级数字信号处理)》中描述的。

抽样速率变频器122的输出端连到频率变换器124的输入端。在一个实施例中，频率变换器124用于将想要信号的中心频率变换到中心为D.C.的基带。频率变换器124把在抽样速率变频器122的输出端处的信号与具有和想要信号频率中心相等的频率的正弦信号的数字表示进行复合。频率转换的优点是它允许信号的匹配滤波器用低通滤波器实现，以及为数字解调器输入端提供需要的基带I和Q输入。对于图5E中显示的情况，其中只有一个想要的信号，且它具有零偏移，则不用频率变换器124。

频率变换器124的输出端连到可以作为信号匹配滤波器的低通滤波器126。低通滤波器126也用于排除想要信道之外的干扰。低通滤波器126的输出端提供数字I和Q信号输入到用数字解调时钟--CLKWaveform同步的数字解调器。

图7显示了时钟产生器70的一个实施例的框图。在图7的实施例中，频率同步器132以变频时钟CLK的速率的两倍产生模拟波形。频率同步器132的输出端连到极限放大器134的输入端。在这个实施例中，频率同步器132的输出信号的通到零相交的正值和极限放大器134的阈值相比较。当适当选择阈值时，极限放大器134产生带有数字逻辑值的波形，其具有和频率同步器132的输出的频率相同的频率，有50％的负载周期(也就是说，逻辑“1”脉冲的持续时间和逻辑“0”脉冲的持续时间相同)。

极限放大器134驱动由主锁存器136和从锁存器138组成的主从触发器135。主从触发器135配置成二分结构。在这种结构中，触发器136的Q输出140和Q输出141分别连接到触发器138的输入D和D，以及触发器138的Q输出142和Q输出143分别连接到触发器136的输入D和D。当主从触发器以这种方式连接时，四个锁存器输出140、141、142和143对于彼此具有0°、90°、180°和270°的时钟相位。这些输出中的两个(例如，输出140和输出142)可以分别用作I_CLK和Q_CLK。虽然很明显在这里为了说明的目的而包括图7中的实施，但是根据本发明，各种各样其它装置(例如环路振荡器)可以用于产生时钟信号。

在硅金属氧化物半导体(MOS)技术中实现的许多现代的德尔塔-西格玛变频器目前是可用的。这种设计典型地用开关电容技术对要变频的输入信号抽样。然而，为了增加系统效率，能处理高频输入信号的电路，例如那些从硅双极性、硅锗(SiGe)或硅砷化物(GaAs)技术形成的电路，可以使用电流导引结构。

图8显示了完成图4中所示的换向器(例如互补放大器76和开关78)、环路放大器80、环路滤波器82和数模转换器86功能的示范电路结构的图表。该电路用电路导引方法，这样允许将多个功能合并进单个电流导引树形结构。该电路可以用硅双极性、SiGe、GaAs或其它技术实现。

数模(D/A)转换功能由交换网络160实现。交换网络160由逻辑值Q和Q非驱动，例如由边沿触发比较器84产生的那些值。当Q为逻辑值低时(这假设了Q非为逻辑值高)，由电流源161产生的所有电流被切换到电路分支165。当Q为逻辑值高时(这假设了Q非为逻辑值低)，由电流源161产生的所有电流被切换到电路分支163。以这种方式操作，Q逻辑值低倾向于驱动Vout+高和Vout-低，其中Vout+高和Vout-低是图8中所示电路的互补电压输出。可选地，Q逻辑值高倾向于驱动Vout+低和Vout-高。这种表现和假设逻辑值(例如由边沿触发比较器84产生的值)被连到常规数模转换器(例如1比特D/A86)以及反过来数模转换器的输出被连到常规差动放大器(例如环路放大器80)时期望的情况相似。

输入电压Vin连到线性运算放大器166和晶体管网络168。晶体管网络168将Vin和线性运算放大器166的输出转变为电流。用这种方式，由电流源169产生的电流被晶体管网络168引导以产生一对和Vin线性相关的互补电流。总之，线性运算放大器166和晶体管网络168实现和互补放大器76相似的功能。

在优选实施例中，线性运算放大器166内的输入级重复了由晶体管网络168和电流源169合并形成的输入结构。线性运算放大器166的输入级进一步包括带有线性电流-电压特性的停止设备(例如电阻)。另外，线性运算放大器166具有大的总开环增益。以这种方式，产生一对和输入电压线性相关的互补电流。

在图8所示的电路中，换向器的功能是由换向网络162、线性运算放大器166和晶体管网络168实现的。换向器网络162决定由晶体管网络168产生的电流如何被引导进电路分支163和165。输入端子由互补变频时钟信号CLK和CLK非来驱动，例如由时钟产生器70产生的那些信号。当CLK为逻辑值高时(这假定了CLK非为逻辑值低)，由晶体管网络168产生的电流以这种方式被引导，以使Vin的增量增加导致通过电路分支165的电流增量增加，以及通过电路分支163的电流增量减少。可选地，当CLK为逻辑值低时(这假定了CLK非为逻辑值高)，由晶体管网络168产生的电流被以这种方式引导，以使Vin的增量增加导致通过电路分支165的电流的增量减少，以及通过电路分支163的电流的增量增加。以这种方式操作，当CLK为逻辑值高时Vin的增量增加导致Vout+成比例的增量增加，以及Vout-相等的增量减少；同时当CLK为逻辑值低时Vin的增量减少导致Vout+成比例的增量增加，以及Vout-相等的增量增加。这种操作和Vin被连到换向器(例如像前面提到的由互补放大器76和开关78组成的这种)的输入端以及换向器的输出端被连到差动放大器(例如环路放大器80)的非反转输入端时期望的情况相似。

在优选实施例中，环路滤波器的功能是由低通滤波器网络164实现的。单晶体管与电容网络连到每个电路分支163和165。低通滤波器网络164有两个功能。首先，它将流过电路分支163和165的电流转变成电压Vout+和Vout-，这在集成进系统时为例如边沿触发比较器84之类的比较器提供了互补信号。关于接入比较器互补信号的设计信息可以在编号为5,563,598、题目为“DIFFERENTIAL COMPARATOR CIRCUIT(微分比较器电路)”的美国专利中找到，其中该设计由于失真倾向于最小化阈值电压的变化。第二，低通滤波器网络164抑制高频信号。对于特定电路结构，晶体管的值决定等效的环路放大器的增益。晶体管和电容的值的乘积决定晶体管-电容网络164的截止频率。这些值可以根据众所周知的电流模式设计原理中的教导进行选择，例如在C.Toumazou，F.J.Lidgey和D.G.Haigh所编的《Analogue IC Design：TheCurrent-Mode Approach(模拟IC设计：电流模式方法)》(Peter PeregrinusLtd.，United Kingdom，1990)。

图8所示的合成电路有几个有利特点。通过将多个功能集成到一个电路中，则与由采用几个部件产生的固有硬件延迟相比，由电路产生的延迟减少了。由合成电路引入的减小的延迟增加了德尔塔-西格玛调制器的相位余量和稳定性。并增加了德尔塔-西格玛调制器可在其上操作的频率。另外，合成设计紧密而省电，减少了实现这些功能的尺寸成本、功耗、尺寸和重量。

补充的技术可以用于根据具有规定频率的时钟进一步增加获得的德尔塔-西格玛变频器的过抽样率。图9显示采用双重抽样(也就是说，在时钟信号的两个边沿抽样)的变换德尔塔-西格玛调制器的可选实施例框图。德尔塔-西格玛调制器180根据某些和图4所示的单抽样技术相同的原理进行操作，而加倍了抽样率，因此把对电路速度需要减轻了一个为二的因子。德尔塔-西格玛调制器180可以用在图3所示的作为发送德尔塔-西格玛调制器64A和64B中。

互补放大器182接收中心定位在载波频率的数字调制RF信号。在非反转输出端，互补放大器182产生是互补放大器182输入端电压的G倍的电压。在反转输出端，互补放大器182产生是互补放大器182输入端电压的-G倍的电压。互补放大器182的反转和非反转输出端连到开关184的两个输入端。开关184的控制端决定哪个输入端被连到输出端和由变频时钟CLK驱动，以便开关184的输出端可选地连到互补放大器182的反转和非反转输出端。

总之，互补放大器182和开关184像上面充分解释的那样执行换向器的功能。开关184的输出端连到核心双重抽样德尔塔-西格玛调制器的输入端。核心双重抽样德尔塔-西格玛调制器是由合成器188、环路放大器190、环路滤波器192、偶数相位数模转换器196A和奇数相位数模转换器196B组成的。

开关184的输出端连到环路放大器190的非反转输入端。环路放大器190的输出是它的非反转输入端口和它的反转输入端口的电压之间的差乘移电压增益A，其中电压增益典型地是大的正常数。环路放大器190的输出端连到环路滤波器192的输入端。在优选实施例中，环路滤波器192是模拟低通滤波器，但可以用其它形式实现。在一个实施例中，环路放大器190和环路滤波器192作为积分器。

环路滤波器192的输出端连到偶数相位边沿触发比较器194A的输入端，并且也连到奇数相位边沿触发比较器194B的输入端。偶数相位边沿触发比较器194A和奇数相位边沿触发比较器194B的时钟输入端连到变频时钟CLK。偶数相位边沿触发比较器194A和奇数相位边沿触发比较器194B用变频时钟CLK的相对的边沿来定时。例如，在一个实施例中，偶数相位边沿触发比较器194A在变频时钟CLK的上升沿进行比较，而奇数相位边沿触发比较器194B在变频时钟CLK的下降沿进行比较。

由偶数相位边沿触发比较器194A和奇数相位边沿触发比较器194B输出的逻辑值分别连到数模转换器196A和数模转换器196B的输入端。数模转换器196A和数模转换器196B的输出通过合成器188进行合并，并驱动环路放大器190的反转输入端。在一个实施例中，合成器188简单地将两个值加在一起。在另一个实施例中，合成器188将这些值时分复用到环路重。合成器188的第一个实施例的一个有用属性是在数模转换器196A和数模转换器196B之间没有紧密匹配而得到线性，因为它们各自的输出在被呈现给环路放大器之前被有效平均了。

在一个实施例中，偶数相位边沿触发比较器194A和奇数相位边沿触发比较器194B的输出也以和单抽样例子相似的方式连到抽选滤波器66。在这个实施例中，典型地抽选滤波器66的结构被适当修改以适应对代替单高速串行比特流的二比特串行字形式抽样的处理。

由于本发明的连续时间属性，本发明不以现有技术系统的方式限制动态范围。因为这个原因，在许多应用中，不需要将自动增益控制合并入接收机的前端。例如，回头参考图2、3和4，注意由于没有包括自动增益控制机制，提供给互补放大器76的输入波形的幅度和由天线50接收的信号强度的幅度成固定比例。对自动增益控制需要的消除也减少了先前用于避免自动增益控制饱和的严格滤波的需要。如果不用严格滤波，本发明能在单衬底上实现。本发明在单衬底上的实现在尺寸、功耗和性能上具有优点。在优选实施例中，天线信号被滤波以防止带外信号和噪声能量混淆进期望信号带，例如图2中滤波器52所示的那样。变频时钟的频率可以从滤波器中所通过的频率范围内选择。

本发明可以不离开它的精神和本质特性而以其它特定形式实现。描述的实施例在所有方面被认为仅仅作为说明性的而不是限制性的，因此，本发明的范围由所附权利要求书而不是由前面的描述来表明。所以随权利要求等效范围和含义而来的变化包含在它们的范围内。

Claims (19)

1.一种接收无线传送的方法，包括步骤：

在每一个变频时钟的半时钟周期上反转输入波形的极性来产生换向的波形；和

通过采用由所述变频时钟计时的德尔塔-西格玛调制器来将换向的波形转换为一系列具代表性的数字值。

2.如权利要求1的方法，其特征在于所述输入波形中心定位在射频，并携带已调制信号，其中所述变频时钟具有大约等于所述射频的频率，以及所述代表性的数字值系列代表所述已调制信号。

3.如权利要求2的方法，其特征在于进一步包括：对所述代表性的数字值系列根据可编程滤波器的特性进行数字滤波的步骤，其中所述可编程滤波器的特性是基于所述已调制信号的调制类型来选择的。

4.如权利要求1的方法，其特征在于所述反转步骤进一步包括以下步骤：

产生所述输入波形的反转信号的表示；

产生所述输入波形的非反转信号的表示；

将所述反转信号表示连到开关的第一个输入端口；

将所述非反转信号表示连到所述开关的第二个输入端口；和

将所述变频时钟连到所述开关的控制端口。

5.如权利要求1的方法，其特征在于所述输入波形通过天线接收，其中所述输入波形的幅度和通过所述天线接收的信号强度的幅度成固定比例。

6.如权利要求1的方法，其特征在于进一步包括对天线信号滤波以防止带外信号和噪声功率混淆进期望信号带内的步骤，所述滤波步骤产生所述输入波形，并且其中所述变频时钟的频率从所述滤波步骤中所通过的频率范围中选择。

7.一种接收机，包括：

连续时间换向器，其被配置成和数字变频时钟相连，并且在每一个所述变频时钟的半时钟周期使提供给输入端口的输入信号的极性反转，且在输出端口产生换向信号；和

德尔塔-西格玛调制器，其具有连到所述数字变频时钟的时钟输入端口，并且具有连到所述连续时间换向器的所述输出端口的信号输入端口和具有被配置成产生一系列代表所述输入信号携带的调制波形的数字值的输出端口。

8.如权利要求7的接收机，其特征在于其中所述连续时间换向器包括：

互补放大器，其被配置成接收所述输入信号，并在反转输出端口产生所述输入信号的反转版本，在非反转输出端口产生所述输入信号的非反转版本；和

开关，具有连到所述反转输出端口的第一输入端口，具有连到所述非反转输出端口的第二输入端口，以及具有连到所述数字变频时钟的控制端口。

9.如权利要求7的接收机，其特征在于其中所述德尔塔-西格玛调制器包括：

环路放大器，其具有连到所述连续时间环路调制器的所述输出端口的第一输入端口，且具有第二输入，以及具有输出端口；

连到所述环路放大器的所述输出端口的连续时间环路滤波器，其具有输出端口；

连到所述连续时间环路滤波器的所述输出端口的边沿触发比较器，其具有连到所述数字变频时钟的时钟输入且具有输出端口；和

一比特数模转换器，其具有连到所述边沿触发比较器的所述输出端口的输入端口，并且具有连到所述环路放大器的所述第二输入的输出端口。

10.如权利要求7的接收机，其特征在于进一步包括可编程数字滤波器，其具有连到所述德尔塔-西格玛调制器的所述输出的输入端口，所述可编程滤波器配置成相应于根据所述调制波形的调制类型选择的滤波特性对所述数字值系列进行滤波。

11.如权利要求7的接收机，其特征在于进一步包括连到所述连续时间换向器的天线，以便接收所述输入信号，其中所述输入波形的幅度和通过所述天线接收的信号强度的幅度成固定比例。

12.如权利要求7的接收机，其特征在于进一步包括配置成接收天线信号并防止带外信号和噪声功率混淆进期望信号带内的滤波器，所述滤波器被连到所述连续时间换向器的所述输入端口，其中所述变频时钟的频率从所述滤波器中所通过的频率范围中选择。

13.一种电路，包括：

非转换单一逻辑跟随器中的线性运算放大器，其被配置成接收输入波形；

晶体管网络，其具有连到所述线性运算放大器输出的第一输入端，以及具有连到所述输入波形的第二输入端；所述线性运算放大器和所述第一互补晶体管网络被配置成产生一对和所述输入波形的输入电压电平线性相关的互补电流；

连到所述晶体管网络的第一电流源，其被配置成通过所述第一晶体管网络提供固定电流；

换向器网络，其连接时钟信号，以及连到和所述输入波形的所述输入电压电平线性相关的所述互补电流对；

第二电流源，其被配置成用于产生固定电流；

连到所述第二电流源的交换网络，其具有配置成连接逻辑值和产生互补交换电流的互补输入端口，其中所述互补交换电流被连到所述换向器网络以便一起控制由该电路产生的互补电压输出。

14.一种接收无线传送的设备，包括：

在每一个变频时钟的半时钟周期反转输入波形的极性来产生换向的波形的装置；和

通过采用由所述变频时钟同步的德尔塔-西格玛调制器将换向的波形转换为一系列具代表性的数字值的装置。

15.如权利要求14的设备，其特征在于所述输入波形中心定位在射频，并携带已调制信号，其中所述变频时钟具有大约等于所述射频的频率，而所述代表性的数字值系列代表所述已调制信号。

16.如权利要求15的设备，其特征在于进一步包括对所述代表性的数字值系列根据可编程滤波器的特性进行数字滤波的装置，其中所述可编程滤波器的特性是基于所述已调制信号的调制类型来选择的。

17.如权利要求14的设备，其特征在于其中所述反转装置进一步包括：

产生所述输入波形的反转信号的表示；

产生所述输入波形的非反转信号的表示；

将所述反转信号表示连到开关的第一个输入端口；

将所述非反转信号表示连到所述开关的第二个输入端口；和

将所述变频时钟连到所述开关的控制端口。

18.如权利要求14的设备，其特征在于其中所述输入波形是通过天线接收的，其中所述输入波形的幅度和通过所述天线接收的信号强度的幅度成固定比例。

19.如权利要求14的设备，其特征在于进一步包括对天线信号滤波以防止带外信号和噪声功率混淆进期望信号带内的装置，所述滤波装置产生所述输入波形，并且其中所述变频时钟的频率从所述滤波步骤中所通过的频率范围中选择。

Images