KR20090023702A - 주파수 변환을 위한 시스템, 방법 및 장치 - Google Patents

주파수 변환을 위한 시스템, 방법 및 장치 Download PDF

Info

Publication number
KR20090023702A
KR20090023702A KR1020097000944A KR20097000944A KR20090023702A KR 20090023702 A KR20090023702 A KR 20090023702A KR 1020097000944 A KR1020097000944 A KR 1020097000944A KR 20097000944 A KR20097000944 A KR 20097000944A KR 20090023702 A KR20090023702 A KR 20090023702A
Authority
KR
South Korea
Prior art keywords
signals
signal
complementary pair
current signal
mixer
Prior art date
Application number
KR1020097000944A
Other languages
English (en)
Other versions
KR101066054B1 (ko
Inventor
웨이 저우
아리스토텔레 하드지크리스토스
거칸월 카말 사호타
솔티 펑
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20090023702A publication Critical patent/KR20090023702A/ko
Application granted granted Critical
Publication of KR101066054B1 publication Critical patent/KR101066054B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H03D7/166—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/008—Networks using time-varying elements, e.g. N-path filters with variable switch closing time
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H2007/0192—Complex filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)
  • Transmitters (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

일 실시형태에 따른 방법은 무선 주파수 전류 신호에 대한 믹싱 동작을 수행하기 위해, 50% 보다 실질적으로 더 작은 듀티 사이클을 갖는 로컬 오실레이터 신호들의 쿼드러처 세트를 이용하는 단계를 포함한다. 다른 실시형태들은 25% 보다 더 작은 듀티 사이클을 갖는 로컬 오실레이터 신호들의 쿼드러처 세트를 이용하는 단계를 포함한다.
Figure P1020097000944
로컬 오실레이터, 주파수 변환, 상보 쌍

Description

주파수 변환을 위한 시스템, 방법 및 장치{SYSTEMS, METHODS, AND APPARATUS FOR FREQUENCY CONVERSION}
35 U.S.C.§119 하의 우선권 주장
본 특허출원은 "잡음 및 이득을 개선시키기 위한 쿼드러처 믹서에 있어서의 비-중첩 클럭의 사용 (Using non-overlap clock in quadrature mixer to improve noise and gain)" 의 명칭으로 2006년 7월 11일자로 출원되어 본 발명의 양수인에게 양도되어 있고 본 명세서에 참조로 명백히 포함되는 가출원 제 60/830,198 호를 우선권 주장한다.
발명의 기술분야
본 발명은 무선 통신에 관한 것이다.
배경
일 위치로부터 다른 위치로 정보를 전송하는 다수의 기술들은 하나 이상의 주파수 변환 동작들을 포함한다. 송신 애플리케이션에 있어서, 예를 들어, 정보를 반송하는 신호는, 무선 채널 또는 도전성 또는 광학 케이블과 같은 매체를 통한 송신을 위해 무선 주파수 (RF) 신호로 상향변환될 수도 있다. 수신 애플리케이션에 있어서, 정보를 반송하는 RF 신호는 그러한 매체로부터 수신되고, 프로세싱 및/또는 복조를 위해 중간 주파수 또는 기저대역으로 하향변환될 수도 있다.
일반적으로, 주파수 변환 동작들을 수행하기 위해 믹서들이 사용된다. 통상적인 애플리케이션에 있어서, 믹서는 초기 주파수 (F0) 에서의 신호를 로컬 오실레이터 (LO) 신호로 승산하여 합 및 차 주파수에서의 컴포넌트들을 획득하도록 배열된다. 예를 들어, 쿼드러처 (quadrature) 믹싱 동작은 다음과 같은 식, 즉,
Figure 112009002890417-PCT00001
Figure 112009002890417-PCT00002
에 따라 90도 위상 어긋남 (out of phase) 인 2개의 채널들을 획득하는데 이용될 수도 있다. 필요하다면, 각각의 채널에 있어서의 2개의 결과적인 주파수 컴포넌트들 중 원하는 주파수 컴포넌트가 믹서 출력을 대역통과 필터링함으로써 선택될 수도 있다.
헤테로다인 회로에 있어서, 중간 주파수 (IF) 는 기저대역 및 RF 모두와 현저히 상이하여, 통상적으로, 기저대역과 RF 간의 변환은 2 이상의 스테이지에서 수행된다. 호모다인 (homodyne) 또는 "제로 IF" 회로에 있어서, LO 신호의 주파수는 RF 와 실질적으로 동일하여, 그 신호는 하나의 스테이지에서 기저대역과 RF 사이에서 변환된다. "로우 (low) IF" 또는 "준-제로 (near-zero) IF" 로 지칭되는 다른 기술들에 있어서, IF 는 기저대역에 근접한다 (예를 들어, 수백 kHz 이하).
개요
일 실시형태에 따른 장치는, 로컬 오실레이터 (LO) 신호들의 제 1 상보 쌍 (complementary pair) 의 신호와 LO 신호들의 제 2 상보 쌍의 신호 간의 위상차가 90도와 실질적으로 동일하도록 LO 신호들의 제 1 상보 쌍 및 LO 신호들의 제 2 상보 쌍을 생성하도록 구성된 신호 생성기를 갖는 주파수 변환기를 포함한다. 주파수 변환기는 또한, 무선 주파수 (RF) 전류 신호를 LO 신호들의 제 1 상보 쌍과 믹싱하도록 구성 및 배열된 제 1 믹서, 및 RF 전류 신호를 LO 신호들의 제 2 상보 쌍과 믹싱하도록 구성 및 배열된 제 2 믹서를 가진다. 이 장치에 있어서, 신호 생성기는, 50%보다 실질적으로 더 작은 듀티 사이클을 갖도록 제 1 및 제 2 상보 쌍들의 각각의 신호를 생성하도록 구성된다.
일 실시형태에 따른 주파수 변환 방법은 로컬 오실레이터 (LO) 신호들의 제 1 상보 쌍의 신호와 LO 신호들의 제 2 상보 쌍의 신호 간의 위상차가 90도와 실질적으로 동일하도록 LO 신호들의 제 1 상보 쌍 및 LO 신호들의 제 2 상보 쌍을 생성하는 단계를 포함한다. 그 방법은 또한, 무선 주파수 (RF) 전류 신호를 LO 신호들의 제 1 상보 쌍과 제 1 채널에서 믹싱하는 단계, 및 RF 전류 신호를 LO 신호들의 제 2 상보 쌍과 제 2 채널에서 믹싱하는 단계를 포함한다. 이 방법에 있어서, 제 1 및 제 2 상보 쌍들의 각각의 신호는 50%보다 실질적으로 더 작은 듀티 사이클을 가진다.
다른 실시형태에 따른 장치는, 로컬 오실레이터 (LO) 신호들의 제 1 상보 쌍의 신호와 LO 신호들의 제 2 상보 쌍의 신호 간의 위상차가 90도와 실질적으로 동일하도록 LO 신호들의 제 1 상보 쌍 및 LO 신호들의 제 2 상보 쌍을 생성하는 수단 을 갖는 주파수 변환기를 포함한다. 주파수 변환기는 또한, 무선 주파수 (RF) 전류 신호를 LO 신호들의 제 1 상보 쌍과 제 1 채널에서 믹싱하는 수단, 및 RF 전류 신호를 LO 신호들의 제 2 상보 쌍과 제 2 채널에서 믹싱하는 수단을 포함한다. 이 장치에 있어서, 그 생성 수단은, 50%보다 실질적으로 더 작은 듀티 사이클을 갖도록 제 1 및 제 2 상보 쌍들의 각각의 신호를 생성하도록 구성된다.
도면의 간단한 설명
도 1a 는 2개의 믹서들을 포함하는 주파수 변환기의 블록도를 도시한 것이다.
도 1b 는 트랜스임피던스 증폭기들을 구동하는 주파수 변환기의 블록도를 도시한 것이다.
도 2a 는 액티브 믹서의 일 구현의 개략도를 도시한 것이다.
도 2b 는 액티브 믹서의 다른 구현의 개략도를 도시한 것이다.
도 3a 는 패시브 믹서의 개략도를 도시한 것이다.
도 3b 는 도 3a 에 도시된 패시브 믹서의 다른 개략도를 도시한 것이다.
도 4 는 패시브 전류-정류 (current-commutating) 믹서 아키텍처에 기초한 주파수 변환기 (100) 의 블록도를 도시한 것이다.
도 5 는 주파수 변환기 (100) 의 일 예 (110) 의 블록도를 도시한 것이다.
도 6a 는 바이어싱 배열의 일 예의 개략도를 도시한 것이다.
도 6b 는 바이어싱 배열의 다른 예의 개략도를 도시한 것이다.
도 7 은 MOSFET 특성 곡선의 일 예를 도시한 것이다.
도 8 은 50% 의 듀티 사이클을 갖는 로컬 오실레이터 신호들의 쿼드러처 세트의 도면을 도시한 것이다.
도 9 는 4 분주 (divide-by-4) 카운터의 블록도를 도시한 것이다.
도 10 은 다상 (polyphase) 필터의 개략도를 도시한 것이다.
도 11 은 도 8 의 로컬 오실레이터 신호들의 세트에 있어서 온 사이클 (on-cycle) 들 간의 중첩의 일 예를 도시한 것이다.
도 12 는 도 11 의 주기 A 에 도시된 중첩으로부터 기인한 크로스-채널 회로 경로의 일 예를 도시한 것이다.
도 13 은 도 11 의 주기 B 에 도시된 중첩으로부터 기인한 크로스-채널 회로 경로의 일 예를 도시한 것이다.
도 14 는 I 믹서와 Q 믹서 간의 저항성 분리의 일 예를 도시한 것이다.
도 15 는 일 실시형태에 따른 로컬 오실레이터 신호들의 세트의 일 예를 도시한 것이다.
도 16 은 도 8 에 도시된 LO 신호들의 세트를 도 15 에 도시된 LO 신호들의 세트로 변환하는데 이용될 수도 있는 로직 회로의 블록도를 도시한 것이다.
도 17 은 도 8 에 도시된 LO 신호들의 세트를 25% 보다 더 작은 듀티 사이클을 갖는 LO 신호들의 세트로 변환하는데 이용될 수도 있는 로직 회로의 블록도를 도시한 것이다.
상세한 설명
일반적으로, 변환 이득이 최대화되고/되거나 변환된 신호에 있어서의 잡음의 레벨이 최소화되도록 주파수 변환을 수행하는 것이 바람직하다.
용어 "노드" 는, "잠재적으로 어떠한 변경도 존재하지 않는 회로의 영역" 이라는 그 통상적인 의미를 포함하도록 본 명세서에서 사용된다. 용어 "단자" 는 회로, 디바이스 또는 엘리먼트의 "단자 노드" 라는 그 통상적인 의미를 포함하도록 본 명세서에서 사용된다.
비록 편의를 위해 다음의 설명은 주로 신호 수신을 위해 구성된 애플리케이션들 및 디바이스들을 언급하지만, 개시된 구조들 및 방법들은 또한 신호 송신을 위해 구성된 애플리케이션들 및 디바이스들에 적용될 수도 있으며, 그러한 애플리케이션은 명백히 예상되며 본 명세서에 의해 개시된다.
비록 믹서의 대향 단들을 "RF" 및 "IF" 로서 표시하는 관행을 본 명세서에서 따르지만, 직접 변환 또는 "제로 IF" 애플리케이션들 (즉, RF 와 기저대역 간의 직접 변환) 을 위해 본 명세서에서 개시된 주파수 변환기들 및 다른 구조들의 이용이 명백히 예상되며 본 명세서에 의해 개시된다. 따라서, 본 명세서에서 사용되는 바와 같은 레이블 "IF" 는, 제로와 실질적으로 동일 (즉, 기저대역 신호) 할 수도 있는, RF 와 LO 주파수들 간의 차이인 주파수에서의 신호를 간단히 나타낸다는 것을 이해해야 한다.
도 1a 는 2개의 믹서들 (10i, 10q) 을 포함하는 쿼드러처 믹서 아키텍처에 기초한 주파수 변환기의 블록도를 도시한 것이며, 2개의 믹서들 (10i, 10q) 각각은 차동 RF 입력부에 커플링되고 IF 신호들의 쿼드러처 쌍의 각각의 신호를 출력한다. 믹서들은 다양한 방식으로 구현될 수도 있다. 예를 들어, 일부 구현예들은 송신선 구조, 패시브 컴포넌트 (저항기, 캐패시터 및/또는 인덕터), 및/또는 다이오드를 이용한다. 하지만, 대부분의 믹서들은 바이폴라 접합 트랜지스터 (BJT) 또는 금속 산화물 반도체 전계 효과 트랜지스터 (MOSFET) 와 같은 액티브 디바이스들로 구현되며, 이들은 저비용, 소형의 피처 사이즈 및 우수한 재생가능성과 같은 바람직한 특성들을 갖도록 제조될 수도 있다. MOSFET 은 채널 영역을 가로지르는 전류 흐름을 제어하도록 구성된 게이트를 포함하며, 이 채널 영역은 게이트에 인접하면서 또한 게이트로부터 절연되고 그리고 게이트의 양 측면에 하나씩 2개의 단부 ("드레인" 및 "소스" 로 지칭됨) 를 가진다.
현재, 믹서들은 통상 스위칭 믹서들로서 구현된다. 스위칭 믹서는, 로컬 오실레이터 주파수 및 위상에 따라, 실질적으로 동일한 진폭 및 반대 크기를 갖는 2개의 값들 (예를 들어, +1 및 -1) 사이에서 교번하는 시퀀스에 의해 RF 신호를 승산하도록 구성된다. 그러한 믹서들은, RF 신호의 2 측을 믹서 출력 단자들 사이에서 스위칭하도록 배열된 BJT 또는 MOSFET 와 같은 디바이스들을 이용하여 구현된다.
스위칭 믹서 아키텍처는 RF 전압 ("전압-정류" 아키텍처) 또는 RF 전류 ("전류-정류" 아키텍처) 를 스위칭하도록 구성될 수도 있다. 도 1b 는 전류-정류 쿼드러처 믹서 아키텍처에 기초한 주파수 변환기의 블록도를 도시한 것이다. 이 예에 있어서, 스위칭 믹서들 (12i, 12q) 의 출력들은, 피드백을 갖는 차동 연산 증폭기들로서 본 명세서에서 구현된 각각의 트랜스임피던스 증폭기들 (20i, 20q) 을 구동시키며, 이 차동 연산 증폭기들은 전류 신호들을 전압 신호들로 변환한다.
스위칭 믹서는 액티브 구성 또는 패시브 구성에 따라 구현될 수도 있다. 도 2a 는 길버트 셀로서 또한 공지된 더블 밸런스드 (double balanced) 액티브 전류-정류 믹서 회로의 일 예의 개략도를 도시한 것이다. 이 회로는 차동 트랜스컨덕턴스 스테이지 (M1, M2) 및 쿼드러처 믹서 코어 (M3~M6) 를 포함한다. 그 믹서 코어는 2개의 차동 쌍들 (M3, M4 및 M5, M6) 을 포함하며, 완전히 밸런싱된 위상-반전 전류 스위치로서 동작한다. 믹서 코어 스위치들의 게이트들은, 상보적인 (즉, 180도 위상 어긋남) 로컬 오실레이터 (LO) 신호들의 쌍 (LO+, LO-) 에 의해 구동되도록 배열된다. 통상적으로, (예를 들어, 짝수 차수 고조파를 회피하기 위해) 50%에 실질적으로 근접한 듀티 사이클을 각각의 LO 신호가 갖는 것이 바람직하다.
도 2b 에 도시된 바와 같이, 스위칭 (또는 "스티어링") 될 바이어스 전류를 제공하는 전류 소스가 액티브 디바이스 (M7) 로서 구현될 수도 있다. 대안적으로, 전류 소스는 인덕터 또는 LC 회로 (예를 들어, RF 주파수에서 공진하는 병렬 LC 탱크) 로서 구현될 수도 있다. 다른 예에 있어서, 디바이스들 (M1, M2) 의 소스들은 전류 소스를 통하는 것보다는 VSS 레일에 직접 접속된다. 또한, 2개의 믹서 코어들 (예를 들어, I 채널에서 하나 및 Q 채널에서 하나) 이 공통 트랜스컨덕턴스 스테이지를 공유하는 것이 가능하다. 정합된 부하들 (ZL) 은 도 2b 에 도시된 바와 같이 저항기들로서 구현될 수도 있다. 대안적으로, 정합된 부하들은 인덕터들과 같은 다른 패시브 컴포넌트들을 포함하거나 이 다른 패시브 컴포넌 트들로서 또는 액티브 부하들로서 구현될 수도 있다.
액티브 믹서들의 하나의 잠재적인 단점은 "플릭커 잡음" 으로서 통칭되는 1/f 잡음이다. 스위칭 믹서의 차동 쌍의 일 스위치로부터 다른 스위치로 RF 신호를 스위칭하는 액션은 즉각적으로 발생하지 않고, 액티브 믹서들은, 차동 쌍에 있어서의 양 스위치들이 온 (on) 일 경우 (즉, 양 디바이스들의 채널들이 실시 중일 경우) 에 플릭커 잡음을 생성한다. 이 주기는 "크로스오버 포인트" 로 지칭되고, 이 주기는, 로컬 오실레이터의 파형이 정방형보다는 원형이 될 경우에 특별히 고 주파수에서 발생할 수도 있다. 이러한 플릭커 잡음은 믹서 출력에서 볼 수 있고, 일반적으로, 스위칭 디바이스들에 있어서의 DC 바이어스 전류의 레벨에 비례한다.
플릭커 잡음은, 주파수에 반비례하는 전력 스펙트럼 밀도를 가진다. 헤테로다인 아키텍처에 있어서, 믹서 출력 주파수는, 통상, 플릭커 잡음이 현저한 주파수의 범위보다 훨씬 높다. 하지만, 플릭커 잡음이 저 주파수에서 지배적이기 때문에, 이 플릭커 잡음은 호모다인 ("제로-IF" 또는 "직접 변환") 아키텍처 및 로우-IF 아키텍처에 있어서 현저한 문제가 될 수도 있다. 일반적으로, 믹서 스위치들의 플릭커 잡음은 프론트 엔드 플릭커 잡음에 대해 주요한 기여자이다.
믹서에 있어서의 플릭커 잡음 생성은 액티브 믹서보다는 패시브 믹서를 이용함으로써 크게 감소될 수도 있다. 도 3a 는 4개의 MOSFET 스위치들 (N1~N4) 을 포함하는 패시브 믹서의 개략도를 도시한 것이다. 도 3b 는, 그 링 구조를 나타내는 동일 회로의 다른 도면을 도시한 것이다. 패시브 믹서의 스위치들의 채 널들이 실질적으로 어떠한 DC 전류도 반송하지 않기 때문에, 스위치들에 의한 플릭커 잡음 생성은 크게 제거될 수도 있고, 이러한 특징은 1/f 잡음에 민감한 애플리케이션들에 있어서의 패시브 믹서들의 주요 이점이다.
스위칭 믹서에 있어서의 스위치들의 사이즈는, 한편으로는 선형성과 정합성 간의 및 다른 한편으로는 잡음과 구동 요건 간의 원하는 트레이드오프에 따라 최적화될 수도 있다. 더 큰 스위치는, 선형성과 정합성을 개선시키는 더 낮은 온 저항을 갖지만, 잡음 및 구동 요건을 증가시키는 더 큰 기생 캐패시턴스를 갖는 경향이 있을 것이다. 일 예에 있어서, 패시브 믹서의 구현의 스위치들 (N1~N4) 은 약 300~400 의 범위 (삼백 내지 사백) 의 W/L 비율을 갖도록 구성된다.
상술된 바와 같이, 패시브 믹서들은 실질적으로 어떠한 바이어스 전류 없이 동작하며, 따라서, 통상적으로, 액티브 믹서들보다 더 적은 전력을 소비하고 훨씬 더 작은 플릭커 잡음을 생성한다. 하지만, 패시브 믹서들은 또한 1보다 작은 변환 이득 (즉, 변환 손실) 을 가져서, 일반적으로, 패시브 믹서의 출력이 증폭되어야 한다. 통상적으로, 패시브 믹서는, 연산 증폭기 (또는 "opamp") 를 포함할 수도 있는 증폭 스테이지를 수반한다. 불행히도, opamp 는 플릭커 잡음 및 백색 잡음 양자에 기여하며, 플릭커 잡음은 저 주파수 (예를 들어, CMOS 설계에 있어서 수 MHz 미만) 에서 지배적이다. 증폭 스테이지에 의한 잡음 기여의 레벨을 최소화하는 것이 바람직하다.
도 3a, 3b 에 도시된 바와 같은 패시브 믹서 (50) 는 전압-정류 믹서 또는 전류-정류 믹서로서 이용될 수도 있다. 도 4 는, 패시브 믹서 (50) 의 2개의 인스턴스 (50i, 50q) 를 포함하는 전류-정류 쿼드러처 믹서 아키텍처에 기초한 주파수 변환기 (100) 의 일 예를 도시한 것이다. 주파수 변환기 (100) 는, RF 전압 신호를 전류 신호로 변환하고 그리고 믹서들에 AC 커플링되는 트랜스컨덕턴스 스테이지 (디바이스들 (T1, T2) 을 포함) 를 가진다. 다른 예에 있어서, 디바이스들 (T1, T2) 의 소스들은 전류 소스를 통하는 것 보다는 VSS 레일에 직접 접속된다. 로컬 오실레이터 신호들 (미도시) 은 또한 각각의 믹서 스위치 게이트들에 AC 커플링 (용량적으로 커플링) 될 수도 있다. 각각의 믹서는 저 임피던스 부하를 구동하고, 이 저 임피던스 부하는 이 예에 있어서 각각의 폐쇄 루프 opamp (20i, 20q) 의 가상 그라운드이다. 어떤 경우, 각각의 패시브 믹서 (50i, 50q) 는 또한 (예를 들어, 고 주파수 컴포넌트들을 제거하기 위해) 그 출력 단자들을 가로질러 접속되는 소형 캐패시터를 가진다.
도 5 는, MOSFET 들이 전류 소스들을 구현하는데 이용되는 주파수 변환기 (100) 의 일 예 (110) 를 도시한 것이다. 이들 디바이스들에 대한 게이트 바이어스 전압들은 다양한 기술들에 의해 생성될 수도 있다. 도 6a 는, 디바이스들 (T1, T2) 에 대해 액티브 부하로서 기능하는 디바이스들이 자기-바이어싱 (self-bias) 되는 일 예를 도시한 것이다. 이 특정 예에 있어서, 액티브 부하 디바이스들 각각은 그 게이트와 소스 사이의 저항성 경로를 통해 다이오드-접속된다. 도 6b 는, 공통-모드 피드백 (CMFB) 회로가 액티브 부하 디바이스들을 바이어싱하는데 이용되는 다른 바이어싱 예를 도시한 것이다. CMFB 회로들의 다른 형태들 이 또한 그러한 배열에 이용될 수도 있다. 액티브 부하 디바이스들이 자기-바이어싱되든 CMFB 회로를 이용하여 바이어싱되든, 도 6a 및 도 6b 에 도시된 바와 같이, DC 전류를 트랜스컨덕턴스 디바이스들 (T1, T2) 에 제공하는 액티브 디바이스의 DC 동작 포인트를 설정하기 위해, 전류 미러가 이용될 수도 있다. 대안적으로, 대역갭 기준 전압 생성기 또는 PTAT (proportional to absolute temperature) 바이어싱 회로와 같이, 바이어스 전압 생성 회로의 다른 형태가 게이트 바이어스 전압들 중 하나 이상을 생성하는데 이용될 수도 있다.
도 7 은, IDS 가 드레인과 소스 사이의 전류 (즉, n채널 MOSFET 의 채널 영역들의 각각 최양극단 및 최음극단) 를 나타내고 VDS 가 드레인과 소스 사이의 전압을 나타내고 VGS 가 게이트와 소스 사이의 전압을 나타내며 VT 가 디바이스의 임계 전압을 나타내는 MOSFET 특성 곡선의 일 예를 도시한 것이다. 이 도면으로부터 인식할 수도 있는 바와 같이, MOSFET 의 임피던스 (dVDS/dIDS) 는 디바이스가 동작되는 영역에 의존한다. 통상적으로, 액티브 믹서의 스위치들은 포화 영역에서 동작하도록 바이어싱되어, 고 임피던스를 산출한다. 패시브 믹서의 스위치들 (N1~N4) 은 선형 (또는, "3극관(triode)") 영역에서 동작하도록 임계값 근방에서 바이어싱되고, 따라서, 저 임피던스를 가진다.
상술한 바와 같이, 스위칭 믹서의 게이트들은 통상 상보적인 LO 신호들의 쌍에 의해 구동된다. 도 8 은 쿼드러처 믹서 아키텍처의 믹서들을 구동하기 위한 쿼드러처 로컬 오실레이터 신호들의 통상적인 세트의 도면을 도시한 것이다. I+ 신호와 Q+ 신호는 90도 위상 어긋나며, 각각의 신호는, 180도 위상 어긋난 상보물 (I-, Q-) 을 가진다. 이 예에 있어서, 4개의 LO 신호들 각각은 로컬 오실레이터 주파수에서 및 특정 신호의 위상에 따라 0 과 1 사이를 교번하는 진폭을 가진다. 통상적으로, 로컬 오실레이터 신호들은 50% 에 실질적으로 근접한 듀티 사이클을 갖도록 생성되며, 이는 짝수 차수 고조파를 감소시킨다.
도 9 는 도 8 에 도시된 바와 같은 쿼드러처 로컬 오실레이터 신호들의 세트를 생성하는데 이용될 수도 있는 4 분주 회로의 일 예를 도시한 것이다. 이 분주기는 차동 클럭 입력 (도 8 에 도시된 바와 같은 클럭 신호 (CLK) 및 그 상보물 (CLKB)) 을 취하며, I 채널 및 Q 채널 양자에 대한 레일-투-레일 (rail-to-rail) 차동 출력을 생성한다. 도 4 에 도시된 바와 같이, 분주기는, 인버터들보다 더 작고 (예를 들어, 4배 더 작음) 차동 경로들 사이에 배열된 래치들을 포함하며, 이는 신속한 신호 스위칭 및 우수한 차동 밸런스를 유지하는 것을 도울 수도 있다. D 플립 플롭 또는 차동 인버터를 포함하는 4 분주 회로가 또한 공지되어 있다.
어떤 경우, LO 주파수의 4배에서 구동하는 클럭 신호를 생성하기 위한 오실레이터를 구현하는 것은 (예를 들어, 매우 높은 주파수 또는 매우 낮은 전력 애플리케이션에 있어서) 가능하지 않을 수도 있거나, 그렇지 않으면 바람직하지 않을 수도 있다. 그 경우, 다상(多相) 필터 또는 다른 위상 시프트 네트워크와 같은 다른 구조가 쿼드러처 LO 신호들의 세트를 생성하는데 이용될 수도 있다. 도 10 은 도 8 에 도시된 바와 같은 쿼드러처 로컬 오실레이터 신호들의 세트를 생성하도록 구성된 2차 다상 필터의 일 예를 도시한 것이다. 쿼드러처 LO 신호들을 생성하는데 이용될 수도 있는 다른 구조들의 예는 전송선 구조 및 opamp 기반 올패스 (all-pass) 네트워크를 포함한다.
패시브 믹서에 있어서의 스위치들의 저 임피던스는 실제로 수개의 문제들에 이르게 할 수도 있다. 예를 들어, I 채널과 Q 채널 간의 불량한 분리는, 쿼드러처 주파수 변환기에 있어서의 패시브 믹서들의 이용으로 발생할 수도 있는 하나의 중대한 문제이다. 도 8 에 도시된 바와 같이, 예를 들어, 약 50% 의 듀티 사이클을 갖는 LO 신호들이 스위칭 믹서들의 쿼드러처 쌍을 구동시키는데 통상 이용된다. 임의의 순간에, 신호들 (I+ 및 I-) 중 하나가 높고 신호들 (Q+ 및 Q-) 중 하나가 높다는 것을 이 도면으로부터 인식할 수도 있다. 도 11 은 신호 (I+) 의 액티브 절반 사이클 동안의 2개의 중첩 주기의 일 예를 도시한 것이다. 이 중첩의 결과로서 액티브 신호들의 특정 쌍이 매 1/4 사이클마다 변하지만, 임의의 순간, 일 스위치는 I 믹서 및 Q 믹서 양자에서 온 (on) 이다.
패시브 믹서들에 있어서의 스위치들의 저 임피던스 때문에, 양 측면 상의 스위치들을 동시에 개방하는 것은 I 믹서의 출력 단자들과 Q 믹서의 출력 단자들 사이에 경로들을 생성한다. 도 12 에 있어서의 굵은 선들은 도 11 에 도시된 중첩 주기 A 에 대응하는 I 및 Q 믹서 출력들 사이의 경로들의 일 예를 도시한 것이고, 도 13 에 있어서의 굵은 선들은 도 11 에 도시된 중첩 주기 B 에 대응하는 I 및 Q 믹서 출력들 사이의 경로들의 일 예를 도시한 것이다. 믹서들이 (opamp 의 가상 그라운드와 같은) 저 임피던스 입력부를 구동하도록 배열될 경우, 이들 경로들의 일 효과는 각각의 믹서가 저 임피던스 출력을 제공한다는 것이다.
opamp 에 의해 생성된 잡음 전류는 opamp 입력부에서 제공된 바와 같은 이전 스테이지의 출력 임피던스에 반비례한다. 결과적으로, 도 8 의 아키텍처에 있어서의 패시브 믹서 스위치 채널들의 저 출력 임피던스는 opamp 스테이지로부터의 더 높은 잡음 기여에 이르게 할 수도 있다. 또한, I 채널과 Q 채널 사이의 저 임피던스는, 대역 에지 근방에서 비대칭인 상부 측대역 및 하부 측대역 전달 함수들에 이르게 할 수도 있다. 패시브 믹서들을 포함하는 쿼드러처 믹서 아키텍처에 있어서, I 및 Q 믹서 입력들을 서로 분리하는 것이 바람직할 수도 있다. 그러한 분리는, 믹서들 이후의 증폭기 스테이지들의 출력에서의 잡음을 감소시키고/시키거나 대역폭을 가로지르는 이득의 평탄성을 유지하는 것을 도울 수도 있다.
I 및 Q 패시브 믹서들 간의 크로스 커플링의 효과를 회피하기 위한 하나의 접근법은 차동 RF 입력부의 양측을 2개의 별개의 경로들로 스플릿시키기 위한 스플릿터를 이용하는 것이다. 이 접근법은 믹서들을 서로 효과적으로 분리할 수도 있지만, 적절한 스플릿터가 오프-칩 컴포넌트일 것이라는 가능성이 있고, 따라서, 제조 비용 및 회로 풋프린트를 증가시키면서, 스플릿터의 삽입 손실이 총 변환 손실을 더 증가시킬 것이다. 도 13 에 도시된 바와 같이, 다른 접근법은 각각의 믹서의 입력 단자들을 RF 입력부로부터 저항적으로 분리시키는 것이다. 이러한 분리는 I 및 Q 믹서들의 누설 및 크로스 커플링을 감소시킬 수도 있지만, 이러한 접근법은 또한 최적은 아니다. 전압 헤드룸을 감소시키고 또한 변환 손실을 증가시킬 수도 있는 큰 전압 강하에 더하여, 저항기가 또한 열적 잡음에 기여할 것이다.
전류-정류 쿼드러처 믹서 아키텍처에 있어서, 믹서들 사이에 스플릿터 또는 다른 분리 스테이지를 부가하는 것은 각각의 믹서에 이용가능한 RF 전류를 감소시키고 따라서 변환 이득을 감소시킬 수도 있다. 분리 스테이지의 부재 시에도, 전류-정류 쿼드러처 믹서 아키텍처에 있어서 변환 이득을 감소시킬 수도 있는 다른 팩터는 (예를 들어, 도 11 에 도시된 바와 같은) I 및 Q 믹서들의 중첩하는 온 (on)-주기들이다. 그 아키텍처가 액티브 믹서들 또는 패시브 믹서들을 포함하는지 여부에 무관하게, 그러한 스위치 중첩은 RF 전류가 2개의 믹서들 사이에서 스플릿되게 한다. 도 11 에 도시된 바와 같이, I 및 Q 채널들의 스위치 중첩은, 50% 의 듀티 사이클을 갖는 로컬 오실레이터 신호들을 이용하는 쿼드러처 스위칭 믹서 아키텍처에서 계속 발생할 수도 있다.
일 실시형태에 따른 방법에 있어서, 믹싱은 50% 보다 더 작은 듀티 사이클을 갖는 LO 신호들을 이용하여 수행된다. 그러한 LO 신호들이 이용될 경우에 각각의 믹서에 있어서의 스위치들이 더 짧은 온-주기를 갖지만, 더 많은 RF 전류가 그 시간 동안에 믹서에 대해 스위칭되며, 이는 변환 이득에 있어서의 총 이론적 증가를 산출한다. (일반적으로, 기저대역 근방의 주파수에서 지배적인) 믹서의 다운스트림에서 발생하는 잡음에 대하여, 이러한 증가는 더 높은 신호대 잡음비 (SNR) 를 발생시킬 수도 있다. I 및 Q 채널들에 있어서의 패시브 믹서들의 중첩하는 온-주기들을 감소 또는 제거함으로써, 그러한 동작은 또한 opamp 잡음을 감소시킬 수도 있고, 채널들 사이의 분리 스테이지에 대한 필요성을 감소 또는 제거할 수도 있다. 예를 들어, 25% 이하의 듀티 사이클을 갖는 LO 신호들이 이용될 경우, 오직 하나의 믹서만이 한번에 온이다.
도 15 는 25% 의 듀티 사이클을 갖는 로컬 오실레이터 신호들의 쿼드러처 세트의 일 예를 도시한 것이다. 도 8 에 도시된 LO 신호들의 세트에서와 같이, I+ 신호와 Q+ 신호는 90도 위상 어긋나며, 각각의 신호는, 180도 위상 어긋난 상보물 (I-, Q-) 을 가진다. 이 예에 있어서, 4개의 LO 신호들 각각은, 로컬 오실레이터 주파수에서 및 특정 신호의 위상에 따라 0 과 1 사이를 교번하는 진폭을 가진다.
도 16 은, 50% 듀티 사이클을 갖는 LO 신호들의 세트로부터 25% 듀티 사이클을 갖는 LO 신호들의 세트를 생성하는데 이용될 수도 있는 4개의 AND 게이트들을 포함하는 로직 회로의 일 예를 도시한 것이다. 도 8 또는 도 9 에 도시된 바와 같은 LO 신호 생성기는 그러한 회로 또는 그 균등물을 포함하도록 변형될 수도 있다. 다른 구현에 있어서, 도 8 또는 도 9 에 도시된 바와 같은 LO 신호 생성기는 25% 듀티 사이클을 갖는 LO 신호들의 세트를 직접 생성하도록 변형된다.
50% 의 듀티 사이클을 갖는 구형파 (square-wave) LO 신호들의 상보 쌍을 이용하는 믹서 아키텍처로부터 기대될 수도 있는 이론적 변환 이득들 (A) 과 25% 의 듀티 사이클을 갖는 구형파 LO 신호들의 상보 쌍을 이용하는 믹서 아키텍처로부터 기대될 수도 있는 이론적 변환 이득들 (B) 과의 비교는 믹싱 동작의 다음의 식, 즉,
Figure 112009002890417-PCT00003
에 따라 계산될 수도 있으며, 여기서, ωF0 는 입력 신호의 주파수이고, ωLO 는 각각의 LO 신호의 기본 컴포넌트의 주파수이다. 입력 주파수 및 LO 주파수에 대한 각각의 가중치를 나타내기 위한 심볼
Figure 112009002890417-PCT00004
및 β, 그리고 각각 50% 및 25% 의 듀티 사이클을 갖는 LO 신호들을 이용한 믹싱 동작들을 나타내기 위한 아랫첨자 1 및 2 를 사용하면, 이들 이론적 변환 이득 간의 비율을,
Figure 112009002890417-PCT00005
와 같이 나타낼 수 있다.
먼저, 입력 신호들에 대한 가중치
Figure 112009002890417-PCT00006
의 비율을 고려한다. 50% 의 듀티 사이클을 갖는 LO 신호들이 스위칭 믹서들의 쿼드러처 쌍을 구동하는데 이용될 경우, 임의의 순간에, 일 스위치가 I 믹서 및 Q 믹서 양자에서 온이다. 50% 의 듀티 사이클을 갖는 LO 신호들이 예를 들어 도 2 또는 도 3 에 도시된 바와 같은 차동 믹서들의 쿼드러처 쌍을 구동하는데 이용될 경우, 임의의 순간에, 스위치들의 쌍이 I 믹서 및 Q 믹서 각각에서 온이다. 도 11 은 그러한 중첩하는 스위치 활성화의 일 예를 도시한 것이다. 이러한 중첩은 RF 전류가 믹서들 사이에서 스플릿되게 하여, 믹서 스위치 또는 스위치 쌍이 온인 임의의 순간에, 그 믹서는 RF 입력 전류의 오직 절반만을 수신한다. 하지만, 25% 의 듀티 사이클을 갖는 LO 신호들이 이용될 경우, 믹서 스위치 또는 스위치 쌍이 온인 임의의 순간에, 믹서는 RF 입력 전류의 전부를 수신한다. 따라서, 비율
Figure 112009002890417-PCT00007
2/
Figure 112009002890417-PCT00008
1 은 2와 동일하다.
LO 신호들에 대한 가중치 β 간의 관계는, 주파수 도메인에 있어서 LO 신호들을 고려함으로써 결정될 수도 있다. 장방형 펄스들의 주기적인 트레인의 푸리에 변환은 다음의 급수, 즉,
Figure 112009002890417-PCT00009
를 이용하여 표현될 수도 있으며, 여기서, A 는 이득 상수이고 D 는 각각의 펄스의 듀티 사이클이다. 이 식에 있어서, 제 1 항은 DC 오프셋을 나타내고, 합산의 항들은 기본 (i=1 인 경우) 및 고조파 (i>1 인 경우) 를 나타낸다. 0.5 와 동일한 듀티 사이클 D 에 대해, 모든 짝수 i 에 대한 합산의 항들은 제로와 동일하여, LO 신호는 어떠한 짝수 차수 고조파도 포함하지 않는다. 0.5 와 동일하지 않은 D 의 값에 대해, 짝수 차수 고조파에 대응하는 합산 항의 적어도 일부는 제로가 아니다.
상기 급수로부터,
Figure 112009002890417-PCT00010
와 같은 기본 주파수 컴포넌트를 표현할 수 있다. 50% 의 듀티 사이클 D 에 대해, 팩터 sin(πD) 는 1 과 동일하다. 25% 의 듀티 사이클 D 에 대해, 팩터 sin(πD) 는
Figure 112009002890417-PCT00011
와 동일하다.
Figure 112009002890417-PCT00012
의 다른 팩터들이 듀티 사이클에 독립적이기 때문에, LO 신호들의 기본 주파수 컴포넌트의 가중치 간의 비율 β2/β1 은
Figure 112009002890417-PCT00013
와 동일하다.
이들 2개의 가중치 비율에 대한 값들을 상기 식에 대입함으로써 이론적인 변환 이득들 간의 비율을 평가할 수 있다.
Figure 112009002890417-PCT00014
이러한 비율은 I 및 Q 채널들 각각에 개별적으로 적용한다. 이에 따라, I 및 Q 채널들 각각은 (50% 의 듀티 사이클을 갖는 LO 신호들의 세트가 이용되는 경우에 비교할 때) 25% 의 듀티 사이클을 갖는 LO 신호들의 세트가 이용될 경우에
Figure 112009002890417-PCT00015
의 이론적인 이득을 달성하기 때문에, 총 이론적 신호 이득은 3dB 이다.
25% 의 LO 듀티 사이클이 50% 대신 이용될 경우, SNR 에 있어서의 3dB 의 이득은 (예를 들어, opamp에 있어서) 믹서들의 다운스트림에서 발생하는 잡음에 대해 기대될 수도 있다. 예를 들어, SNR 에 있어서의 3dB 의 이득은 믹서 이후의 증폭 스테이지 (예를 들어, 증폭기 (20)) 의 출력에서 기대될 수도 있다. 비록 이 이득은 믹서들에 의해 수신되는 바와 같은 신호에서 나타나는 잡음 (예를 들어, LNA 로부터의 잡음) 에 적용하지 못할 수도 있지만, 어떤 애플리케이션에 있어서, 지배적인 잡음 소스는 믹싱 스테이지 이후에 발생한다. 예를 들어, 패시브 믹서들에 기초한 주파수 변환기에 있어서, 플릭커 잡음은, 주로, 믹서들에 뒤따르는 opamp 로부터 유래한다.
쿼드러처 LO 신호들의 세트가 25% 의 듀티 사이클을 갖도록 생성될 경우, 믹서들에서 적용된 바와 같은 신호들은 파형 라운딩과 같은 왜곡으로 인해 25% 보다 더 큰 듀티 사이클을 가질 가능성이 있으며, 이는 기생 캐패시턴스와 같은 효과에 의해 기인될 수도 있다. 듀티 사이클이 25% 를 초과한다면 I 채널과 Q 채널 사이의 스위치 온-타임 중첩이 발생할 수도 있음을 도 15 로부터 인식할 수도 있다. 그러한 중첩은 상술한 바와 같은 RF 전류 스플릿팅 및/또는 더 큰 opamp 잡음을 발생시킬 수도 있다. 추가적인 실시형태에 있어서, LO 신호들은 25% 보다 더 작은 듀티 사이클을 갖도록 생성된다. 그러한 하나의 예에 있어서, LO 신호들은 25% 보다 실질적으로 더 작은 듀티 사이클을 갖도록 생성된다 (LO 신호들의 듀티 사이클의 콘텍스트에 있어서, "실질적으로 더 작은" 은 "10% 이상만큼 더 작은" 을 의미함). 예를 들어, LO 신호 생성기는 20% 또는 심지어 15% 의 듀티 사이클을 갖는 LO 신호들의 세트를 생성하도록 구성될 수도 있다. 도 17 은, 도 8 에 도시된 LO 신호들의 세트를 25% 보다 더 작은 듀티 사이클을 갖는 LO 신호들의 세트로 변환하는데 이용될 수도 있는 4개의 AND 게이트들 및 4 개의 지연 엘리먼트들을 갖는 로직 회로의 일 예를 도시한 것이다. 이 경우, 각각의 출력 신호 (bI+/-, bQ+/-) 에 대해 원하는 듀티 사이클은 각각의 지연 엘리먼트에 대해 적절한 지연 값을 선택함으로써 구성될 수도 있다. 도 8 또는 도 9 에 도시된 바와 같은 LO 신호 생성기는 그러한 회로 또는 그 균등물을 포함하도록 변형될 수도 있다. 다른 구현에 있어서, 도 8 또는 도 9 에 도시된 바와 같은 LO 신호 생성기는 25% 듀티 사이클을 갖는 LO 신호들의 세트를 직접 생성하도록 변형된다. 듀티 사이클이 더 작아지게 됨에 따라 기본 주파수 컴포넌트의 크기가 감소하기 때문에, 25% 에 근접한 듀티 사이클 값을 유지하면서 스위치 중첩을 회피하도록 기대될 수도 있는 특정 애플리케이션에 대한 듀티 사이클 값을 결정하는 것이 바람직할 수도 있다.
LO 신호들에 있어서의 고조파는 믹서 출력 신호에 있어서 원하지 않는 컴포넌트들을 발생시킬 수도 있다. 예를 들어, 25% 에 근접한 듀티 사이클을 갖는 LO 신호는, 주파수 ωF0±2ωLO 에서 컴포넌트들을 발생시킬 수도 있는 강한 2차 고조파를 가진다. 어떤 경우, 믹서 출력을 필터링하거나, 또는 그렇지 않으면, 믹싱된 신호의 2 이상의 주요 주파수 컴포넌트들 중에서 하나를 선택하는 것이 바람직할 수도 있다. 상술한 바와 같이, 예를 들어, 고 주파수를 억제하기 위해 각각의 믹서의 출력 단자를 가로질러, 소형의 캐패시터가 포함될 수도 있다.
설명된 실시형태들의 상기 제시는 당업자로 하여금 본 발명을 제조 또는 이용하게 하도록 제공된다. 이들 실시형태들에 대한 다양한 변형예들이 가능하며, 본 명세서에서 제시된 일반 원리들은 다른 실시형태들에 또한 적용될 수도 있다. 예를 들어, 일 실시형태는 하드 와이어드 회로로서, 주문형 집적회로로 제조된 회로 구성물로서, 또는 머신 판독가능 코드와 같은, (반도체 또는 다른 휘발성 또는 비휘발성 메모리, 또는 디스크와 같은 자기 및/또는 광학 매체와 같은) 데이터 저장 매체로부터 또는 데이터 저장 매체에 로딩된 소프트웨어 프로그램 또는 비휘발성 저장부에 로딩된 펌웨어 프로그램으로서 부분적으로 또는 전체적으로 구현될 수도 있으며, 이러한 머신 판독가능 코드는 마이크로 프로세서 또는 다른 디지털 신호 프로세싱 유닛과 같은 로직 엘리먼트들의 어레이 또는 유한 상태 머신에 의해 실행가능한 명령들이다.
실시형태들은 또한, 첨부된 특허청구범위에 기재된 바와 같은 및 구조적 실시형태들의 동작들의 설명에 의해 본 명세서에 명백하게 개시된 바와 같은 주파수 변환 방법들을 포함한다. 이들 방법 각각은 하나 이상의 데이터 저장 매체에 머신 판독가능 코드로서 명백히 포함될 수도 있다.
주파수 변환을 이용하는 무선 통신 애플리케이션의 예는 셀룰러 전화기, 개인휴대 정보단말기 (PDA), 페이저, (Blackberry™ 과 같은) 휴대용 이메일 디바이스, 및 소비자용 및 다른 사용을 위한 위성 디바이스 (예를 들어, GPS 수신기, 가입 음악 수신기, 텔레비전 수신기) 와 같은 무선 통신용 휴대용 디바이스를 포함한다. 무선 통신용 디바이스들의 다른 예는 IEEE 표준 802.11a, 802.11b 및/또는 802.11n; IEEE 표준 802.15.4 (또한, ZigBee™ 으로도 지칭함); 및 IEEE 표준 802.15.1 (Bluetooth™) 과 같은 하나 이상의 규격의 일 버전과 호환되는 디바이스, 및/또는 울트라 광대역 (UWB) 디바이스와 같은 무선 로컬 영역 네트워크 및/또는 개인 영역 네트워크를 통해 통신하도록 구성된 디바이스들을 포함한다. 실시형태들은, 임의의 그러한 예들과 함께 이용하기 위해 구성되는, 본 명세서에 개시된 방법들 및 구조들을 포함한다.
본 명세서에서 설명된 바와 같은 주파수 변환기의 구현은, 가능하게는, 입력 스테이지 (예를 들어, 트랜지스터들 (T1, T2) 을 포함하는 트랜스컨덕턴스 스테이지), 출력 스테이지 (예를 들어, opamp (20i, 20q) 와 같은 트랜스임피던스 증폭기들) 및/또는 쿼드러처 로컬 오실레이터 신호 생성기를 포함할 수도 있는 더 대형의 회로의 일부로서 칩에 포함될 수도 있다. 그러한 칩은 또한 저잡음 증폭기, 전력 증폭기, 변조기, 복조기, 및/또는 디지털 신호 프로세서와 같은 신호 수신 및/또는 송신을 위한 다른 회로를 포함할 수도 있다. 또한, 실시형태들은 본 명세서에 개시된 구조들, 및 하나 이상의 그러한 구조들을 포함하는 소비자 전자 디바이스 (예를 들어, 셀룰러 전화기) 의 (다양한 Verilog 또는 VHDL 과 같은) 하드웨어 디스크립션 언어로의 규격을 포함한다. 따라서, 본 발명은 상기 나타낸 실시형태들에 한정되도록 의도되지 않고, 대신, 본 명세서에서 임의의 방식으로 개시된 원리들 및 신규한 특징들과 부합하는 최광의 범위가 부여되도록 의도된다.

Claims (37)

  1. 주파수 변환기를 포함하는 장치로서,
    상기 주파수 변환기는,
    로컬 오실레이터 (LO) 신호들의 제 1 상보 쌍 (complementary pair) 의 신호와 LO 신호들의 제 2 상보 쌍의 신호 간의 위상차가 90도와 실질적으로 동일하도록 상기 LO 신호들의 제 1 상보 쌍 및 상기 LO 신호들의 제 2 상보 쌍을 생성하도록 구성된 신호 생성기;
    무선 주파수 (RF) 전류 신호를 상기 LO 신호들의 제 1 상보 쌍과 믹싱하도록 구성 및 배열된 제 1 믹서; 및
    상기 RF 전류 신호를 상기 LO 신호들의 제 2 상보 쌍과 믹싱하도록 구성 및 배열된 제 2 믹서를 포함하며,
    상기 신호 생성기는, 50%보다 실질적으로 더 작은 듀티 사이클을 갖도록 상기 LO 신호들의 제 1 상보 쌍 및 제 2 상보 쌍의 각각의 신호를 생성하도록 구성되는, 주파수 변환기를 포함하는 장치.
  2. 제 1 항에 있어서,
    상기 신호 생성기는, 25%와 실질적으로 동일한 듀티 사이클을 갖도록 상기 LO 신호들의 제 1 상보 쌍 및 제 2 상보 쌍의 각각의 신호를 생성하도록 구성되는, 주파수 변환기를 포함하는 장치.
  3. 제 1 항에 있어서,
    상기 신호 생성기는, 25%보다 실질적으로 더 작은 듀티 사이클을 갖도록 상기 LO 신호들의 제 1 상보 쌍 및 제 2 상보 쌍의 각각의 신호를 생성하도록 구성되는, 주파수 변환기를 포함하는 장치.
  4. 제 1 항에 있어서,
    상기 제 1 믹서는 차동 RF 전류 신호를 상기 LO 신호들의 제 1 상보 쌍과 믹싱하도록 구성 및 배열되며,
    상기 제 2 믹서는 상기 차동 RF 전류 신호를 상기 LO 신호들의 제 2 상보 쌍과 믹싱하도록 구성 및 배열되는, 주파수 변환기를 포함하는 장치.
  5. 제 1 항에 있어서,
    상기 주파수 변환기는, RF 전압 신호에 기초하여 상기 RF 전류 신호를 출력하도록 구성 및 배열된 트랜스컨덕턴스 스테이지를 포함하는, 주파수 변환기를 포함하는 장치.
  6. 제 1 항에 있어서,
    상기 제 1 믹서 및 상기 제 2 믹서 각각은 패시브 믹서를 포함하는, 주파수 변환기를 포함하는 장치.
  7. 제 1 항에 있어서,
    상기 제 1 믹서는 상기 LO 신호들의 제 1 상보 쌍에 따라 상기 RF 전류 신호를 정류하도록 구성되며,
    상기 제 2 믹서는 상기 LO 신호들의 제 2 상보 쌍에 따라 상기 RF 전류 신호를 정류하도록 구성되는, 주파수 변환기를 포함하는 장치.
  8. 제 1 항에 있어서,
    상기 제 1 믹서는, 시간에 따른 상기 LO 신호들의 제 1 상보 쌍의 진폭에 따라 상기 RF 전류 신호의 위상을 주기적으로 반전시키도록 구성되며,
    상기 제 2 믹서는, 시간에 따른 상기 LO 신호들의 제 2 상보 쌍의 진폭에 따라 상기 RF 전류 신호의 위상을 주기적으로 반전시키도록 구성되는, 주파수 변환기를 포함하는 장치.
  9. 제 1 항에 있어서,
    상기 제 1 믹서 및 상기 제 2 믹서 각각은 길버트 셀을 포함하는, 주파수 변환기를 포함하는 장치.
  10. 제 1 항에 있어서,
    상기 제 1 믹서는, 상기 RF 전류 신호의 동위상 컴포넌트에 기초한 기저대역 신호를 생성하기 위해 상기 RF 전류 신호를 상기 LO 신호들의 제 1 상보 쌍과 믹싱하도록 구성되며,
    상기 제 2 믹서는, 상기 RF 전류 신호의 쿼드러처 (quadrature) 컴포넌트에 기초한 기저대역 신호를 생성하기 위해 상기 RF 전류 신호를 상기 LO 신호들의 제 2 상보 쌍과 믹싱하도록 구성되는, 주파수 변환기를 포함하는 장치.
  11. 제 1 항에 있어서,
    상기 주파수 변환기는,
    상기 RF 전류 신호 및 상기 LO 신호들의 제 1 상보 쌍에 기초한 주파수 변환된 신호를 상기 제 1 믹서로부터 수신하도록 배열된 제 1 트랜스임피던스 증폭기; 및
    상기 RF 전류 신호 및 상기 LO 신호들의 제 2 상보 쌍에 기초한 주파수 변환된 신호를 상기 제 2 믹서로부터 수신하도록 배열된 제 2 트랜스임피던스 증폭기를 포함하는, 주파수 변환기를 포함하는 장치.
  12. 제 11 항에 있어서,
    상기 제 1 트랜스임피던스 증폭기 및 상기 제 2 트랜스임피던스 증폭기 중에서 적어도 하나는 연산 증폭기를 포함하는, 주파수 변환기를 포함하는 장치.
  13. 제 3 항에 있어서,
    상기 주파수 변환기를 포함하는 상기 장치는 집적회로인, 주파수 변환기를 포함하는 장치.
  14. 제 3 항에 있어서,
    상기 주파수 변환기를 포함하는 상기 장치는 상기 주파수 변환기를 포함하는 무선 통신용 디바이스인, 주파수 변환기를 포함하는 장치.
  15. 제 3 항에 있어서,
    상기 주파수 변환기를 포함하는 상기 장치는 상기 주파수 변환기를 포함하는 셀룰러 전화기를 포함하는, 주파수 변환기를 포함하는 장치.
  16. 제 3 항에 기재된 주파수 변환기를 포함하는 장치의, 하드웨어 디스크립션 언어로의 머신 실행가능 규격을 갖는, 데이터 저장 매체.
  17. 로컬 오실레이터 (LO) 신호들의 제 1 상보 쌍의 신호와 LO 신호들의 제 2 상보 쌍의 신호 간의 위상차가 90도와 실질적으로 동일하도록 상기 LO 신호들의 제 1 상보 쌍 및 상기 LO 신호들의 제 2 상보 쌍을 생성하는 단계;
    무선 주파수 (RF) 전류 신호를 상기 LO 신호들의 제 1 상보 쌍과 제 1 채널에서 믹싱하는 단계; 및
    상기 RF 전류 신호를 상기 LO 신호들의 제 2 상보 쌍과 제 2 채널에서 믹싱 하는 단계를 포함하며,
    상기 LO 신호들의 제 1 상보 쌍 및 제 2 상보 쌍의 각각의 신호는 50%보다 실질적으로 더 작은 듀티 사이클을 갖는, 주파수 변환 방법.
  18. 제 17 항에 있어서,
    25%와 실질적으로 동일한 듀티 사이클을 갖도록 상기 LO 신호들의 제 1 상보 쌍 및 제 2 상보 쌍의 신호들 각각을 생성하는 단계를 포함하는, 주파수 변환 방법.
  19. 제 17 항에 있어서,
    25%보다 더 작은 듀티 사이클을 갖도록 상기 LO 신호들의 제 1 상보 쌍 및 제 2 상보 쌍의 신호들 각각을 생성하는 단계를 포함하는, 주파수 변환 방법.
  20. 제 17 항에 있어서,
    25%보다 실질적으로 더 작은 듀티 사이클을 갖도록 상기 LO 신호들의 제 1 상보 쌍 및 제 2 상보 쌍의 신호들 각각을 생성하는 단계를 포함하는, 주파수 변환 방법.
  21. 제 17 항에 있어서,
    상기 제 1 채널에서의 믹싱 단계는 차동 RF 전류 신호를 상기 LO 신호들의 제 1 상보 쌍과 믹싱하는 단계를 포함하며,
    상기 제 2 채널에서의 믹싱 단계는 상기 차동 RF 전류 신호를 상기 LO 신호들의 제 2 상보 쌍과 믹싱하는 단계를 포함하는, 주파수 변환 방법.
  22. 제 17 항에 있어서,
    RF 전압 신호를 상기 RF 전류 신호로 변환하는 단계를 포함하는, 주파수 변환 방법.
  23. 제 17 항에 있어서,
    상기 제 1 채널에서의 믹싱 단계는 상기 LO 신호들의 제 1 상보 쌍에 따라 상기 RF 전류 신호를 정류하는 단계를 포함하며,
    상기 제 2 채널에서의 믹싱 단계는 상기 LO 신호들의 제 2 상보 쌍에 따라 상기 RF 전류 신호를 정류하는 단계를 포함하는, 주파수 변환 방법.
  24. 제 17 항에 있어서,
    상기 제 1 채널에서의 믹싱 단계는, 시간에 따른 상기 LO 신호들의 제 1 상보 쌍의 진폭에 따라 상기 RF 전류 신호의 위상을 주기적으로 반전시키는 단계를 포함하며,
    상기 제 2 채널에서의 믹싱 단계는, 시간에 따른 상기 LO 신호들의 제 2 상보 쌍의 진폭에 따라 상기 RF 전류 신호의 위상을 주기적으로 반전시키는 단계를 포함하는, 주파수 변환 방법.
  25. 제 17 항에 있어서,
    상기 제 1 채널에서, 상기 RF 전류 신호 및 상기 LO 신호들의 제 1 상보 쌍에 기초한 주파수 변환된 신호를 전압 신호로 변환하는 단계; 및
    상기 제 2 채널에서, 상기 RF 전류 신호 및 상기 LO 신호들의 제 2 상보 쌍에 기초한 주파수 변환된 신호를 전압 신호로 변환하는 단계를 포함하는, 주파수 변환 방법.
  26. 제 17 항에 있어서,
    상기 제 1 채널에서의 믹싱 단계는, 상기 RF 전류 신호의 동위상 컴포넌트에 기초한 제 1 기저대역 신호를 생성하기 위해 상기 RF 전류 신호를 상기 LO 신호들의 제 1 상보 쌍과 믹싱하는 단계를 포함하며,
    상기 제 2 채널에서의 믹싱 단계는, 상기 RF 전류 신호의 쿼드러처 컴포넌트에 기초한 제 2 기저대역 신호를 생성하기 위해 상기 RF 전류 신호를 상기 LO 신호들의 제 2 상보 쌍과 믹싱하는 단계를 포함하는, 주파수 변환 방법.
  27. 주파수 변환기를 포함하는 장치로서,
    상기 주파수 변환기는,
    로컬 오실레이터 (LO) 신호들의 제 1 상보 쌍의 신호와 LO 신호들의 제 2 상 보 쌍의 신호 간의 위상차가 90도와 실질적으로 동일하도록 상기 LO 신호들의 제 1 상보 쌍 및 상기 LO 신호들의 제 2 상보 쌍을 생성하는 수단;
    무선 주파수 (RF) 전류 신호를 상기 LO 신호들의 제 1 상보 쌍과 제 1 채널에서 믹싱하는 수단; 및
    상기 RF 전류 신호를 상기 LO 신호들의 제 2 상보 쌍과 제 2 채널에서 믹싱하는 수단을 포함하며,
    상기 생성 수단은, 50%보다 실질적으로 더 작은 듀티 사이클을 갖도록 상기 LO 신호들의 제 1 상보 쌍 및 제 2 상보 쌍의 각각의 신호를 생성하도록 구성되는, 주파수 변환기를 포함하는 장치.
  28. 제 27 항에 있어서,
    상기 생성 수단은, 25%와 실질적으로 동일한 듀티 사이클을 갖도록 상기 LO 신호들의 제 1 상보 쌍 및 제 2 상보 쌍의 각각의 신호를 생성하도록 구성되는, 주파수 변환기를 포함하는 장치.
  29. 제 27 항에 있어서,
    상기 생성 수단은, 25%보다 실질적으로 더 작은 듀티 사이클을 갖도록 상기 LO 신호들의 제 1 상보 쌍 및 제 2 상보 쌍의 각각의 신호를 생성하도록 구성되는, 주파수 변환기를 포함하는 장치.
  30. 제 27 항에 있어서,
    상기 주파수 변환기는 RF 전압 신호를 상기 RF 전류 신호로 변환하는 수단을 포함하는, 주파수 변환기를 포함하는 장치.
  31. 제 27 항에 있어서,
    상기 제 1 채널에서의 믹싱 수단은 상기 LO 신호들의 제 1 상보 쌍에 따라 상기 RF 전류 신호를 정류하도록 구성되며,
    상기 제 2 채널에서의 믹싱 수단은 상기 LO 신호들의 제 2 상보 쌍에 따라 상기 RF 전류 신호를 정류하도록 구성되는, 주파수 변환기를 포함하는 장치.
  32. 제 27 항에 있어서,
    상기 제 1 채널에서의 믹싱 수단은, 시간에 따른 상기 LO 신호들의 제 1 상보 쌍의 진폭에 따라 상기 RF 전류 신호의 위상을 주기적으로 반전시키도록 구성되며,
    상기 제 2 채널에서의 믹싱 수단은, 시간에 따른 상기 LO 신호들의 제 2 상보 쌍의 진폭에 따라 상기 RF 전류 신호의 위상을 주기적으로 반전시키도록 구성되는, 주파수 변환기를 포함하는 장치.
  33. 제 27 항에 있어서,
    상기 제 1 채널에서의 믹싱 수단은, 상기 RF 전류 신호의 동위상 컴포넌트에 기초한 기저대역 신호를 생성하기 위해 상기 RF 전류 신호를 상기 LO 신호들의 제 1 상보 쌍과 믹싱하도록 구성되며,
    상기 제 2 채널에서의 믹싱 수단은, 상기 RF 전류 신호의 쿼드러처 컴포넌트에 기초한 기저대역 신호를 생성하기 위해 상기 RF 전류 신호를 상기 LO 신호들의 제 2 상보 쌍과 믹싱하도록 구성되는, 주파수 변환기를 포함하는 장치.
  34. 제 27 항에 있어서,
    상기 주파수 변환기는,
    상기 제 1 채널에서의 믹싱 수단으로부터 수신되고 그리고 상기 RF 전류 신호 및 상기 LO 신호들의 제 1 상보 쌍에 기초한, 주파수 변환된 신호를 전압 신호로 변환하는 수단; 및
    상기 제 2 채널에서의 믹싱 수단으로부터 수신되고 그리고 상기 RF 전류 신호 및 상기 LO 신호들의 제 2 상보 쌍에 기초한, 주파수 변환된 신호를 전압 신호로 변환하는 수단을 포함하는, 주파수 변환기를 포함하는 장치.
  35. 제 29 항에 있어서,
    상기 주파수 변환기를 포함하는 상기 장치는 집적회로인, 주파수 변환기를 포함하는 장치.
  36. 제 29 항에 있어서,
    상기 주파수 변환기를 포함하는 상기 장치는 상기 주파수 변환기를 포함하는 무선 통신용 디바이스를 포함하는, 주파수 변환기를 포함하는 장치.
  37. 제 29 항에 있어서,
    상기 주파수 변환기를 포함하는 상기 장치는 상기 주파수 변환기를 포함하는 셀룰러 전화기를 포함하는, 주파수 변환기를 포함하는 장치.
KR1020097000944A 2006-07-11 2007-07-10 주파수 변환을 위한 시스템, 방법 및 장치 KR101066054B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US83019806P 2006-07-11 2006-07-11
US60/830,198 2006-07-11
US11/531,314 US7826816B2 (en) 2006-07-11 2006-09-13 Systems, methods, and apparatus for frequency conversion
US11/531,314 2006-09-13

Publications (2)

Publication Number Publication Date
KR20090023702A true KR20090023702A (ko) 2009-03-05
KR101066054B1 KR101066054B1 (ko) 2011-09-20

Family

ID=38824950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097000944A KR101066054B1 (ko) 2006-07-11 2007-07-10 주파수 변환을 위한 시스템, 방법 및 장치

Country Status (6)

Country Link
US (1) US7826816B2 (ko)
EP (1) EP2038997A2 (ko)
JP (2) JP5301436B2 (ko)
KR (1) KR101066054B1 (ko)
TW (1) TW200816619A (ko)
WO (1) WO2008008759A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7986192B2 (en) 2009-07-07 2011-07-26 Samsung Electronics Co., Ltd. Harmonic rejection mixer and harmonic rejection mixing method

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7769361B2 (en) * 2006-07-19 2010-08-03 Qualcomm Incorporated Systems, methods, and apparatus for frequency conversion
US20100156502A1 (en) * 2006-08-09 2010-06-24 Van Zeijl Paulus T M Signal processor comprising a frequency converter
WO2008039503A2 (en) * 2006-09-26 2008-04-03 Farbod Aram Broadband low noise amplifier
FR2909238A1 (fr) * 2006-11-24 2008-05-30 St Microelectronics Sa Mixeur et procede de traitement de signaux, systeme sur puce comprenant un tel mixeur
US8023591B2 (en) * 2006-12-06 2011-09-20 Broadcom Corporation Method and system for a shared GM-stage between in-phase and quadrature channels
US8081947B2 (en) * 2006-12-06 2011-12-20 Broadcom Corporation Method and system for configurable active/passive mixer and shared GM stage
US8929840B2 (en) * 2007-09-14 2015-01-06 Qualcomm Incorporated Local oscillator buffer and mixer having adjustable size
US8019310B2 (en) 2007-10-30 2011-09-13 Qualcomm Incorporated Local oscillator buffer and mixer having adjustable size
US8599938B2 (en) * 2007-09-14 2013-12-03 Qualcomm Incorporated Linear and polar dual mode transmitter circuit
US8072255B2 (en) * 2008-01-07 2011-12-06 Qualcomm Incorporated Quadrature radio frequency mixer with low noise and low conversion loss
US20090197552A1 (en) * 2008-01-07 2009-08-06 Peter Kurahashi Bandwidth tunable mixer-filter using lo duty-cycle control
US8639205B2 (en) * 2008-03-20 2014-01-28 Qualcomm Incorporated Reduced power-consumption receivers
JP2009272864A (ja) * 2008-05-07 2009-11-19 Fujitsu Ltd 信号処理回路
WO2009144642A2 (en) * 2008-05-27 2009-12-03 Nxp B.V. Low-1/f-noise local oscillator for non-overlapping differential i/q signals
ATE515104T1 (de) * 2008-07-25 2011-07-15 St Ericsson Belgium Nv Mischerzelle mit einem dynamischen stromablasskreis
EP2204907A1 (en) * 2008-12-30 2010-07-07 ST Wireless SA Amplifier with on-chip filter
US8929848B2 (en) * 2008-12-31 2015-01-06 Mediatek Singapore Pte. Ltd. Interference-robust receiver for a wireless communication system
US20100279641A1 (en) * 2008-12-31 2010-11-04 Siu-Chuang Ivan Lu Receiver for wireless communication system
US8301101B2 (en) * 2009-04-17 2012-10-30 Broadcom Corporation Frequency translated filter
US20100317311A1 (en) * 2009-06-10 2010-12-16 Broadcom Corporation Protection for SAW-Less Receivers
US8224275B2 (en) * 2009-06-16 2012-07-17 Broadcom Corporation Area reduction techniques for saw-less receivers
US8238862B2 (en) * 2009-07-02 2012-08-07 Broadcom Corporation Layout techniques for frequency translated filters
US8467760B2 (en) * 2009-07-02 2013-06-18 Broadcom Corporation Frequency translated filters for wideband applications
JP5682558B2 (ja) * 2009-07-04 2015-03-11 日本電気株式会社 直交ミキサ
US8275338B2 (en) * 2009-07-10 2012-09-25 Theta S.A. Passive high frequency image reject mixer
US8331896B2 (en) * 2009-07-10 2012-12-11 Theta S.A. Method of operation of a passive high-frequency image reject mixer
WO2011004256A1 (en) * 2009-07-10 2011-01-13 Theta S.A. Method of operation of a passive high-frequency image reject mixer
US8285241B2 (en) * 2009-07-30 2012-10-09 Broadcom Corporation Receiver apparatus having filters implemented using frequency translation techniques
JP5567983B2 (ja) * 2010-10-29 2014-08-06 旭化成エレクトロニクス株式会社 デモジュレータ回路
US8422979B2 (en) * 2011-03-17 2013-04-16 Broadcom Corporation Method and system for low-noise, highly-linear receiver front-end
US20120268190A1 (en) * 2011-04-19 2012-10-25 Icera Inc. Local oscillator clock signals
EP2654202B1 (en) 2012-04-19 2020-01-01 Telefonaktiebolaget LM Ericsson (publ) Harmonic Rejection Mixer Arrangement
WO2014003613A1 (en) * 2012-06-27 2014-01-03 Telefonaktiebolaget L M Ericsson (Publ) Noise reduction and tilt reduction in passive fet multi-phase mixers
CN103051288B (zh) * 2012-12-14 2015-05-06 东南大学 一种可重构无源混频器
US9263990B2 (en) 2013-05-21 2016-02-16 Qualcomm Incorporated Impedance transformer for use with a quadrature passive CMOS mixer
US8723568B1 (en) * 2013-12-20 2014-05-13 Qualcomm Incorporated Local oscillator signal generation using delay locked loops
US20150229311A1 (en) * 2014-02-10 2015-08-13 Nvidia Corporation Oscillator frequency divider with improved phase noise
US9088471B1 (en) 2014-02-19 2015-07-21 Qualcomm Incorporated Quadrature combining and adjusting
JP6611441B2 (ja) * 2014-02-28 2019-11-27 地方独立行政法人東京都立産業技術研究センター 周波数変換ユニット、計測システム及び計測方法
KR102069956B1 (ko) 2014-06-19 2020-01-23 프로젝트 에프티, 인크. 짝수 고조파 신호를 포획하는 무메모리 능동 디바이스
CN106026976B (zh) * 2015-03-26 2020-09-18 松下电器产业株式会社 开关控制电路
US9407304B1 (en) * 2015-04-22 2016-08-02 Blackberry Limited Inductor based switching mixer circuit
US9935722B2 (en) * 2016-06-21 2018-04-03 Intel IP Corporation Harmonic suppressing local oscillator signal generation
US9755872B1 (en) 2016-08-30 2017-09-05 Intel IP Corporation Pulse generation using digital-to-time converter
US10615780B2 (en) * 2017-12-08 2020-04-07 Qualcomm Incorporated Low power 25% duty cycle local oscillator clock generation circuit
KR102338073B1 (ko) * 2019-10-11 2021-12-10 충남대학교 산학협력단 2차 비선형성 개선을 위한 수동 믹서 및 주파수 변환기

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2201559A (en) 1987-01-23 1988-09-01 Gen Electric Plc Electrical signal mixer circuit
JPH1155039A (ja) * 1997-07-30 1999-02-26 Kokusai Electric Co Ltd ミキサ回路
US5945857A (en) * 1998-02-13 1999-08-31 Lucent Technologies, Inc. Method and apparatus for duty-cycle correction
US6198347B1 (en) * 1999-07-29 2001-03-06 Tropian, Inc. Driving circuits for switch mode RF power amplifiers
EP1184971A1 (en) * 2000-08-17 2002-03-06 Motorola, Inc. Switching mixer
US20020183033A1 (en) * 2001-04-05 2002-12-05 Sarnoff Corporation Commutating image-reject mixer
US7116728B2 (en) * 2001-05-25 2006-10-03 Matsushita Electric Industrial Co., Ltd. Quadrature alignment in communications receivers using dual delay lines
JP2003060441A (ja) * 2001-08-10 2003-02-28 Toshiba Corp ダブルバランスミキサー回路とそれを用いた直交復調回路
US6891420B2 (en) * 2001-12-21 2005-05-10 Motorola, Inc. Method and apparatus for digital frequency synthesis
CN100438328C (zh) * 2002-02-25 2008-11-26 赛里斐克无线公司 用于仿真降频变换的解调器电路及相应方法
US20060261875A1 (en) * 2003-09-16 2006-11-23 Breems Lucien J Mixer circuit, receiver comprising a mixer circuit method for generating an output signal by mixing an input signal with an oscillator signal
JP4403827B2 (ja) * 2004-02-25 2010-01-27 ソニー株式会社 周波数変換回路、ｉｃおよび受信機
EP2136468B1 (en) * 2004-03-12 2012-06-13 RF Magic, Inc. Harmonic suppression mixer and tuner
US7340233B2 (en) * 2004-03-29 2008-03-04 Intel Corporation Integrated circuit and methods for third sub harmonic up conversion and down conversion of signals
EP1615336B1 (en) 2004-07-06 2007-09-12 Telefonaktiebolaget LM Ericsson (publ) Radio receiver front-end and a method for suppressing out-of-band interference
WO2006002945A1 (en) 2004-07-06 2006-01-12 Acp Advanced Circuit Pursuit Ag Balanced mixer using fits
DE102004059117A1 (de) 2004-12-08 2006-06-29 Atmel Germany Gmbh Mischerschaltkreis, Empfangsschaltkreis, Sendeschaltkreis und Verfahren zum Betreiben eines Mischerschaltkreises
US7529529B2 (en) * 2005-03-04 2009-05-05 Intel Corporation Low noise, high-linearity RF front end receiver
US7532874B2 (en) * 2005-11-09 2009-05-12 Texas Instruments Incorporated Offset balancer, method of balancing an offset and a wireless receiver employing the balancer and the method
US7904036B2 (en) * 2005-12-02 2011-03-08 Telefonaktiebolaget Lm Ericsson (Publ) Modulation method and apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7986192B2 (en) 2009-07-07 2011-07-26 Samsung Electronics Co., Ltd. Harmonic rejection mixer and harmonic rejection mixing method

Also Published As

Publication number Publication date
TW200816619A (en) 2008-04-01
JP5301436B2 (ja) 2013-09-25
KR101066054B1 (ko) 2011-09-20
EP2038997A2 (en) 2009-03-25
US7826816B2 (en) 2010-11-02
WO2008008759A3 (en) 2008-02-28
US20080014896A1 (en) 2008-01-17
JP2012134996A (ja) 2012-07-12
JP2009544190A (ja) 2009-12-10
WO2008008759A2 (en) 2008-01-17

Similar Documents

Publication Publication Date Title
KR101066054B1 (ko) 주파수 변환을 위한 시스템, 방법 및 장치
US7769361B2 (en) Systems, methods, and apparatus for frequency conversion
EP2179503B1 (en) Passive mixer and high q rf filter using a passive mixer
US6999747B2 (en) Passive harmonic switch mixer
US8099070B2 (en) Passive mixer and four phase clocking method and apparatus
US7471939B2 (en) Multiplier and radio communication apparatus using the same
US7986192B2 (en) Harmonic rejection mixer and harmonic rejection mixing method
US8299865B2 (en) Quadrature modulator and semiconductor integrated circuit with it built-in
US8433277B2 (en) Passive mixer and four-phase clocking method and apparatus
US20060091944A1 (en) I/Q quadrature demodulator
KR20080052506A (ko) 구성가능한 능동/수동 믹서 및 공유된 ｇｍ 스테이지를위한 방법 및 시스템
TW201001900A (en) Quadrature mixer circuit
EP2054999B1 (en) Signal processor comprising a frequency converter
US10666239B2 (en) Balanced frequency doubler
CN101490947A (zh) 用于变频的系统、方法、和装置
US20020142747A1 (en) CMOS frequency conversion using dual mixers for sideband suppression
WO2003007471A2 (en) Mixer
KR100872252B1 (ko) 하모닉 리젝션 믹서
WO2015001924A1 (ja) 周波数変換器
US20130278320A1 (en) Mixer for mixing input signal with multiple oscillating signals having different phases and related mixing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 8