CN106026976B

CN106026976B - 开关控制电路

Info

Publication number: CN106026976B
Application number: CN201610117881.4A
Authority: CN
Inventors: 森下阳平
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2015-03-26
Filing date: 2016-03-02
Publication date: 2020-09-18
Anticipated expiration: 2036-03-02
Also published as: CN106026976A; EP3082260A3; EP3082260A2; US10200023B2; EP3082260B1; US20160285443A1

Abstract

本发明的开关控制电路包括：生成有规定的周期的一个以上的周期信号的时钟生成电路；通过调整周期信号的偏置电压，变更一个以上的周期信号的导通期间，生成一个以上的控制信号的时钟调整电路；以及在一个以上的控制信号的振幅为阈值以上的情况下切换为导通，在一个以上的控制信号的振幅低于阈值的情况下切换为截止的一个以上的开关的开关电路。

Description

开关控制电路

技术领域

本发明涉及对通过开关的导通/截止而受到控制的电路进行控制时钟的调整的开关控制电路及使用了它的电路和无线机。例如，涉及包含因时钟的调整而特性变化的、变频或滤波处理的信号处理。

背景技术

作为无线机中进行变频的电路，有由开关等构成的混频器。已知通过适当地设定对开关供给的信号即本机信号中的占空比(＝脉冲宽度T_S/时钟的周期T_CK)，改善混频器的特性。

此外，作为适合精细CMOS工艺中的设计，具有较高的可变性的电路，已知由开关和电容等构成的离散时间模拟式的电路。离散时间模拟式的电路的特性通过对开关供给的时钟来控制。

无论哪个电路中，都被要求将开关的导通、截止的时间期间(time period) 调整到期望的值。

例如，在非专利文献1中，记载有将占空比为25％的4相的时钟作为本机信号的混频器的结构和占空比为25％的时钟的生成电路。

图1A是表示使用了非专利文献1中所公开的占空比为25％的时钟的混频器的概要的图，图1B是表示生成非专利文献1中所公开的占空比为25％的时钟的时钟生成电路的实现例子的图。

图1B所示的时钟生成电路，通过由合成器生成的信号生成错开了90度相位的4相的占空比为50％的时钟，取生成的4相的占空比为50％的时钟之中的、两个时钟的“与”，实现占空比为25％的时钟。

现有技术文献

非专利文献

非专利文献1：A.Mirzaei，H.Darabi，J.C.Leete，X.Chen，K.Juan， and A.Yazdi，“Analysis and optimization of current-driven passive mixers in narrowbanddirect-conversion receivers，”IEEE J.Solid-State Circuits，vol.44，no.10，pp.2678-2688，Oct.2009.

发明内容

要使混频器、离散时间模拟电路等在高频下动作，需要提高对电路供给的时钟的时钟频率。

可是，在非专利文献1的时钟生成电路中，在时钟频率升高的情况下，合成器生成的信号的波形会钝化，所以时钟的占空比低于25％的可能性高。

例如，在图1B的时钟生成电路中，如果被输入为“与”的两个信号不超过某个一定的阈值，则不产生“与”的输出(即，“与”的结果为零)。因此，输入信号即占空比为50％的时钟的波形越钝化，输出信号的占空比变得越小于25％，输出信号因情况而达不到必要的电压值。由此，发生被供给时钟的电路在高频下难以动作的事态。

本发明的非限定的实施例，鉴于这样的情况而完成，提供开关控制电路，实现相当于对高频中动作的电路也供给合适的占空比的动作。

本发明的一方式的开关控制电路包括：生成有规定的周期的一个以上的周期信号的时钟生成电路；通过调整所述周期信号的偏置电压，变更所述一个以上的周期信号的导通期间，生成一个以上的控制信号时钟调整电路；以及在所述一个以上的控制信号的振幅为阈值以上的情况下切换为导通、在所述一个以上的控制信号的振幅低于阈值的情况下切换为截止的、具有一个以上的开关的开关电路。

再有，这些概括性的或具体的方式，可以由系统、方法、集成电路、计算机程序、或记录介质来实现，也可以通过系统、装置、方法、集成电路、计算机程序和记录介质的任意的组合来实现。

根据本发明，能够实现相当于对高频中动作的电路也供给适当的占空比的动作。

从说明书和附图中将清楚本发明的一方案中的更多的优点和效果。这些优点和/或效果可以由几个实施方式和说明书及附图所记载的特征来分别提供，不需要为了获得一个或一个以上的特征而提供全部特征。

附图说明

图1A是表示使用了非专利文献1中公开的占空比为25％的时钟的混频器的概要的图。

图1B是表示非专利文献1中公开的占空比为25％的时钟的具体的实现例子的图。

图2A是表示本发明的实施方式1的发送装置的结构的图。

图2B是表示本发明的实施方式1的接收装置的结构的图。

图3是表示实施方式1的混频器的结构的一例子的图。

图4A是表示对开关供给的时钟的一例子的图。

图4B是表示时钟生成电路生成的基准时钟(base clock)的一例子的图。

图5A是表示实施方式1的时钟调整电路的结构的一例子的图。

图5B是表示实施方式1的时钟调整电路的结构的一例子的图。

图5C是表示实施方式1的时钟调整电路的结构的一例子的图。

图6A是表示图5A所示的时钟调整电路的调整方法的图。

图6B是表示图5A所示的时钟调整电路的调整方法的图。

图6C表示图5A所示的时钟调整电路的调整方法的图。

图6D是表示图5A所示的时钟调整电路的调整方法的图。

图7A是表示图5B所示的时钟调整电路的调整方法的图。

图7B是表示图5B所示的时钟调整电路的调整方法的图。

图8A是表示实施方式1的开关的结构的一例子的图。

图8B是表示实施方式1的开关的结构的一例子的图

图8C是表示实施方式1的开关的结构的一例子的图。

图8D表示实施方式1的开关的结构的一例子的图。

图9A是表示时钟生成电路的结构的一例子的图。

图9B是表示时钟生成电路的结构的一例子的图。

图9C是表示时钟生成电路的结构的一例子的图。

图9D表示时钟生成电路的结构的一例子的图。

图9E是表示时钟生成电路的结构的一例子的图。

图10是表示实施方式1的混频器的结构的一例子的图。

图11A是表示实施方式1的时钟调整电路的结构的一例子的图。

图11B是表示实施方式1的时钟调整电路的结构的一例子的图。

图11C是表示实施方式1的时钟调整电路的结构的一例子的图。

图12A是表示时钟生成电路的另一结构的一例子的图。

图12B是表示时钟调整电路的另一结构的一例子的图。

图13A是表示基本的单平衡式的混频器的结构的图。

图13B是表示以1/2的时钟频率实现与图13A的混频器同样的动作的单平衡式的混频器的结构的图。

图13C是表示以1/M的时钟频率实现与图13A的混频器同样的动作的单平衡式的混频器的结构的图。

图14A是表示使图13A所示的混频器动作的时钟的一例子的图。

图14B是表示使图13B所示的混频器动作的时钟的一例子的图。

图14C是表示使图13C所示的混频器动作的时钟的一例子的图。

图15A是表示周期时变连续时间系统的概念图。

图15B是表示周期时变连续时间系统的概念图。

图15C是表示周期时变连续时间系统的概念图。

图16是表示实施方式3的离散时间模拟电路的主要部分结构的一例子的图。

图17A是表示实施方式3的电荷反转电路的结构的一例子的图。

图17B是表示实施方式3的电荷反转电路的内部结构的一例子的图。

图17C是表示实施方式3的电荷反转电路的结构的一例子的图。

图17D是表示实施方式3的电荷反转电路的内部结构的一例子的图。

图18A是表示离散时间模拟电路600中的动作的概略的图。

图18B是表示离散时间模拟电路600中的动作的概略的图。

图18C是表示离散时间模拟电路600中的动作的概略的图。

图18D是表示离散时间模拟电路600中的动作的概略的图。

图19是表示离散时间模拟电路的低通特性的电路模拟的结果的图。

图20A表示实施方式3的电荷反转电路的结构的一例子的图。

图20B是表示实施方式3的电荷反转电路的内部结构的一例子的图。

图21A是表示实施方式3的电荷反转电路的结构的另一例子的图。

图21B是表示实施方式3的电荷反转电路的内部结构的另一例子的图。

图21C是表示使图21B所示的电荷反转电路动作的时钟的一例的图。

图22表是示实施方式3的离散时间模拟电路的结构的一例子的图。

图23A是表示实施方式3的电荷反转电路的结构的一例子的图。

图23B是表示实施方式3的电荷反转电路的内部结构的一例子的图。

图23C是表示实施方式3的电荷保持连接电路的结构的一例子的图。

图23D是表示实施方式3的电荷保持连接电路的内部结构的一例子的图。

图24A是表示对图23B所示的电荷反转电路的理想时钟的定时图。

图24B是表示对图23D所示的电荷保持连接电路的理想时钟的定时图。

图25A是表示实施方式3的电荷反转电路的结构的一例子的图。

图25B是表示实施方式3的电荷反转电路的内部结构的一例子的图。

图25C是表示实施方式3的电荷保持连接电路的结构的一例子的图。

图25D是表示实施方式3的电荷保持连接电路的内部结构的一例子的图。

图26A是表示多级离散时间模拟电路的结构的一例子的图。

图26B是表示多级离散时间模拟电路的内部结构的一例子的图。

图27是表示实施方式4的接收装置的结构的框图。

图28A是表示实施方式4的离散时间模拟电路的结构的一例子的图。

图28B是表示实施方式4的PSCF的结构的一例子的图。

图28C是表示对图28A所示的离散时间模拟电路的理想时钟的定时图。

图29A是表示实施方式4的离散时间模拟电路的结构的一例子的图。

图29B是表示对图29A所示的离散时间模拟电路的理想时钟的定时图。

图30A是表示实施方式5的带有特性控制功能的混频器或离散时间模拟电路的结构的图。

图30B是表示具有图5B中所示的结构的时钟调整电路的带有特性控制功能的混频器或离散时间模拟电路的结构的图。

图30C是表示图30B中所示的结构的控制流程的一例子的图。

图31是表示实施方式5的特性监视电路监视发送接收装置的输出的例子的图。

图32A是表示调整偏置的电压值的调整电路的一例子的图。

图32B是表示调整偏置的电压值的调整电路的一例子的图。

图33是表示实施方式6的时钟生成电路的结构的一例子的图。

图34A是表示实施方式6的时钟生成电路的动作的图。

图34B是表示实施方式6的时钟生成电路的动作的图。

图34C是表示实施方式6的时钟生成电路的动作的图。

图34D是表示实施方式6的时钟生成电路的动作的图。

图35A是表示可变电容的结构的一例子的图。

图35B是表示可变电阻的结构的一例子的图。

图35C是表示反相器电路的结构的一例子的图。

具体实施方式

以下，参照附图详细地说明本发明的实施方式。再有，以下说明的各实施方式是一例子，本发明不由这些实施方式来限定。

(实施方式1)

[发送装置和接收装置的结构]

图2A是表示本发明的实施方式1的发送装置10的结构的图，图2B是表示本发明的实施方式1的接收装置20的结构的图。

图2A所示的发送装置10包括：数字发送处理单元11；D/A(Digital to Analog)转换处理单元12；参考频率振荡单元13；LO(Local Oscillator；本机振荡器)频率振荡单元14；模拟基带电路15；发送混频器(Mixer)16；功率放大器(PA)17；以及天线18。

对发送数据，数字发送处理单元11例如实施包含编码处理及调制处理的规定的数字发送处理，生成基带数字发送信号，并输出到D/A转换处理单元 12。

D/A转换处理单元12将基带数字发送信号转换为基带模拟发送信号，并输出到模拟基带电路15。由D/A转换处理单元12转换后的基带模拟发送信号包含不需要的信号(例如，高谐波)。

参考频率振荡单元13生成用于生成本机振荡信号f_LO1的参考频率信号 f_REF＿LO1，并输出到LO频率振荡单元14。

LO频率振荡单元14基于参考频率信号f_REF＿LO1，生成本机振荡信号f_LO1并输出到发送混频器16。

模拟基带电路15对于基带模拟发送信号进行增益调整和滤波，除去不需要的信号(例如，高谐波分量)。模拟基带电路15将滤波后的基带模拟发送信号输出到发送混频器16。

模拟基带电路15也可由离散时间型的电路构成。该情况下，参考频率振荡单元13生成用于离散时间模拟信号处理的参考频率信号f_REF1，并输出到由离散时间模拟电路构成的模拟基带电路15。对离散时间模拟电路的参考频率信号f_REF1和对LO频率振荡单元14的参考频率信号f_REF＿LO1的频率可以是相同的频率，也可以是不同的频率。

再有，有关用离散时间模拟电路构成模拟基带电路15的情况下的模拟基带电路15的结构和动作，将后述。

发送混频器16基于本机振荡信号f_LO1，将滤波后的基带模拟发送信号上变频为RF(无线频率：radio frequency)频率，将上变频为RF频率的模拟发送信号输出到功率放大器17。

功率放大器17将上变频为RF频率的模拟发送信号的功率放大，输出到天线18。

天线18将功率放大后的模拟发送信号发射。

图2B所示的接收装置20包括：天线21；低噪声放大器(LNA：Low Noise Amplifier)22；参考频率振荡单元23；LO频率振荡单元24；接收混频器(Mixer) 25；模拟基带电路26；A/D(Analog to Digital)转换处理单元27；以及数字接收处理单元28。

天线21从未图示的发送台接收RF频率的模拟接收信号，并输出到低噪声放大器22。

低噪声放大器22将接收到的RF频率的模拟接收信号放大，并输出到接收混频器25。

参考频率振荡单元23将参考频率信号f_REF＿LO2输出到LO频率振荡单元 24。

LO频率振荡单元24基于参考频率信号f_REF＿LO2，生成本机振荡信号f_LO2并输出到接收混频器25。

接收混频器25基于本机振荡信号f_LO2，将RF频率的模拟接收信号变频为基带模拟接收信号，并输出到模拟基带电路26。

模拟基带电路26对于基带模拟接收信号进行滤波。模拟基带电路26将滤波后的基带模拟接收信号输出到A/D转换处理单元27。

模拟基带电路26也可由离散时间型的电路构成。该情况下，参考频率振荡单元23生成用于离散时间模拟信号处理的参考频率信号f_REF2，并输出到由离散时间模拟电路构成的模拟基带电路26。对离散时间模拟电路的参考频率信号f_REF2和对LO频率振荡单元24的参考频率信号f_REF＿LO2的频率可以是相同的频率，也可以是不同的频率。

再有，有关由离散时间模拟电路构成模拟基带电路26的情况下的模拟基带电路26的结构和动作，将后述。

A/D转换处理单元27将滤波后的基带模拟接收信号转换为基带数字接收信号，并输出到数字接收处理单元28。

对于基带数字信号，数字接收处理单元28例如进行包含解调处理及解码处理等的规定的数字接收处理，生成接收数据，并输出。

再有，图2A所示的发送装置10和图2B所示的接收装置20，作为直接转换的结构进行了说明。本实施方式的发送装置10或接收装置20也可以是追加一个以上的混频器，并使用中频(IF：Intermediate Frequency)的方式。

此外，参考频率信号f_REF1、f_REF2也可以共用一个信号，参照频率振荡单元13、23、或LO频率振荡单元14、24也可以在发送装置10及接收装置20 中共用。再有，本实施方式的结构，即使在其他的实施方式中也可以使用同样的结构。

[混频器的结构]

接着，说明本实施方式的发送混频器16、接收混频器25的结构。

图3是本实施方式的混频器100的结构的一例子的图。图3所示的混频器100相当于图2A所示的发送装置10具有的发送混频器16、和图2B所示的接收装置20具有的接收混频器25。

混频器100具有四个开关110－1～110－4、时钟生成电路120、时钟调整电路130，是对从端子IN输入的信号，输出4相的信号的开关电路。

开关110－1～110－4根据来自时钟调整电路130的时钟S1～S4而被控制导通/截止。具体地说，开关110－1～110－4分别在时钟S1～S4的振幅为阈值以上的时间切换为导通，在除此以外的区间切换为截止。即，通过调整时钟S1～S4的占空比、振幅、相位，能够控制开关110－1～110－4为阈值以上的时间。

再有，开关110－1～110－4中的阈值可以彼此不同，也可以彼此相同。

再有，这里，开关110－1～110－4以使用了NMOS开关的结构来表示，但也可以是使用了PMOS开关、使用了NMOS和PMOS的互补型开关等的其他结构。

时钟生成电路120由从LO频率振荡单元(参照图2A和图2B)输出的本机振荡信号(f_LO1或f_LO2)生成基准时钟B1～B4，并输出到时钟调整电路 130。再有，有关由时钟生成电路120生成的时钟，将后述。

再有，时钟生成电路120也可以由来自参考频率振荡单元(参照图2A 和图2B)的参考信号(f_REF1或f_REF2或f_REF＿LO1或f_REF＿LO2)生成基准时钟B1～ B4。

时钟调整电路130调整基准时钟B1～B4的占空比、相位、振幅，将调整后的时钟作为时钟S1～S4供给开关110－1～110－4。

这里，说明对开关110－1～110－4供给的时钟S1～S4。图4A是对开关 110－1～110－4供给的时钟S1～S4的一例子的图。图4A的时钟S1～S4是相位错开了90度的4相的矩形信号，成为高的时间是脉冲宽度Ts，时钟的周期是T_CK。时钟S1～S4的占空比为25％，是开关110－1～110－4中的期望的占空比。

如图4A所示，时钟S1～S4的从“低”到“高”的上升、以及从“高”到“低”的下降急剧，则开关110－1～110－4在脉冲宽度Ts的区间切换为导通。

可是，在要使图3所示的混频器100以高频动作而提高时钟频率(＝1 /T_CK)的情况下，时钟生成电路120生成的时钟的波形会钝化。

例如，在图4A的时钟S1～S4那样的矩形信号钝化的情况下，从“低”到“高”的上升、和从“高”到“低”的下降平滑，开关110－1～110－4的切换为导通的时间(以下，记载为导通时间T_ON)与脉冲宽度Ts不同。即，时钟的占空比(＝Ts/T_CK)和开关中的占空比(＝开关的导通时间T_ON/时钟的周期T_CK)不同。

在时钟生成电路120生成的时钟的波形钝化的情况下，本实施方式的时钟调整电路130通过调整时钟的占空比、振幅、相位，也将开关中的占空比 (＝T_ON/T_CK)控制为期望的占空比。

此外，在时钟生成电路120生成的时钟为矩形信号的情况下，本实施方式的时钟调整电路130通过调整时钟的占空比、振幅、相位，也将开关中的占空比(＝T_ON/T_CK)控制为期望的占空比。

图4B是时钟生成电路120生成的基准时钟B1～B4的一例子的图。图 4B的基准时钟B1～B4是相位错开了90度的4相的正弦波信号。再有，基准时钟B1～B4不限定于正弦波信号。

时钟调整电路130调整图4B的基准时钟B1～B4的占空比、振幅、相位，将相当于图4A的时钟S1～S4表示的理想时钟的时钟供给开关110－1～110 －4，将开关110－1～110－4中的占空比控制为期望的占空比。再有，理想时钟是指，具有与从时钟调整电路130供给的时钟的开关中的占空比(＝T_ON /T_CK)相同的时钟的占空比(Ts//T_CK)的矩形信号。即，基于从时钟调整电路130供给的时钟的开关110－1～110－4进行与基于理想时钟的开关 110－1～110－4的动作同样的动作。

[时钟调整电路的结构]

具体地，说明时钟调整电路130的结构。图5A～图5C是本实施方式的时钟调整电路130的结构的一例子的图。再有，图5A～图5C表示对1相信号的时钟调整电路130的结构。在对4相信号的时钟调整电路130的情况下，具有4系统相同结构，对于N相信号具有N系统相同结构。再有，在以下，图5A～图5C的时钟调整电路130作为连接到开关110－1的结构来说明。

图5A的时钟调整电路130包括缓冲器131、电容132、电阻133，调整从端子IN输入的基准时钟B1的振幅、偏置，向端子OUT输出时钟S1。

缓冲器131将输入的基准时钟B1放大或矩形地升高。再有，缓冲器131 也可以置换为放大器。

电容132将放大或矩形地升高的基准时钟B1的DC分量切除。通过从一个端子施加电压V1，电阻133调整从电容132输出的基准时钟的偏置。图 5A所示的时钟调整电路130将调整了偏置的基准时钟B1作为时钟S1供给开关110－1。

如前述，开关110－1在时钟S1的振幅为阈值以上的时间切换为导通，所以通过调整基准时钟的振幅、具体地为调整DC分量，能够控制开关110 －1的导通时间T_ON。

说明图5A所示的时钟调整电路130的调整方法。图6A～图6D是表示图5A所示的时钟调整电路130的调整方法的图。在图6A～图6D中，T_SIN表示基准时钟即正弦波信号的周期。

图6A表示对于基准时钟B1作为偏置条件A附加了偏置V_A的时钟S1。图6B表示对于基准时钟B1作为偏置条件B附加了偏置V_B的时钟S1。在图 6A、图6B中，Vth是开关110－1的阈值。开关110－1在时钟S1的振幅为 Vth以上的时间切换为导通。如图6A、图6B所示，通过调整偏置条件，改变成为开关110－1的阈值Vth以上的时间，即，改变导通时间。

在图6A中，通过对于基准时钟B1附加偏置V_A，开关110－1的导通时间T_ON为T_A。即，时钟S1与图6C所示那样的导通时间为T_A的矩形信号等效。此时，开关110－1中的占空比为T_A/T_SIN。

此外，在图6B中，通过对于基准时钟B1附加偏置V_B，开关110－1的导通时间T_ON为T_B。即，时钟S1与图6D所示那样的导通时间为T_B的矩形信号等效。此时，开关110－1中的占空比为T_B/T_SIN。

即，图5A所示的时钟生成电路130通过调整对于基准时钟的偏置，对于周期T_SIN的正弦波信号的基准时钟，能够控制为任意占空比(T_ON/T_SIN)。图5A的结构，在要以高频的时钟控制电路的情况下是有效的。

接着，说明图5B的时钟生成电路130。在图5B中，对与图5A共同的结构，附加与图5A相同的标号，并省略其说明。图5B的结构中，除了图5A 的结构以外，还具有可变电容134。

可变电容134具有可变的电容值C1，使基准时钟B1的波形钝化。波形的钝化情况，通过调整电容值C1来控制。再有，可变电容134也可以被固定电容值。

这里，说明图5B所示的时钟调整电路130的调整方法。图7A、7B是表示图5B所示的时钟调整电路130的调整方法的图。

图7A、7B表示在矩形信号作为基准时钟B1被输入到时钟调整电路130 的情况下，将可变电容134的电容值C1调整为0[fF]、100[fF]、200[fF] 的例子。此外，偏置条件C、D的箭头表示调整了对于基准时钟B1的偏置的情况，以使各自指向的线为开关110－1的阈值。

如图7A所示，通过调整可变电容134的电容值C1，能够使基准时钟B1 的波形钝化。通过使基准时钟B1的波形钝化，并且调整偏置条件，时钟调整电路130可以将开关110－1中的占空比控制为期望的占空比。

例如，在将电容值C1调整为200[fF]，将偏置调整为偏置条件C的情况下，开关110－1中的导通区间为TC。此外，在将电容值C1调整为200[fF]，将偏置调整为偏置条件D的情况下，开关110－1中的导通区间为TD。即，通过控制电容和偏置，控制开关为导通的区间，可以将开关110为导通的占空比控制为期望的占空比。

此外，如图7B所示，通过电容和偏置的组合，还能够省略占空比的调整，并用于相位的控制。再有，也可以调整占空比和相位两者。

例如，在将电容值C1调整为100[fF]，将偏置调整为偏置条件C的情况下，开关110－1中的导通区间为T_C。此外，在将电容值C1调整为200[fF]，将偏置调整为偏置条件D的情况下，开关110－1中的导通区间为T_D。

这里，导通区间T_C和导通区间T_D的长度大致相同，但成为导通的定时、成为截止的定时彼此不同。即，图5B所示的时钟调整电路130通过调整可变电容134的电容值C1，调整偏置条件，能够进行相位的调整。

即，通过电容和偏置条件的调整，可进行占空比和相位的调整。

再有，在图7A、图7B中，基准时钟B1是作为矩形信号来说明的，但不限于矩形信号，图5B所示的时钟调整电路130能够对于任意的基准时钟 B1调整占空比及相位。

接着，说明图5C的时钟生成电路130。在图5C中，对与图5B共同的结构，附加与图5B相同的标号，并省略其说明。与图5B的结构比较，图5C 的结构中开关110－1的结构不同。

图5C的开关110－1是进行开关侧的偏置调整的结构。在开关110－1 为MOS开关的情况下，占空比的调整也可通过开关110－1的偏置调整来调整。例如，通过调整开关110－1的漏极和源极的至少一个或两方的偏置和栅极的偏置，能够调整开关110－1中的导通时间。通过改变开关110－1的背栅的电位，改变开关的阈值Vth，也可改变导通时间。

[开关的结构]

这里，说明进行偏置调整的开关的结构。图8A～图8D是本实施方式的开关110的结构的一例子的图。

在图8A～图8D 中，电容132－1～132－3被分别设置在源极、栅极、漏极上，将通过的信号的DC分量除去。通过从电阻133－1的一个端子施加电压V₁，栅极的偏置被调整。通过从电阻133－2的一个端子施加电压V₂，漏极的偏置被调整。通过从电阻133－3的一个端子施加电压V₃，源极的偏置被调整。通过从电阻133－4的一个端子施加电压V₄，背栅的偏置被调整。

如图8A～图8D所示，通过调整开关110的栅极、漏极、源极、背栅的其中一个，能够调整开关110的导通时间。漏极、源极的偏置可以如图8A、图8B那样单侧地提供，也可以如图8C所示两侧地提供。在对漏极和源极的两侧提供偏置的情况下，也可以在该偏置值上加上差，在开关中流过电流。如图8D那样，也可以对背栅提供电位，控制开关的阈值Vth。

[时钟生成电路的结构]

这里，说明从一个正弦波信号生成4相的正弦波信号的时钟生成电路120 的结构。图9A～图9E是时钟生成电路的结构的一例子的图。

图9A表示使用了D型触发器电路121－1～121－4的移位寄存器的结构。在图9A的结构中，相位不同的4相的信号被输出到输出端子Q0～Q3。

图9B表示使用了电阻122－1、122－2和电容123－1、123－2的结构。通过适当地设定电阻122－1、122－2和电容123－1、123－2的值，能够生成对于目标频率错开了相位的信号。例如，对于从端子IN输入的信号，将从输出端子OUT1、OUT2输出的信号生成彼此相位90度不同的信号。通过将从输出端子OUT1、OUT2输出的信号分别使用未图示的平衡器而分为相位 180度的不同的信号，能够生成相位90度不同的4相的信号。此外，使用RC 电路的组合，能够生成相位90度不同4相的信号。例如，如图9E所示，通过RC电路的组合，单纯从输入信号能够生成相位90度不同的4相的信号。

图9C表示生成任意的相位的信号的相位器的结构。图9C中所示的结构包括90度相位差信号生成电路124、可变增益放大器125－1、125－2、合成电路126。90度相位差信号生成电路124由输入信号生成相位90度不同的两个信号。可变增益放大器125－1、125－2将从90度相位差信号生成电路124 输出的信号的各自的振幅调整为适当的值。最后，合成电路126能够通过将这些信号合成而生成任意的相位的信号。

图9D表示使用了CMOS反相器127－1～127－12的结构。在输入输出系统120A、120B、120C中，分别连接着六个CMOS反相器127－1～127－6、四个CMOS反相器127－7～127－10、两个CMOS反相器127－11～127－12。再有，各输入输出系统中连接的CMOS反相器的数不限于此。CMOS反相器 127－1～127－12对通过的信号提供延迟。因此，输入输出系统120A～120C 通过改变连接的CMOS工艺反相器的数，能够生成对输入了彼此不同的延迟量的信号提供的、4相的不同的输出信号。

[混频器的另一结构]

在图3中，混频器100作为单平衡混频器的结构进行了说明。在本实施方式中，对于双平衡混频器的结构，也可以使用时钟生成电路和时钟调整电路。

图10是本实施方式的混频器200的结构的一例子的图。图10的混频器 200包括电压电流转换电路(TA)210、开关220－1～220－8、时钟生成电路230、时钟调整电路240。混频器200为双平衡混频器的结构，对于从端子 IN＿P、IN＿N输入的正相和反相的信号，输出4相的信号。

TA210将输入的信号放大。再有，TA210可以是放大器，也可以是缓冲器。

开关220－1～220－8与图3中所示的开关110－1～110－4是同样的，由来自时钟调整电路230的时钟S1～S4控制。

与图3中所示的时钟生成电路120同样，时钟生成电路230根据从LO 频率振荡单元(参照图2A和图2B)输出的本机振荡信号(f_LO1或f_LO2)生成基准时钟B1～B4，并输出到时钟调整电路240。

与图3中所示的时钟调整电路130同样，时钟调整电路240调整基准时钟B1～B4的占空比、相位、振幅，将调整后的时钟作为时钟S1～S4供给开关220－1～220－8。

[调整4相的时钟的时钟调整电路的结构]

这里，说明调整4相的时钟的时钟调整电路240的结构。图11A～图11C 是本实施方式的时钟调整电路240的结构的一例子的图。

图11A是调整时钟S1～S4各自的占空比的结构。图11A的结构包括分别对于4相的基准时钟B1～B4输出4相的时钟S1～S4的4系统，具有放大器241－1～241－4、电容242－1～242－4、电阻243－1～243－4、可变电容244－1～244－4。此外，在4系统的各自的电阻243－1～243－4上，被施加电压V1～V4。

在图11A的结构中，对于各系统中分别输入的基准时钟B1～B4，通过彼此不同的电压V1～V4调整不同的偏置，通过可变电容244－1～244－4调整电容的值，能够调整各自的占空比。即使在基准时钟B1～B4因电路的布线的布局等的影响而有彼此不同的占空比的情况下，也能够在各系统中调整各自不同的偏置、电容的值，所以能够将从各系统输出的时钟S1～S4与理想的时钟等效。

再有，如图7B中所示，在图11A的结构中也可调整4相的信号的相位。

图11B是调整时钟S1～S4各自的相位的结构。再有，图11B中，对与图11A共同的结构，附加与图11A相同的标号，并省略其说明。除了图11A 的结构以外，图11B的结构还具有放大器246－1～246－4、电容245－1～245 －4。此外，在4系统各自的电阻243－1～243－4上，被施加电压V1。

在图11B的结构中，可变电容244－1～244－4在各系统中改变信号的钝化方式。而且，放大器246－1～246－4分别将钝化方式的不同的信号再次升高。通过该结构，在各系统中改变信号的上升的定时，所以能够调整上升的定时，即，能够调整相位。从放大器246－1～246－4输出的信号，通过各系统的电容245－1～245－4、偏置来调整，以使开关中的占空比成为期望的占空比。

图11C是调整时钟S1～S4各自的相位和占空比的结构。再有，在图11C 中，对与图11B共同的结构，附加与图11B相同的标号，并省略其说明。图 11C的结构具有将图11B的结构中的电容245－1～245－4置换为可变电容 247－1～247－4的结构。此外，在4系统的各自的电阻243－1～243－4上，施加电压V1～V4。

与图11B同样，图11C的结构通过可变电容244－1～244－4、放大器 246－1～246－4，在各系统中改变信号的上升的定时，调整相位。而且，与图11A同样，通过彼此不同的电压V1～V4调整不同的偏置，通过可变电容 247－1～247－4调整电容的值，能够调整各自的占空比。

再有，4相的时钟的调整也可以使用另一结构进行。图12A是时钟生成电路的另一结构的一例子的图。图12B是时钟调整电路的另一结构的一例子的图。

再有，对于图12A所示的时钟生成电路和时钟调整电路即图1B的4相信号的“与”电路，也可以追加图12B所示的时钟调整电路。

通过在图12A所示的时钟生成应答的插入点A、插入点A’(或插入点B，插入点B’，插入点C，插入点C’)中插入图12B所示的时钟调整电路来调整偏置，可以提高能够“与”动作的频率。通过在插入点D或插入点E插入图12B所示的时钟调整电路，能够高频进行反相器动作。

此外，通过在开关所连接的插入点F上，插入图12B所示的时钟调整电路，可以进行开关的导通时间调整。再有，在图12A的时钟生成电路中插入的图12B的时钟调整电路可以插入在其中一个位置，也可以插入多个。此外，图12A的时钟生成电路的反相器(或缓冲器)的数为6个，但不限于此。

(实施方式2)

在实施方式1中，说明了调整时钟生成电路生成的基准时钟的偏置、相位、占空比的时钟调整电路。在本实施方式中，使用图13A～图13C、图14A～图14C说明使用在实施方式1中说明的时钟调整电路，以低频的时钟使其动作的混频器的结构。

图13A是表示基本的单平衡式的混频器300的结构的图。混频器300具有开关310－1、310－2、时钟生成电路320、时钟调整电路330，对从端子 IN输入的信号，从端子OUT＿P、OUT＿N分别输出正相和反相的信号。

开关310－1、310－2通过来自时钟调整电路330的时钟SP、SN而被控制导通/截止。图14A是表示使图13A所示的混频器300动作的时钟的一例子的图。图14A所示的时钟SP、SN是开关310－1、310－2中的等效的时钟，开关310－1、310－2分别在时钟SP、SN为“高”的时间切换为导通，在为“低”的时间切换为截止。

图13B是表示将与图13A的混频器300同样的动作以1/2的时钟频率实现的单平衡式的混频器400的结构的图。混频器400具有开关410－1～410 －4、时钟生成电路420、时钟调整电路430，对从端子IN输入的信号，从端子OUT＿P、OUT＿N分别输出正相和反相的信号。

开关410－1～410－4通过来自时钟调整电路430的时钟S1～S4而被控制导通/截止。图14B是表示使图13B所示的混频器400动作的时钟的一例子的图。图14B所示的时钟S1～S4是开关410－1～410－4中的等效的时钟，开关410－1～410－4分别在时钟S1～S4为“高”的时间切换为导通，在为“低”的时间切换为截止。

通过使图14A所示的混频器300动作的时钟和使图14B所示的混频器 400动作的时钟的导通时间、即脉冲宽度Ts成为相同，混频器300和混频器 400进行相同的动作。该情况下，图14B的时钟的周期T_ck为图14A的时钟的周期T_ck的2倍，即，时钟频率为1/2。

图13C是表示将与图13A的混频器300同样的动作以1/M的时钟频率实现的单平衡式的混频器500的结构的图。混频器500具有开关510－1～510 －2M、时钟生成电路520、时钟调整电路530，对从端子IN输入的信号，从端子OUT＿P、OUT＿N分别输出正相和反相的信号。

开关510－1～510－2M通过来自时钟调整电路430的时钟S1～S(2M) 而被控制导通/截止。图14C是表示使图13C所示的混频器500动作的时钟的一例子的图。图14C所示的时钟S1～S(2M)是开关510－1～510－2M中的等效的时钟，开关510－1～510－2M分别在时钟S1～S(2M)为“高”的时间切换为导通，在为“低”的时间切换为截止。

通过使图14A所示的混频器300动作的时钟和使图14C所示的混频器 500动作的时钟的导通时间、即脉冲宽度Ts成为相同。混频器300和混频器 500进行相同的动作。该情况下，图14C的时钟的周期T_ck为图14A的时钟的周期T_ck的M倍，即，时钟频率为1/M。

此外，如图14A～图14C所示，各时钟的占空比和相位彼此不同。图13A～图13C所示的时钟生成电路320～520、时钟调整电路330～530通过采用与实施方式1中说明的结构同样的结构，调整各时钟的占空比和相位。

占空比和相位的调整，使用在图5A～图5C、图11A～图11C中说明的时钟调整电路的结构。此外，相位的调整，使用在图9A、图9B、图9D中说明的时钟生成电路的结构。再有，占空比的调整也可以使用在图8A～图8D 中说明的开关的结构。

根据以上说明的本实施方式，可以将与在高频时钟中的混频器的动作同样的动作在低频时钟中实现。在该情况中，通过时钟生成电路、时钟调整电路调整占空比、相位，实现所供给的时钟。

(实施方式3)

在本实施方式中，说明使用实施方式1中说明的时钟调整电路，将图2A、图2B中说明的模拟基带电路用离散时间模拟电路构成的情况。再有，这里说明的离散时间模拟电路是指，组合了连续时间系和离散时间系的周期时变连续时间系的电路。

图15A～图15C是周期时变连续时间系统的概念图。图15A是被输入连续时间(CT：Continuous Time)的信号，输出CT的信号的连续时间系的电路。连续时间系的电路，电感器的大小较大，R、C的绝对值的偏差较大，并且运算放大器等的有源电路难以进行低电源电压的动作，精细CMOS工艺中的设计不容易。

图15B是离散时间系的电路，其将连续时间的输入信号通过采样电路等转换为离散时间(DT：Discrete Time)的信号，将转换后的信号用离散时间系的电路处理，将处理后的离散时间的信号通过保持电路等转换为连续时间的信号。在离散时间系的电路中，由时钟频率、电容比确定特性，能够在低电源电压下设计，所以适合于精细CMOS下的设计。但是，输入输出中需要用于连续系和离散系的转换的开关和时钟，相比连续时间系，开关和时钟这样的构成要素增加。在考虑了宽带动作的情况下，优选削减开关的数，将结构尽可能简化。

图15C是所谓连续时间系和离散时间系的混合式的周期时变连续时间系的电路结构。成为连续时间系的一部分电路使用离散时间系的电路的结构。由此，能够以简单的结构实现将离散时间系的特征有效利用的电路，能够实现适合于精细CMOS的可宽带动作的电路。

[离散时间模拟电路600的结构和动作]

图16是实施方式3的离散时间模拟电路600的主要部分结构的一例子的图。图16所示的离散时间模拟电路600具有：TA610(Transconductance Amplifier：跨导放大器)；两个电容620(620－1、620－2)；电荷反转电路 630；时钟生成电路640；以及时钟调整电路650。

离散时间模拟电路600是将包含正相和反相的2系统的输入电压信号V_in作为输入的、差动式的离散时间模拟电路。

TA610是电压电流转换电路，将包含正相和反相的2系统的输入电压信号V_in作为输入，将输入电压信号V_in转换为电流(g_m×V_in)，并输出正相和反相的2系统的电流。再有，g_m是TA610的跨导(互导)的值。

电容620－1连接到TA610的正相的输出端子T＿TA_out1，电容620－2连接到反相的输出端子T＿TA_out2之间。电容620－1、620－2的电容值为C_H1。

电荷反转电路630有多个开关，一个端子连接到TA610的输出端子T＿ TA_OUT1，另一个端子连接到输出端子T＿TA_out2。电荷反转电路630是，通过控制多个开关的导通/截止，进行将电荷保持的动作和将电荷反转并连接的动作的开关电路。电荷反转电路630基于从时钟调整电路650供给的时钟进行电荷共享，进行对输入的模拟信号的滤波处理。

时钟生成电路640、时钟调整电路650具有与实施方式1中说明的结构同样的结构，将时钟S1～S4供给到电荷反转电路630。时钟S1～S4由开关的导通时间即“高”期间、开关为截止的时间(截止时间)即“低”期间构成。

[电荷反转电路的结构例1]

这里，说明电荷反转电路630的具体结构。图17A是实施方式3的电荷反转电路630A的结构的一例子的图。图17B是实施方式3的电荷反转电路 630A的内部结构的一例子的图。图17B所示的电荷反转电路630A具有：2 个电容631－1、631－2；以及控制电容631－1、631－2的连接的8个开关 632－1～632－8。电荷反转电路630的端子A连接到TA610的正相的输出端子T＿TA_out1，端子B连接到TA610的反相的输出端子T＿TA_out2。

开关632－1通过时钟S1控制端子X1和端子A的连接，在“高”期间中连接，在“低”期间中断开。开关632－2通过时钟S3控制端子X1和端子B的连接，在“高”期间中连接，在“低”期间中断开。开关632－3通过控制信号S2控制端子X2和端子A的连接，在“高”期间中连接，在“低”期间中断开。开关632－4通过控制信号S4控制端子X2和端子B的连接，在“高”期间中连接，在“低”期间中断开。开关632－5通过时钟S3控制端子X1和端子B的连接，在“高”期间中连接，在“低”期间中断开。开关632－6通过时钟S3控制端子Y1和端子A的连接，在“高”期间中连接，在“低”期间中断开。开关632－7通过时钟S4控制端子X2和端子B的连接，在“高”期间中连接，在“低”期间中断开。开关632－8通过时钟S4 控制端子Y2和端子A的连接，在“高”期间中连接，在“低”期间中断开。

上述中，“高”期间、“低”期间是指图4A的理想时钟，但即使在时钟生成电路640生成图4B那样的正弦波信号的情况下，通过时钟调整电路650，也可实现相当于图4A的开关的导通、截止时间。

[时钟的生成]

说明从时钟生成电路640和时钟调整电路650供给的时钟的生成。在本实施方式中，时钟生成电路640和时钟调整电路650生成相当于图4A中所示的理想时钟的时钟。在图4A中，脉冲宽度Ts与样本间隔相同。时钟S1～ S4是占空比(＝脉冲宽度Ts/时钟的周期T_CK)为0.25、相位各自错开了90 度的4相的控制信号。

即，时钟调整电路650对开关进行控制，以使图4A的时钟为“高”的区间，控制对象的开关导通，在为“低”的区间，控制对象的开关截止。再有，在图4A中，作为理想的时钟波形而示出矩形时钟，但即使正弦波输入也可实现相当于同样的波形的开关动作。例如，时钟生成电路640生成图4B 的4相的正弦波信号，时钟调整电路650调整偏置、电容，并调整开关成为导通的期间。通过图9A～图9D的结构能够实现时钟生成电路640中的相位不同的信号的生成，通过图5A～图5C、图11A～图11C的结构能够实现时钟调整电路650中的偏置的调整。再有，能够使用后述的图32A、32B的结构来实现偏置的调整。通过使开关632－1～632－8成为图8的结构，还能够实现确定开关的导通和截止的阈值的调整。

[离散时间模拟电路600的动作例1]

说明离散时间模拟电路600中的动作。图18A～图18D是表示离散时间模拟电路600中的动作的概略的图。再有，在图18A～图18D中，顺序地示出TA610、电容631－1、631－2、电容620－1的连接状态。此外，图16所示的离散时间模拟电路600作为包含正相和反相的2系统的差动式结构进行了说明，但为了简化说明，图18A～图18D作为单相的输入输出系统的结构来说明。

离散时间模拟电路600每间隔Ts反复进行电荷共享，生成样本值。离散时间模拟电路600将以下3种电荷进行电荷共享。

(1－a)TA610将输入电压信号Vin转换为电流所得的电荷，即，被输出到TA110的输出端子T＿TA_out的电荷(以下，记载为输入电荷)

(1－b)电容620保持的1样本前的电荷

(1－c)电荷反转电路630保持的2样本前的电荷

再有，3种共享中，电荷反转电路630通过使保持的2样本前的电荷的极性反转来进行电荷共享。

通过基于相当于图4A中所示的理想时钟的时钟S1～S4的开关632－1～ 632－8的控制(导通和截止)，如图18A～图18D所示，电荷反转电路630 在1周期(1T_CK)内进行以下四个动作，每周期T_CK反复进行。再有，以下的第1动作～第4动作分别对应于图18A～图18D。

第1动作：时钟S1为“高”期间中，电容631－1的端子X1连接到端子A，端子Y1连接到端子B(以下，记载为电容631－1的正相连接)。

第2动作：时钟S2为“高”期间中，电容631－2的端子X2连接到端子A，端子Y2连接到端子B(以下，记载为电容631－2的正相连接)。

第3动作：时钟S3为“高”期间中，电容631－1的端子Y1连接到端子A，端子X1连接到端子B(以下，记载为电容631－1的反相连接)。

第4动作：时钟S4为“高”期间中，电容631－2的端子Y2连接到端子A，端子X2连接到端子B(以下，记载为电容631－2的反相连接)。

即，每间隔Ts进行以下四个动作：通过电容631-1被正相连接、电容 631-2被反相连接而保持被电荷共享的电荷的第1动作；通过电容631-2 被正相连接、电容631-1被正相连接而保持被电荷共享的电荷的第2动作；通过电容631-1被反相连接、电容631-2被正相连接而保持被电荷共享的电荷的第3动作；以及通过电容631-2被反相连接、电容631-1被反相连接而保持被电荷共享的电荷的第4动作。

通过将通过正相连接(反相连接)而被电荷共享的电荷进行反相连接(正相连接)，电容631-1和电容631-2进行使保持的电荷的极性反转并连接的动作。

即，通过上述第1动作至第4动作，每Ts期间交替地反复进行：电荷反转电路630A使电容631-1保持的电荷的极性反转并连接，电容631-2的连接被开路并保持电荷的动作(第1动作及第3动作)；使电容631-2保持的电荷的极性反转并连接，电容631-1的连接被开路并保持电荷的动作(第 2动作及第4动作)。

数学上说明第1动作至第4动作。

离散时间模拟电路600中的n时刻中的电荷共享的概略，能够根据下式 (1)的差分方程式来记述。

q_in(n)+C_H1v_out(n-1)-C_H2v_out(n-2)＝(C_H1+C_H2)v_out(n) (1)

在式(1)中，左边第1项相当于输入电荷，第2项是电容620中保持的 1样本前的电荷，左边第3项是电容631-1或电容631-2中保持的2样本前的电荷。通过进行z变换，离散时间模拟电路600的传递函数的核心部分由下式(2)表示。

其中，这里所示的算式是将电路看作离散系的情况下的传递函数的概略。正确的输入输出特性的导出需要周期时变连续时间系的分析。

即，需要作为在图16所示的连续时间系的GmC滤波器内部包含了离散时间系的电路的电路(或连续时间系和离散时间系的并联系统)的分析，成为合成了GmC的连续时间滤波器和离散时间滤波器的传递函数的传递函数，但传递函数的核心为上式，通过离散时间系的效果，可进行频带内偏差的调整。

说明离散时间模拟电路600的频率特性。图19是表示离散时间模拟电路 600的低通特性的电路模拟的结果的图。图19的横轴表示频率，纵轴表示增益。此外，图19表示C_H1为300fF、C_H2作为参数变化的离散时间模拟电路 600的低通特性。再有，离散时间模拟电路600也可以将C_H2固定，将C_H1作为参数。

如图19所示，离散时间模拟电路600可通过宽带信号，通过使C_H2(或 C_H1)变化，能够调整通带的频带内偏差(电平差)。而且，离散时间模拟电路600为差动结构，所以能够除去差动合成后偶数次分量。

[电荷反转电路的结构例2]

接着，说明电荷反转电路630的另一结构。图17C是实施方式3的电荷反转电路630B的结构的一例子的图。图17D是实施方式3的电荷反转电路 630B的内部结构的一例子的图。在图17C、图17D中，对与图17A、图17B 共同的结构，附加与图17A、图17B相同的标号并省略其详细的说明。此外，对电荷反转电路630B供给的时钟S1～S4与上述中说明的对电荷反转电路 630A供给的时钟S1～S4是同样的，所以省略其说明。

与电荷反转电路630A比较，电荷反转电路630B的开关的数和电容631 －1、631－2的连接位置不同。以下，说明将图16的电荷反转电路630设为了电荷反转电路630B的情况下的动作。

通过基于图4A中所示的相当于理想时钟S1～S4的时钟S1～S4的开关 632－1～开关632－4的控制(导通和截止)，在1周期(1T_CK)内进行以下四个动作，对每个周期T_CK反复进行。

第1动作：控制信号S1为“高”期间中，电容631－1的端子X1连接到端子A。(以下，记载为电容631－1的正相连接)

第2动作：控制信号S2为“高”期间中，电容631－2的端子X2连接到端子A。(以下，记载为电容631－2的正相连接)

第3动作：控制信号S3为“高”期间中，电容631－1的端子X1连接到端子B(以下，记载为电容631－1的反相连接)。

第4动作：控制信号S4为“高”期间中，电容631－2的端子X2连接到端子B(以下，记载为电容631－2的反相连接)。

即，每间隔Ts进行以下四个动作：通过电容631－1被正相连接、电容 631－2被反相连接而保持被电荷共享的电荷的第1动作；通过电容631－2 被正相连接、电容631－1被正相连接而保持被电荷共享的电荷的第2动作；通过电容631－1被反相连接、电容631－2被正相连接而保持被电荷共享的电荷的第3动作；以及通过电容631－2被反相连接、电容631－1被反相连接而保持被电荷共享的电荷的第4动作。

通过将通过正相连接(反相连接)而被电荷共享的电荷进行反相连接(正相连接)，电容631－1和电容631－2进行使保持的电荷的极性反转并连接的动作。

即，通过上述第1动作至第4动作，每Ts期间交替地反复进行：电荷反转电路630B使电容631－1保持的电荷的极性反转并连接，电容631－2的连接被开路并保持电荷的动作(第1动作及第3动作)；使电容631－2保持的电荷的极性反转并连接，电容631－1的连接被开路并保持电荷的动作(第2 动作及第4动作)。

再有，将图16的电荷反转电路630设为电荷反转电路630B的情况下的数学上的说明、以及频率特性，与上述中说明的电荷反转电路630A的情况是同样的。

即使图17C、图17D的结构，也可使通带中具有波动(ripple)，可实现宽频带的滤波器特性。

[电荷反转电路的结构例3]

接着，说明电荷反转电路630的再一其他结构。图20A是实施方式3的电荷反转电路630C的结构的一例子的图。图20B是实施方式3的电荷反转电路630C的内部结构的一例子的图。在图20A、图20B中，对与图17C、图17D共同的结构，附加与图17C、图17D相同的标号并省略其详细的说明。

电荷反转电路630C与电荷反转电路630B为相同的电路结构。但是，控制开关632－1～开关632－4的时钟SP、SN与电荷反转电路630B的情况不同。

此外，在将图16的电荷反转电路630作为电荷反转电路630C的情况下，从图16的时钟调整电路650供给的时钟也与电荷反转电路630B的情况不同。

具体地说，控制电荷反转电路630C的开关632－1～开关632－4的时钟 SP、SN理想上是图14A那样的时钟。

时钟调整电路650调整偏置、相位，以在图14A的时钟为“高”的区间使控制对象的开关导通，在为“低”的区间使控制对象的开关截止。例如，时钟生成电路640生成2相的正弦波信号，时钟调整电路650调整偏置、相位，并调整开关为导通的期间。

将图16的电荷反转电路630设为电荷反转电路630C的情况下的离散时间模拟电路600的传递函数H_H的概略，用下式表示。

如式(3)所示，电荷反转电路630C能够实现1阶传递函数。通过C_H1、 C_H2、fs的调整，能够在频率特性上得到波动。再有，即使省略了电容620(电容值C_H1)的结构，也可进行同样的动作。

此外，与图17D同样的动作，即使使用另一结构也为同样的动作。图21A 是表示实施方式3的电荷反转电路630D的结构的另一例子的图。图21B是表示实施方式3的电荷反转电路630D的内部结构的另一例子的图。图21C 是表示使图21B所示的电荷反转电路630D动作的时钟的一例子的图。

通过图21C所示的时钟，图21B所示的电荷反转电路630D进行与图17D 同样的动作。

[效果]

如以上，根据本实施方式，图16和图17A～图17D中所示的结构，具体地说，通过电压电流转换电路即TA610、电容(电容620－1和电容620－2、电容631－1和电容631－2)、开关、以及4种时钟(S1～S4)中C_H1和C_H2之比的控制，能够实现具有图19所示的宽频带的通过特性，可调整频带内偏差的滤波器。

即，在要实现超过数GHz那样的宽频带的通过特性的情况下，开关的寄生电容的影响增大，但在本发明中，由于开关的数较少，所以离散时间模拟电路600能够以较小的寄生电容构成电路。此外，由于离散时间模拟电路600 能够调整频带内偏差，所以可包含其他电路块的频率特性而减小频带内偏差，还能够具有作为均衡器的功能。此外，离散时间模拟电路600通过调整g_m、 C_H1、C_H2的值而可进行增益调整，所以还能够作为可变增益放大器(VGA)使用。也可以在TA610的输入上连接放大器，使增益增加。

再有，通过将电容620－1、620－2(电容值C_H1)、以及电容631－1、631 －2(电容值C_H2)设为可变电容，特性的变更容易，对于通信环境(例如，周围温度或电源电压的变化)或电路元件的偏差的影响，离散时间模拟电路 600可自适应地进行特性变更。

作为可变电容的结构，可列举所谓的通过开关控制所连接的电容数的方法，通过电压控制对变容电容施加的电压值，使电容值变化的方法。这在以后的实施方式中也是同样。即，以往的离散时间模拟电路，因构成可变电容的电容数的增加而增加开关，作为结果，寄生电容的合计量增加，但本发明中，电容的数比以往的离散时间模拟电路少，所以开关的合计数也少，作为结果，与以往的结构相比，寄生电容的合计量小。

此外，开关632－1～开关632－8也可以由晶体管构成。一般的晶体管的结构，在通过精细CMOS工艺制造的情况下，已知使用了NMOS晶体管的结构、使用了PMOS晶体管的结构、使用了NMOS和PMOS的互补型开关的结构。

再有，作为监视输出端子T＿V_out1、T＿V_out2的方法，也可以使用以下方法：连接将保持的电荷的移动抑制到最小限度的VCVS(Voltage-Controlled Voltage Source；电压受控电压源)那样的缓冲器或放大器并进行监视。

此外，离散时间模拟电路600也可以为省略了电容620(电容值C_H1)的结构。通过该结构，在使用了电荷反转电路630A、630B的情况下，能够实现在式(4)中C_H1＝0的2阶IIR的传递函数。再有，上述效果在其他实施方式中也有同样的效果。

再有，本实施方式中，设为电容620－1、620－2分别连接到TA610的正相的输出端子T＿TA_out1和反相的输出端子T＿TA_out2，但也可以一个电容连接在TA610的正相的输出端子T＿TA_out1和反相的输出端子T＿TA_out2之间。分别连接到TA610的正相的输出端子T＿TA_out1和反相的输出端子T＿TA_out2的两个电容的值基本上为相同的值，但为了提高特性的自由度，也可以设为彼此不同的值。

[实现高阶的传递函数]

通过电荷反转电路将保持电荷的期间增长，对于离散时间模拟电路的传递函数的IIR部分的分母(以下，记载为IIR函数)，能够实现更高阶的传递函数。此外，在上述说明的本实施方式中，通过变更电荷反转电路的结构，能够变更IIR函数的各项系数的正负。此外，在上述说明的本实施方式中，通过变更电荷反转电路的数，能够变更IIR函数的项数。以下，说明这些变更的一例子。

[离散时间模拟电路700的结构]

图22是实施方式3的离散时间模拟电路700的结构的一例子的图。离散时间模拟电路700具有：TA710；2个电容720(电容720－1、电容720－2)； L个电荷电路730(电荷电路730－1～电荷电路730－L)；时钟生成电路740；以及时钟调整电路750。

再有，在离散时间模拟电路700中也可省略电容720。在图22所示的结构中，离散时间模拟电路700具有电容720，所以IIR函数例如具有起因于电容720的系数为负的1次项。另一方面，在省略了电容720的情况下，通过 L个电荷电路730，IIR函数的1次项也可以选择正负的系数。

图22所示的TA710和电容720分别与图16中所示的TA610和电容620 是同样的。

L个电荷电路730－1～电荷电路730－L的端子A－1～端子A－L分别连接到TA710的输出端子T＿TA_out1，端子B－1～端子B－L分别连接到输出端子T＿TA_out1。

电荷电路730采用按照期望的频率特性，将电荷保持后不使电荷的极性反转地进行连接动作的电荷反转电路、将电荷保持后反转电荷的极性进行连接的电荷保持连接电路的其中一个的结构。再有，离散时间模拟电路700，可以混合电荷保持连接电路及电荷反转电路作为电荷电路730，也可以由任意一方构成。

这里，说明将电荷电路730作为电荷反转电路使用的结构。

图23A是表示实施方式3的电荷反转电路730A的结构的一例子的图。图23B是实施方式3的电荷反转电路730A的内部结构的一例子的图。图29B 所示的电荷反转电路730A具有：M个电容731－1～731－M；以及控制M 个电容731－1～731－M的连接的4M个开关732－1～开关732－4M。电荷反转电路730A的结构是将已经说明的电荷反转电路630A的结构扩展的结构，所以省略详细的说明。

说明对图23B所示的电荷反转电路730A的结构的时钟生成电路740、由时钟调整电路750生成的时钟。图24A是对图23B所示的电荷反转电路730A 的理想时钟的定时图。时钟的脉冲宽度为Ts、周期为T_CK。脉冲宽度Ts与样本间隔相同。在图24A中，表示了矩形信号作为理想时钟，但时钟生成电路 740和时钟调整电路750进行调整，以使在理想时钟为“高”的期间，控制对象的开关导通，在为“低”的期间，控制对象的开关截止。

具体地说，对于图23B所示的电荷反转电路730A，时钟生成电路740 和时钟调整电路750将开关中的占空比(＝开关的导通时间T_ON/时钟的周期T_CK)为1/2M、相位每次错开了(360/2M)度的2M相的时钟S1～S2M 供给电荷反转电路730A。

基于时钟S1～S2M的电荷反转电路730A的动作与实施方式1中说明的具有2个电容的电荷反转电路630A的动作是同样的动作，所以省略详细的说明。

电荷反转电路730A具有的M个电容交替地反复进行将电荷共享的电荷保持(M－1)Ts期间的动作和使保持的电荷的极性反转并连接到外部的动作。

即，在离散时间模拟电路700的电荷共享中，电荷反转电路730A使保持的M样本前的电荷的极性反转并连接。

通过将图23B所示的电荷反转电路730A作为图22所示的电荷反转电路730－1～730－L的其中一个来连接，图22所示的离散时间模拟电路700的 IIR函数具有正的系数的M次的项。

接着，说明将电荷电路730作为电荷保持连接电路使用的结构。

图23C是实施方式3的电荷保持连接电路730B的结构的一例子的图。图23D是实施方式3的电荷保持连接电路730B的内部结构的一例子的图。图23D所示的电荷保持连接电路730B具有端子A和端子B、M个电容731 －1～731－M、以及控制M个电容731－1～731－M的连接的2M个开关732 －1～732－2M。

对于图23D所示的电荷保持连接电路730B的结构和动作，以电容731 －1为例子来说明。

电容731－1具有端子X1、端子Y1，与开关732－1、732－2连接。开关732－1在时钟S1为“高”期间中连接端子X1和端子A，在时钟S1为“低”期间中断开。开关732－2在时钟S1为“高”期间中连接端子Y1和端子B，在时钟S1为“低”期间中断开。

对于电容732－2～732－M，也与电容731－1是同样的。但是，各个电容的连接通过相位每次错开了(360/M)度的时钟来控制。

图24B是对图23D所示的电荷保持连接电路730B的理想时钟的定时图。时钟的脉冲宽度为Ts、周期为T_CK。脉冲宽度Ts与样本间隔相同。在图24B 中，表示了矩形信号作为理想时钟，但时钟生成电路740和时钟调整电路750 进行调整，以使在理想时钟为“高”的期间，控制对象的开关导通，在为“低”的期间，控制对象的开关截止。

如图24B所示，对于图23D所示的电荷保持连接电路730B，时钟生成电路740和时钟调整电路750将开关中的占空比(＝开关的导通时间T_ON/ 时钟的周期T_CK)为1/M、相位每次错开了(360/M)的M相的时钟S1～ SM供给电荷保持连接电路730B。

根据图24B所示的时钟，图23D所示的电荷保持连接电路730B具有的 M个电容交替地反复进行将电荷共享的电荷保持(M－1)Ts期间的动作和将保持的电荷由同相连接到外部的动作。

即，在离散时间模拟电路700的电荷共享中，图23D所示的电荷保持连接电路730B将保持的M样本前的电荷由同相连接。

通过将图23D所示的电荷保持连接电路730B作为图22所示的电荷电路 730－1～730－L的其中一个来连接，图22所示的离散时间模拟电路700的 IIR具有负的系数的M次的项。

再有，电容720与M＝1的电荷保持连接电路730B等效。

通过将图23B所示的电荷反转电路730A和图23D所示的电荷保持连接电路730B的其中一个作为图22所示的电荷电路730－1～730－L来连接，能够如下式(4)那样自由地设计图22所示的离散时间模拟电路700的IIF 的项的数、系数的符号、以及次数。

即，通过将图23B所示的电荷反转电路730A和图23D所示的电荷保持连接电路730B变更各自的次数并组合多个，可以提高能够实现的滤波器特性的自由度。

接着，说明图23A、图23B的另一结构。图25A是实施方式3的电荷反转电路730C的结构的一例子的图。图25B是实施方式3的电荷反转电路730C 的内部结构的一例子的图。图25A、图25B中，对与图23A、图23B共同的结构，附加与图23A、图23B相同的标号并省略其详细的说明。

此外，电荷反转电路730C的结构和动作是根据电容的数扩展了已经说明的电荷反转电路630B的结构和动作，所以省略详细的说明。作为电荷电路 730，即使在使用了电荷反转电路730C的结构的情况下，也可以与电荷反转电路730A同样地提高能够实现的滤波器特性的自由度。

接着，说明图23C、图23D的另一结构。图25C是实施方式3的电荷保持连接电路730D的结构的一例子的图。图25D是实施方式3的电荷保持连接电路730D的内部结构的一例子的图。图25C、图25D中，对与图23C、图23D共同的结构，附加与图23C、图23D相同的标号并省略其详细的说明。

图23D所示的电荷保持连接电路730B具有M个电容731－1～731－M， M个电容731－1～731－M分别设置在两个开关之间。在另一方面，图25D 所示的电荷保持连接电路730D具有2M个电容731－1～731－2M，2M个电容731－1～731－2M各自的一个端子与开关连接，另一个端子被接地。

通过该结构，电荷保持连接电路730D能够进行与电荷保持连接电路 730B同样的动作，同样地可以提高能够实现的滤波器特性的自由度。

[多级离散时间模拟电路800的结构和动作]

图26A是多级离散时间模拟电路800的结构的一例子的图。图26B是多级离散时间模拟电路800的内部结构的一例子的图。图26A所示的多级离散时间模拟电路800具有离散时间模拟电路810被N个级联连接(810－1～810 －N)的结构，而且具有时钟生成电路820和时钟调整电路830。

图26B所示的离散时间模拟电路810具有与图16中所示的离散时间模拟电路600同样的结构，图26B所示的TA811和电容812分别与图16中所示的TA610和电容620是同样的。

图26B所示的电荷反转电路813的结构，与图17A～图17D、图20A、图20B中所示的电荷反转电路630的结构是同样的。

此外，图26B所示的时钟生成电路820、时钟调整电路830与图16中所示的时钟生成电路640、时钟调整电路650是同样的，将控制与图14A、图 14B中所示的波形同样的开关的导通/截止时间的信号供给N个离散时间模拟电路810－1～810－N。

多级离散时间模拟电路800为离散时间模拟电路810的N个级联连接的结构，所以多级离散时间模拟电路800的传递函数为下式(5)。

其中，g_mk、C_H1k、C_H2k是第k级的离散时间模拟电路310－k(N为1 以上的整数，k＝1～N的整数)的C_H1k、C_H2k，H_Hk是第k级的离散时间模拟电路310－k的传递函数。也可以在各级中适当变更g_mk、C_H1、C_H2的值。

下式(6)是在式(5)中，将各级的C_H1k、C_H2k变更为相同值的结果。

H_{LPF_N}＝H_H ^N (6)

如上式所示，越增加级联连接的级数，多级离散时间模拟电路800能够实现越高次的滤波器特性，能够实现越陡峭的滤波器特性。

[效果]

如以上，通过级联地连接离散时间模拟电路的结构，能够实现陡峭的滤波器特性。离散时间模拟电路810为小型且简单的结构，所以即使为了高次化而级数增加，也能够抑制开关和电容的数。而且，多级离散时间模拟电路 800是差动结构，所以能够在差动合成后除去偶数次分量。

再有，N个离散时间模拟电路810－1～810－N各自具有的电容的电容值可以全部相同，也可以为不同的值。

再有，在图26B中，使用图16的结构说明了离散时间模拟电路810的结构，但离散时间模拟电路810也可以使用图22的结构。

再有，实施方式3说明了差动结构，但也可适用于单端的结构。

再有，这里，说明了利用周期时变连续时间系的电路的例子，但对于离散时间系的电路，也可使用时钟生成电路和时钟调整电路。

(实施方式4)

接着，说明本发明的实施方式4。本实施方式将实施方式2中的低频率时钟中动作的混频器适用于离散时间接收机。

[低频率时钟动作的离散时间接收机]

图27是表示实施方式4的接收装置30的结构的框图。图27所示的接收装置30具有：天线31；低噪声放大器32；参考频率振荡单元33；离散时间模拟电路34；A/D转换处理单元35；以及数字接收处理单元36。

接收装置30具有从图2B 中所示的接收装置20中删除了接收混频器25 和LO频率振荡单元24的结构。接收装置30的离散时间模拟电路34具有接收装置20的离散时间模拟电路26、接收混频器25、以及LO频率振荡单元24的功能。

接收装置30的天线31、低噪声放大器32、参考频率振荡单元33、A/D 转换处理单元35、以及数字接收处理单元36与接收装置20的天线21、低噪声放大器22、参考频率振荡单元23、A/D转换处理单元27、以及数字接收处理单元28是同样的，所以省略其说明。

离散时间模拟电路34进行从低噪声放大器32输出的RF频率的模拟接收信号的变频和滤波。

再有，作为直接转换的结构说明了图27所示的接收装置30。本实施方式的接收装置30也可以是追加一个以上混频器，并使用中频(IF：Intermediate Frequency)的方式。离散时间模拟电路34也可以用作RF－IF间、IF－基带间任何一个的混频器。在使用多个IF的情况下，也可以用作不同的IF间的混频器。

[带时钟调整电路的直接采样混频器]

图28A是实施方式4的离散时间模拟电路900的结构的一例子的图。离散时间模拟电路900对应于图27中的离散时间模拟电路34。

离散时间模拟电路900具有将电压转换为电流的TA910、进行变频的2 个本机开关920(920－1、920－2)、2个历史电容器930(930－1、930－2)、 2个无源开关电容器滤波器(PSCF)940(940－1、940－2)、时钟生成电路 950、时钟调整电路960。

图28B是实施方式4的PSCF940的结构的一例子的图。PSCF940具有电荷共享开关941(941－1、941－2)、旋转电容器942(942－1、942－2)、复位开关943(943－1、943－2)、反馈开关944(944－1、944－2)、转储开关945(945－1、945－2)、缓冲器电容器946。

图28C是对图28A所示的离散时间模拟电路900的理想时钟的定时图。在图28C中，表示了矩形信号作为理想时钟，但时钟生成电路950和时钟调整电路960进行调整，以使在理想时钟为“高”的期间，控制对象的开关导通，在“低”的期间，控制对象的开关截止。

这里，说明被供给相当于图28C所示的理想时钟的时钟的离散时间模拟电路900的动作。

首先，TA910将输入电压转换为电流。在本机开关920和电荷共享开关 941导通的期间，历史电容器930和旋转电容器942累积输入电荷。接着，在本机开关920截止，转储开关945导通的期间，旋转电容器942和缓冲器电容器946进行电荷共享，缓冲器电容器946的电位成为输出。

接着，在复位开关943导通的期间，旋转电容器942将累积的电荷经由复位开关943放电。最后，在反馈开关944导通的期间，经由反馈开关944，对旋转电容器942提供偏置电位。

通过反复进行该动作，离散时间模拟电路900进行变频和滤波。

接着，说明在低频的时钟频率中实现与上述中说明的离散时间模拟电路 900的动作同样的动作的结构。

[低频率时钟动作的直接采样混频器]

图29A是实施方式4的离散时间模拟电路1000的结构的一例子的图。图29A中，对与图28A共同的结构，附加与图28A相同的标号并省略其详细的说明。

图29A的离散时间模拟电路1000具有将图28A的离散时间模拟电路900 中的本机开关920、时钟生成电路950、时钟调整电路960分别置换为本机开关单元1020、时钟生成电路1050、时钟调整电路1060的结构。

本机开关单元1020采用在图13C中所示的低频率时钟中动作的混频器 500的结构。此外，图28A的时钟调整电路960对本机开关920供给了时钟 LO+、LO－，图29A的时钟调整电路1060对本机开关单元1020供给时钟 S1～S(2M)。

图29B是对图29A所示的离散时间模拟电路1000的理想时钟的定时图。再有，在图29B中，为了比较，表示了以图28C所示的时钟LO+、LO－，但离散时间模拟电路1000中，不使用这些时钟。此外，在图29B中，表示了矩形信号作为理想时钟，但时钟生成电路1050和时钟调整电路1060也可以进行调整，以在理想时钟为“高”的期间，控制对象的开关导通，在为“低”的期间，控制对象的开关截止。

通过使开关中的导通时间(即，图28C所示的理想时钟和图29B所示的理想时钟的脉冲宽度Ts)相同，离散时间模拟电路900和离散时间模拟电路 1000进行相同的动作。该情况下，图29B的时钟的周期T_LO为图28C的时钟的周期T_LO的M倍，即，时钟频率f_LO为1/M，离散时间模拟电路1000能够在低频率时钟中动作。

通过该结构，离散时间模拟电路1000也可在低频率时钟中动作。

(实施方式5)

上述各实施方式中说明的混频器、离散时间模拟电路的特性有可能依赖于时钟的占空比。在本实施方式中，说明监视混频器或离散时间模拟电路的特性，通过时钟生成电路和时钟调整电路控制该特性的结构。

图30A是表示实施方式5的带有特性控制功能的混频器或离散时间模拟电路1100的结构的图。带有特性控制功能的混频器或离散时间模拟电路1100 具有混频器或离散时间模拟电路1110、特性监视电路1120、特性控制电路 1130。混频器或离散时间模拟电路1110由时钟生成电路1140、时钟调整电路 1150、对象电路1160构成。

例如，在混频器或离散模拟电路1110为图3所示的混频器100的情况下，对象电路1160相当于从混频器100去除了时钟生成电路120和时钟调整电路 130后的电路。此外，在混频器或离散模拟电路1110为图16所示的离散时间模拟电路600的情况下，对象电路1160相当于从离散时间模拟电路600中去除了时钟生成电路640和时钟调整电路650后的电路。

图30B是表示具有图5B中所示的结构的时钟调整电路1150的带有特性控制功能的混频器或离散时间模拟电路1200的结构的图。时钟调整电路1150 具有缓冲器1210、可变电容1220、电阻1230、电容1240，从时钟生成电路 1140(参照图30A)接受基准时钟。时钟调整电路1120的动作与图5B中说明的时钟调整电路是同样的，所以省略其说明。

说明带有特性控制功能的混频器或离散时间模拟电路1200的控制流程。图30C是图30B中所示的结构的控制流程的一例子的图。

在带有特性控制功能的混频器或离散时间模拟电路1200中，特性监视电路1120开始对象电路1160的任意的频率f1的输出功率的监视(S01)。

直至探测到频率f1的输出功率的增益通过偏置电位V1的调整而变化为止，特性监视电路1120通过特性控制电路1130使可变电容1220的电容值增加(S02)。

接着，为使监视的频率f1的输出功率的增益成为目标增益，特性监视电路1120通过特性控制电路1130调整偏置电位V1(S03)。

在探测到输出功率收敛于目标的范围内的情况下，特性监视电路1120使特性控制电路1130结束偏置调整，结束监视(S04)。

通过上述中说明的控制，监视对象电路1160的输出功率，同时调整时钟的偏置、相位，可以将带有特性控制功能的混频器或离散时间模拟电路1200 的特性维持为期望的特性。

再有，上述中，说明了特性监视电路1140监视对象电路1160的输出功率的结构。在以下，说明特性监视电路1140监视其他输出的结构。

具体地说，表示图30A～图30C中说明的特性监视电路1140监视发送接收装置的其他输出的例子。图31是表示实施方式5的特性监视电路1140监视发送接收装置的输出的例子的图。

图31中，表示了发送装置40、接收装置50、监视发送装置40、接收装置50的输出的特性的特性监视电路61、控制发送装置40、接收装置50具有的混频器的特性控制电路60。这里，说明在具有发送装置40和接收装置50 两方的通信装置中，特性监视电路61将对发送装置40的输入和来自接收装置50的输出进行比较的方法。

发送装置40和接收装置50的结构与图2A、图2B中说明的发送装置10、接收装置20的结构是同样的，所以省略其说明。

再有，在模拟基带电路45、56置换为离散时间模拟电路的情况下，特性控制电路60控制置换后的离散时间模拟电路45、56。

特性控制电路60、特性监视电路61分别与图30A中说明的特性控制电路1130、特性监视电路1120是同样的。在图31中，特性控制电路60控制混频器46、55、离散时间模拟电路45、56中的至少一个。

说明具体的特性监视电路61中的特性监视方法。

作为一例子，发送装置40将规定的发送数据经过从数字发送处理单元 41至功率放大器47的处理而从天线48发送，接收装置50从天线51接收，经过从低噪声放大器52至数字接收处理单元58的处理，生成接收数据。在该处理中，特性监视电路61比较发送数据和接收数据的频率特性、SNR、比特差错率等的特性。特性监视电路61通过特性控制电路60控制混频器46、 55、或/和离散时间模拟电路45、56，以使该特性成为期望的特性。

作为其他的例子，发送装置40对于规定的发送数据进行从数字发送处理单元41至离散时间模拟电路45的处理，接收装置50向离散时间模拟电路 56输入离散时间模拟电路45的输出，进行A/D转换处理单元57、数字接收处理单元58中的处理并生成接收数据。在该处理中，特性监视电路61比较发送数据和接收数据的频率特性、SNR、比特差错率等的特性。特性监视电路61通过特性控制电路60控制离散时间模拟电路45、56，以使该特性成为期望的特性。

或者，发送装置40对于规定的发送数据进行从数字发送处理单元41至混频器46的处理，接收装置50向混频器55输入混频器46的输出，进行从离散时间模拟电路56至数字接收处理单元58的处理并生成接收数据。在该处理中，特性监视电路61比较发送数据和接收数据的频率特性、SNR、比特差错率等的特性。特性监视电路61通过特性控制电路60，控制混频器46、 55、和/或离散时间模拟电路45、56，以使该特性成为期望的特性。

为了监视频率特性，可列举发送几个频率的正弦波信号作为发送信号，在接收中观察各自的振幅。

作为发送装置，实际上可以并用发送数据的装置，也可以在用于特性校正上准备简易的发送装置。

这里，说明在上述中说明的实施方式1～5中调整偏置的电压值的调整电路的例子。

图32A、图32B是调整偏置的电压值的调整电路的一例子的图。在图32A 的结构中，是调整可变的参照电流Iref，得到目标的电压Vref的结构，图32B 是，在多个电阻中流过固定的参照电流Iref，通过选择电阻和输出位置而得到目标的电压Vref的方法。

(实施方式6)

本实施方式说明通过调整反相器的输入信号的偏置而以简单的结构生成任意占空比的信号的时钟生成电路。

图33中表示时钟生成电路1300的结构。时钟生成电路1300包括4相信号生成单元1310、以及占空比控制单元1320。占空比控制单元1320包括时钟调整电路1321、以及时钟缓冲器1322。

图33中，4相信号生成单元1310包括电阻即Rp1311(1311－1～1311 －4)和电容即Cp1312(1312－1～1312－4)。

图34A～图34D是表示时钟生成电路1300的动作的图。

4相信号生成单元1310中，分别从端子T＿IN＿P、端子T＿IN＿N输入图34A所示的差动信号IN＿P、IN＿N。而且，4相信号生成单元1310分别从端子T＿IN＿P－45、T＿IN＿P+45、T＿IN＿N－45、T＿IN＿N+45输出图34B所示的错开了90°相位的4相的信号IN＿P－45、IN＿P+45、IN ＿N－45、IN＿N+45。

即，假设Rp1311的电阻值为Rp，Cp1312的电容值为Cp，在ωp＝1/(Rp ×Cp)的频率中，通过Rp1311和Cp1312的组合，4相信号生成单元1310 使输入的差动信号(IN＿P、IN＿N)的相位旋转+45°或－45°。

具体地说、通过Rp1311－1、Cp1312－1的电路结构，4相信号生成单元 1310输出使输入的差动信号(IN＿P)的相位旋转了－45°的等振幅的信号 (IN＿P－45)。此外，通过Cp1312－2、Rp1311－2的电路结构，4相信号生成单元1310输出使输入的差动信号(IN＿P)的相位旋转了+45°的等振幅的信号(IN＿P+45)。

通过Rp1311－3、Cp1312－3的电路结构，4相信号生成单元1310输出使输入的差动信号(IN＿N)的相位旋转了－45°的等振幅的信号(IN＿N－ 45)。此外，通过Cp1312－4、Rp1311－4的电路结构，4相信号生成单元1310 输出使输入的差动信号(IN＿N)的相位旋转了+45°的等振幅的信号(IN ＿N+45)(参考文献：Behzad Razavi，"RF Microelectronics，"Prentice Hall，pp.236-237，Nov.1997)。

再有，通过使Rp1311、Cp1312的至少一个为可变电阻、可变电容，4相信号生成单元1310能够对于任意的频率生成相位旋转了90°的等振幅的信号。

图35A中表示可变电容的结构的一例子，图35B中表示可变电阻的结构的一例子。在多个电阻、多个电容上，分别串联连接着通过N比特控制信号 (图35A、图35B中的B[0]、B[1]～B[N－1])控制的开关。再有，在图35A中，多个电容并联连接，但也可以串联连接。此外，在图35B中，多个电阻并联连接，但也可以串联连接。再有，多个电阻及多个电容的值可以为相同的值，也可以为不同的值。

4相信号生成单元1310的4相的输出信号(IN＿P－45、IN＿P+45、IN ＿N－45、IN＿N+45)被输入到时钟调整电路1321。时钟调整电路1321是包括电容1321－1～1321－4、电阻1321－5～1321－8的结构，通过电容1321 －1～1321－4除去输入的4相信号(IN＿P－45、IN＿P+45、IN＿N－45、 IN＿N+45)的DC分量，通过电阻1321－5～1321－8对4相信号施加偏置电位V_DCCK。即，时钟调整电路1321将偏置电位被调整为V_DCCK的4相信号输出。

时钟调整电路1321的输出信号被输入到时钟缓冲器1322。时钟缓冲器是包括多个反相器电路1322－1～1322－8的结构。

如图34C所示，在输入到时钟缓冲器1322的4相信号超过了规定的阈值电压V_TI的情况下，时钟缓冲器1322分别输出“高”信号。被输入到时钟缓冲器1322的4相信号是在时钟调整电路1321中被调整了偏置电位的4相信号。即，通过时钟调整电路1321供给的偏置电位V_DCCK，能够控制时钟缓冲器1322输出的“高”信号的期间。

即，占空比控制单元1320通过调整电位V_DCCK，能够控制时钟缓冲器1322 的输出信号的占空比。

因此，时钟生成电路1300通过设定4相信号生成单元1310的4相的输出信号(IN＿P－45、IN＿P+45、IN＿N－45、IN＿N+45)的电位V_DCCK，例如，能够从端子T＿OUT1、T＿OUT2、T＿OUT3、T＿OUT4输出图34D 所示那样的占空比为25％的4相的输出信号(OUT1、OUT2、OUT3、OUT4)。

例如，时钟生成电路1300的分别输出4相的输出信号OUT1～OUT4的端子T＿OUT1、T＿OUT2、T＿OUT3、T＿OUT4，连接到开关电路(例如，混频器)1330。而且，4相的输出信号OUT1～OUT4控制开关电路1330的导通和截止。再有，开关电路1330也可以使用图3中所示的混频器100的结构。

再有，时钟生成电路1300通过电位V_DCCK的设定而能够输出任意占空比的4相信号。

在图33中，时钟缓冲器1322设为将反相器电路1322－1～8两级连接的结构，但也可以设为任意的级数，也可以在中途分支。再有，作为反相器电路的结构的一例子，也可以使用图35C中所示的结构。

再有，在输入到时钟缓冲器1322的信号(即，时钟调整电路1321的输出信号)的频率是难以使用反相器电路1322－1～反相器电路1322－8的频率的情况下，也可以是经由未图示的开关并通过时钟缓冲器1322，直接连接到输出侧的端子T＿OUT1～T＿OUT4的结构，以使时钟调整电路1321的输出信号不输入到时钟缓冲器1322。由此，在可使用反相器电路1322－1～反相器电路1322－8的频率中，时钟缓冲器1322以简单的结构能够生成任意占空比的信号。

再有，本实施方式中所使用的各反相器电路的输出波形可以钝化，也可以如图11A～图11C所示，通过在各反相器电路的输出端子上附加可变电容，如图7A所示，有意图地调整波形的钝化方式。

由以上，在图1B中所示的以往的时钟生成电路中，成为使用“与”电路并纵向堆叠了3个以上的晶体管的结构，而在本实施方式的时钟生成电路中，晶体管的纵向堆叠至多两个(例如，图35C中的PMOS、NMOS的纵向堆叠)，在低电源电压中能够动作，适合与精细CMOS工艺下的安装。此外，图1B 中所示的以往的时钟生成电路难以进行占空比的细致的调整，而本实施方式的时钟生成电路1300通过电位V_DCCK的调整而能够进行细致的占空比的调整。

作为本发明的实施方式的各种方式，包含以下方式。

第1发明的开关控制电路，包括：时钟生成电路，生成有规定的周期的一个以上的周期信号；时钟调整电路，通过调整所述周期信号的偏置电压，变更所述一个以上的周期信号的导通期间，生成一个以上的控制信号；以及开关电路，具有在所述一个以上的控制信号的振幅为阈值以上的情况下切换为导通、在所述一个以上的控制信号的振幅低于阈值的情况下切换为截止的一个以上的开关。

第2发明的开关控制电路，是上述第1发明的开关控制电路，所述时钟调整电路具有可变电容，所述时钟调整电路根据所述可变电容的电容值改变所述周期信号的波形钝化方式，变更所述一个以上的周期信号的导通期间。

第3发明的开关控制电路，是上述第1发明的开关控制电路，所述时钟调整电路包括：两个缓冲器，设置在被输入所述各周期信号的输入端子和被输出所述控制信号的输出端子之间；以及可变电容，其一端连接到所述两个缓冲器之间，另一端被接地，所述时钟调整电路通过调整所述可变电容，调整所述周期信号的相位。

第4发明的开关控制电路，是上述第1发明的开关控制电路，所述时钟生成电路生成多个周期信号，所述时钟调整电路包括：多个系统，接受所述多个周期信号的各个周期信号；以及可变电容，连接到所述多个系统的各个系统，通过调整所述多个周期信号的偏置电压和所述可变电容，调整所述多个周期信号各自的偏置电压和相位。

第5发明的开关控制电路，是上述第1发明的开关控制电路，所述开关电路具有被分别供给4相的控制信号的四个开关，所述时钟生成电路生成4 相的周期信号，所述时钟调整电路通过调整所述周期信号的偏置电压和相位，生成使所述四个开关导通的时间为所述规定的周期的四分之一、并且所述四个开关导通的时间彼此不同的所述四个控制信号。

第6发明的开关控制电路，是上述第1发明的开关控制电路，所述开关电路包括：一个输入端子和两个输出端子；M个第1开关，并联地连接到所述两个输出端子的一个输出端子和所述输入端子之间，分别被供给M个第1 控制信号，其中M为2以上；以及M个第2开关，并联地连接到所述两个输出端子的另一输出端子和所述输入端子之间，被分别供给M个第2控制信号，所述时钟生成电路生成2M相的周期信号，所述时钟调整电路通过调整所述2M相的周期信号的偏置电压和相位，生成使所述M个第1开关和所述 M个第2开关导通的时间为所述规定的周期的2M分之一、所述M个第1开关和所述M个第2开关导通的时间彼此不同、并且所述第1开关之中的一个开关导通的时间和所述第2开关的一个开关导通的时间的间隔为所述规定的周期的二分之一的、所述M个第1控制信号和所述M个第2控制信号。

第7发明的开关控制电路，是上述第1发明的开关控制电路，所述开关电路是，对于输入到第1输入端子的正相的第1信号和输入到第2输入端子的反相的第2信号进行离散时间的模拟信号处理，对第1输出端子输出第1 输出信号，对第2输出端子输出第2输出信号的离散时间模拟电路，其包括：电压电流转换电路，对连接到所述第1输入端子的第1端子输入所述第1信号，将所述第1信号从电压变换为电流的第1输入电荷输出到连接到所述第 1输出端子的第2端子，对连接到所述第2输入端子的第3端子输入所述第2 信号，将所述第2信号从电压变换为电流的第2输入电荷输出到连接到所述第2输出端子的第4端子；以及电荷反转电路，具有第5端子和第6端子，所述第1输出端子上连接所述第5端子，所述第2输出端子上连接所述第6 端子，进行所述第1输入电荷和所述第2输入电荷的电荷共享，所述电荷反转电路包括：2M个电荷反转电容，彼此并联地设置，保持电荷共享产生的所述第1输入电荷或所述第2输入电荷，其中，M是1以上的整数，所述2M 个电荷反转电容，每规定的间隔，所述2M个电荷反转电容之中的、一个电荷反转电容依次使所述保持的第1输入电荷或第2输入电荷的极性反转，并连接到所述第5端子和所述第6端子，所述一个电荷反转电容以外的电容将所述第5端子和所述第6端子的连接开路。

第8发明的开关控制电路，是上述第7发明的开关控制电路，所述2M 个电荷反转电容包括：第1电荷反转电容，具有第7端子和第8端子，使所述第8端子接地；以及第2电荷反转电容，具有第9端子和第10端子，使所述第10端子接地，所述电荷反转电路，在第1定时中，所述第1电荷反转电容将所述第7端子连接到所述第5端子，进行电荷共享，所述第2电荷反转电容将所述第5端子和所述第6端子的连接开路进行电荷保持，在第2定时中，所述第2电荷反转电容将所述第9端子连接到所述第5端子进行电荷共享，所述第1电荷反转电容将所述第5端子和所述第6端子的连接开路进行电荷保持，在第(2M+1)定时中，所述第1电荷反转电容将所述第7端子连接到所述第6端子进行电荷共享，所述第2电荷反转电容将所述第5端子和所述第6端子的连接开路进行电荷保持，在第(2M+2)定时中，所述第2 电荷反转电容将所述第9端子连接到所述第6端子进行电荷共享，所述第1 电荷反转电容将所述第5端子和所述第6端子的连接开路进行电荷保持。

第9发明的开关控制电路，是上述第7发明的开关控制电路，所述开关电路包括多个所述电荷反转电路，所述第1输出端子上连接所述多个所述电荷反转电路的所述第5端子，所述第2输出端子上连接所述多个所述电荷反转电路的所述第6端子。

第10发明的开关控制电路，是上述第7发明的开关控制电路，包括串联连接了至少两个以上的所述开关电路的多级开关电路。

第11发明的开关控制电路，是上述第6发明的开关控制电路，所述开关电路包括：连接到所述两个输出端子的各自端子的历史电容器；以及开关电容器滤波器。

第12发明的开关控制电路是上述第1发明的开关控制电路，还包括：监视所述开关电路的输出的特性的特性监视电路；以及控制所述时钟生成电路和所述时钟调整电路的特性控制电路，所述特性控制电路调整所述时钟调整电路中的所述周期信号的偏置电压和相位的大小，以使所述特性为期望的特性。

第13发明的开关控制电路，是上述第1发明的开关控制电路，在所述各时钟调整电路的输出和所述开关电路的开关的输入之间，还包括至少一个反相器电路。

以上，一边参照附图一边说明了各种实施方式，但本发明不限定于这样的例子。只要是本领域技术人员，在权利要求所记载的范畴内，显然可设想各种变更例或修正例，并认可它们当然属于本发明的技术范围。此外，在不脱离发明的宗旨的范围中，也可以将上述实施方式中的各构成要素任意地组合。

上述各实施方式中，通过使用硬件构成的例子说明了本发明，但也可以在与硬件的协同中通过软件实现本发明。

此外，用于上述实施方式的说明中的各功能块通常被作为集成电路的 LSI来实现。这些功能块既可以被单独地集成为单芯片，也可以包含一部分或全部地被集成为单芯片。虽然这里称为LSI，但根据集成程度，可以被称为IC、系统LSI、超大LSI(Super LSI)、或特大LSI(Ultra LSI)。

此外，集成电路化的方法不限于LSI，也可使用专用电路或通用处理器来实现。也可以使用可在LSI制造后编程的FPGA(Field Programmable Gate Array：现场可编程门阵列)，或者使用可重构LSI内部的电路单元的连接、设定的可重构处理器(ReconfigurableProcessor)。

再者，随着半导体的技术进步或随之派生的其它技术的发生，如果出现能够替代LSI的集成电路化的技术，当然可利用该技术进行功能块的集成化。还存在着适用生物技术等的可能性。

本发明的开关控制电路，对无线通信装置和雷达装置中的高频信号和基带信号处理电路是有用的，对于滤波处理或变频处理是有用的。

标号说明

10、40 发送装置

11、41 数字发送处理单元

12、42 D/A转换处理单元

13、23、33、43、53 参考频率振荡单元

14、24、44、54 LO频率振荡单元

15、26、45、56 模拟基带电路

16、46 发送混频器

17、47 功率放大器

18、21、31、48、51 天线

20、30、50 接收装置

22、32、52 低噪声放大器

25、55 接收混频器

27、35、57 A/D转换处理单元

28、36、58 数字接收处理单元

34、600、700、810、900、1000 离散时间模拟电路

60、1130 特性控制电路

61、1120 特性监视电路

100、200、1330 混频器

110、110－1～110－4、220－1～220－8、310－1、310－2、410－1～410 －4、510－1～510－2M、632－1～632－8、732－1～732－4M 开关

120、230、640、740、820、950、1050、1140、1300 时钟生成电路

120A～120C 输入输出系统

121－1～121－4 D型触发器电路

122－1、122－2、133、133－1～133－4、243－1～243－4、1230、1311、 1321－5～1321－8 电阻

123－1、123－2、132、132－1～132－3、242－1～242－4245－1～245 －4、620－1、620－2、631－1、631－2、720－1、720－2、731－1～731－ (2M)、812、1240、1312、1321－1～1321－4 电容

124 90度相位差信号生成电路

125－1、125－2 可变增益放大器

126 合成电路

127－1～127－12 CMOS反相器

130、240、650、750、830、960、1060、1150、1321 时钟调整电路

131、241－1～241－4、246－1～246－4、1210 缓冲器

134、244－1～244－4、247－1～247－4、1220 可变电容

210、610、710、811、910 TA

630、630A、630B、630C、730A、730C 电荷反转电路

730 电荷电路

730B、730D 电荷保持连接电路

800 多级离散时间模拟电路

920 本机开关

930 历史电容器

940 PSCF

941 电荷共享开关

942 旋转电容器

943 复位开关

944 反馈开关

945 转储开关(dump switch)

946 缓冲器电容器

1020 本机开关单元

1100、1200 带有特性控制功能的混频器或离散时间模拟电路

1110 混频器或离散时间模拟电路

1160 对象电路

1310 4相信号生成单元

1320 占空比控制单元

1322 时钟缓冲器

1322－1～1322－8 反相器电路

Claims

1.开关控制电路，包括：

时钟生成电路，生成有规定的周期的一个以上的周期信号；

时钟调整电路，通过调整所述周期信号的偏置电压，变更所述一个以上的周期信号的导通期间，生成一个以上的控制信号；以及

开关电路，具有在所述一个以上的控制信号的振幅为阈值以上的情况下切换为导通、在所述一个以上的控制信号的振幅低于阈值的情况下切换为截止的一个以上的开关，

所述时钟调整电路具有可变电容，

所述时钟调整电路根据所述可变电容的电容值改变所述周期信号的波形钝化方式，变更所述一个以上的周期信号的导通期间。

2.开关控制电路，包括：

时钟生成电路，生成有规定的周期的一个以上的周期信号；

所述时钟调整电路包括：

两个缓冲器，设置在被输入所述各周期信号的输入端子和被输出所述控制信号的输出端子之间；以及

可变电容，其一端连接到所述两个缓冲器之间，另一端被接地，

所述时钟调整电路通过调整所述可变电容，调整所述周期信号的相位。

3.开关控制电路，包括：

时钟生成电路，生成有规定的周期的一个以上的周期信号；

所述时钟生成电路生成多个周期信号，

所述时钟调整电路包括：

多个系统，接受所述多个周期信号的各个周期信号；以及

可变电容，连接到所述多个系统的各个系统，

通过调整所述多个周期信号的偏置电压和所述可变电容，调整所述多个周期信号各自的偏置电压和相位。

4.如权利要求1-3中任一项所述的开关控制电路，

所述开关电路具有被分别供给4相的控制信号的四个开关，

所述时钟生成电路生成4相的周期信号，

所述时钟调整电路通过调整所述周期信号的偏置电压和相位，生成使所述四个开关导通的时间为所述规定的周期的四分之一、并且所述四个开关导通的时间彼此不同的所述四个控制信号。

5.如权利要求1-3中任一项所述的开关控制电路，

所述开关电路包括：

一个输入端子和两个输出端子；

M个第1开关，并联地连接到所述两个输出端子的一个输出端子和所述输入端子之间，分别被供给M个第1控制信号，其中M为2以上；以及

M个第2开关，并联地连接到所述两个输出端子的另一输出端子和所述输入端子之间，被分别供给M个第2控制信号，

所述时钟生成电路生成2M相的周期信号，

所述时钟调整电路通过调整所述2M相的周期信号的偏置电压和相位，生成使所述M个第1开关和所述M个第2开关导通的时间为所述规定的周期的2M分之一、所述M个第1开关和所述M个第2开关导通的时间彼此不同、并且所述第1开关之中的一个开关导通的时间和所述第2开关的一个开关导通的时间的间隔为所述规定的周期的二分之一的、所述M个第1控制信号和所述M个第2控制信号。

6.如权利要求1-3中任一项所述的开关控制电路，

所述开关电路是

对于输入到第1输入端子的正相的第1信号和输入到第2输入端子的反相的第2信号进行离散时间的模拟信号处理，对第1输出端子输出第1输出信号，对第2输出端子输出第2输出信号的离散时间模拟电路，其包括：

电压电流转换电路，对连接到所述第1输入端子的第1端子输入所述第1信号，将所述第1信号从电压变换为电流的第1输入电荷输出到连接到所述第1输出端子的第2端子，

对连接到所述第2输入端子的第3端子输入所述第2信号，将所述第2信号从电压变换为电流的第2输入电荷输出到连接到所述第2输出端子的第4端子；以及

电荷反转电路，具有第5端子和第6端子，所述第1输出端子上连接所述第5端子，所述第2输出端子上连接所述第6端子，进行所述第1输入电荷和所述第2输入电荷的电荷共享，

所述电荷反转电路包括：

2M个电荷反转电容，彼此并联地设置，保持电荷共享的所述第1输入电荷或所述第2输入电荷，其中，M是1以上的整数，

所述2M个电荷反转电容，每规定的间隔，所述2M个电荷反转电容之中的、一个电荷反转电容依次使所述保持的第1输入电荷或第2输入电荷的极性反转，连接到所述第5端子和所述第6端子，所述一个电荷反转电容以外的电容将所述第5端子和所述第6端子的连接开路。

7.如权利要求6所述的开关控制电路，

所述2M个电荷反转电容包括：

第1电荷反转电容，具有第7端子和第8端子，使所述第8端子接地；以及

第2电荷反转电容，具有第9端子和第10端子，使所述第10端子接地，

所述电荷反转电路

在第1定时，

所述第1电荷反转电容将所述第7端子连接到所述第5端子，进行电荷共享，

所述第2电荷反转电容将所述第5端子和所述第6端子的连接开路进行电荷保持，

在第2定时，

所述第2电荷反转电容将所述第9端子连接到所述第5端子进行电荷共享，

所述第1电荷反转电容将所述第5端子和所述第6端子的连接开路进行电荷保持，

在第(2M+1)定时，

所述第1电荷反转电容将所述第7端子连接到所述第6端子进行电荷共享，

在第(2M+2)定时，

所述第2电荷反转电容将所述第9端子连接到所述第6端子进行电荷共享，

所述第1电荷反转电容将所述第5端子和所述第6端子的连接开路进行电荷保持。

8.如权利要求6所述的开关控制电路，

所述开关电路

具有多个所述电荷反转电路，

所述第1输出端子上连接所述多个所述电荷反转电路的所述第5端子，

所述第2输出端子上连接所述多个所述电荷反转电路的所述第6端子。

9.如权利要求6所述的开关控制电路，还包括：

多级开关电路，至少串联连接了两个以上的所述开关电路。

10.如权利要求5所述的开关控制电路，

所述开关电路包括：

历史电容器，分别连接到所述两个输出端子；以及

开关电容器滤波器。

11.如权利要求1-3中任一项所述的开关控制电路，还包括：

特性监视电路，监视所述开关电路的输出的特性；以及

特性控制电路，控制所述时钟生成电路和所述时钟调整电路，

所述特性控制电路调整所述时钟调整电路中的所述周期信号的偏置电压和相位的大小，以使所述特性为期望的特性。

12.如权利要求1-3中任一项所述的开关控制电路，

在所述各时钟调整电路的输出和所述开关电路的开关的输入之间，还包括至少一个反相器电路。