CN102099998A - 使差分I/Q信号不重叠的低1/f噪声本机振荡器 - Google Patents

使差分I/Q信号不重叠的低1/f噪声本机振荡器 Download PDF

Info

Publication number
CN102099998A
CN102099998A CN200980128005XA CN200980128005A CN102099998A CN 102099998 A CN102099998 A CN 102099998A CN 200980128005X A CN200980128005X A CN 200980128005XA CN 200980128005 A CN200980128005 A CN 200980128005A CN 102099998 A CN102099998 A CN 102099998A
Authority
CN
China
Prior art keywords
signal
duty ratio
circuit arrangement
phase
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980128005XA
Other languages
English (en)
Other versions
CN102099998B (zh
Inventor
赫尔本·W·德容
丹尼斯·约伊森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST Ericsson SA
Original Assignee
ST Ericsson SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST Ericsson SA filed Critical ST Ericsson SA
Publication of CN102099998A publication Critical patent/CN102099998A/zh
Application granted granted Critical
Publication of CN102099998B publication Critical patent/CN102099998B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H03D7/166—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明涉及已描述的用于生成不重叠且不受1/F噪声影响的信号的电路设备(300)。先断后合(BBM)电路确保了用于驱动RF接收器(200)中的混频器(16A、16B)的晶体管(M11、M12、M21、M22)的差分I/Q信号(LO_0、LO_90、LO_180、LO_270)是不重叠的，这是因为在任何时间这些晶体管中都只有一个导通。测量每个驱动信号的占空比，并且通过相应的差分放大器(38A-38D)来确定对应于两个后续LO相位的占空比的差Δ。每个差分放大器都被配置为具有电流输出(LT_0、LT_90、LT_180、LT_270)，该电流输出接着被反馈至对应于第一LO相位的输入缓冲器(30A-30D)的输入端，以调节其逻辑阈值(LT)电平并使差Δ等于零。因此，BBM电路和反馈环路的共同作用产生了占空比恒定且彼此相等以及相对位置固定且界限分明的四个不重叠的差分I/Q信号(LO_0、LO_90、LO_180、LO_270)。

Description

使差分I/Q信号不重叠的低1/f噪声本机振荡器
技术领域
本发明涉及通信领域，更具体地，涉及本机振荡器信号。
背景技术
图1示出了传统的直接转换或零差射频(RF)接收器100，该接收器还可以是外差且优选地可以是低IF外差接收器。
天线10将射频电磁(EM)波转换成RF信号，其中，通过RF带通滤波器(BPF)12对该RF信号进行滤波。然后，低噪声放大器(LNA)14放大滤波后的信号，以增大RF信号的强度并减小RF接收器100的噪声系数。接着将经LNA放大后的信号输入到由虚线表示的变频器，以使用混频器16A、16B下变频至基带信号、以及由所谓的本机振荡器(LO)18和90度相移器(未示出)生成的正交信号(即，同相(I)信号和正交(Q)信号)。每个混频器16A、16B都将在其RF输入端处的经LNA放大后的信号乘以由LO 18输入的、在其LO输入端处提供的周期性信号，所得到的信号被调谐至期望RF信号的载频。在由相应增益控制IF放大器22A、22B放大前，在每个混频器16A、16B的IF输出端处所获得的每个下变频信号(也称为中频信号)分别由低通IF滤波器20A、20B滤波。通常，将IF滤波器20A、20B及其相应的IF放大器22A、22B组合成由虚线表示的单个构件。然后，通过相应的模数转换器(ADC)24A、24B将每个进行了IF放大后的模拟信号转换成数字信号，然后通过数字基带(BB)处理器26对该数字信号解调。
可以使用几种类型的混频器。然而，当混频器16A、16B是不平衡的或是单平衡的而不是双平衡的时，用于生成I/Q LO信号的CMOS分频器在各混频器输出端处产生大量1/f噪声，并且这在零IF或近零IF接收器的情况下尤其有害。该问题源于以下事实：LO信号发生器包括MOS晶体管，已知该MOS晶体管的部件产生1/f噪声。这导致由CMOS分频器生成并接着由LO缓冲器放大的I/Q LO信号的占空比和脉冲位置较慢地随机波动。实际上，小部分的差分I/Q LO信号由于通过混频器晶体管附近的寄生电容产生的串扰而在混频器16A、16B的RF输入端处终止。理想地，这些信号的基波含量完全地抵消。然而，在占空比和脉冲位置的波动和/或静态差(static difference)的情况下，剩余的一小部分将保留在混频器16A、16B的RF输入端处，并且将下混频至IF(自混频)。占空因数和脉冲位置的静态互偏差会导致在混频器16A、16B的IF输出端处产生DC分量。然而，所述偏差不是静态的，而是由于1/f噪声而随时间变化，以致于IF信号被1/f噪声污染。
发明内容
因此，本发明的目的在于提供一种能够生成不重叠的差分I/Q信号的低1/f噪声本机振荡器。
该目的是通过如权利要求1所述的电路设备、如权利要求6所述的本机振荡器、如权利要求7所述的无线电接收器、如权利要求8所述的方法、如权利要求10所述的计算机程序、和如权利要求11和12所述的集成电路来实现的。
根据本发明，提供了一种用于生成不受1/f噪声影响的不重叠信号的电路设备，该电路设备包括：
先断后合电路，用于生成不重叠信号，不重叠信号中的每一个均具有后续相位(subsequent phase)和占空比；
多个检测器，用于分别测量所述占空比；
多个差分放大器，用于分别确定对应于两个后续相位的所述占空比的差，以及在输出中提供该比较的结果；
多个缓冲器，用于基于与两个后续相位中的第一相位相对应的结果，使所述差等于零。
由此，由检测器和用于将其输出反馈至相应缓冲器的差分放大器的结合组成的反馈环路允许信号具有恒定且彼此相等的占空比。此外，可以通过先断后合电路引入界限分明且彼此相等的不重叠延迟，从而先断后合电路和反馈环的共同作用允许不重叠的信号不仅具有恒定且彼此相等的占空比、而且还具有固定且界限分明的相对位置。
此外，每个缓冲器均可以具有逻辑阈值，其中，基于由相应差分放大器输出并且对应于两个后续相位中的第一相位的结果来调节该阈值。由此，缓冲器的切换时刻可以改变，从而还可以调节相应缓冲器的输出信号的占空比。
此外，由相应的差分放大器输出的结果可以为电流的形式。由此，可以建立驱动相应缓冲器的级或门(gate)的输出电阻两端的电压。
另外，先断后合电路可以包括多个与非(NAND)门，每个与非门对应于后续相位的相位。由此，界限分明且彼此相等的不重叠延迟可以是每个与非门的门延迟。
此外，每个检测器均可以是低通滤波器。由此，所测量出的或检测到的占空比可以是低频信号。
本发明还延伸到用于生成驱动信号的本机振荡器，该本机振荡器包括前述的电路设备。
本发明还延伸到至少包括多个混频器的无线电接收器，这些混频器由前述本机振荡器所生成的驱动信号来驱动。
根据本发明，提供了一种用于生成不受1/f噪声影响的不重叠信号的方法，该方法包括以下步骤：
生成不重叠信号，不重叠信号中的每个信号均具有后续相位和占空比；
分别测量所述占空比；
分别确定对应于两个后续相位的所述占空比的差；
在输出中提供该比较的结果；
基于对应于两个后续相位中的第一相位的结果，使所述差等于零。
另外，使所述差等于零的步骤包括：基于由相应的差分放大器输出并且对应于两个后续相位中的第一相位的结果，来调节逻辑阈值。
当在计算机上运行计算机程序时，可以通过包括程序代码装置的该计算机程序来执行前述方法的各步骤。本发明还延伸到包括前述的电路设备(300)或前述的本机振荡器(18)的集成电路。
附图说明
根据下文中所述的实施例，本发明的这些和其他方面和优点显而易见，并且参考这些实施例来说明这些和其他方面和优点。在附图中：
图1示出传统RF接收器的框图；
图2示出图1的RF接收器的示例性前端的框图，其中，两个混频器都是单平衡无源CMOS混频器；
图3示出根据关系式A＝(2/π)*sin(π*dc)的1Vpp振幅二进制信号的基波(或一次谐波)振幅A与其占空比dc之间的关系曲线的示图；
图4示出根据本发明实施例的用于生成不重叠差分I/Q信号LO_0、LO_90、LO_180、LO_270的电路设备的框图；
图5示出针对具有非零上升时间和下降时间的缓冲器示出其逻辑阈值(LT)电平的偏移影响或在该缓冲器的切换时刻其输入电压Vin的等效偏移的时序图；以及
图6示出在输入信号in_0、in_90、in_180、in_270重叠的情况下图4的电路设备的输入信号in_0、in_90、in_180、in_270和差分I/Q信号LO_0、LO_90、LO_180、LO_270的波形。
具体实施方式
图2是出了图1的RF接收器100的示例性前端200，其中，两个混频器16A、16B均是单平衡无源CMOS混频器。
两个混频器16A、16B一起构成半复(half-complex)混频器，其将复平衡LO信号与实非平衡RF信号混合在一起。第一混频器16A是同相混频器，其包括耦接至跨阻抗放大器TIS1的开关单元SWC1，并且提供IF信号的同相分量IFI。第二混频器16B是正交混频器，其包括耦接至跨阻抗放大器TIS2的开关单元SWC2，并且提供IF信号的正交分量IFQ。每个跨阻抗放大器TIS 1、TIS2具有非反相输入端“+”和反相输入端“-”。开关单元SWC1和SWC2分别包括晶体管(M11，M12)和(M21，M22)中的至少一对，其可以例如是闸控开关器件，诸如场效应晶体管(FET)。晶体管对(M11，M12)由各自具有0°和180°相位的同相(I)信号对(即，非反相的同相信号LO_0和反相的同相信号LO_180)直接驱动。晶体管对(M21，M22)由各自具有90°和270°相位的正交(Q)信号对(即，非反相的正交信号LO_90和反相的正交信号LO_270)直接驱动。对这些差分I/Q信号LO_0、LO_90、LO_180、LO_270的占空比进行选择，以使它们不重叠。也就是说，由于两个以上的晶体管同时导通会导致跨阻抗放大器TIS1、TIS2的严重噪声增强，因此，将按照在任何时间都仅有一个晶体管(例如，M11)导通、其他晶体管(即，M12、M21、M22)截止的这种方式确定晶体管M11-M22的开关序列。因此，每个差分I/Q信号LO_0、LO_90、LO_180、LO_270的占空比都不应超过25％。
图3披露了根据关系式A＝(2/π)*sin(π*dc)的1Vpp振幅二进制信号的基波(或一次谐波)振幅A与其占空比dc之间的关系曲线。
因此，可以观察出，曲线的斜率在25％占空比附近非常陡，以致于由于1/f噪声而导致的占空比变化将导致大的振幅变化。四个差分I/Q信号LO_0、LO_90、LO_180、LO_270的这些不相关振幅变化将导致在混频器16A、16B的RF输入端处的四个串音信号不完全抵消。相反，由于在50％占空比处曲线的切线是近似水平的，因此，在占空比为50％的情况下，这些占空比几乎无变化。然而，在脉冲位置变化的情况下，在占空比为约50％时仍然会出现不完全抵消。
然而，与具有50％占空比的信号相比，具有25％占空比的信号具有可以用在不具有LNA的I/Q接收器中的优点。在存在LNA时，它们还具有该LNA仅需要具有一个电流输出的优点，而在具有50％占空比的情况下需要两个电流输出，以避免任何跨阻抗放大器噪声增强。
图4示出根据本发明实施例的用于生成不重叠的差分I/Q信号LO_0、LO_90、LO_180、LO_270的电路设备300。
该电路设备300包括输入缓冲器30A-30D、先断后合(BBM)电路、输出缓冲器34A-34D、占空比检测器36A-36D和差分放大器38A-38D。每个输入缓冲器30A-30D被输入了相应的差分I/Q信号LOI+、LOQ+、LOI-、LOQ-(每一个均具有相应的相位0°、90°、180°和270°，以及在不重叠的情况下具有小于25％的占空比，而在稍微重叠的情况(优选的情况)下具有稍大于25％的占空比)，并且可以例如包括诸如CMOS反相器的串联(tapered)缓冲器或反相器链。每个输出缓冲器34A-34D都可以包括串联反相器链，并且允许通过在混频器16A、16B的对应LO输入端处输出相应的驱动信号(即，相应的差分I/Q信号LO_0、LO_90、LO_180、LO_270)，来直接驱动诸如图2所示的相应晶体管M11-M22。BBM电路具有四个输入端(每个输入端分别被提供有输入信号in_0、in_90、in_180、in_270，并且耦接至相应输入缓冲器30A-30D的输出端)和四个输出端(每个输出端均分别提供输出信号out_0、out_90、out_180、out_270，并且耦接至相应输出缓冲器34A-34D的输入端)。该BBM电路包括与差分LO I/Q信号LOI+、LOQ+、LOI-、LOQ-一样多的与非门，即四个与非门32A-32D。此外，由于存在关于差分LOI/Q信号LOI+、LOQ+、LOI-、LOQ-的先前信息，因此，按照完全成熟的通用BBM电路情况中的要求，可以使用2输入与非门，而不是4输入与非门。相比较而言，2输入与非门32A-32D的使用具有使BBM电路更简化且更快速的优点。例如，使用相应的占空比检测器36A-36D(诸如，一阶低通滤波器)来确定每个差分I/Q信号LO_0、LO_90、LO_180、LO_270的占空比，其中，占空比检测器将所检测到的占空比转换成低频信号，然后将低频信号提供给相应的差分放大器38A、38B、38C、38D。为了这样做，按照在检测到对应于两个后续LO相位(即，270°和0°、0°和90°、90°和180°、或180°和270°)的占空比的差Δ时通过相应差分放大器38A-38D确定该差Δ的这种方式，每个占空比检测器36A-36D的输入端连接至相应输出缓冲器34A-34D的输出端(即，连接至混频器16A、16B的相应LO输入端)，以及其输出端共同连接至一对随后的差分放大器38A-38B、38B-38C、38C-38D、38D-38A的输入端。每个差分放大器38A-38D均被配置为具有电流输出LT_0、LT_90、LT_180、LT_270，其接着被反馈至对应于第一LO相位的输入缓冲器30A-30D的输入端，以调节差分放大器的逻辑阈值(LT)电平并使差Δ等于零。实际上，差分放大器38A-38D的输出电流建立了驱动相应输入缓冲器30A-30D的级或门的输出电阻两端的电压。如图5所示，其中，缓冲器的输入电压Vin具有非零上升时间和下降时间，该建立的电压导致其输入电压Vin向下偏移了一定量(从①到②)，而没有使其LT电平移位。从另一观点，这还可以解释为其LT电平从①到②向上移位了前述的相同量，而没有使其输入电压偏移。在两种情况下，单独使输入电压Vin偏移或者单独使LT电平移位都导致切换时刻t’和t”从①变为②，从而可以调节差分LO I/Q信号LOI+、LOQ+、LOI-、LOQ-的占空比。因此，BBM电路的输入信号in_0、in_90、in_180、in_270可以具有相对于差分LO I/Q信号LOI+、LOQ+、LOI-、LOQ-进行了调节后的占空比值。
应注意，还可通过串联电阻器实现差分放大器38A-38D的输出端与对应的输入缓冲器30A-30D之间的连接，以减少电容性负载。此外，在输入缓冲器30A-30D由串联的缓冲器或反相器链形成的情况下，电流输出优选地连接至该链的最左边输入端，以通过这样增大总的环路增益来最大化相应差分放大器38A-38D的效果，其又适合于进行大1/f噪声抑制和静态定时误差校正。
图6示出在输入信号in_0、in_90、in_180、in_270重叠的情况下图4的电路设备的输入信号in_0、in_90、in_180、in_270和差分I/Q信号LO_0、LO_90、LO_180、LO_270的波形。
为了清楚的原因，假设输入缓冲器30A-30D和输出缓冲器34A-34D无延迟，这是因为其门延迟对于BBM电路的操作而言不重要，从而直接驱动图2的相应晶体管M11-M22的差分I/Q信号LO_0、LO_90、LO_180、LO_270呈现与BBM电路的输出信号out_0、out_90、out_180、out_270相同但反相的波形。符号td代表每个与非门32A-32D的门延迟，以及w代表每个差分I/Q信号LO_0、LO_90、LO_180、LO_270的脉冲宽度，即占空比与周期的乘积。
从图6可以看出，门延迟td还确定差分I/Q信号LO_0、LO_90、LO_180、LO_270对应于给定LO相位的后沿与差分I/Q信号LO_0、LO_90、LO_180、LO_270对应于下一LO相位的前沿之间的精确间隙。实际上在输入信号in_0、in_90、in_180、in_270重叠了等于或大于门延迟td的量的情况下，门延迟td确定差分I/Q信号LO_0、LO_90、LO_180、LO_270不重叠的时间间隔。当输入信号in_0、in_90、in_180、in_270不重叠或重叠小于门延迟td的量时，BBM电路除添加了由自身强加的一些延迟外，没有修改差分I/Q信号LO_0、LO_90、LO_180、LO_270。
此外，可以观察出，只要输入信号in_0、in_90、in_180、in_270重叠，则仅其后沿的位置影响差分I/Q信号LO_0、LO_90、LO_180、LO_270，而与其前沿的位置无关。例如，如果输入信号in_90的后沿由于对输入缓冲器30B的LT电平施加作用而右移，则差分I/Q信号LO_90的后沿也右移，从而增大其占空比。而该后沿的偏移位置将移向差分I/Q信号LO_180的前沿的右边，从而减小其占空比。在该实例中，这就是确定与这对LO相位90。和180。相对应的占空比差Δ的差分放大器38C通过其输出端调整对应于LO相位90。(即，对应于在从这对LO相位90。和180。产生的两个相位之中的第一LO相位)的输入缓冲器30B的原因。该特定实例更普遍地应用于其他后续LO相位(270。，0。)、(0。，90。)、(180。，270°)。实际上，改变图4的电路设备300中的输入缓冲器30A-30D的LT电平使得保证了每个差分I/Q信号LO_0、LO_90、LO_180、LO_270的脉冲宽度w恒定且彼此相等，因此，其占空比恒定且彼此相等。此外，结合通过其与非门32A-32D提供界限分明且彼此相等的不重叠延迟td的BBM电路，例如，当信号in_0、in_90、in_180、in_270重叠并且施加于BBM电路的输入端处时，电路设备300保证了差分I/Q信号LO0、LO 90、LO_180、LO 270的相对正交位置也界限分明且固定。实际上，从图6可以看出，在随后的两个差分I/Q信号的对应沿之间(即，在LO_0与LO_90、LO_90和LO_180、LO_180与LO_270、LO_270与LO_0之间的距离等于(w+td)，以使如果T代表LO周期，则T＝4*(w+td)，并且可以将脉冲宽度w定义为与(T/4-td)彼此相等.
因此，占空比检测器36A-36D与差分放大器38A-38D(其被配置为具有被反馈至相应输入缓冲器30A-30D的输入端的电流输出LT_0、LT_90、LT_180、LT_270)的结合构成每个LO相位0°、90°、180°、270°的反馈环路，并且BBM电路与反馈环路的共同作用产生了四个占空比恒定且彼此相等以及相对位置固定且界限明确的不重叠的输出信号out_0、out_90、out_180、out_270。如上所述，四个不重叠的差分I/Q信号LO_0、LO_90、LO_180、LO_270还呈现了与输出信号out_0、out_90、out_180、out_270相同但反相的波形，即，它们也具有恒定且彼此相等的占空比以及固定且界限分明的相对位置。因此，电路设备300在作为本机振荡器应用时可以提供具有1/f噪声而不具有任何DC分量的、不受污染影响的IF信号。
已就单个RF接收器管的情况描述了本发明的实施例。在另一实施例中，可以使用多个RF接收器管，例如通过位于每个输入缓冲器30A-30D的输入端处的与非门来进行选择。
针对这种电路设备300而构想出的应用包括任意无线电接收器，并且具体地包括多带/多模式/多标准无线电接收器、软件定义的无线电(SDR)接收器、用于广播的无线电接收器、用于蜂窝式应用(GSM、EDGE、UMTS、4G)和连接性应用(WPAN、BlueTooth、WLAN)的无线电接收器、共存应用等。
综上，已描述了用于生成不重叠且不受1/F噪声影响的信号的电路设备300。先断后合(BBM)电路确保了用于驱动RF接收器200中的混频器16A、16B的晶体管M11、M12、M21、M22的差分I/Q信号LO_0、LO_90、LO_180、LO_270是不重叠的，这是因为在任何时间这些晶体管之中只有一个导通。测量每个驱动信号的占空比，并且通过相应的差分放大器38A-38D来确定对应于两个后续LO相位的占空比的差Δ。每个差分放大器都被配置为具有电流输出LT_0、LT_90、LT_180、LT_270，其接着被反馈至对应于第一LO相位的输入缓冲器30A-30D的输入端，以调节其逻辑阈值(LT)电平并使差Δ等于零。由此，BBM电路和反馈环路的共同作用产生了占空比恒定且彼此相等以及相对位置固定且界限分明的四个不重叠的差分I/Q信号LO_0、LO_90、LO_180、LO_270。
尽管已在附图和以上描述中详细说明并描述了本发明，但是这样的说明和描述被认为是说明性或示例性的，而不是限制性的，本发明并不限于所公开的实施例。
根据对附图、公开和所附权利要求的研究，本领域的技术人员在实施要求保护的发明时，可以理解并实现对所披露的实施例的其他变型。
在权利要求书中，词“包括”不排除其他元件或步骤，以及不定冠词“一个”不排除多个。单个或其他单元可实现权利要求中所述的几个术语的功能。在彼此不同的从属权利要求中叙述了一些测量的仅有事实不表明不能使用这些测量的结合来获得优点。
可将计算机程序存储/分布在适当介质(诸如，与其他硬件一起或作为其他硬件的一部分提供的光学存储介质或固态介质)上，但还可以其他形式进行分布，诸如，经由互联网或者其他有线或无线电信系统。
最后，不应将权利要求中的任何附图标记解释为限制本发明的范围。

Claims (12)

1.一种电路设备(300)，用于生成不受1/f噪声影响的不重叠信号的，所述电路设备(300)包括：
先断后合(BBM)电路，用于生成不重叠信号(LO_0，LO_90，LO_180，LO_270)，每个所述不重叠信号均具有后续相位(0°，90°，180°，270°)和占空比(dc)；
多个检测器(36A-36D)，用于分别测量所述占空比(dc)；
多个差分放大器(38A-38D)，用于分别确定对应于两个后续相位(270°-0°，0°-90°，90°-180°，180°-270°)的所述占空比(dc)的差(Δ)，并且在输出(LT_0，LT_90，LT_180，LT_270)中提供所述比较的结果；以及
多个缓冲器(30A-30D)，用于基于与所述两个后续相位中的第一相位相对应的所述结果，使所述差(Δ)等于零。
2.根据权利要求1所述的电路设备(300)，其中，所述多个缓冲器(30A-30D)中的每一个均具有逻辑阈值(LT)，基于对应于所述两个后续相位中的所述第一相位的所述结果来调节所述逻辑阈值(LT)。
3.根据权利要求1或2所述的电路设备(300)，其中，所述结果为电流的形式。
4.根据前述权利要求中任一项所述的电路设备(300)，其中，所述先断后合(BBM)电路包括多个与非门(32A-32D)，每个与非门(32A，32B，32C，32D)都对应于所述后续相位(0°，90°，180°，270°)中的一个。
5.根据前述权利要求中任一项所述的电路设备(300)，其中，所述检测器(36A-36D)是低通滤波器。
6.一种本机振荡器(18)，用于生成驱动信号(LO_0，LO_90、LO_180，LO_270)，所述本机振荡器(18)包括前述权利要求中任一项所述的电路设备(300)。
7.一种无线电接收器(100，200)，所述无线电接收器(100，200)至少包括多个混频器(16A，16B)，所述多个混频器(16A，16B)由权利要求6所述的本机振荡器(18)所生成的驱动信号(LO_0，LO_90、LO_180，LO_270)驱动。
8.一种用于生成不受1/f噪声影响的不重叠信号的方法，所述方法包括以下步骤：
生成不重叠信号(LO_0，LO_90，LO_180，LO_270)，每个所述不重叠信号均具有后续相位(0°，90°，180°，270°)和占空比(dc)；
分别测量所述占空比(dc)；
分别确定对应于两个后续相位(270°-0°，0°-90°，90°-180°，180°-270°)的所述占空比(dc)的差(Δ)；
在输出(LT_0，LT_90，LT_180，LT_270)中提供所述比较的结果；
基于对应于所述两个后续相位中的第一相位的所述结果，使所述差(Δ)等于零。
9.根据权利要求8所述的方法，其中，使所述差(Δ)等于零的所述步骤还包括：基于对应于所述两个后续相位中的所述第一相位的所述结果来调节逻辑阈值(LT)。
10.一种计算机程序，其包括当在计算机上运行所述计算机程序时使计算机执行权利要求8-9中任一项所述的方法的步骤的程序代码装置。
11.一种包括权利要求1-5中任一项所述的电路设备(300)的集成电路。
12.一种包括权利要求6所述的本机振荡器(18)的集成电路。
CN200980128005.XA 2008-05-27 2009-05-21 使差分I/Q信号不重叠的低1/f噪声本机振荡器 Expired - Fee Related CN102099998B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08104102.2 2008-05-27
EP08104102 2008-05-27
PCT/IB2009/052133 WO2009144642A2 (en) 2008-05-27 2009-05-21 Low-1/f-noise local oscillator for non-overlapping differential i/q signals

Publications (2)

Publication Number Publication Date
CN102099998A true CN102099998A (zh) 2011-06-15
CN102099998B CN102099998B (zh) 2015-01-21

Family

ID=41259391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980128005.XA Expired - Fee Related CN102099998B (zh) 2008-05-27 2009-05-21 使差分I/Q信号不重叠的低1/f噪声本机振荡器

Country Status (4)

Country Link
US (1) US8680929B2 (zh)
EP (1) EP2301144A2 (zh)
CN (1) CN102099998B (zh)
WO (1) WO2009144642A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105934873A (zh) * 2014-01-30 2016-09-07 瑞典爱立信有限公司 具有多个开关转换器的电力供应系统中相位偏移的确定
CN106026976A (zh) * 2015-03-26 2016-10-12 松下电器产业株式会社 开关控制电路
CN106899280A (zh) * 2017-03-03 2017-06-27 成都中宇微芯科技有限公司 一种多谐振模态振荡电路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI533647B (zh) * 2014-01-17 2016-05-11 國立中山大學 頻率鍵移讀取電路
CN103780096A (zh) * 2014-01-24 2014-05-07 上海新进半导体制造有限公司 开关电源、控制芯片及为充电电缆进行电压补偿的方法
KR102114448B1 (ko) * 2014-04-04 2020-05-22 한국전자통신연구원 무선 통신 채널의 특성을 측정하기 위한 수신 장치 및 무선 통신 채널의 특성 측정 방법
CN105659548B (zh) * 2014-07-29 2019-04-26 华为技术有限公司 接收机和信号处理方法
US9543897B2 (en) * 2015-02-13 2017-01-10 Qualcomm Incorporated Fully I/Q balanced quadrature radio frequency mixer with low noise and low conversion loss
GB201702513D0 (en) 2017-02-16 2017-04-05 Nordic Semiconductor Asa Duty cycle converter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532633A (en) * 1993-12-03 1996-07-02 Nec Corporaton Clock generating circuit generating a plurality of non-overlapping clock signals
US20050174156A1 (en) * 2004-02-05 2005-08-11 Lin Wu Systems and methods of performing duty cycle control
WO2007104534A1 (de) * 2006-03-13 2007-09-20 Austriamicrosystems Ag Schaltungsanordnung und verfahren zum bereitstellen eines taktsignals mit einem einstellbaren tastverhältnis
WO2007125947A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 受信装置とこれを用いた電子機器
WO2008008759A2 (en) * 2006-07-11 2008-01-17 Qualcomm Incorporated Systems, methods, and apparatus for frequency conversion

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56118125A (en) * 1980-02-25 1981-09-17 Hitachi Ltd Clock and pulse distributor
US6084452A (en) * 1998-06-30 2000-07-04 Sun Microsystems, Inc Clock duty cycle control technique
US7330059B2 (en) * 2005-08-24 2008-02-12 Micrel, Incorporated In-loop duty corrector delay-locked loop for multiphase clock generation
KR100712537B1 (ko) * 2005-10-26 2007-04-30 삼성전자주식회사 클럭 발생 회로
US7298193B2 (en) * 2006-03-16 2007-11-20 International Business Machines Corporation Methods and arrangements to adjust a duty cycle
US7612620B2 (en) * 2007-06-29 2009-11-03 Micron Technology, Inc. System and method for conditioning differential clock signals and integrated circuit load board using same
US7839194B2 (en) * 2007-11-21 2010-11-23 Rambus Inc. Clock circuitry for generating multiple clocks with time-multiplexed duty cycle adjustment
KR20090107256A (ko) * 2008-04-08 2009-10-13 삼성전자주식회사 듀티 사이클 보정 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532633A (en) * 1993-12-03 1996-07-02 Nec Corporaton Clock generating circuit generating a plurality of non-overlapping clock signals
US20050174156A1 (en) * 2004-02-05 2005-08-11 Lin Wu Systems and methods of performing duty cycle control
WO2007104534A1 (de) * 2006-03-13 2007-09-20 Austriamicrosystems Ag Schaltungsanordnung und verfahren zum bereitstellen eines taktsignals mit einem einstellbaren tastverhältnis
WO2007125947A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 受信装置とこれを用いた電子機器
WO2008008759A2 (en) * 2006-07-11 2008-01-17 Qualcomm Incorporated Systems, methods, and apparatus for frequency conversion

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105934873A (zh) * 2014-01-30 2016-09-07 瑞典爱立信有限公司 具有多个开关转换器的电力供应系统中相位偏移的确定
CN106026976A (zh) * 2015-03-26 2016-10-12 松下电器产业株式会社 开关控制电路
CN106026976B (zh) * 2015-03-26 2020-09-18 松下电器产业株式会社 开关控制电路
CN106899280A (zh) * 2017-03-03 2017-06-27 成都中宇微芯科技有限公司 一种多谐振模态振荡电路

Also Published As

Publication number Publication date
US8680929B2 (en) 2014-03-25
WO2009144642A3 (en) 2010-01-21
EP2301144A2 (en) 2011-03-30
US20110164666A1 (en) 2011-07-07
WO2009144642A2 (en) 2009-12-03
CN102099998B (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
CN102099998B (zh) 使差分I/Q信号不重叠的低1/f噪声本机振荡器
US8374571B2 (en) Semiconductor integrated circuit and operating method thereof
US8649749B2 (en) RF receiver with voltage sampling
EP1146642A2 (en) Phase shifter for use in a quadrature clock generator
US6847808B2 (en) Ultra-high linearity RF passive mixer
US8559905B2 (en) Systems, devices, and methods for suppressing frequency spurs in mixers
US8289074B2 (en) Discrete time operational transconductance amplifier for switched capacitor circuits
US20140155014A1 (en) Receiver iip2 analog calibration
JPH10135744A (ja) 複数の周波数依存入力信号を混合する方法およびミキサ回路
US6774739B2 (en) Frequency converter, orthogonal demodulator and orthogonal modulator
US6400200B2 (en) Semiconductor integrated circuit which generates waveforms which are out of phase with each other
JP4477520B2 (ja) キャリアリーク低減送信回路
US7113756B2 (en) Passive mixer with improved linearity
US20180062772A1 (en) Wake Up Receiver Using Multiphase Peak Detector And Demodulator
US8442472B2 (en) Technique to generate divide by two and 25% duty cycle
US20190305420A1 (en) Phase shifter and wireless communication apparatus
US20210211335A1 (en) Iq generator for mixer
US9543897B2 (en) Fully I/Q balanced quadrature radio frequency mixer with low noise and low conversion loss
US7355466B2 (en) Passive mixer with direct current bias
US9948309B2 (en) Differential odd integer divider
CN105356864A (zh) 一种参考时钟检测电路及其方法
US20230353160A1 (en) Analog tracking circuit to improve dynamic and static image rejection of a frequency converter
Phan et al. A 10.8-14.5 GHz 8-Phase 12.5%-Duty-Cycle Non-Overlapping LO Generator with Automatic Phase-and-Duty-Cycle Calibration for 60-GHz 8-Path-Filtering Sub-Sampling Receivers
CN203933647U (zh) 信号幅度检测器及包括该信号幅度检测器的无线接收机
US7358779B1 (en) Amplitude compensation circuit with programmable buffers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150121

Termination date: 20170521

CF01 Termination of patent right due to non-payment of annual fee