CN101848334A - 相位调整装置及摄影机 - Google Patents

相位调整装置及摄影机 Download PDF

Info

Publication number
CN101848334A
CN101848334A CN201010106796A CN201010106796A CN101848334A CN 101848334 A CN101848334 A CN 101848334A CN 201010106796 A CN201010106796 A CN 201010106796A CN 201010106796 A CN201010106796 A CN 201010106796A CN 101848334 A CN101848334 A CN 101848334A
Authority
CN
China
Prior art keywords
mentioned
comparison code
sign indicating
indicating number
serially
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010106796A
Other languages
English (en)
Other versions
CN101848334B (zh
Inventor
伊藤大树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of CN101848334A publication Critical patent/CN101848334A/zh
Application granted granted Critical
Publication of CN101848334B publication Critical patent/CN101848334B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Information Transfer Systems (AREA)
  • Studio Devices (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明提供相位调整装置及摄影机。本发明的相位调整装置,具有比较码生成部、运算部及延迟部。比较码生成部分别生成使包含在串行传输数据中的开头码的相位前移的第一比较码和使开头码的相位延迟的第二比较码。运算部使用开头码及第一比较码的比较结果、和开头码及第二比较码的比较结果,求出串行传输数据的相位的调整方向。延迟部基于相位的调整方向,调整串行传输数据的延迟量。

Description

相位调整装置及摄影机
技术领域
本发明涉及相位调整装置及摄影机。
背景技术
近年来,随着摄像元件的高像素化等,电子摄影机等电子设备要求数字数据的传输更加高速化。在这样的电子设备的设计中,通过传输线路的阻抗控制、等长布线、印制基板等的材质的选定、信号波形的仿真等,控制数据延迟的偏差,从而保持数据与时钟的相位的关系。
而且,已知数据与时钟的相位的关系,也因电子设备的连续工作时的发热和外围电路的构成不同而变化。作为该对策的一例,在(日本)特开2008-124714中公开了如下技术:构成下述电路,该电路对判断输入信号的电压的阈值进行调整,而且使用相位不同的两种时钟来调整数据与时钟的相位的关系。
但是,在上述的(日本)特开2008-124714的技术中,确定电压的判断阈值实际上是困难的,而且若时钟高速化,则保持两种时钟的精度是困难的,在这方面还有改进的余地。
发明内容
因此,本发明的目的在于提供一种结构更简易,且用于适当地调整数据和时钟的相位的关系的装置。
在第一实施方式中的相位调整装置,具有比较码生成部、运算部及延迟部。比较码生成部分别生成使包含在串行传输数据中的开头码的相位前移的第一比较码和使开头码的相位延迟的第二比较码。运算部使用开头码及第一比较码的比较结果、和开头码及第二比较码的比较结果,求出串行传输数据的相位的调整方向。延迟部基于相位的调整方向,调整串行传输数据的延迟量。
上述第一实施方式的相位调整装置,也可以还具有控制部,该控制部对应于串行传输数据的传输次数、时间的经过、温度的变化量的任意一个,使运算部启动。
在上述第一实施方式中,延迟部也可以在串行传输数据所包含的数据之中的、接着开头码输入的数据区域的有效数据通过后的期间,调整延迟量。
在上述第一实施方式中,比较码生成部也可以基于开头码及第一比较码的比较结果、和开头码及第二比较码的比较结果,调整第一比较码相对于开头码的相位的偏移幅度、和第二比较码相对于开头码的相位的偏移幅度。
而且,具有上述第一实施方式的相位调整装置的摄影机或电子设备,作为本发明的具体实施样态也是有效的。
附图说明
上述本发明的其他的目的、特征和优点,通过之后的讲解变得更加明确。
图1是表示在第一实施方式中的相位调整装置的构成例的示意图。
图2是表示串行传输数据的格式的一例的图。
图3是表示在第一实施方式中的相位调整处理的动作例的流程图。
图4是说明比较码生成部的输出的图。
图5是在图3的S110中的工作说明图。
图6是在图3的S112中的工作说明图。
具体实施方式
(相位调整装置的结构例)
图1是表示在第一实施方式中的相位调整装置的构成例的示意图。图1的相位调整装置为安装在电子摄影机中的装置,且具有发送部11、延迟部12、比较码生成部13、运算部14、CPU15和检测电子摄影机的温度的温度传感器16。发送部11、延迟部12、比较码生成部13、运算部14及温度传感器16,分别与CPU15连接。
发送部11是把以串行方式传输的数据包(串行传输数据)输出到后级的电路的信号处理电路。在第一实施方式中,是如下装置:将时钟信号的周期设为500MHz,并以1Gbps的速度通过DDR(Double Data Rate:双倍数据速度)方式发送数字的数据信号。该发送部11的输出与延迟部12连接。
在此,图2是表示在第一实施方式中的串行传输数据的格式的一例的图。在第一实施方式中的串行传输数据具有头区域和数据区域。
在头区域中,例如,含有表示串行传输数据的开头的开头码和表示数据区域的字节数的数据等。而且,在数据区域中,含有作为串行传输的对象的有效数据(图像数据等)和为了调整数据区域的数据长而附加的装填数据。
而且,在第一实施方式中的开头码由4个字的数据([FFF(h),000(h),FFF(h),000(h)])构成,其中,1个字(word)的位深度为12位(bit),该4个字是连续12个[1]的字[FFF(h)]和连续12个[0]的字[000(h)]分别交替排列的。
回到图1,延迟部12具有多个延迟元件12a(变换器inverter等)、多个通道12b和选择器12c,其中,该延多个迟元件12a被连接成多级串联,该多个通道12b与各延迟元件12a的输出连接,该选择器12c与上述的各通道12b连接。上述选择器12c按照CPU15的指示选择任意一个通道12b,并调整从延迟部12输出的串行传输数据的延迟量。延迟部12的选择器12c的输出与比较码生成部13相连接。另外,在以下说明中,把延迟部12中的延迟调整值(延迟级数)标记为[N]。
比较码生成部13为生成相位相对于输入数据分别前后偏移的数据的1输入3输出的电路。比较码生成部13具有各自相同结构的3个可编程的延迟电路13a、13b、13c。在第一实施方式中,各延迟电路13a、13b、13c的延迟量被分别设定成相同值(Ns)。而且,延迟电路13a、13b、13c,可以按照CPU15的指示变更延迟量Ns的值。
这里,比较码生成部13的输入与延迟电路13a连接。延迟电路13a的输出分支成信号线Tn和延迟电路13b的输入。延迟电路13b的输出分支为信号线T0和延迟电路13c的输入。而且,延迟电路13c的输出与信号线Tp连接。因此,信号线Tn的输出因为不通过延迟电路13b,所以与信号线T0的输出相比相位前移(参照图4)。而且,信号线Tp的输出,因为还通过延迟电路13c,所以与信号线T0的输出相比相位延迟(参照图4)。而且,信号线Tn、T0、Tp分别与运算部14连接。
而且,在上述各延迟电路13a、13b、13c中的延迟量Ns依据串行传输数据的时钟而被适当设定。例如,因为在时钟为500MHz时1个周期为2ns,所以上述延迟量Ns的初始值被设定成200ps左右。而且,此时,后述的N及Ns的1个阶段的变动量被设定成20ps左右。
运算部14是分别比较从信号线T0输出的开头码和从信号线Tp、Tn输出的开头码,求出串行传输数据的相位的调整方向的电路。该运算部14具有分别保持标记[Tn_ERR]的状态和标记[Tp_ERR]的状态的寄存器(未图示),该标记[Tn_ERR]表示开头码和后述第一比较码的比较结果,该标记[Tp_ERR]表示开头码和后述第二比较码的比较结果。而且,运算部14具有如下信号线,该信号线把来自信号线T0的输入原样地输出到后级的电路(未图示)。
CPU15为进行相位调整装置的集中控制的处理器。该CPU15例如执行如下处理:发送部11的串行传输数据的输出控制、后述相位调整处理的开始判断、通道12b对选择器12c的切换指示、比较码生成部13的各延迟电路的调整指示等。
(相位调整装置的工作例)
接着,说明第一实施方式的相位调整装置的工作例。从发送部11输出的串行传输数据,以流水线式通过延迟部12、比较码生成部13及运算部14,且原样地输出到后级的电路。而且,延迟部12的延迟调整值N为如下的值:预先设定了相对于时钟被同步调整的值。
而且,CPU15在上述通常工作时,分别监控串行传输数据的传输次数、距离前次的相位调整处理(或者启动时)的时间、温度传感器16的温度。而且,在(1)CPU15判断出串行传输数据的传输次数超过了阈值时、(2)CPU15判断出距离前次的相位调整处理经过了一定时间时、(3)CPU15判断出被检测出的温度的变化量超过了阈值时的任何一个的情况下,CPU15使运算部14启动并开始相位调整处理。
以下,参照图3的流程图,说明第一实施方式的相位调整处理的工作例。
步骤S101:运算部14从CPU15接受相位调整处理的开始指示时,进行初始化工作。在S101中的运算部14,将标记[Tn_ERR]及标记[Tp_ERR]分别复位为[0](Tn_ERR=0,Tp_ERR=0)。
然后,在S101中的运算部14开始监控分别从信号线Tn、T0、Tp输出的串行传输数据的信号值。
步骤S102:运算部14判断是否从信号线Tn、T0、Tp输入了串行传输数据的开头码。作为一例,运算部14参照被输入的数据的2个字的量,在有[FFF(h),000(h)]的输入时判断为开头码被输入。
在满足上述要件的情况下(“是”侧),处理转移至S103。另一方面,在不满足上述要件的情况下(“否”侧),运算部14等待串行传输数据的开头码的输入。
步骤S103:运算部14通过读取从信号线Tn输入的开头码的指定部分,取得第一比较码。在S103中的运算部14,使用在开头码中的第3个字的部分,取得第一比较码。而且,第一比较码相当于将信号线T0的输出的相位前移Ns而对信号线T0的输出进行了采样时的值。
步骤104:运算部14判断第一比较码(S103)与开头码是否一致。即,在S104中的运算部14判断第一比较码与开头码的第3个字([FFF(h)])是否一致。在满足上述要件时(“是”侧),处理转移至S106。另一方面,在不满足上述要件时(“否”侧),处理转移至S105。
步骤S105:运算部14将标记[Tn_ERR]的状态设为[1](Tn_ERR=1)。
步骤S106:运算部14通过读取从信号线Tp输入的开头码的指定部分取得第二比较码。在S106中的运算部14,使用开头码中第3个字的部分,取得第二比较码。而且,第二比较码相当于将信号线T0的输出的相位延迟Ns而对信号线T0的输出进行了采样时的值。
步骤S107:运算部14判断第二比较码(S106)与开头码是否一致。即,在S107中的运算部14判断第二比较码与开头码的第3个字([FFF(h)])是否一致。在满足上述要件时(“是”侧),处理转移至S109。另一方面,在不满足上述要件时(“否”侧),处理转移至S108。
步骤S108:运算部14将标记[Tp_ERR]的状态设为[1](Tp_ERR=1)。
而且,为了简单,在图3中把从S103至S108的处理示出为串行,但是实际上,从上述S103至S105的处理与从上述S106至S108的处理是大致同时并行实施的。
步骤S109:运算部14判断标记[Tn_ERR]的状态为[1],且标记[Tp_ERR]的状态是否为[0](Tn_ERR=1,Tp_ERR=0)。在满足上述要件时(“是”侧),处理转移至S110。另一方面,在不满足上述要件时(“否”侧),转移至S111处理。
步骤S110:此时,信号线T0的输出,在向相位前移的方向偏移时产生代码错误,另一方面即便向相位延迟的方向偏移也不产生代码错误(参照图5)。因此,在S110中的运算部14,对于CPU15,进行向使延迟部12的延迟调整值延迟的方向移动一个阶段的指令(N=N+1)。由此,在后述的S117的处理中,信号线T0的相位向适当的方向微调。之后,处理转移至S117。
步骤S111:运算部14判断标记[Tn_ERR]的状态是否为[0],且标记[Tp_ERR]的状态是否为[1](Tn_ERR=0,Tp_ERR=1)。在满足上述要件时(“是”侧),处理转移至S112。另一方面,在不满足上述要件时(“否”侧),处理转移至S113。
步骤S112:此时,信号线T0的输出,在向相位延迟的方向偏移时产生代码错误,另一方面,即便在向相位前移的方向偏移也不产生代码错误(参照图6)。因此,在S112中的运算部14,对于CPU15,进行向使延迟部12的延迟调整值前移的方向移动一个阶段的指令(N=N-1)。由此,在后述的S117的处理中,信号线T0的相位向适当的方向微调。之后,处理转移至S117。
步骤S113:运算部14判断标记[Tn_ERR]及标记[Tp_ERR]的状态是否都为[1](Tn_ERR=1,Tp_ERR=1)。在满足上述要件时(“是”侧),处理转移至S114。另一方面,在不满足上述要件时(“否”侧),处理转移至S115。
步骤S114:此时为如下情况:因为延迟电路的延迟量Ns大,所以被判断为无论信号线T0的相位向哪个方向偏移都产生代码错误。因此,在S114中的运算部14,对于CPU15,进行使各延迟电路的延迟量Ns减小一个阶段的指令(Ns=Ns-1)。由此,在下次的相位调整处理中,相对于信号线T0的输出,信号线Tn、Tp的输出的相位差分别变小。因此,运算部14能够以更小的幅度进行相位调整。之后处理转移至S116。
步骤S115:此时为如下情况:被判断为无论信号线T0的相位向哪个方向偏移都不产生代码错误。因此,在S115中的运算部14,对于CPU15,进行使各延迟电路的延迟量Ns扩大一个阶段的指令(Ns=Ns+1)。由此,在下次的相位调整处理中,相对于信号线T0的输出,信号线Tn、Tp的输出的相位差分别扩大。因此,运算部14可以着眼于时间轴方向的更广的范围进行相位调整。
步骤S116:运算部14对于CPU15,进行维持延迟部12的延迟调整值不变的指令(N=N)。
步骤S117:CPU15根据来自运算部14的指示(S110、S112、S114~S116),调整延迟部12的延迟调整值N或者各延迟电路的延迟量Ns。之后,CPU15结束相位调整处理,并且回复至通常工作的状态。
因此,在S117中的延迟调整值N或者延迟量Ns的调整是利用串行传输数据的装填数据通过的期间(有效数据通过后的期间)而进行的。因此,通过相位调整处理,在串行传输数据的有效数据的传输中不产生障碍。以上,结束图3的流程图的说明。
另外,延迟调整值N或者延迟量Ns的调整可以在有效数据的通过期间后,也可以是在有效数据的通过期间之后到下一串行数据被传输之前的期间。例如,也可以在装填数据通过之后到下一串行数据到来之前的期间,CPU15调整延迟调整值N或者延迟量Ns。而且,在串行数据中没有附加装填数据时,也可以在有效数据的通过期间之后(串行数据传输后)到下一串行数据到来之前的期间,调整延迟调整值N或者延迟量Ns
在上述第一实施方式中,运算部14生成相对于开头码具有相位差的第一比较码及第二比较码,并且基于他们有无同一性求出串行传输数据的相位的调整方向(S103~S109、S111)。
由此,在第一实施方式中,可以容易地抑制因装置的温度环境等的变化而引起的串行传输数据的相位的偏移。
而且,在第一实施方式中,运算部14使用串行传输数据的开头码进行相位调整处理。因此,在第一实施方式中,即使在串行传输数据被连续传输的情况(例如动画数据的传输时等)下,也可以不妨碍上述数据传输地进行相位调整。
而且,可以由用户任意地设定Ns的初始值、N及Ns的一个阶段的变动量,并且也可以通过温度信息等动态地切换来设定Ns的初始值、N及Ns的一个阶段的变动量。
<实施方式的补充事项>
(1)本发明的相位调整装置,不限定于组装在电子摄影机中的例子,也可以组装在其他电子设备中。而且,在上述实施方式中,对在1个信道中进行串行传输的装置的例进行了说明,但是本发明即使在多个信道的情况下当然也可以适用。
(2)在上述实施方式中,对利用串行传输数据的开头码中的第三字而生成比较码的例子进行了说明,但是,也可以如下:例如,运算部14仅仅利用包含在开头码中的任意的字的一部分(多位的信号列)来生成比较码。而且,在上述的情况下,运算部14也可以跨越多个字生成比较码。
通过以上详细的说明,实施方式的特征及优点变得明显。其意为权利要求的范围在不脱离该思想及权利范围的范围内,及于上述的实施方式的特征及优点。而且,在该技术领域中具有一般常识的技术人员,应该可以容易地想到所有的改良及变更,而且没有将具有发明性的实施方式的范围限定为前面说明的内容的意图,也可以是包含在实施方式所公开的范围中的适当的改良品及等同品。

Claims (5)

1.一种相位调整装置,其特征在于,具有:
比较码生成部,分别生成使包含在串行传输数据中的开头码的相位前移的第一比较码、和使上述开头码的相位延迟的第二比较码;
运算部,使用上述开头码及上述第一比较码的比较结果、和上述开头码及上述第二比较码的比较结果,求出上述串行传输数据的相位的调整方向;及
延迟部,基于上述相位的调整方向,调整上述串行传输数据的延迟量。
2.如权利要求1中记载的相位调整装置,其特征在于,
还具有控制部,该控制部对应于上述串行传输数据的通信次数、时间的经过、温度的变化量的任意一个,使上述对比编码生成部启动。
3.如权利要求1中记载的相位调整装置,其特征在于,
上述延迟部在上述串行传输数据所包含的数据之中的接着上述开头码输入的数据区域的有效数据通过后的期间,调整上述延迟量。
4.如权利要求1中记载的相位调整装置,其特征在于,
上述比较码生成部基于上述开头码及上述第一比较码的比较结果、和上述开头码及上述第二比较码的比较结果,调整上述第一比较码相对于上述开头码的相位的偏移幅度、和上述第二比较码相对于上述开头码的相位的偏移幅度。
5.一种摄影机,其特征在于,具有如权利要求1中记载的相位调整装置。
CN201010106796.0A 2009-01-30 2010-01-29 相位调整装置及摄影机 Expired - Fee Related CN101848334B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009020076A JP5304280B2 (ja) 2009-01-30 2009-01-30 位相調整装置およびカメラ
JP020076/2009 2009-01-30

Publications (2)

Publication Number Publication Date
CN101848334A true CN101848334A (zh) 2010-09-29
CN101848334B CN101848334B (zh) 2015-02-04

Family

ID=42397189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010106796.0A Expired - Fee Related CN101848334B (zh) 2009-01-30 2010-01-29 相位调整装置及摄影机

Country Status (3)

Country Link
US (1) US8674735B2 (zh)
JP (1) JP5304280B2 (zh)
CN (1) CN101848334B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651684A (zh) * 2011-02-23 2012-08-29 株式会社尼康 相位调整装置和相机
CN106489140A (zh) * 2014-07-07 2017-03-08 索尼公司 接收器、发送器以及通信系统
CN110162503A (zh) * 2019-05-23 2019-08-23 灿芯半导体(上海)有限公司 高速数据同步电路及数据同步方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011118177A1 (ja) 2010-03-25 2011-09-29 パナソニック株式会社 光学ヘッド及び光情報装置
CN114600467A (zh) 2019-11-20 2022-06-07 索尼半导体解决方案公司 发送装置、接收装置和传输系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151567A (ja) * 1998-11-17 2000-05-30 Oki Electric Ind Co Ltd 同期検出方法及び装置、並びに位相同期方法及び装置
JP2000196572A (ja) * 1998-12-25 2000-07-14 Oki Electric Ind Co Ltd ビット位相制御装置
US20040068682A1 (en) * 2002-10-07 2004-04-08 Hitachi, Ltd. Deskew circuit and disk array control device using the deskew circuit, and deskew method
CN1685421A (zh) * 2002-11-07 2005-10-19 三洋电机株式会社 延迟信号生成装置和记录脉冲生成装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0720389B1 (en) * 1990-10-31 2001-04-04 Hitachi, Ltd. Prevention of jitter on the output image of a video camera
US6078623A (en) * 1995-03-20 2000-06-20 Hitachi, Ltd. Data transmission apparatus and method
US6031847A (en) * 1997-07-01 2000-02-29 Silicon Graphics, Inc Method and system for deskewing parallel bus channels
US6157229A (en) * 1997-09-29 2000-12-05 Matsushita Electric Industrial Co., Ltd. Skew compensation device
JPH11112483A (ja) 1997-10-08 1999-04-23 Nec Eng Ltd データ転送システム
JPH11122229A (ja) * 1997-10-17 1999-04-30 Fujitsu Ltd リタイミング回路およびリタイミング方法
JP3839577B2 (ja) 1998-03-11 2006-11-01 富士通株式会社 半導体レーザ駆動回路
JP3199693B2 (ja) * 1998-12-21 2001-08-20 沖電気工業株式会社 ビット位相同期回路
JP3710308B2 (ja) 1998-12-24 2005-10-26 株式会社日立製作所 位相調整方式
US6654897B1 (en) 1999-03-05 2003-11-25 International Business Machines Corporation Dynamic wave-pipelined interface apparatus and methods therefor
US20020093994A1 (en) * 2000-12-30 2002-07-18 Norm Hendrickson Reverse data de-skew method and system
KR20040082376A (ko) * 2001-11-20 2004-09-24 주식회사 아도반테스토 위상 조정 장치 및 반도체 시험 장치
US7359407B1 (en) * 2002-08-27 2008-04-15 Cypress Semiconductor Corp. Data interface that is configurable into separate modes of operation for sub-bit de-skewing of parallel-fed data signals
JP4236913B2 (ja) 2002-11-20 2009-03-11 株式会社日立ハイテクノロジーズ データ転送装置
JP4450586B2 (ja) * 2003-09-03 2010-04-14 株式会社ルネサステクノロジ 半導体集積回路
US7366942B2 (en) * 2004-08-12 2008-04-29 Micron Technology, Inc. Method and apparatus for high-speed input sampling
US7496137B2 (en) * 2005-05-25 2009-02-24 Advantest Corporation Apparatus for measuring jitter and method of measuring jitter
KR100649881B1 (ko) * 2005-06-02 2006-11-27 삼성전자주식회사 클락 신호들을 동기시키기 위한 반도체 장치 및 클락신호들을 동기시키는 방법
KR100675009B1 (ko) * 2006-02-01 2007-01-29 삼성전자주식회사 데이터 지연 조절 회로 및 방법
US7286947B1 (en) * 2006-04-13 2007-10-23 International Business Machines Corporation Method and apparatus for determining jitter and pulse width from clock signal comparisons
JP4953716B2 (ja) * 2006-07-25 2012-06-13 パナソニック株式会社 半導体集積回路およびその関連技術
JP2008067278A (ja) * 2006-09-11 2008-03-21 Oki Electric Ind Co Ltd エラスティックストア回路
JP5259074B2 (ja) 2006-11-10 2013-08-07 株式会社日立製作所 半導体集積回路装置
JP2010028450A (ja) * 2008-07-18 2010-02-04 Nikon Corp データ転送装置および電子カメラ
JP5458556B2 (ja) * 2008-11-27 2014-04-02 ソニー株式会社 タイミング調整回路、固体撮像素子、およびカメラシステム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151567A (ja) * 1998-11-17 2000-05-30 Oki Electric Ind Co Ltd 同期検出方法及び装置、並びに位相同期方法及び装置
JP2000196572A (ja) * 1998-12-25 2000-07-14 Oki Electric Ind Co Ltd ビット位相制御装置
US20040068682A1 (en) * 2002-10-07 2004-04-08 Hitachi, Ltd. Deskew circuit and disk array control device using the deskew circuit, and deskew method
CN1685421A (zh) * 2002-11-07 2005-10-19 三洋电机株式会社 延迟信号生成装置和记录脉冲生成装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651684A (zh) * 2011-02-23 2012-08-29 株式会社尼康 相位调整装置和相机
CN102651684B (zh) * 2011-02-23 2017-04-12 株式会社尼康 相位调整装置和相机
CN106489140A (zh) * 2014-07-07 2017-03-08 索尼公司 接收器、发送器以及通信系统
US10516522B2 (en) 2014-07-07 2019-12-24 Sony Corporation Receiver, transmitter, and communication system
CN112073155A (zh) * 2014-07-07 2020-12-11 索尼公司 接收器、发送器以及通信系统
US11296859B2 (en) 2014-07-07 2022-04-05 Sony Group Corporation Receiver, transmitter, and communication system
CN112073155B (zh) * 2014-07-07 2023-11-24 索尼公司 接收器、发送器以及通信系统
CN110162503A (zh) * 2019-05-23 2019-08-23 灿芯半导体(上海)有限公司 高速数据同步电路及数据同步方法
CN110162503B (zh) * 2019-05-23 2024-03-22 灿芯半导体(上海)股份有限公司 高速数据同步电路及数据同步方法

Also Published As

Publication number Publication date
CN101848334B (zh) 2015-02-04
JP5304280B2 (ja) 2013-10-02
JP2010176519A (ja) 2010-08-12
US20100194454A1 (en) 2010-08-05
US8674735B2 (en) 2014-03-18

Similar Documents

Publication Publication Date Title
CN101848334A (zh) 相位调整装置及摄影机
CN106415293B (zh) 用于i/o ac定时的基于占空比的定时余量调整
CN101646986B (zh) 基于usb的同步和定时系统
CN102428674A (zh) 发送装置、接收装置、收发系统以及图像显示系统
WO2006127786A3 (en) Method and system for transmitting data over a network based on external non-network stimulus
EP1859575A1 (en) Electronic device and a method for arbitrating shared resources
US9678919B2 (en) Collision detection in EIA-485 bus systems
CN102708311A (zh) 功率签名扰乱
US10785063B2 (en) UART-based communication-speed automatic-switching method
WO2009028267A1 (ja) 通信システム、通信装置、通信サーバ、通信方法、情報記録媒体、ならびに、プログラム
WO2009046300A3 (en) Mesosynchronous data bus apparatus and method of data transmission
CN105677271A (zh) 多个双向显示器驱动器集成电路的链以及显示器
ATE532267T1 (de) Verzögerungsregelschleife
WO2013188670A3 (en) Apparatus and methods for resource element group based traffic to pilot ratio aided signal processing
CN103346873A (zh) 一种时间同步的方法和设备
KR20110055874A (ko) Arinc429 - rs422(232) 컨버터
JP5301643B2 (ja) 異常レーン検出回路及び方法並びにデスキュー回路及び方法
CN111491267A (zh) 一种网关及数据传输方法
CN107291651A (zh) 一种基于fpga的并行总线自动补偿方法
WO2009050084A3 (en) Loop checking mechanism in a data processing system
JP2012160992A (ja) クロック同期式シリアル通信装置およびその通信制御方法
DK1963162T3 (da) Fremgangsm de og anordning til sikker overv gning og evaluering af driftstilstande af mindst et trafikstyresystem samt dennes anvendelse
CN106211061A (zh) 一种数据处理方法及电子设备
KR100202686B1 (ko) 독립된 클럭원을 갖는 분산 장치
JP4577233B2 (ja) 制御装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150204

CF01 Termination of patent right due to non-payment of annual fee