CN106415293B - 用于i/o ac定时的基于占空比的定时余量调整 - Google Patents

用于i/o ac定时的基于占空比的定时余量调整 Download PDF

Info

Publication number
CN106415293B
CN106415293B CN201580028979.6A CN201580028979A CN106415293B CN 106415293 B CN106415293 B CN 106415293B CN 201580028979 A CN201580028979 A CN 201580028979A CN 106415293 B CN106415293 B CN 106415293B
Authority
CN
China
Prior art keywords
gating signal
signal
test
reversed
triggering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580028979.6A
Other languages
English (en)
Other versions
CN106415293A (zh
Inventor
B.蒂鲁文加达姆
C.纳尔逊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106415293A publication Critical patent/CN106415293A/zh
Application granted granted Critical
Publication of CN106415293B publication Critical patent/CN106415293B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31712Input or output aspects
    • G01R31/31715Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31708Analysis of signal quality
    • G01R31/3171BER [Bit Error Rate] test

Abstract

对具有反向调制的选通或时钟信号的接口测试I/O(输入/输出)眼宽。I/O接口包含多个信号线,各带有具有定时特性的硬件I/O缓冲器。系统生成选通信号,其具有触发写的触发沿和通过调整选通信号的占空比来调制的后沿。系统将调制的选通信号反向以生成反向选通信号,其中反向选通信号具有从将调制的后沿反向中生成的调制的触发沿。测试中的装置基于原始选通信号的触发沿写测试数据,并基于反向选通信号的触发沿读测试数据。

Description

用于I/O AC定时的基于占空比的定时余量调整
技术领域
本发明的实施例一般涉及装置I/O(输入/输出),并且更具体地说,涉及测试I/O信令定时参数。
版权声明/许可
此专利文档的公开部分可含有受到版权保护的资料。版权拥有人不反对任何人复制该专利文档或专利公开,因为它出现在专利和商标局专利文件或记录中,但否则无论什么都保留所有版权权利。版权声明应用于如下面以及在所附的附图中所描述的所有数据,以及应用于下面描述的任何软件:版权© 2014,英特尔公司,保留所有权利。
背景技术
计算和电子装置继续变得更小,甚至同时性能保持不变或增加。通过更小的电子组件(由于组件上的几何构型越小)使更小的计算和电子装置成为可能。制造工艺当前能生成在I/O接口中具有大量I/O(输入/输出)信号线的组件,并且具有信号线之间的比对于直接AC和DC性能测试实际上有可能接触的间距(pitch)更小的间距。DC(直流)性能设置指的是与信令关联的偏置和/或电压电平,而AC(交流)性能指的是接口上的信号沿的定时,其中对于AC性能的测试可被称为余量调整(margining)。
逐渐减小的电子组件的大小以及信号线之间的间距增大了测试装置的困难性。对于许多装置,信号线的数量和小间距使得直接测试I/O接口不实际。缺乏直接测试已经增大了装置制造商将不能够用传统测试实现超低每百万缺陷(DPM)目标的风险。当前正在呈现此类风险的一个特定技术领域是具有广泛接口的存储器装置。可用的测试方法在批量生产(例如HVM( 大规模制造))中是不实际的,其中串行测试装置所需的时间会是让人望而却步的。
电子组件芯片的制造商(例如诸如DRAM(动态随机存取存储器)供应商)测试I/O接口或I/O信号阵列。用于测试I/O AC定时的传统方法是尝试训练(exercise)具体电子组件块的结构测试。结构测试对于电路块的每个不同组件和/或元件需要不同的测试。结构测试不捕获噪声,使测试结果乐观,如果不是完全不正确的话。传统测试依赖于突发模式内单个数据位上的余量调整。传统测试方法筛查AC定时中的离群值(例如在接收器处的设立和保持定时余量(margin)),但非常慢且成本高。
附图说明
如下描述包含具有作为实现本发明实施例的实现的示例给出的说明的附图的论述。附图应该作为示例而非作为限制进行理解。如本文所使用的,对一个或多个“实施例”的提及要理解为描述包含在本发明至少一个实现中的具体特征、结构和/或特性。从而,在本文中出现的诸如“在一个实施例中”或“在备选实施例中”的短语描述了本发明的各种实施例和实现,并且不一定全都指的是同一实施例。然而,它们也不一定是相互排他的。
图1是为间接I/O测试提供基于占空比的余量调整的系统的实施例的框图。
图2是为I/O测试提供基于占空比的余量调整的系统的实施例的框图,其中测试中的装置生成反向(inverted)调制时钟信号。
图3是给I/O接口测试的基于占空比的余量调整提供不同定时设置的系统的实施例的时序图表示。
图4是用基于占空比的余量调整测试保持时间的实施例的时序图表示。
图5是用基于占空比的余量调整测试设立时间的实施例的时序图表示。
图6是用于间接I/O接口测试的过程的实施例的流程图。
图7是可实现基于占空比的余量调整的计算系统的实施例的框图。
图8是可实现基于占空比的余量调整的移动装置的实施例的框图。
下面描述某些细节和实现,包含附图的描述,附图可描绘一些或所有下面描述的实施例,以及论述本文呈现的发明概念的其它潜在实施例或实现。
具体实施方式
如本文所描述的,系统实现测试接口的I/O(输入/输出)眼宽(eye width)。系统生成反向调制的选通或时钟信号以触发接收操作,而在非反向选通或时钟信号上触发传送操作。I/O接口包含多个信号线,各带有具有定时特性的硬件I/O缓冲器。I/O接口的AC(交流)余量调整指的是触发信号沿的定时。测试可通过编译具体的测试中装置(DUT)的眼宽大小的预期值并将I/O通道的操作相对预期的眼宽大小进行比较来检测离群值。预期在相同电路处理中创建的大多数通道将导致几乎相同的I/O眼宽(具有最小数量的离群值)。
按照本文所描述的,测试是功能的,并且测试DUT的功能能力代替评估每个单独组件的每个单独操作的严格结构测试。通过功能测试,测试系统发送测试数据并评估DUT是否能以各种不同的定时设置写和读测试数据。预期某些定时设置引起I/O中的失败,而预期其它定时设置引起通过操作。下面更详细描述失败和通过的使用。离群电路可以是当预期它们失败时记录通过和/或预期它们通过时记录失败的电路。
测试系统生成选通信号或时钟信号以及测试数据。通过让测试系统生成时钟信号,DUT不用必须包含生成定时信号的电路,这可节省不动产和成本。此外,来自测试系统的时钟信号实现了I/O眼宽的功能测试,如下面更详细描述的。测试系统选通信号具有触发传送或写的触发沿和通过调整选通信号的占空比来调制的后沿。在一个实施例中,触发沿是上升沿,并且后沿是选通信号的下降沿;然而,将理解,系统可设计成在下降沿上触发。系统将调制的选通信号反向以生成反向选通信号,其中反向选通信号具有从将调制的后沿反向中生成的调制的触发沿。测试系统或测试中的装置可生成反向选通信号。测试中的装置基于原始选通信号的触发沿写测试数据,并基于反向选通信号的触发沿读测试数据。在一个实施例中,测试中的装置包含记录I/O错误的错误检测电路。
在一个实施例中,余量调整测试允许采纳与传统上使用的不同的通过/失败方法论。代替直接试图测量具体电路元件的操作,或直接测量眼宽,系统可单独测试I/O眼的前沿和I/O眼的后沿。将理解到,眼的前沿和眼的后沿不与时钟信号的触发沿或前沿以及时钟信号的后沿混淆,尽管它们可能对齐。在双数据速率实现中,眼的前沿和后沿都与时钟信号的前沿或触发沿对齐。在工业中,前沿通常被称为“左”沿,并且后沿是“右”沿(参考观察I/O眼模式图)。作为描述的简洁而非作为限制,本文参考I/O信令眼使用“左沿”和“右沿”术语。
在一个实施例中,系统采用第一失败方法论来识别眼的通过右沿,其指示数据信号的保持时间。在一个实施例中,系统采用全通过方法论来识别眼的通过左沿,其指示数据信号的设立时间。 在一个实施例中,系统在测试眼的左沿之前测试眼的右沿。第一失败方法论是指所检测的第一失败用于指示能用于眼的右沿的最长时间的测试。最长时间可被称为允许的最长保持时间。全通过方法论是指当所有电路都记录通过时的时间点用于指示能用于眼的左沿的最早时间的测试。最长时间可被称为允许的最短设立时间。
在右沿的第一失败与左沿的全通过之间是在设立与保持时间窗口之间的亚稳态窗口,其通常被假定是小的。该假定通常导致窗口为了测试目的而被忽略。标准双稳态触发器中的亚稳态窗口可能是几皮秒宽,并且可作为过程、电压和温度的函数而变。从而,将理解,满足保持时间的失败不一定意味着,一旦所有I/O通道都失败了保持时间,随后数据的设立时间就被满足。全通过方法论没有进行关于亚稳态窗口宽度的假定,从而移除了关于余量测量的乐观假定。
将理解,当测试系统调制测试时钟的占空比时,不存在对于执行I/O余量调整的片上时钟的需要。测试系统可允许测试中的自动化和排序,其与HVM(大规模制造)兼容。测试的其它方法太慢,太带宽集中,和/或否则不很适合于并行测试许多装置。本文描述的测试基于动态调整传送时钟与接收时钟之间的偏斜来调整眼宽,并且因此在功能上测试I/O接口的操作。从而,动态调整偏斜可执行I/O接口的AC余量调整。
本文所描述的测试可被自动化,并且从而可在电子芯片本身上执行,甚至没有直接探测每个I/O通道。在一个实施例中,测试中的装置包含晶片测试中的多个装置芯片。在一个实施例中,测试中的装置包含片上系统(SoC),其包含在同一衬底上处理的多个不同装置。在一个实施例中,测试中的装置包含多芯片封装,其包含组合在单个封装内的多个不同芯片,通常通过高带宽接口连接。
除了灵活应用于许多不同类型的芯片封装,该测试也可应用于不同类型I/O。数据I/O通常是双向的,这意味着I/O端口具有写能力和读能力。在时钟信号的触发沿触发传送和在反向的时钟信号的调制的触发沿触发接收的测试将利用写能力和读能力。将理解,一些I/O线或管脚是单向的(例如命令线/地址线(CA)线),并且可能正常情况下不能够利用此类测试。在一个实施例中,单向线包含对于电路操作可被切断的虚假传送器或接收器。从而,虚假I/O可能仅用于测试I/O端口并且然后切断。
在一个实施例中,测试可在一起作为信号组信号线上或在一组多个信号线上执行,其可参考共享公共定时信号或公共时钟的多个信号线。例如,在某些存储器装置中,可能存在若干DQ(数据信号)和关联的DMI信号,它们共享一对公共DQS(时钟选通)信号。用多组信号线进行间接测试可允许同时测试接口内所有通道的所有信号组的数据信号的有效眼宽。此外,测试可实现并行或同时测试多个装置,每个装置具有单独的I/O接口。测试可允许测试半导体晶片的多个或所有电路管芯。单个测试数据序列可被分布到多个装置,每个装置上的每个通道,每个通道上的每组,以及每组的每个信号线。通过积累该组的通过/失败信息,系统可大大减少将测试结果发送回测试源所需的带宽。代替指示每个信号线的每个数据位上的通过或失败,一组可发送回指示通过位和失败位的数量的值。
系统可通过调整多个测试迭代的一个或多个定时设置来测试数据眼宽。例如,测试数据可被分布到所有信号线用于一个定时设置,并且然后再次分布到所有信号线用于不同的定时设置。测试数据可以是同样的位序列,但具有不同的I/O接口参数(控制信号线如何接收信号并对其采样)。更具体地说,如本文所描述的,选通信号的后沿可被调制,并且信号被反向以提供选通或时钟信号的调制的前沿。系统可生成对于每个定时设置的错误结果(例如不同占空比,其引起 不同的眼宽大小),并且从而可通过监视由信号组对于不同设置接收的错误的数量来确定眼宽。测试系统可用信号组测量眼宽(作为所有信号的合成数据眼大小)。系统可对测试迭代的数量计数,测试迭代对于所有数据循环在信号组的所有I/O缓冲器或管脚上捕获正确数据,其然后可提供间接眼大小宽度。在一个实施例中,信号组和整个装置(I/O接口)可相对彼此进行比较,以确定它们是否落在错误统计模式内。例如,当其错误数量在低阈值和高阈值内时,系统可确定信号组通过测试。错误数量落在目标范围之外的信号组可被视为已使测试失败。
在一个实施例中,此类测试对于测试新兴存储器设计可能特别有用。例如,存储器设计诸如WI02(从JEDEC(联合电子装置工程委员会)可用的宽输入/输出版本2,JESD229,2011年12月)和HBM(从JEDEC可用的高带宽存储器,JESED235,2013年10月)DRAM设计或者具有宽I/O接口的其它存储器装置。此类装置在装置接口中具有大量信号线,并且生产此类装置使用的制造技术的特征大小可导致实际上不能使用传统直接接触方法进行测试的装置。例如,WI02包含高达八个64位数据通道,并且HBM包含高达八个128位数据通道。本文描述的测试可使存储器装置供应商/制造商在与HVM可兼容的生产测试中有效地筛查I/O缺陷。将理解,除了存储器装置设计,本文描述的测试可应用于用宽I/O接口设计的逻辑装置和/或SOC(片上系统)。在一个实施例中,某些逻辑装置和SOC被设计成与新兴的宽接口存储器装置配对。从而,本文描述的测试提供了对于宽接口装置的AC余量调整解决方案,没有必要对于直接接触测试方法探测装置。所描述的AC余量调整可广泛应用于任何I/O接口,并且不限于存储器特定设计自己。
图1是为间接I/O测试提供基于占空比的余量调整的系统的实施例的框图。系统100包含让I/O接口用基于占空比的定时余量调整进行测试的一个或多个测试中的装置(DUT)130。测试中的装置130可以是存储器装置,或者具有要间接测试的I/O接口的其它组件。测试中的装置130的I/O接口可包含组织为信号组的多个信号线。在一个实施例中,测试中的装置130是单独的电路管芯。在一个实施例中,装置可被测试,同时仍在一起作为半导体晶片(例如在分开和封装之前)。
在一个实施例中,系统100在接口132的信号组的基础上同时测量有效I/O定时眼余量。测试可通过制造自动测试设备(ATE)来提供以最小每信号组开销同时测量所有信号组的I/O性能的能力。在一个实施例中,可同时测试在一个晶片探测器步进(例如一次128管芯)中接触的所有测试中的装置(例如所有DRAM管芯或其它装置)。
系统100包含自动测试设备(ATE) 110,其表示测试设备或测试系统。测试系统可被理解为测试数据源,并且还有测试时钟源。自动测试系统110包含控制器120,其表示执行I/O测试的逻辑(硬件和/或软件)。控制器120可生成测试数据和调制时钟。在一个实施例中,控制器120包含设置122,其给在测试期间要使用的装置130提供I/O的定时设置。控制器120控制的至少一个定时设置是时钟信号的后沿的占空比。更改时钟信号的占空比允许系统100将时钟信号反向以生成调制的触发沿。在一个实施例中,自动测试设备生成反向信号,并向测试中的装置130发送反向的和非反向的时钟信号。在一个实施例中,测试中的装置130根据从控制器120接收的非反向时钟信号生成反向时钟信号。通过改变I/O定时参数(设置122),系统100可确定I/O的恰当眼大小。在一个实施例中,设置122包含用于传送(TxClk)时钟和接收(RxClk)时钟的设置,它们二者都能具有非反向和反向信号。TxClk可被称为发动时钟,并且RxClk可被称为捕获时钟。在一个实施例中,设置122设置TxClk与RxClk之间的定时,或者一个时钟信号相对另一个的偏斜位置。
控制器120包含信号生成器124,其生成测试数据以提供给一个或多个测试中的装置130。信号生成器124可生成测试数据序列,其包含测试正在测试的信号线的I/O性能的具体位或位模式。测试数据序列可以是数十位长 ,或者数千位长。在一个实施例中,控制器120在多个测试迭代上每次发送相同的测试数据序列模式,其中每个测试迭代测试不同的定时测试122。在一个实施例中,控制器120在每个测试迭代结束时发送单个查询,以从每个信号组和/或每个装置130接收通过/失败指示或通过/失败结果。
如上面所提到的,控制器120生成由选通信号126表示的非反向时钟信号。在一个实施例中,控制器120还生成反向选通128。选通信号或多个信号与数据一起发送到测试中的装置130。在一个实施例中,预期由自动测试设备110的控制器120提供的时钟信号具有固有的余量放置准确性错误。在一个实施例中,当测试数据序列基于在广泛的数据上扫描两个时钟之间的偏斜并测量有效数据眼大小时,TxClk或RxClk的定时余量放置准确性不是与环回测试电路性能相关的因素。放置准确性错误从而可与设置无关,因为测试仍能准确测量I/O的信号组数据有效眼的宽度,代替特定的定时放置。
在一个实施例中,动态调整用于TxClk的选通信号的占空比。通过调整时钟的后沿,将不会对用于传送的触发有任何影响。然而,通过对于RxClk使用反向选通信号,占空比的改变将调制接收时钟的前沿,其将相对于TxClk动态调整RxClk的沿放置。从而,系统100可控制时钟信号相对彼此的偏斜,并使用相对偏移对于眼宽进行测试。在一个实施例中,控制器120可使用不同沿放置分辨率来改变不同设置122的步长上的差异。粗略RxClk沿放置步长限制眼宽测量的分辨率。精细分辨率步长导致更多测试迭代和更长测试时间,但改进了眼宽测量的准确性。对于一些装置130,相对粗略的分辨率可提供充足眼宽测量。对于其它装置(诸如某些DRAM),装置130可具有需要精细分辨率的小性能余量。从而,系统100的不同实施例例如可用8个不同的偏斜设置来测量眼宽大小余量,而其它的可用16个或更多不同的偏斜设置来测量。时钟抖动也可减少测量的数据有效眼宽。抖动源包含从控制器120递送到装置130的时钟中的抖动,以及在装置130内的内部路由中添加的抖动。恰当的测试电路设计和装置布局可减少抖动。
装置130包含接口132,其指的是要测试的I/O。在一个实施例中,测试中的装置根据从控制器120接收的选通信号126生成反向选通134,代替让自动测试设备110生成反向时钟信号。将理解,此类实现在测试中的装置上将需要附加逻辑。装置130还包含测试逻辑136,其表示在每个测试中的装置中执行错误检测的一个或多个逻辑电路。错误检测使装置能够确定I/O接口132是否正确操作。在一个实施例中,装置130报告在测试序列或测试迭代期间检测的错误数量和/或通过数量。自动测试设备110然后可确定由该组或装置提供的测试结构是指示测试通过还是失败。
用由信号生成器124生成的测试数据、由选通信号126提供的时钟信号、由反向选通128和/或反向选通134提供的反向时钟信号以及测试逻辑136,系统100可对于AC定时缺陷进行测试,无需直接连接或由自动测试设备110直接探测测试中的装置130。设置122使系统能够提供定时余量调整,不需要在测试中的装置130上的管芯上延迟锁定环(DLL)或相位锁定环(PLL)。此外,在一个实施例中,如果定时测试由两个受控时钟信号(如上面所描述的TxClk和RxClk)之间的相对偏移提供,则系统100不需要延迟线,或者补偿或者未补偿。从而,系统100中的I/0测试可用比传统测试更低的成本和更低的功率实现。
图2是为I/O测试提供基于占空比的余量调整的系统的实施例的框图,其中测试中的装置生成反向调制时钟信号。系统200可以是图1的系统100的元件的一个示例,并提供在测试中的装置内使用的时钟和数据分布的细节的一个实施例。在系统200中的测试基于引起AC定时余量损失的大多数缺陷可用链接的驱动器/接收器环回连接测量的假定。将理解,此类假定可能不是对于所有测试中的装置都有效。从而,系统200图示了不一定在每个系统实现中都存在的某些特定示例 。此类环回配置可与双向I/O端口很好地工作。在用于测试单向I/O端口的实施例中,或者接收器或者传送器可以是用于测试的虚假电路,并且然后对于操作禁用。在一个实施例中,系统的配置包含用于每个单独I/O缓冲器(信号线或I/O端口)的错误检测机制,并且对于每个信号线组,具有报告回积累结果的关联的组错误检测机制。将理解,在系统200中表示的特定错误检测逻辑可由其它检测逻辑替代。
在一个实施例中,测试系统触发测试模式,并且包含Bit[0]至Bit[N-l]的测试中的电路装置响应于触发而进入测试模式。在一个实施例中,进入测试模式的部分包含重置计数器和/或其它测试组件。源模式生成器210是生成测试数据的测试源。在一个实施例中,测试数据可被称为测试数据字,其指的是要施加到I/O进行测试的测试数据位的模式或序列。在一个实施例中,测试数据包含来自LSFR(线性反馈移位寄存器)的输出以产生测试模式。系统200将测试数据分布到多个不同信号组202,并且可将测试信号分布到多个不同的测试中的装置。每个装置和每个信号组都接收信号,并将通过/失败信息报告回测试系统。
测试系统还用选通生成器220生成选通信号。在一个实施例中,测试系统生成发动时钟信号(TxClk,非反向时钟信号)和捕获时钟信号(RxClk,从非反向时钟反向的)。在一个实施例中,测试系统仅生成TxClk,并且测试中的装置用时钟逻辑(CLK)230从TxClk中生成RxClk。测试系统通过调整选通的占空比来调制TxClk的后沿。将理解,调制信号的后沿不会影响传送时钟,其在时钟的前沿触发。然而,调制后沿并且然后将时钟信号反向导致调制RxClk的前沿。在一个实施例中,时钟信号经由时钟逻辑230从测试系统分布并路由到相应信号组和电路组件,无需考虑严格控制的偏斜或飞行时间。
在一个实施例中,测试系统将生成多个测试迭代以测量有效的眼宽,并且从而将通过各种不同的I/O定时设置进行迭代。更具体地说,测试系统向选通生成器220施加不同的占空比,以用更快或更慢的后沿产生TxClk。在一个实施例中,测试系统生成等于要用于以期望的分辨率测试I/O眼宽的占空比步骤的数量的测试迭代的数量。测试迭代是指使用给定定时设置或占空比发送到信号组或由信号组接收的数据字的几个循环或许多循环。对占空比的改变调整TxClk与RxClk之间的偏斜设置,如在测试中的装置所施加的。对于每个测试迭代,测试系统可设置具体定时设置,并重置错误跟踪组件。在一个实施例中,信号组中的所有信号必须对于被视为对于测试迭代已经通过的该测试迭代的所有循环都正确地接收数据。
测试中的装置被显示成在系统200中详述的信号组202中具有N位或N个管脚。N可以是共享时钟信号的任何数量的信号线。将理解,由信号组共享的时钟信号不直接是由测试设备生成的选通,而是指在装置上用于操作信号线的时钟或定时信号,其来自由测试系统生成的选通信号。差别指出,不同的位或信号线可操作在不同的绝对相位延迟上,但此类延迟应该被同样施加到TxClk和RxClk,这意味着两个时钟之间的相对偏斜保持基本上恒定。在一个实施例中,并不是接口内的每个信号组都具有相同数量的信号线。例如,所图示的信号组是其一部分的测试中的装置的接口可具有包含N+M位或N-M位的信号组,其中M是小于N的某一其它整数。在相同接口的两个信号组具有不同位数的实现中,系统可分布来自生成器210的适当数量的信号以匹配信号组中的位数。
在一个实施例中,信号组的每一位都与由I/O缓冲器逻辑240示出的I/O缓冲器关联。在一个实施例中,缓冲器240是标准I/O缓冲器,意味着不一定存在I/O缓冲器逻辑执行本文描述的测试所需的任何改变。如系统200中所示,缓冲器240的一个实施例在接收锁存器242接收测试信号,并且缓冲从锁存器242的输出经由放大器244到焊盘(pad)250的信号。焊盘250备选地可被称为管脚或通过信号线将内部逻辑与外部装置对接的其它硬件元件。如在测试模式中所配置的,缓冲器240可在环回配置中,其中焊盘250通过将位通过放大器246发送到锁存器248来提供作为输出接收的位。如所图示的,TxClk触发锁存器242的操作,并且RxClk触发锁存器248的操作。在一个实施例中,测试数据的每个新循环或位用TxClk上升沿的上升沿发动,而该位的数据捕获用RxClk的上升沿触发。
用于测试的锁存器248的输出可被输出到异或门270。在一个实施例中,在异或门270将锁存器248的输出与从生成器210所接收的传入位进行比较。将理解到,管理在异或门270的比较的定时对得到恰当的误差检测是重要的。锁存器262和266可保证测试的定时以确保从焊盘250读的位相对对应的传入位进行测试。如所看到的,锁存器262由TxClk触发以将其输出馈送到锁存器266的输入。锁存器266又由RxClk触发以将其输出馈送到异或门270,其应该保证正确的位被锁存到异或门270,以与接收器/驱动器环回的位进行比较。位[0]至[N-l]中的每个都包含类似的信号线错误检测机制以确定每个特定I/O缓冲器是否正确接收了测试数据位。所有信号线的异或门都馈送到组逻辑280中。从而,信号线组中的任何信号线上的任何错误都应该在组逻辑280触发错误,组逻辑280可包含逻辑块以及计数器以检测并积累通过/失败信息。在一个实施例中,组逻辑280可积累通过/失败信息,并且从而允许在测试迭代之后将通过/失败信息返回到测试系统,代替需要在每个循环都向测试系统识别通过/失败条件。
在一个实施例中,系统200在锁存器262与锁存器266之间施加延迟264。在一个实施例中,延迟264可有选择地施加。例如,在一个实施例中,测试首先检测数据眼的后沿,没有使用延迟264,并且然后用延迟264测试眼的前沿。下面提供相对于测试I/O眼宽的前沿和后沿的更多细节。
图3是给I/O接口测试的基于占空比的余量调整提供不同定时设置的系统的实施例的时序图表示。图解300可以是按照系统100和/或 系统200的信号的定时的一个示例。图解300图示了系统时钟信号Clk 310、测试数据340以及选通信号上的占空比调制的不同等级的时钟信号的相对定时。将理解,相对定时为了说明的目的图示,并不一定按比例显示,并且从而不一定代表真实系统的实际相对定时。测试数据340在图解300中被图示为整个时钟周期范围。在使用双数据速率的实施例中(诸如在图4中),将存在每半个时钟周期一个数据位。
时钟信号310用于比较以指出占空比与TxClk的后沿的差异。在一个实施例中,测试系统发送TxClk,但不发送系统时钟310。在图解300中,存在两个版本TxClk,TxClk最短320和TxClk最长350。这两个时钟信号分别对应于RxClk最早330和RxClk最晚360。将观察到,RxClk是TxClk的反向版本。从而,TxClk可以是非反向选通信号,并且RxClk是反向选通信号。为了说明的目的,在同一图解300上关于测试数据示出了TxClk最短320和TxClk最长350,但通常它们不会在单独信号线上一起发送(与从图解300中可能显现的相反)。
如所图示的,测试系统基于TxClk发送数据,如将测试数据340与TxClk最短320和TxClk最长350对齐所看到的。将观察到,前沿(图解300中的上升沿)在同一相对位置,但后沿来得更早(在TxClk最短320中)或更晚(在TxClk最长350中),这取决于施加到TxClk信号的占空比。在一个实施例中,对于总数是N的占空比变化,在信号320与350之间存在N-2个其它占空比变化。
测试系统基于TxClk发送数据,但将观察到,在当发送TxClk(假定在系统时钟310的前沿)时与当它触发测试中的装置内的操作(如信号320和350的前沿所示出的)时之间存在一些传播延迟(tProp)。将理解,tProp可比在图解300中所描绘的更长或更短。传播延迟是信号将分布在其上的路径的函数。从而,tProp对于不同信号组将不同。然而,相同的延迟(或基本上相同的延迟)也应该施加到RxClk,并且从而系统可分别测量TxClk 320、350与RxClk 330、360之间的差。测试数据340表示在I/O缓冲器的焊盘处的数据信号。从当起初从测试系统发送TxClk(如时钟310所示)时的延迟tProp指示直到在I/O缓冲器看到测试数据信号340的时间。
首先参考信号TxClk 350 (TxClk最长)和RxClk 360 (RxClk最晚),在测试数据340的前一位的左沿与RxClk 360的前沿之间存在设立时间tSetup。设立时间是测试中的装置需要能够检测到下一数据位的触发沿的数据位之间的最小时间量。在图解300中,当TxClk 350的占空比被调整成更小时,RxClk 360的前沿将相称地来得更早。从而,RxClk360的前沿在图解300中将朝数据B的左沿左移。通过调整选通信号的占空比,测试系统可搜索数据B的左沿(眼宽的左沿)。
参考信号TxClk 320 (TxClk最短)和RxClk 330 (RxClk最早),在测试数据340的左沿与RxClk 330的前沿之间存在保持时间tHold。保持时间是数据必须存在以便测试中的装置执行恰当的数据捕获的最小时间量。当TxClk 320的占空比被调整成更大时,RxClk330的前沿将相称地来得更晚。从而,RxClk 330的前沿在图解300中将朝数据A的右沿右移。通过调整选通信号的占空比,测试系统可搜索数据A的右沿(眼宽的右沿)。
传统眼宽测试使用左失败和右失败方法论来检测眼宽沿。传统测试用第一失败方法论或搜索确定左沿,或者用全失败方法论或搜索确定右沿。对应于图解300的测试系统将全通过方法论或搜索用于眼的左沿(设立时间或设立参数违反)。对应于图解300的测试系统将第一失败用于眼的右沿(保持时间或保持参数违反)。将观察到,最后RxClk沿(RxClk360)用于测试数据B的左沿,而最早RxClk沿(RxClk 330)用于测试数据A的右沿。从而,在一个实施例中,系统将需要适当使用延迟来比较右数据位与正在测试的位。
图4是用基于占空比的余量调整测试保持时间的实施例的时序图表示。图解400可以是按照系统100和/或系统200的信号的定时的一个示例。图解400图示了相对定时,其不一定按比例显示,但打算为了描述目的。传送数据和接收数据被显示为半时钟周期,其中交叠的互补(complementary)时钟信号的前沿用于触发不同的数据位信号。
定时信号被显示为差分信号,并且从而定时信号具有互补(complement)。系统时钟信号被图示为时钟信号412(Clk_t)以及其互补信号414(Clk_c)。时钟信号差分对(412,414)可以是由测试系统用于向测试中的装置发送数据的时钟。时钟信号可被称为外部参考时钟,指的是相对于测试中的装置的外部。存在时钟信号(412,414)与传送数据(Tx DQ)420之间的传播延迟以及时钟信号与接收数据(Rx DQ)440之间的传播延迟。Tx DQ 420与传送时钟差分对信号432(Tx DQS_t)和434 (Tx DQS_c)沿对齐。将观察到,信号432和434实质上是外部参考时钟412和414的副本。
在一个实施例中,余量调整或定时搜索全都在前向方向执行;从而,如在图解400中所图示的保持时间余量证实(validation)可在如在图5的图解500中所图示的设立时间余量证实之前执行。在设立时间余量证实之前执行保持时间余量证实可节省测试时间。一般而言,测试调制输入参考的占空比,并将要在接收器装置使用的捕获选通反向,其可操纵传入的数据与选通的相位关系。在图解400的实施例中,时钟信号的上升沿是前沿或触发沿。
在图解400中,Tx DQS_t 432将其上升沿与数据A和数据C的左沿对齐。类似地,TxDQS_c 434将其上升沿与数据B和数据D的左沿对齐。图解400用多个不同线表示时钟TxDQS_t 432和Tx DQS_c 434的下降沿。多个不同线表示不同的占空比设置,并且因此还有时钟下降沿的调制。为了清晰起见,在图解400中,时钟信号以最小占空比用实线示出,并且附加线是虚线以表示一次使用一个占空比设置,并且附加占空比设置用于其它测试迭代。
将观察到,Rx DQS_t 452和Rx DQS_c 454分别是 Tx DQS_t 432和Tx DQS_c 434的反向版本。像这样,Rx DQS_t 452和Rx DQS_c 454将它们的上升沿调制了,并且具有固定的下降沿。还将观察到,虽然Tx时钟的上升沿与它们的相应数据位的左沿对齐,但Rx时钟的已调制上升沿与数据位的右沿(保持侧)更紧密地对齐。从而,Rx DQS_t 452具有接近数据A和数据C的右沿的上升沿,并且Rx DQS_c 454由于反向而具有接近数据B和数据D的右沿的上升沿。
在一个实施例中,与图解400关联的系统将在其最低值发起时钟信号的占空比,并在各种测试迭代上增大。对应地,反向时钟首先对Rx DQ 440的保持时间余量采样。占空比应该在它确保满足数据的设立时间的点开始。增大占空比将Rx DQS时钟的上升沿推得更靠近数据位的右沿。将理解,增大占空比并将时钟反向可在眼测量上提供更好的分辨率和精确度。如果系统尝试将占空比降低到足够小的脉冲以实现期望的眼测量分辨率,则它可能通过变得太小而不能在高速I/O设置中保持可靠而实际上负面影响分辨率。相比之下,增大占空比并将信号反向导致更精确的测量信号。
在一个实施例中,测试系统对于每个占空比设置确定在任何I/O端口或信号线是否存在失败。如果接收的数据匹配预期的数据,则测试系统可增大占空比,再次执行测试。在一个实施例中,在信号组上执行测试,其中一组信号线共享公共时钟或选通信号。例如,在WI02,16 个DQ线共享一对互补DQS选通信号。在此类情形下,测试系统可配置成指示测试失败,即便仅其中16个 DQ信号线之一使比较失败。此类方法论可被称为第一失败,其中任何信号线(或者一组中的任何信号线或者装置中的任何信号线)的任何失败对于具体眼宽设置都失败。测试系统可记录用于余量计算的先前通过迭代中的占空比设置。将理解,所描述的测试不简单地测量保持时间,而是可测量数据选通偏斜、时钟和数据抖动、ISI(符号间干扰)(如果在通道上存在的话)、传送器驱动的SSO(同时开关输出)噪声以及在管芯上的电路中和/或通道中存在的各种失配和非线性的组合影响。对保持时间余量的提及可以是指示眼右侧上的余量的代理。
图5是用基于占空比的余量调整测试设立时间的实施例的时序图表示。图解500可以是按照系统100和/或 系统200的信号的定时的一个示例。图解500图示了相对定时,其不一定按比例显示,但打算为了描述目的。传送数据和接收数据被显示为半时钟周期,其中交叠的互补时钟信号的前沿用于触发不同的数据位信号。在一个实施例中,图解500是图4图解400的扩展,并且在使用较大占空比时的随后时间可以是同一图解。
在一个实施例中,参考图解400描述的反向调制时钟信号对于随后的数据位可从测试保持时间余量切换到测试设立时间余量(例如,在测试数据A的右沿之后是数据B)。如上所述,在一个实施例中,可用第一失败方法论搜索眼的右沿。将理解,在检测到第一失败之后继续增大占空比将导致全失败,或者所有信号线都登记失败以恰当地接收测试数据。继续增大占空比然后可导致数据B上的设立时间的第一通过。测试系统可继续增大占空比,直到所有信号线都指示通过迭代(意味着所有信号线都恰当地接收到测试数据)。与图解400一样,图解500中的时钟的上升沿被理解为触发沿。
如所图示的,图解500示出了不同的定时信号以及它们的互补。系统时钟信号被图示为时钟信号512(Clk_t)以及其互补信号514(Clk_c)。时钟信号差分对(512,514)可以是由测试系统用于向测试中的装置发送数据的时钟。时钟信号可被称为外部参考时钟,指的是相对于测试中的装置的外部。存在时钟信号(512,514)与传送数据(Tx DQ)520之间的传播延迟以及时钟信号与接收数据(Rx DQ)540之间的传播延迟。Tx DQ 520与传送时钟差分对信号532(Tx DQS_t)和534 (Tx DQS_c)沿对齐。将观察到,信号532和534实质上是外部参考时钟512和514的副本。
在图解500中,Tx DQS_t 532将其上升沿与数据A和数据C的左沿对齐。类似地,TxDQS_c 534将其上升沿与数据B和数据D的左沿对齐。Tx DQS_t 532和Tx DQS_c 534通过调整时钟信号的占空比进行调制。Rx DQS_t 552和Rx DQS_c 554分别是Tx DQS_t 532和TxDQS_c 534的反向版本,并且已经调制了上升沿。还将观察到,图解5中的Rx时钟的上升沿与数据位的左沿对齐,但有一位偏移。从而,为了恰当地捕获和比较右数据位,测试系统可将延迟引入到测试逻辑中以考虑由占空比改变引起的移位。如所图示的,Rx DQS_t 552具有接近数据B的左沿的上升沿,并且Rx DQS_c 554具有接近数据C的左沿的上升沿。
在一个实施例中,与图解500关联的系统将在各种测试迭代上增大时钟的占空比。对应地,反向时钟将继续向右移位。像这样,Rx时钟首先预期记录所有失败条件,其中所有信号线都违反设立时间参数。最后,在测试的多个迭代上,预期对于所有信号线(全通过条件)都将满足设立时间参数。
从而,图解500可以是用于设立时间或左侧眼余量证实的定时搜索的一个示例。在一个实施例中,数据A的保持时间证实的失败点(例如,如图解400中所示的)被用作数据B的设立时间余量证实的开始点。系统可记录导致识别眼的左沿的全通条件的占空比。虽然图解400和500不一定图示,但已经发现,其中增大占空比以对于保持时间违反然后还有设立时间违反进行测试的所描述的测试可减小需要使用的占空比的范围。此类测试过程不需要对整个数据位进行采样以检测数据位上的设立时间到同一数据位的保持时间。相反,系统可简单地从刚好在一个数据位的右有效沿到随后数据位的左有效沿之间的亚稳态窗口之前或刚好在其之后测量。
图6是用于间接I/O接口测试的过程的实施例的流程图。测试系统执行用于一次在一个或多个装置上进行I/O测试、测试装置I/O接口的信号线的过程600。制造商制造装置602,并在装置604上执行I/O接口测试。I/O接口测试可仅是制造商执行的多个测试中的一个。
在一个实施例中,测试系统进入测试模式,并触发测试中的装置进入测试模式,606。进入测试模式可包含重置在测试期间用于跟踪通过/失败信息的测试计数器。测试系统生成测试信号以施加到测试中的装置的信号线,608。测试信号可以是打算测试I/O接口的I/O缓冲器/信号线的功能的一个或多个数据字或位序列。
在一个实施例中,测试系统对于具体测试迭代测试I/O定时参数,610。测试系统生成具体定时设置的选通信号,作为所生成的测试信号的测试数据的时钟,612。在一个实施例中,测试系统生成选通信号(例如数据选通)及其差分信号的互补。测试系统通过调整选通信号的占空比来调制选通信号的后沿,614。在一个实施例中,设置I/O定时参数与设置选通信号的调制相同。测试系统将调制的选通信号反向,以产生反向和非反向选通信号,616。在一个实施例中,测试系统生成差分非反向选通信号和差分反向选通信号。在一个实施例中,测试控制器生成反向选通信号,并将它发送到测试中的装置。在一个实施例中,测试中的装置根据非反向选通信号生成反向选通信号。在一个实施例中,选通信号被施加到测试中的装置中的逻辑装置的反向时钟输入。
在一个实施例中,测试系统执行多个测试迭代,并对于每个占空比设置循环通过多个测试循环。测试系统提供测试信号,每个测试中的装置都将测试信号分布到I/O接口的一个或多个信号组以施加到接口的信号线,618。测试系统还发送一个或多个选通信号以便测试中的装置使用。选通信号允许测试中的装置(一个或多个)生成通过I/O接口接收的测试数据的通过/失败信息,以使测试系统能够确定有效的I/O眼宽。
在一个实施例中,测试包含I/O环回测试。在此类实施例中,每个信号线都施加非反向选通信号以向接口写测试数据,620,并施加反向选通信号以从接口读测试数据,622。每个信号线都使用错误检测来对于每个I/O缓冲器确定是否正确接收到信号位或信号循环,或者是否存在I/O错误,624。在一个实施例中,测试系统积累通过/失败信息,诸如以确定全通条件或第一失败条件。 在迭代结束时,测试系统将施加不同的测试设置,以向选通信号施加不同的占空比。当已经施加了所有测试设置时,完成测试。从而,如果测试的最后一个迭代已经到达,626否分支,则测试系统退出测试模式,并触发测试中的装置(一个或多个)退出测试模式。测试系统然后可确定来自由测试中的装置(一个或多个)提供的通过/失败信息的测试结果。如果有更多设置施加了,626是分支,则测试系统设置新I/O定时参数,并执行另一测试迭代,610。
图7是可实现基于占空比的余量调整的计算系统的实施例的框图。系统700表示按照本文描述的任何实施例的计算装置,并且可以是膝上型计算机、台式计算机、服务器、游戏或娱乐控制系统、扫描仪、复印机、打印机、路由或交换装置或其它电子装置。系统700包含处理器720,其提供系统700的处理、操作管理和指令执行。处理器720可包含任何类型的微处理器、中央处理单元(CPU)、处理核或其它处理硬件以提供系统700的处理。处理器720控制系统700的总体操作,并且可以是或包含一个或多个可编程通用或专用微处理器、数字信号处理器(DSP)、可编程控制器、专用集成电路(ASIC)、可编程逻辑器件(PLD)等或此类器件的组合。
存储器子系统730表示系统700的主存储器,并且提供要由处理器720执行的代码或者在执行例程时要使用的数据值的暂时存储。存储器子系统730可包含一个或多个存储器装置,诸如只读存储器(ROM)、闪存、一种或多种随机存取存储器(RAM)或其它存储器装置或此类器件的组合。存储器子系统730除了其它事项外还存储和托管操作系统(OS)736,以提供软件平台以便在系统700中执行指令。此外,从存储器子系统730存储和执行其它指令738以提供系统700的逻辑和处理。OS 736和指令738由处理器720执行。存储器子系统730包含存储器装置732,其中它存储数据、指令、程序或其它项目。 在一个实施例中,存储器子系统包含存储器控制器734,其是生成命令并向存储器装置732发出命令的存储器控制器。将理解到,存储器控制器734可能是处理器720的物理部分。
处理器720和存储器子系统730耦合到总线/总线系统710。总线710是表示任一个或多个单独物理总线、通信线/接口和/或通过适当桥、适配器和/或控制器连接的点对点连接的抽象。因此,总线710例如可包含系统总线、外围组件互连(PCI)总线、超传输或工业标准架构(ISA)总线、小计算机系统接口(SCSI)总线、通用串行总线(USB)或电气与电子工程师协会(IEEE)标准1394总线(统称为“火线”)中的一个或多个。总线710的总线也可对应于网络接口750中的接口。
系统700还包含一个或多个输入/输出(I/O)接口740、网络接口750、一个或多个内部大容量存储装置760以及耦合到总线710的外围接口770。I/O接口740可包含一个或多个接口组件,通过其用户与系统700交互作用(例如视频、音频和/或字母数字接口)。网络接口750给系统700提供了通过一个或多个网络与远程装置(例如服务器、其它计算装置)通信的能力。网络接口750可包含以太网适配器、无线互连组件、USB(通用串行总线)或其它基于有线或无线标准的接口或专有接口。
存储装置760可以是或包含用于以非易失性方式存储大量数据的任何常规介质,诸如一个或多个基于磁、固态或光的盘或组合。存储装置760以永久状态保存代码或指令和数据762(即,该值被保留,不管是否对系统700中断电力)。存储装置760一般可被视为“存储器”,不过存储器730是向处理器720提供指令的执行或操作存储器。鉴于存储装置760是非易失性的,存储器730可包含易失性存储器(即,如果对系统700中断电力,则数据的值或状态是不确定的)。
外围接口770可包含上面未明确提到的任何硬件接口。外围一般指的是相关地连接到系统700的装置 。相关连接是系统700提供在其上执行操作并且用户与其交互作用的软件和/或硬件平台的连接。
在一个实施例中,系统700的一个或多个电路组件包含I/O接口,这些接口在功能上用基于占空比的余量调整进行测试以确定恰当的I/O眼宽。在一个实施例中,系统700的元件被包含在与其它芯片并行测试的多芯片封装或SOC中。在一个实施例中,组件由测试系统测试,测试系统生成反向调制的选通或时钟信号以触发接收操作,而在非反向选通或时钟信号上触发传送操作。通过调整选通信号的占空比,相对选通信号的前沿(触发沿)调整选通信号的后沿。通过将占空比调整的选通信号反向,测试产生反向选通信号,其中前沿(触发沿)通过占空比的改变对选通信号的后沿进行调制。调制的触发沿可提供更精确的测试信号。在一个实施例中,接口测试包含在信号组中测试I/O接口,其中每个信号组积累通过/失败信息以发送到测试系统(未示出)。
图8是可实现基于占空比的余量调整的移动装置的实施例的框图。装置800表示移动计算装置,诸如计算平板、移动电话或智能电话、无线启用的e阅读器、可穿戴计算装置或其它移动装置。将理解到,一般示出了某些组件,并且在装置800中并未示出此类装置的全部组件。
装置800包含处理器810,其执行装置800的初级处理操作。处理器810可包含一个或多个物理器件,诸如微处理器、应用处理器、微控制器、可编程逻辑器件或其它处理部件。由处理器810执行的处理操作包含执行应用和/或装置功能的操作平台或操作系统的执行。处理操作包含与和人类用户或其它装置的I/O(输入/输出)相关的操作、与电力管理相关的操作和/或与将装置800连接到另一装置相关的操作。处理操作还可包含与音频I/O和/或显示器I/O相关的操作。
在一个实施例中,装置800包含音频子系统820,其表示与向计算装置提供音频功能关联的硬件(例如音频硬件和音频电路)和软件(例如驱动、编解码器)组件。音频功能可包含扬声器和/或耳机输出,以及麦克风输入。用于此类功能的装置可被集成到装置800中,或连接到装置800。在一个实施例中,用户通过提供由处理器810接收和处理的音频命令与装置800交互作用。
显示器子系统830表示为用户提供视觉和/或触觉显示以与计算装置交互作用的硬件(例如显示器装置)和软件(例如驱动)。显示器子系统830包含显示器接口832,其包含用于向用户提供显示的具体屏幕或硬件装置。在一个实施例中,显示器接口832包含与处理器810分开的逻辑,以执行与显示器相关的至少一些处理。在一个实施例中,显示器子系统830包含向用户提供输出和输入的触摸屏装置。
I/O控制器840表示与和用户交互作用相关的硬件装置和软件组件。I/O控制器840可操作以管理是音频子系统820和/或显示器子系统830的一部分的硬件。此外,I/O控制器840图示了连接到装置800的附加装置的连接点,通过其用户可能与系统交互作用。例如,可附连到装置800的装置可包含麦克风装置、扬声器或立体声系统、视频系统或其它显示装置、键盘或键区装置或用于特定应用的其它I/O装置(诸如读卡器或其它装置)。
如上面所提到的,I/O控制器840可与音频子系统820和/或显示器子系统830交互作用。例如,通过麦克风或其它音频装置的输入可为装置800的一个或多个应用或功能提供输入或命令。此外,代替显示输出或除了显示输出,可提供音频输出。在另一示例中,如果显示器子系统包含触摸屏,则显示装置还充当输入装置,其可至少部分由I/O控制器840管理。可能在装置800上还存在附加按钮或开关以提供由I/O控制器840管理的I/O功能。
在一个实施例中,I/O控制器840管理诸如加速计、相机、光敏传感器或其它环境传感器、陀螺仪、全球定位系统(GPS)或可包含在装置800中的其它硬件的装置 。输入可以是直接用户交互作用的一部分,以及向系统提供环境输入以影响其操作(诸如对于噪声滤波、对于亮度检测调整显示器、施加相机的闪光或其它特征)。在一个实施例中,装置800包含管理电池电力使用情况的电力管理850,以及与节电操作相关的特征。
存储器子系统860包含用于将信息存储在装置800中的存储器装置862。存储器子系统860可包含非易失性(如果到存储器装置的电力被中断则状态不改变)和/或易失性(如果到存储器装置的电力被中断则状态不确定)存储器装置。存储器860可存储应用数据、用户数据、音乐、照片、文档或其它数据,以及与系统800的应用和功能执行相关的系统数据(不管是长期的还是暂时的)。在一个实施例中,存储器子系统860包含存储器控制器864(其也可被视为系统800的控制的一部分,并且可潜在地被视为处理器810的一部分)。存储器控制器864包含调度器以生成命令并向存储器装置862发出命令。
连接性870包含硬件装置(例如无线和/或有线连接器和通信硬件)和软件组件(例如驱动、协议栈),以使装置800能够与外部装置通信。外部装置可以是单独装置,诸如其它计算装置、无线接入点或基站以及诸如耳麦、打印机或其它装置的外设。
连接性870可包含多个不同类型连接性。概括地说,装置800图示为具有蜂窝连接性872和无线连接性874。蜂窝连接性872一般指的是由无线载波提供的蜂窝网络连接性,诸如经由GSM(全球移动通信系统)或变形或衍生、CDMA(码分多址)或变形或衍生、TDM(时分复用)或变形或衍生、LTE(长期演进-也称为“4G”)或其它蜂窝蜂窝标准提供的连接性。无线连接性874指的是非蜂窝的无线连接性,并且可包含个域网(诸如蓝牙)、局域网(诸如WiFi)和/或广域网(诸如WiMax)或其它无线通信。无线通信指的是通过非固态介质通过使用调制电磁辐射传送数据 。有线通信通过固态通信介质发生。
外围连接880包含硬件接口和连接器以及软件组件(例如驱动、协议栈)以进行外围连接。将理解到,装置800可能是到其它计算装置的外围装置(“到”882),以及将外围装置(“从”884)连接到它。装置800通常具有“对接”连接器以连接到其它计算装置,诸如为了管理(例如下载和/或上载、改变、同步)装置800上内容的目的。此外,对接连接器可允许装置800连接到某些外设,这些外设允许装置800控制例如到试听系统或其它系统的内容输出。
除了专有对接连接器或其它专有连接硬件,装置800可经由公共连接器或基于标准的连接器进行外围连接880。公共类型可包含通用串行总线(USB)连接器(其可包含任何数量的不同硬件接口),显示端口包含迷你显示端口(MDP)、高清多媒体接口(HDMI)、火线或其它类型。
在一个实施例中,系统800的一个或多个电路组件包含I/O接口,这些接口在功能上用基于占空比的余量调整进行测试以确定恰当的I/O眼宽。在一个实施例中,系统800的元件被包含在与其它芯片并行测试的多芯片封装或SOC中。在一个实施例中,组件由测试系统测试,测试系统生成反向调制的选通或时钟信号以触发接收操作,而在非反向选通或时钟信号上触发传送操作。通过调整选通信号的占空比,相对选通信号的前沿(触发沿)调整选通信号的后沿。通过将占空比调整的选通信号反向,测试产生反向选通信号,其中前沿(触发沿)通过占空比的改变对选通信号的后沿进行调制。调制的触发沿可提供更精确的测试信号。在一个实施例中,接口测试包含在信号组中测试I/O接口,其中每个信号组积累通过/失败信息以发送到测试系统(未示出)。
在一个方面,一种用于测试I/O(输入/输出)接口的方法包含:生成选通信号作为时钟信号以传送和接收测试数据信号,所述选通信号具有触发写的触发沿和后沿;通过调整所述选通信号的占空比来调制所述选通信号的所述后沿;用调制的后沿将所述选通信号反向以生成反向选通信号,其中所述反向选通信号具有调制的触发沿;在所述选通信号的所述触发沿上触发测试数据传送;并在所述反向选通信号的所述触发沿上触发测试数据接收。
在一个实施例中,生成进一步包括生成双数据速率装置的差分选通信号,并且其中调制所述选通信号的所述后沿进一步包括调制所述选通信号及其互补的所述后沿,并且其中将所述选通信号反向进一步包括生成反向互补选通信号。在一个实施例中,调制所述选通信号的所述后沿包括调整所述选通信号的占空比以调整测试数据传送与测试数据接收之间的偏斜来调整I/O眼宽。在一个实施例中,调整所述占空比包括减小所述占空比以使所述反向选通信号引起所述I/O眼宽使保持时间参数失败。在一个实施例中,调整所述占空比包括增大所述占空比以使所述反向选通信号引起所述I/O眼宽使设立时间参数失败。在一个实施例中,所述方法进一步包括将数据捕获偏移一延迟以测试设立时间参数。在一个实施例中,调整占空比包括调整I/O眼宽以对于第一失败条件测试I/O眼的后沿。在一个实施例中,调整所述占空比包括调整所述I/O眼宽以对于全通过条件测试所述I/O眼的前沿。
在一个方面,一种具有要测试的I/O(输入/输出)接口的电路装置包含:多个信号线,每个都对接到所述I/O接口的硬件I/O缓冲器,其中每一个所述信号线都从测试源接收分布到所述多个信号线的测试数据信号的位;硬件接口,选通信号作为所述测试数据信号的时钟信号,所述选通信号具有触发写的触发沿和后沿,所述选通信号具有调整成调制所述选通信号的后沿的占空比;以及错误检测逻辑,检测由违反定时参数的I/O眼宽引起的I/O错误,包含比较预期数据位与基于所述选通信号的所述触发沿写到所述I/O缓冲器的以及基于具有调制的触发沿的反向选通信号从所述I/O缓冲器读的数据位,其中所述反向选通信号是接收的选通信号的反向版本。
在一个实施例中,选通信号包括双数据速率装置的差分选通信号,并且其中选通信号的调制的后沿进一步包括选通信号及其互补的后沿。在一个实施例中,错误检测逻辑检测由反向选通信号通过写触发与读触发之间的选择的偏斜引起的I/O错误以设置I/O眼宽。在一个实施例中,错误检测逻辑基于来自具有减小的占空比的选通信号的反向选通信号对于保持时间参数违反进行测试,或者基于来自具有增大的占空比的选通信号的反向选通信号对于设立时间参数违反进行测试。在一个实施例中,错误检测逻辑进一步将数据捕获偏移一延迟以测试设立时间参数。在一个实施例中,错误检测逻辑对于第一失败条件测试I/O眼的后沿。在一个实施例中,错误检测逻辑对于全通过条件测试I/O眼的前沿。
在一个方面,一种具有要测试的硬件I/O(输入/输出)接口的系统包含:测试源,用于生成测试数据序列;半导体晶片,具有多个截然不同的电路管芯在所述晶片中处理,每个电路管芯包含多个信号线,每个信号线都对接到所述I/O接口的硬件I/O缓冲器,其中每一个信号线都从测试源接收分布到多个信号线的测试数据信号的位;硬件接口,选通信号作为所述测试数据信号的时钟信号,所述选通信号具有触发写的触发沿和后沿,所述选通信号具有调整成调制所述选通信号的后沿的占空比;以及错误检测逻辑,用于检测由违反定时参数的I/O眼宽引起的I/O错误,包含比较预期数据位与基于所述选通信号的所述触发沿写到所述I/O缓冲器的以及基于具有调制的触发沿的反向选通信号从所述I/O缓冲器读的数据位,其中所述反向选通信号是接收的选通信号的反向版本;其中所述测试数据序列被分布到所述半导体晶片上的多个电路管芯上的信号线组,以同时间接测试所述多个电路管芯的所述I/O接口。
在一个实施例中,选通信号包括双数据速率装置的差分选通信号,并且其中选通信号的调制的后沿进一步包括选通信号及其互补的后沿。在一个实施例中,错误检测逻辑检测由反向选通信号通过写触发与读触发之间的选择的偏斜引起的I/O错误以设置I/O眼宽。在一个实施例中,错误检测逻辑基于来自具有减小的占空比的选通信号的反向选通信号对于保持时间参数违反进行测试,或者基于来自具有增大的占空比的选通信号的反向选通信号对于设立时间参数违反进行测试。在一个实施例中,错误检测逻辑进一步将数据捕获偏移一延迟以测试设立时间参数。在一个实施例中,错误检测逻辑对于第一失败条件测试I/O眼的后沿。在一个实施例中,错误检测逻辑对于全通过条件测试I/O眼的前沿。
在一个方面,一种制品包括计算机可读存储介质,所述介质具有内容存储在其上,所述内容当运行时执行用于测试I/O(输入/输出)接口的操作,包含:生成选通信号作为时钟信号以传送和接收测试数据信号,所述选通信号具有触发写的触发沿和后沿;通过调整所述选通信号的占空比来调制所述选通信号的所述后沿;用调制的后沿将所述选通信号反向以生成反向选通信号,其中所述反向选通信号具有调制的触发沿;在所述选通信号的所述触发沿上触发测试数据传送;并在所述反向选通信号的所述触发沿上触发测试数据接收。
在一个实施例中,用于生成的内容进一步包括用于生成双数据速率装置的差分选通信号的内容,并且其中用于调制所述选通信号的所述后沿的内容进一步包括用于调制所述选通信号及其互补的所述后沿的内容,并且其中用于将所述选通信号反向的内容进一步包括用于生成反向互补选通信号的内容。在一个实施例中,用于调制所述选通信号的所述后沿的内容包括用于调整选通信号的占空比以调整测试数据传送与测试数据接收之间的偏斜来调整I/O眼宽的内容。在一个实施例中,用于调整占空比的内容包括用于减小占空比以使所述反向选通信号引起所述I/O眼宽使保持时间参数失败的内容。在一个实施例中,用于调整占空比的内容包括用于增大占空比以使所述反向选通信号引起所述I/O眼宽使设立时间参数失败的内容。在一个实施例中,进一步包括用于将数据捕获偏移一延迟以测试设立时间参数的内容。在一个实施例中,用于调整占空比的内容包括用于调整I/O眼宽以对于第一失败条件测试I/O眼的后沿的内容。在一个实施例中,用于调整占空比的内容包括用于调整I/O眼宽以对于全通过条件测试I/O眼的前沿的内容。
在一个方面,一种用于测试I/O(输入/输出)接口的设备包含:用于生成选通信号作为时钟信号以传送和接收测试数据信号的部件,所述选通信号具有触发写的触发沿和后沿;用于通过调整所述选通信号的占空比来调制所述选通信号的所述后沿的部件;用于用调制的后沿将所述选通信号反向以生成反向选通信号的部件,其中所述反向选通信号具有调制的触发沿;用于在选通信号的触发沿上触发测试数据传送的部件;以及用于在反向选通信号的触发沿上触发测试数据接收的部件。
在一个实施例中,用于生成的部件进一步包括用于生成双数据速率装置的差分选通信号的部件,并且其中用于调制所述选通信号的所述后沿的部件进一步包括用于调制所述选通信号及其互补的所述后沿的部件,并且其中用于将所述选通信号反向的部件进一步包括用于生成反向互补选通信号的部件。在一个实施例中,用于调制所述选通信号的所述后沿的部件包括用于调整选通信号的占空比以调整测试数据传送与测试数据接收之间的偏斜来调整I/O眼宽的部件。在一个实施例中,用于调整占空比的部件包括用于减小占空比以使所述反向选通信号引起所述I/O眼宽使保持时间参数失败的部件。在一个实施例中,用于调整占空比的部件包括用于增大占空比以使所述反向选通信号引起所述I/O眼宽使设立时间参数失败的部件。在一个实施例中,进一步包括用于将数据捕获偏移一延迟以测试设立时间参数的部件。在一个实施例中,用于调整占空比的部件包括用于调整I/O眼宽以对于第一失败条件测试I/O眼的后沿的部件。在一个实施例中,用于调整占空比的部件包括用于调整I/O眼宽以对于全通过条件测试I/O眼的前沿的部件。
在一个方面,一种用于测试I/O(输入/输出)接口的方法包含:在测试中的装置从测试系统接收选通信号作为传送和接收测试数据信号的时钟信号,所述选通信号具有触发写的触发沿和后沿,所述选通信号具有调整成调制所述选通信号的后沿的占空比;将接收的选通信号反向以生成反向选通信号,其中所述反向选通信号具有调制的触发沿;响应于所述选通信号的所述触发沿而写所述测试数据;并响应于所述反向选通信号的所述触发沿而读所写的所述测试数据。
在一个实施例中,所述接收进一步包括接收双数据速率装置的差分选通信号,并且其中将所述选通信号反向进一步包括生成反向互补选通信号。在一个实施例中,将接收的选通信号反向包括通过测试数据传送与测试数据接收之间的选择的偏斜生成反向选通信号以调整I/O眼宽。在一个实施例中,生成所述反向选通信号包括根据具有减小的占空比的选通信号生成所述反向选通信号以使所述反向选通信号引起所述I/O眼宽使保持时间参数失败。在一个实施例中,生成所述反向选通信号包括根据具有增大的占空比的选通信号生成所述反向选通信号以使所述反向选通信号引起所述I/O眼宽使设立时间参数失败。在一个实施例中,进一步包括通过在读所写的数据之前触发延迟来使数据捕获偏移以以测试所述设立时间参数。在一个实施例中,生成所述反向选通信号包括生成所述反向选通信号以调整所述I/O眼宽来对于第一失败条件测试所述I/O眼的后沿。在一个实施例中,生成所述反向选通信号包括生成所述反向选通信号以调整所述I/O眼宽来对于全通过条件测试所述I/O眼的前沿。
在一个方面,一种制品包括计算机可读存储介质,所述介质具有内容存储在其上,所述内容当运行时执行用于测试I/O(输入/输出)接口的操作,包含: 在测试中的装置从测试系统接收选通信号作为传送和接收测试数据信号的时钟信号,所述选通信号具有触发写的触发沿和后沿,所述选通信号具有调整成调制所述选通信号的后沿的占空比;将接收的选通信号反向以生成反向选通信号,其中所述反向选通信号具有调制的触发沿;响应于所述选通信号的所述触发沿而写所述测试数据;并响应于所述反向选通信号的所述触发沿而读所述所写的测试数据。
在一个实施例中,用于接收的内容进一步包括用于接收双数据速率装置的差分选通信号的内容,并且其中用于将所述选通信号反向的内容进一步包括用于生成反向互补选通信号的内容。在一个实施例中,用于将接收的选通信号反向的内容包括用于通过测试数据传送与测试数据接收之间的选择的偏斜生成反向选通信号以调整I/O眼宽的内容。在一个实施例中,用于生成所述反向选通信号的内容包括用于根据具有减小的占空比的选通信号生成所述反向选通信号以使所述反向选通信号引起所述I/O眼宽使保持时间参数失败的内容。在一个实施例中,用于生成所述反向选通信号的内容包括用于根据具有增大的占空比的选通信号生成所述反向选通信号以使所述反向选通信号引起所述I/O眼宽使设立时间参数失败的内容。在一个实施例中,进一步包括用于通过在读所写的数据以测试所述设立时间参数之前触发延迟来使数据捕获偏移的内容。在一个实施例中,用于生成所述反向选通信号的内容包括用于生成所述反向选通信号以调整所述I/O眼宽来对于第一失败条件测试所述I/O眼的后沿的内容。在一个实施例中,用于生成所述反向选通信号的内容包括用于生成所述反向选通信号以调整所述I/O眼宽来对于全通过条件测试所述I/O眼的前沿的内容。
在一个方面,一种用于测试I/O(输入/输出)接口的设备包含:在测试中的装置从测试系统接收选通信号作为传送和接收测试数据信号的时钟信号,所述选通信号具有触发写的触发沿和后沿,所述选通信号具有调整成调制所述选通信号的后沿的占空比;将接收的选通信号反向以生成反向选通信号,其中所述反向选通信号具有调制的触发沿; 响应于所述选通信号的所述触发沿而写所述测试数据;并响应于所述反向选通信号的所述触发沿而读所述所写的测试数据。
在一个实施例中,用于接收的部件进一步包括用于接收双数据速率装置的差分选通信号的部件,并且其中用于将所述选通信号反向的部件进一步包括用于生成反向互补选通信号的部件。在一个实施例中,用于将接收的选通信号反向的部件包括用于通过测试数据传送与测试数据接收之间的选择的偏斜生成反向选通信号以调整I/O眼宽的部件。在一个实施例中,用于生成所述反向选通信号的部件包括用于根据具有减小的占空比的选通信号生成所述反向选通信号以使所述反向选通信号引起所述I/O眼宽使保持时间参数失败的部件。在一个实施例中,用于生成所述反向选通信号的部件包括用于根据具有增大的占空比的选通信号生成所述反向选通信号以使所述反向选通信号引起所述I/O眼宽使设立时间参数失败的部件。在一个实施例中,进一步包括用于通过在读所写的数据之前触发延迟来使数据捕获偏移以测试所述设立时间参数的部件。在一个实施例中,用于生成所述反向选通信号的部件包括用于生成所述反向选通信号以调整所述I/O眼宽来对于第一失败条件测试所述I/O眼的后沿的部件。在一个实施例中,用于生成所述反向选通信号的部件包括用于生成所述反向选通信号以调整所述I/O眼宽来对于全通过条件测试所述I/O眼的前沿的部件。
本文所图示的流程图提供了各种过程动作序列的示例。流程图可指示要由软件或固件例程执行的操作以及物理操作。在一个实施例中,流程图可图示有限状态机(FSM)的状态,其可用硬件和/或软件实现。尽管按具体顺序或次序示出了,但是除非另外规定,否则可以修改动作的次序。从而,所图示的实施例应该仅作为示例理解,并且过程可按不同次序执行,并且一些动作可并行执行。此外,在各种实施例中可省略一个或多个动作;从而,并不是在每个实施例中都需要所有动作。其它过程流程是可能的。
某种程度上,本文描述了各种操作或功能,它们可描述或者定义为软件代码、指令、配置和/或数据。内容可以是直接可执行的(“对象”或“可执行”形式)源代码或差分代码(“Δ”或“补丁”代码)。本文描述的实施例的软件内容可经由制品(具有内容存储在其上)或经由操作通信接口以经由通信接口发送数据的方法提供。机器可读存储介质可使机器执行所描述的功能或操作,并且包含存储以机器(例如计算装置、电子系统等)可存取形式的信息的任何机制,诸如可记录/不可记录媒体(例如只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储媒体、光存储媒体、闪存装置等)。通信接口包含与任何硬连线、无线、光学等介质对接以与另一装置(诸如存储器总线接口、处理器总线接口、因特网连接、盘控制器等)通信的任何机制。通信接口可通过提供配置参数和/或发送信号来配置以以准备通信接口提供描述软件内容的数据信号。通信接口可经由发送到通信接口的一个或多个命令或信号存取。
本文描述的各种组件可以是用于执行所描述的操作或功能的部件。本文描述的每个组件都包含软件、硬件或这些的组合。组件可实现为软件模块、硬件模块、专用硬件(例如应用特定硬件、专用集成电路(ASIC)、数字信号处理器(DSP)等)、嵌入式控制器、硬连线电路等。
除了本文所描述的,可对所公开的本发明的实施例和实现进行各种修改,而不脱离它们的范围。因此,本文的说明和示例应该以说明性的而非约束性意义来解释。本发明的范围应该仅参考如下权利要求书进行度量。

Claims (41)

1.一种用于测试输入/输出接口的方法,包括:
生成选通信号作为时钟信号以传送和接收测试数据信号,所述选通信号具有触发沿和后沿,所述触发沿触发写;
通过调整所述选通信号的占空比来调制所述选通信号的所述后沿;
用调制的后沿将所述选通信号反向以生成反向选通信号,其中所述反向选通信号具有调制的触发沿;
在所述选通信号的所述触发沿上触发测试数据传送;以及
在所述反向选通信号的所述触发沿上触发测试数据接收。
2.如权利要求1所述的方法,其中生成进一步包括生成双数据速率装置的差分选通信号,并且其中调制所述选通信号的所述后沿进一步包括调制所述选通信号及其互补的后沿,并且其中将所述选通信号反向进一步包括生成反向互补选通信号。
3.如权利要求1所述的方法,其中调制所述选通信号的所述后沿包括调整所述选通信号的占空比以调整测试数据传送与测试数据接收之间的偏斜来调整输入/输出眼宽。
4.如权利要求3所述的方法,其中调整所述占空比包括减小所述占空比以使所述反向选通信号引起所述输入/输出眼宽使保持时间参数失败。
5.如权利要求3所述的方法,其中调整所述占空比包括增大所述占空比以使所述反向选通信号引起所述输入/输出眼宽使设立时间参数失败。
6.如权利要求5所述的方法,进一步包括:使数据捕获偏移一延迟以测试所述设立时间参数。
7.如权利要求3所述的方法,其中调整所述占空比包括调整所述输入/输出眼宽以对于第一失败条件测试所述输入/输出眼的后沿。
8.如权利要求3所述的方法,其中调整所述占空比包括调整所述输入/输出眼宽以对于全通过条件测试所述输入/输出眼的前沿。
9.一种用于测试输入/输出接口的设备,包括:
用于生成选通信号作为时钟信号以传送和接收测试数据信号的部件,所述选通信号具有触发沿和后沿,所述触发沿触发写;
用于通过调整所述选通信号的占空比来调制所述选通信号的所述后沿的部件;
用于用调制的后沿将所述选通信号反向以生成反向选通信号的部件,其中所述反向选通信号具有调制的触发沿;
用于在所述选通信号的所述触发沿上触发测试数据传送的部件;以及
用于在所述反向选通信号的所述触发沿上触发测试数据接收的部件。
10.如权利要求9所述的设备,其中用于生成的部件进一步包括用于生成双数据速率装置的差分选通信号的部件,并且其中用于调制所述选通信号的所述后沿的部件进一步包括用于调制所述选通信号及其互补的后沿的部件,并且其中用于将所述选通信号反向的部件进一步包括用于生成反向互补选通信号的部件。
11.如权利要求9所述的设备,其中用于调制所述选通信号的所述后沿的部件包括用于调整所述选通信号的占空比以调整测试数据传送与测试数据接收之间的偏斜来调整输入/输出眼宽的部件。
12.如权利要求11所述的设备,其中用于调整所述占空比的部件包括用于减小所述占空比以使所述反向选通信号引起所述输入/输出眼宽使保持时间参数失败的部件。
13.如权利要求11所述的设备,其中用于调整所述占空比的部件包括用于增大所述占空比以使所述反向选通信号引起所述输入/输出眼宽使设立时间参数失败的部件。
14.如权利要求13所述的设备,进一步包括:用于使数据捕获偏移一延迟以测试所述设立时间参数的部件。
15.如权利要求11所述的设备,其中用于调整所述占空比的部件包括用于调整所述输入/输出眼宽以对于第一失败条件测试所述输入/输出眼的后沿的部件。
16.如权利要求11所述的设备,其中用于调整所述占空比的部件包括用于调整所述输入/输出眼宽以对于全通过条件测试所述输入/输出眼的前沿的部件。
17.一种具有要测试的输入/输出接口的电路装置,所述电路装置包括:
多个信号线,每个都对接到所述输入/输出接口的硬件输入/输出缓冲器,其中每个所述信号线都从测试源接收分布到所述多个信号线的测试数据信号的位;
硬件接口,选通信号作为所述测试数据信号的时钟信号,所述选通信号具有触发沿和后沿,所述触发沿触发写,所述选通信号具有调整成调制所述选通信号的后沿的占空比;以及
错误检测逻辑,用于检测由违反定时参数的输入/输出眼宽引起的输入/输出错误,包含比较预期数据位与基于所述选通信号的所述触发沿写到所述输入/输出缓冲器的以及基于具有调制的触发沿的反向选通信号从所述输入/输出缓冲器读的数据位,其中所述反向选通信号是接收的选通信号的反向版本。
18.如权利要求17所述的电路装置,其中所述错误检测逻辑检测由反向选通信号以写触发与读触发之间的选择的偏斜引起的输入/输出错误以设置输入/输出眼宽。
19.如权利要求18所述的电路装置,其中所述错误检测逻辑基于来自具有减小的占空比的选通信号的所述反向选通信号对于保持时间参数违反进行测试,或者基于来自具有增大的占空比的选通信号的所述反向选通信号对于设立时间参数违反进行测试。
20.如权利要求18所述的电路装置,其中所述错误检测逻辑对于第一失败条件测试所述输入/输出眼的后沿,或者对于全通过条件测试所述输入/输出眼的前沿。
21.一种具有要测试的硬件输入/输出接口的系统,包括:
测试源,用于生成测试数据序列;
半导体晶片,具有在所述晶片中处理的多个截然不同的电路管芯,每个电路管芯都包含:
多个信号线,每个都对接到所述输入/输出接口的硬件输入/输出缓冲器,其中每个所述信号线都从测试源接收分布到所述多个信号线的测试数据信号的位;
硬件接口,选通信号作为所述测试数据信号的时钟信号,所述选通信号具有触发沿和后沿,所述触发沿触发写,所述选通信号具有调整成调制所述选通信号的后沿的占空比;以及
错误检测逻辑,用于检测由违反定时参数的输入/输出眼宽引起的输入/输出错误,包含比较预期数据位与基于所述选通信号的所述触发沿写到所述输入/输出缓冲器的以及基于具有调制的触发沿的反向选通信号从所述输入/输出缓冲器读的数据位,其中所述反向选通信号是接收的选通信号的反向版本,
其中所述测试数据序列被分布到所述半导体晶片上的多个电路管芯上的信号线组,以同时间接测试所述多个电路管芯的所述输入/输出接口。
22.一种用于测试输入/输出接口的方法,包括:
在测试中的装置从测试系统接收选通信号作为传送和接收测试数据信号的时钟信号,所述选通信号具有触发沿和后沿,所述触发沿触发写,所述选通信号具有调整成调制所述选通信号的后沿的占空比;
将接收的选通信号反向以生成反向选通信号,其中所述反向选通信号具有调制的触发沿;
响应于所述选通信号的所述触发沿而写所述测试数据;以及
响应于所述反向选通信号的所述触发沿而读所写的测试数据。
23.如权利要求22所述的方法,其中所述接收进一步包括接收双数据速率装置的差分选通信号,并且其中将所述选通信号反向进一步包括生成反向互补选通信号。
24.如权利要求22所述的方法,其中将接收的选通信号反向包括以测试数据传送与测试数据接收之间的选择的偏斜生成反向选通信号以调整输入/输出眼宽。
25.如权利要求22所述的方法,其中生成所述反向选通信号包括根据具有减小的占空比的选通信号生成所述反向选通信号以使所述反向选通信号引起所述输入/输出眼宽使保持时间参数失败。
26.如权利要求22所述的方法,其中生成所述反向选通信号包括根据具有增大的占空比的选通信号生成所述反向选通信号以使所述反向选通信号引起所述输入/输出眼宽使设立时间参数失败。
27.如权利要求26所述的方法,进一步包括:通过在读所述所写的数据之前触发延迟来使数据捕获偏移以测试所述设立时间参数。
28.如权利要求22所述的方法,其中生成所述反向选通信号包括生成所述反向选通信号以调整所述输入/输出眼宽来对于第一失败条件测试所述输入/输出眼的后沿。
29.如权利要求22所述的方法,其中生成所述反向选通信号包括生成所述反向选通信号以调整所述输入/输出眼宽来对于全通过条件测试所述输入/输出眼的前沿。
30.一种用于测试输入/输出接口的设备,包括:
用于在测试中的装置从测试系统接收选通信号作为传送和接收测试数据信号的时钟信号的部件,所述选通信号具有触发沿和后沿,所述触发沿触发写,所述选通信号具有调整成调制所述选通信号的后沿的占空比;
用于将接收的选通信号反向以生成反向选通信号的部件,其中所述反向选通信号具有调制的触发沿;
用于响应于所述选通信号的所述触发沿而写所述测试数据的部件;以及
用于响应于所述反向选通信号的所述触发沿而读所写的测试数据的部件。
31.如权利要求30所述的设备,其中用于接收的部件进一步包括用于接收双数据速率装置的差分选通信号的部件,并且其中用于将所述选通信号反向的部件进一步包括用于生成反向互补选通信号的部件。
32.如权利要求30所述的设备,其中用于将接收的选通信号反向的部件包括用于以测试数据传送与测试数据接收之间的选择的偏斜生成反向选通信号以调整输入/输出眼宽的部件。
33.如权利要求30所述的设备,其中用于生成所述反向选通信号的部件包括用于根据具有减小的占空比的选通信号生成所述反向选通信号以使所述反向选通信号引起所述输入/输出眼宽使保持时间参数失败的部件。
34.如权利要求30所述的设备,其中用于生成所述反向选通信号的部件包括用于根据具有增大的占空比的选通信号生成所述反向选通信号以使所述反向选通信号引起所述输入/输出眼宽使设立时间参数失败的部件。
35.如权利要求34所述的设备,进一步包括:用于通过在读所述所写的数据之前触发延迟来使数据捕获偏移以测试所述设立时间参数的部件。
36.如权利要求30所述的设备,其中用于生成所述反向选通信号的部件包括用于生成所述反向选通信号以调整所述输入/输出眼宽来对于第一失败条件测试所述输入/输出眼的后沿的部件。
37.如权利要求30所述的设备,其中用于生成所述反向选通信号的部件包括用于生成所述反向选通信号以调整所述输入/输出眼宽来对于全通过条件测试所述输入/输出眼的前沿的部件。
38.一种用于测试输入/输出接口的设备,包括用于执行运行如权利要求1至8中任一项所述的方法的操作的部件。
39.一种用于测试输入/输出接口的设备,包括用于执行运行如权利要求22至29中任一项所述的方法的操作的部件。
40.一种计算机可读介质,其上存储有指令,所述指令在被执行时,引起计算装置执行如权利要求1至8中任一项所述的方法。
41.一种计算机可读介质,其上存储有指令,所述指令在被执行时,引起计算装置执行如权利要求22至29中任一项所述的方法。
CN201580028979.6A 2014-06-30 2015-06-26 用于i/o ac定时的基于占空比的定时余量调整 Expired - Fee Related CN106415293B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/319,528 US9535119B2 (en) 2014-06-30 2014-06-30 Duty cycle based timing margining for I/O AC timing
US14/319528 2014-06-30
PCT/US2015/037990 WO2016003800A1 (en) 2014-06-30 2015-06-26 Duty cycle based timing margining for i/o ac timing

Publications (2)

Publication Number Publication Date
CN106415293A CN106415293A (zh) 2017-02-15
CN106415293B true CN106415293B (zh) 2019-05-28

Family

ID=54930240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580028979.6A Expired - Fee Related CN106415293B (zh) 2014-06-30 2015-06-26 用于i/o ac定时的基于占空比的定时余量调整

Country Status (7)

Country Link
US (1) US9535119B2 (zh)
EP (1) EP3161495A4 (zh)
JP (1) JP6404467B2 (zh)
KR (1) KR101921971B1 (zh)
CN (1) CN106415293B (zh)
TW (1) TWI596352B (zh)
WO (1) WO2016003800A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9513989B2 (en) * 2013-03-26 2016-12-06 Seagate Technology Llc Priori information based post-processing in low-density parity-check code decoders
US10521387B2 (en) 2014-02-07 2019-12-31 Toshiba Memory Corporation NAND switch
US10339079B2 (en) * 2014-06-02 2019-07-02 Western Digital Technologies, Inc. System and method of interleaving data retrieved from first and second buffers
US10140204B2 (en) * 2015-06-08 2018-11-27 International Business Machines Corporation Automated dynamic test case generation
DE102015210651B4 (de) * 2015-06-10 2022-10-27 Infineon Technologies Ag Schaltung und Verfahren zum Testen einer Fehlerkorrektur-Fähigkeit
US9755766B2 (en) * 2015-12-07 2017-09-05 Teradyne, Inc. Front end module for automatic test equipment
US10692566B2 (en) * 2016-11-18 2020-06-23 Samsung Electronics Co., Ltd. Interface method of memory system, interface circuitry and memory module
US10145893B2 (en) 2016-12-25 2018-12-04 Nuvoton Technology Corporation Resolving automated test equipment (ATE) timing constraint violations
KR102315274B1 (ko) 2017-06-01 2021-10-20 삼성전자 주식회사 듀티 정정 회로를 포함하는 비휘발성 메모리 및 상기 비휘발성 메모리를 포함하는 스토리지 장치
US10482935B2 (en) 2017-06-01 2019-11-19 Samsung Electronics Co., Ltd. Nonvolatile memory including duty correction circuit and storage device including the nonvolatile memory
KR102433331B1 (ko) 2017-12-26 2022-08-18 에스케이하이닉스 주식회사 집적회로 칩
KR20200016680A (ko) * 2018-08-07 2020-02-17 삼성전자주식회사 피크 노이즈를 감소한 테스트 장치, 테스트 방법 및 테스트가 수행되는 반도체 장치
US10740262B2 (en) 2018-12-30 2020-08-11 Proteantecs Ltd. Integrated circuit I/O integrity and degradation monitoring
WO2020154989A1 (zh) * 2019-01-30 2020-08-06 华为技术有限公司 占空比调整方法、控制器芯片及闪存设备
US11783908B2 (en) * 2019-10-11 2023-10-10 SK Hynix Inc. Stacked semiconductor device and semiconductor system including the same
WO2021101528A1 (en) * 2019-11-19 2021-05-27 Google Llc Voltage-variation detection under clock fluctuations
WO2022017591A1 (en) * 2020-07-21 2022-01-27 Advantest Corporation Automated test equipment and method using a trigger generation
TWI742865B (zh) * 2020-09-28 2021-10-11 蔚華科技股份有限公司 具數據處理功能的自動化測試機及其資訊處理方法
US11500016B2 (en) * 2020-12-07 2022-11-15 Taiwan Semiconductor Manufacturing Company Ltd. Circuit screening system and circuit screening method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1425593B1 (en) * 2001-09-14 2006-11-15 Rambus Inc. Built-in self-testing of multilevel signal interfaces
CN103140836A (zh) * 2010-01-06 2013-06-05 晶像股份有限公司 计算机存储设备和串行io端口的多点测试

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219600A (ja) * 1998-02-03 1999-08-10 Mitsubishi Electric Corp 半導体集積回路装置
JP2000148575A (ja) * 1998-11-06 2000-05-30 Pfu Ltd デジタルシステム
JP2001006400A (ja) * 1999-06-18 2001-01-12 Fujitsu Ltd メモリデバイス
JP2002082830A (ja) * 2000-02-14 2002-03-22 Mitsubishi Electric Corp インターフェイス回路
US6348826B1 (en) * 2000-06-28 2002-02-19 Intel Corporation Digital variable-delay circuit having voltage-mixing interpolator and methods of testing input/output buffers using same
US7039839B2 (en) 2002-12-23 2006-05-02 Intel Corporation Method and apparatus for enhanced parallel port JTAG interface
US7126378B2 (en) 2003-12-17 2006-10-24 Rambus, Inc. High speed signaling system with adaptive transmit pre-emphasis
US7219269B2 (en) * 2003-07-28 2007-05-15 Credence Systems Corporation Self-calibrating strobe signal generator
US7730434B2 (en) * 2003-08-25 2010-06-01 Tau-Metrix, Inc. Contactless technique for evaluating a fabrication of a wafer
US7496803B2 (en) 2003-09-10 2009-02-24 Intel Corporation Method and apparatus for testing an integrated device's input/output (I/O)
US20050080581A1 (en) * 2003-09-22 2005-04-14 David Zimmerman Built-in self test for memory interconnect testing
KR100540506B1 (ko) 2004-08-03 2006-01-11 주식회사 유니테스트 메모리 소자 테스트를 위한 알고리즘 패턴 생성기 및 이를이용한 메모리 테스터
US7171321B2 (en) 2004-08-20 2007-01-30 Rambus Inc. Individual data line strobe-offset control in memory systems
US7536663B2 (en) * 2005-02-25 2009-05-19 Verigy (Singapore) Pte. Ltd. Method and apparatus for quantifying the timing error induced by an impedance variation of a signal path
JP4735335B2 (ja) * 2006-03-02 2011-07-27 日本電気株式会社 タイミング解析システム、デバイス及びタイミング解析方法
US7310010B2 (en) 2006-04-13 2007-12-18 Infineon Technologies Ag Duty cycle corrector
JP5028164B2 (ja) * 2006-07-03 2012-09-19 タイワン インスツルメント カンパニー リミテッド 測量機
TWI348029B (en) * 2007-10-19 2011-09-01 Hon Hai Prec Ind Co Ltd System and method for testing inter-integrated circuit interface
US8091056B1 (en) * 2009-05-29 2012-01-03 Xilinx, Inc. Apparatus and method for automated determination of timing constraints
GB0912745D0 (en) * 2009-07-22 2009-08-26 Wolfson Microelectronics Plc Improvements relating to DC-DC converters
JP2011203158A (ja) * 2010-03-26 2011-10-13 Renesas Electronics Corp 半導体集積回路のテスト回路、テスト方法、テストパタン作成方法、及びテストパタン作成プログラム
US9208836B1 (en) 2011-01-11 2015-12-08 Rambus Inc. Chip-to-chip signaling with improved bandwidth utilization
KR101855802B1 (ko) * 2011-06-24 2018-05-10 삼성전자주식회사 패턴합성기기 및 이를 포함하는 반도체 테스트 시스템
US9218575B2 (en) 2013-09-04 2015-12-22 Intel Corporation Periodic training for unmatched signal receiver
US9501376B2 (en) * 2014-05-06 2016-11-22 Intel Corporation Testing I/O timing defects for high pin count, non-contact interfaces
JP6309358B2 (ja) * 2014-06-11 2018-04-11 公立大学法人首都大学東京 遅延時間の計測方法および遅延時間計測装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1425593B1 (en) * 2001-09-14 2006-11-15 Rambus Inc. Built-in self-testing of multilevel signal interfaces
CN103140836A (zh) * 2010-01-06 2013-06-05 晶像股份有限公司 计算机存储设备和串行io端口的多点测试

Also Published As

Publication number Publication date
TW201617632A (zh) 2016-05-16
JP6404467B2 (ja) 2018-10-10
EP3161495A4 (en) 2018-03-14
US9535119B2 (en) 2017-01-03
KR101921971B1 (ko) 2018-11-27
WO2016003800A1 (en) 2016-01-07
US20150377967A1 (en) 2015-12-31
CN106415293A (zh) 2017-02-15
EP3161495A1 (en) 2017-05-03
KR20160147967A (ko) 2016-12-23
TWI596352B (zh) 2017-08-21
JP2017528728A (ja) 2017-09-28

Similar Documents

Publication Publication Date Title
CN106415293B (zh) 用于i/o ac定时的基于占空比的定时余量调整
CN100541442C (zh) 高性能串行总线测试方法
US7752364B2 (en) Apparatus and method for communicating with semiconductor devices of a serial interconnection
EP1815262B1 (en) System and method for on-chip jitter injection
US8806093B2 (en) Method, apparatus, and system for enabling a deterministic interface
TWI723006B (zh) 使用經校準、單一時脈來源同步串列器-解串列器協定之高速資料傳輸
US9167058B2 (en) Timestamp correction in a multi-lane communication link with skew
US7633877B2 (en) Method and apparatus for meeting compliance for debugging and testing a multi-speed, point-to-point link
KR20090077015A (ko) 듀얼-모드 메모리 상호접속을 포함하는 메모리 제어기
US9501376B2 (en) Testing I/O timing defects for high pin count, non-contact interfaces
KR102100708B1 (ko) 반도체 메모리 장치
CN101552749B (zh) 用于恢复和重新定时电磁耦合数据的方法、系统和集成电路
US8589717B1 (en) Serial peripheral interface
KR20150073199A (ko) 온 칩 지연 발생을 활용하는 디바이스들에 대한 입/출력 지연 검사
EP2704363A2 (en) Transmitting device, transceiver system, and control method
US7401272B1 (en) Apparatus and method for high speed sampling or testing of data signals using automated testing equipment
US9473172B2 (en) Receiver deserializer latency trim
CN104866638B (zh) 用于dram系统的验证方法
CN105938180A (zh) 用于硅晶圆上的集成电路的测试器和集成电路
CN108155979A (zh) 一种检测设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190528

Termination date: 20210626