CN107291651A - 一种基于fpga的并行总线自动补偿方法 - Google Patents

一种基于fpga的并行总线自动补偿方法 Download PDF

Info

Publication number
CN107291651A
CN107291651A CN201710542239.5A CN201710542239A CN107291651A CN 107291651 A CN107291651 A CN 107291651A CN 201710542239 A CN201710542239 A CN 201710542239A CN 107291651 A CN107291651 A CN 107291651A
Authority
CN
China
Prior art keywords
parallel bus
signal
fpga
processor
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710542239.5A
Other languages
English (en)
Inventor
曹刚
秦刚
朱书杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Chaoyue Numerical Control Electronics Co Ltd
Original Assignee
Shandong Chaoyue Numerical Control Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Chaoyue Numerical Control Electronics Co Ltd filed Critical Shandong Chaoyue Numerical Control Electronics Co Ltd
Priority to CN201710542239.5A priority Critical patent/CN107291651A/zh
Publication of CN107291651A publication Critical patent/CN107291651A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开一种基于FPGA的并行总线自动补偿方法，涉及嵌入式系统通信技术领域；在并行总线正常运行之前，利用处理器在并行总线上发出低电平信号供FPGA采样，再在并行总线上发出高电平信号供FPGA采样；FPGA获取所有信号线上的电平变化时刻，以并行总线中的一条信号线上的电平变化时刻为基准时刻；在并行总线正常运行时，FPGA根据基准时刻，对并行总线上其他信号线的采样时间分别进行时钟补偿。

Description

一种基于FPGA的并行总线自动补偿方法
技术领域
本发明公开一种总线自动补偿方法，涉及嵌入式系统通信技术领域，具体地说是一种基于FPGA的并行总线自动补偿方法。
背景技术
总线Bus是计算机各种功能部件之间传送信息的公共通信干线，它是由导线组成的传输线束，按照计算机所传输的信息种类，计算机的总线可以划分为数据总线、地址总线和控制总线，分别用来传输数据、数据地址和控制信号。而并行总线由于信号线数量多，信号传输延时不统一等特点，会出现总线采样时信号不同步现象，容易出现个别信号采样失败问题，尤其在总线频率较高时，会导致误码，数据传输不可靠等问题的发生。
本发明提供一种基于FPGA的并行总线自动补偿方法，利用FPGA与处理器之间通过并行总线通信，FPGA通过采样处理器发出的已知信号获取信号延时信息，并依据信号延时信息对信号采样时间进行补偿，确保信号可靠采样。
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
发明内容
本发明针对现有技术存在的不足和问题，提供一种基于FPGA的并行总线自动补偿方法，通过采样已知信号获取各个信号延时信息，来补偿并行总线信号采样时间，确保FPGA与处理器之间的并行总线信号传输可靠有效。
本发明提出的具体方案是：
一种基于FPGA的并行总线自动补偿方法：
在并行总线正常运行之前，利用处理器在并行总线上发出低电平信号供FPGA采样，再在并行总线上发出高电平信号供FPGA采样；
FPGA获取所有信号线上的电平变化时刻，以并行总线中的一条信号线上的电平变化时刻为基准时刻；
在并行总线正常运行时，FPGA根据基准时刻，对并行总线上其他信号线的采样时间分别进行时钟补偿。
所述的方法中FPGA通过自带时钟信号或所述处理器并行总线接口开出的时钟信号对并行总线信号采样。
所述的方法中时钟信号频率是并行总线信号频率的2倍以上。
所述的方法中所述FPGA使用CLK信号对所有信号线上的电平信号进行采样。
所述的方法中处理器为带有外部并行总线的嵌入式处理器。
一种基于FPGA的并行总线自动补偿系统，包括FPGA模块，处理器，
其中在并行总线正常运行之前，利用处理器在并行总线上发出低电平信号供FPGA模块采样，再在并行总线上发出高电平信号供FPGA模块采样；
FPGA模块获取所有信号线上的电平变化时刻，以并行总线中的一条信号线上的电平变化时刻为基准时刻；
在并行总线正常运行时，FPGA模块根据基准时刻，对并行总线上其他信号线的采样时间分别进行时钟补偿。
所述的系统中FPGA模块通过自带时钟信号或处理器并行总线接口开出的时钟信号对并行总线信号采样。
所述的系统中FPGA模块使用CLK信号对所有信号线上的电平信号进行采样。
所述的系统中处理器为带有外部并行总线的嵌入式处理器。
本发明的有益之处是：
本发明提供一种基于FPGA的并行总线自动补偿方法，利用FPGA与处理器之间通过并行总线通信，FPGA通过采样处理器发出的已知信号获取信号延时信息，并依据信号延时信息对信号采样时间进行补偿，利用本发明解决了总线采样时信号不同步现象，同时解决容易出现个别信号采样失败问题，尤其在总线频率较高时，避免误码率高，数据传输不可靠的现象发生，确保信号可靠采样。
附图说明
图1本发明中信号补偿示意图；
图2本发明方法流程示意图。
具体实施方式
本发明提供一种基于FPGA的并行总线自动补偿方法：
其中在并行总线正常运行之前，利用处理器在并行总线上发出低电平信号供FPGA采样，再在并行总线上发出高电平信号供FPGA采样；
FPGA获取所有信号线上的电平变化时刻，以并行总线中的一条信号线上的电平变化时刻为基准时刻；
在并行总线正常运行时，FPGA根据基准时刻，对并行总线上其他信号线的采样时间分别进行时钟补偿。
同时提供一种基于FPGA的并行总线自动补偿系统，包括FPGA模块，处理器，
其中在并行总线正常运行之前，利用处理器在并行总线上发出低电平信号供FPGA模块采样，再在并行总线上发出高电平信号供FPGA模块采样；
FPGA模块获取所有信号线上的电平变化时刻，以并行总线中的一条信号线上的电平变化时刻为基准时刻；
在并行总线正常运行时，FPGA模块根据基准时刻，对并行总线上其他信号线的采样时间分别进行时钟补偿。
结合附图及具体实施方式，对本发明做进一步说明。
并行总线连接处理器到FPGA，其中CLK为时钟信号，S1、S2、S3、S4为并行总线不同信号线上的电平信号，
用户在使用时，在并行总线正常运行之前，首先使用处理器在并行总线上发出低电平信号供FPGA采样，之后同时在所有并行总线上发出高电平信号，FPGA使用CLK信号对所有信号线上的电平信号进行采样，获取所有信号线上的电平变化时刻，并以S1信号线上的电平变化时刻t0为基准，获得其他信号的电平变化时延，分别为⊿t1、⊿t2、⊿t3，在总线正常运行时，FPGA对总线上不同信号线电平信号的采样分别进行延时，对S1信号，有效电平为t0时刻电平，对S2信号，有效电平为t0+⊿t1时刻电平，对S3信号，有效电平为t0+⊿t2时刻电平，对S4信号，有效电平为t0-⊿t3时刻电平，FPGA根据获得的信号线的电平变化的上述延时信息，对并行总线上不同信号线的采样时间分别进行时钟补偿。

Claims (9)

1.一种基于FPGA的并行总线自动补偿方法，其特征是
在并行总线正常运行之前，利用处理器在并行总线上发出低电平信号供FPGA采样，再在并行总线上发出高电平信号供FPGA采样；
FPGA获取所有信号线上的电平变化时刻，以并行总线中的一条信号线上的电平变化时刻为基准时刻；
在并行总线正常运行时，FPGA根据基准时刻，对并行总线上其他信号线的采样时间分别进行时钟补偿。
2.根据权利要求1所述的方法，其特征是所述FPGA通过自带时钟信号或所述处理器并行总线接口开出的时钟信号对并行总线信号采样。
3.根据权利要求2所述的方法，其特征是所述时钟信号频率是并行总线信号频率的2倍以上。
4.根据权利要求2所述的方法，其特征是所述FPGA使用CLK信号对所有信号线上的电平信号进行采样。
5.根据权利要求1-4任一所述的方法，其特征是所述处理器为带有外部并行总线的嵌入式处理器。
6.一种基于FPGA的并行总线自动补偿系统，其特征是包括FPGA模块，处理器，
其中在并行总线正常运行之前，利用处理器在并行总线上发出低电平信号供FPGA模块采样，再在并行总线上发出高电平信号供FPGA模块采样；
FPGA模块获取所有信号线上的电平变化时刻，以并行总线中的一条信号线上的电平变化时刻为基准时刻；
在并行总线正常运行时，FPGA模块根据基准时刻，对并行总线上其他信号线的采样时间分别进行时钟补偿。
7.根据权利要求6所述的系统，其特征是FPGA模块通过自带时钟信号或处理器并行总线接口开出的时钟信号对并行总线信号采样。
8.根据权利要求7所述的系统，其特征是FPGA模块使用CLK信号对所有信号线上的电平信号进行采样。
9.根据权利要求6-8任一所述的系统，其特征是处理器为带有外部并行总线的嵌入式处理器。
CN201710542239.5A 2017-07-05 2017-07-05 一种基于fpga的并行总线自动补偿方法 Pending CN107291651A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710542239.5A CN107291651A (zh) 2017-07-05 2017-07-05 一种基于fpga的并行总线自动补偿方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710542239.5A CN107291651A (zh) 2017-07-05 2017-07-05 一种基于fpga的并行总线自动补偿方法

Publications (1)

Publication Number Publication Date
CN107291651A true CN107291651A (zh) 2017-10-24

Family

ID=60100865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710542239.5A Pending CN107291651A (zh) 2017-07-05 2017-07-05 一种基于fpga的并行总线自动补偿方法

Country Status (1)

Country Link
CN (1) CN107291651A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113268016A (zh) * 2020-04-29 2021-08-17 深圳怡化电脑股份有限公司 一种基于fpga实现电机控制的方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587499A (zh) * 2009-06-24 2009-11-25 北京理工大学 基于nand的多通道信号采集系统
CN102096656A (zh) * 2010-11-19 2011-06-15 中国船舶重工集团公司第七○九研究所 一种GHz级ADC接口IP核
CN102882673A (zh) * 2012-09-12 2013-01-16 清华大学 多通道高速dac同步实现方法
CN103970701A (zh) * 2014-05-28 2014-08-06 吉林大学 基于现场可编程门阵列的数据实时同步采集的知识产权核

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587499A (zh) * 2009-06-24 2009-11-25 北京理工大学 基于nand的多通道信号采集系统
CN102096656A (zh) * 2010-11-19 2011-06-15 中国船舶重工集团公司第七○九研究所 一种GHz级ADC接口IP核
CN102882673A (zh) * 2012-09-12 2013-01-16 清华大学 多通道高速dac同步实现方法
CN103970701A (zh) * 2014-05-28 2014-08-06 吉林大学 基于现场可编程门阵列的数据实时同步采集的知识产权核

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113268016A (zh) * 2020-04-29 2021-08-17 深圳怡化电脑股份有限公司 一种基于fpga实现电机控制的方法和装置
CN113268016B (zh) * 2020-04-29 2022-05-31 深圳怡化电脑股份有限公司 一种基于fpga实现电机控制的方法和装置

Similar Documents

Publication Publication Date Title
KR102684579B1 (ko) 캘리브레이션 동작을 수행하는 반도체 장치 및 시스템
CN104199796B (zh) Iic通信方法以及实现iic通信的嵌入式系统
CN101496367B (zh) 串行互联多通道的对齐和纠偏的方法及发送器
US8301930B2 (en) System and apparatus for transmitting phase information from a client to a host between read and write operations
ATE443892T1 (de) I2c-slave/master-schnittstellenverbesserung durch verwendung von automaten
CN207718364U (zh) 一种基于fpga的多路rs-422串口扩展接口
EP4276637A3 (en) Prefetch signaling in memory system or sub-system
CN105612580A (zh) 使用标准控制器部件的大容量存储系统
CN105594181A (zh) 发送装置、接收装置、收发系统以及图像显示系统
WO2021090280A3 (en) Autonomous vehicle interface using bus impedance to identify control units, and associated systems and methods
JPH02201567A (ja) 別々にクロック動作されるデータ転送用のモノリシックスキユ減少計画
CN107291651A (zh) 一种基于fpga的并行总线自动补偿方法
US10331594B2 (en) Data transmission method and electronic device
CN103514127A (zh) 一种自适应波特率的实现方法
WO2003085466A3 (en) Device, system and method for compensating for isolation and cable delays in an ssi encoder interface circuit
CN203982361U (zh) 一种多路串口通信测试装置
JP2002538535A (ja) データ依存駆動強度制御ロジックを備えたバス・ドライバ
CN106610911A (zh) 主控电子装置及其通信方法
CN104503934B (zh) 一种可扩展的串行传输器件
CN105843768B (zh) 一种单线通信多次可编程存储器烧录方法及基于该方法的烧录装置
WO2007040734A1 (en) Communicating client phase information in an io system
US20180217956A1 (en) Usb-c port connections based on multi-level straps
CN102545953A (zh) Uart功能扩展电路及其控制方法
CN106815173B (zh) 一种数据发送和接收方法、装置及系统
CN105991221B (zh) 数据发送/接收装置及方法、以及数据收发系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171024

RJ01 Rejection of invention patent application after publication