CN106815173B - 一种数据发送和接收方法、装置及系统 - Google Patents
一种数据发送和接收方法、装置及系统 Download PDFInfo
- Publication number
- CN106815173B CN106815173B CN201710076073.2A CN201710076073A CN106815173B CN 106815173 B CN106815173 B CN 106815173B CN 201710076073 A CN201710076073 A CN 201710076073A CN 106815173 B CN106815173 B CN 106815173B
- Authority
- CN
- China
- Prior art keywords
- processor
- signal
- data
- clock signal
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明提供了一种数据发送和接收方法、装置及系统,数据发送方法用于第一处理器,方法包括:将待发送数据的数字信号转换为模拟信号;采用第一处理器和第二处理器之间时钟信号的信号通路,将该模拟信号发送至第二处理器。
Description
技术领域
本发明总体上涉及一种数据发送和接收方法、装置及系统,具体地涉及电子设备中处理器间的数据发送和接收方法、装置及系统。
背景技术
越来越多的电子设备采用多处理器协同工作以提高电子设备的性能,现有的电子设备中处理器之间一般采用集成电路总线(I2C)进行数据传输,I2C总线有两根信号线,即数据线SDA和时钟线SCL,为了承载这两根信号线,要求处理器之间需要采用两根承载端子(例如,弹簧式连接器)来分别实现信号通路。然而,过多的承载端子显然影响了电子设备的体积,另一方便,系统需要对每个承载端子进行ID分配,并根据ID进行数据线SDA和时钟线SCL控制,更多的ID需要耗费系统更多的处理资源。
发明内容
本发明一方面提供一种数据发送方法,用于第一处理器,方法包括:将待发送数据的数字信号转换为模拟信号;采用第一处理器和第二处理器之间时钟信号的信号通路,将该模拟信号发送至第二处理器。
优选地,模拟信号的一个周期表示待发送数据的一位,通过一个周期内的占空比来表示一位数据的值。
优选地,第一处理器和第二处理器分别处于同一电子设备的第一部分和第二部分,所述第一部分和第二部分通过至少一个承载端子导通,其中一个承载端子用于实现时钟信号的信号通路。
本发明另一方面还提供一种数据接收方法,用于第二处理器,方法包括:
采用第二处理器和第一处理器之间时钟信号的信号通路,接收第一处理器发送的模拟信号;
将模拟信号转换为数字信号,得到接收的数据。
优选地,模拟信号的一个周期表示待发送数据的一位,通过一个周期内的占空比来表示一位数据的值。
优选地,第一处理器和第二处理器分别处于同一电子设备的第一部分和第二部分,所述第一部分和第二部分通过至少一个承载端子导通,其中一个承载端子用于实现所述时钟信号的信号通路。
本发明另一方面还提供一种电子设备,包括:
第一处理器;
第二处理器;
存储器,存储有机器可执行指令,指令在被第一处理器执行时,使得第一处理器执行以下操作:
将待发送数据的数字信号转换为模拟信号;
采用所述第一处理器和第二处理器之间时钟信号的信号通路,将该模拟信号发送至第二处理器。
本发明另一方面还提供一种电子设备,包括:
第一处理器;
第二处理器;
存储器,存储有机器可执行指令,所述指令在被第二处理器执行时,使得第二处理器执行以下操作:
采用第二处理器和第一处理器之间时钟信号的信号通路,接收第一处理器发送的模拟信号;
将模拟信号转换为数字信号,得到接收的数据。
本发明另一方面还提供一种数据发送系统,用于第一处理器,系统包括:
信号转换模块,用于将待发送数据的数字信号转换为模拟信号;
信号发送模块,用于采用第一处理器和第二处理器之间时钟信号的信号通路,将该模拟信号发送至第二处理器。
本发明另一方面还一种数据接收系统,用于第二处理器,系统包括:
信号接收模块,用于采用第二处理器和第一处理器之间时钟信号的信号通路,接收第一处理器发送的模拟信号;
信号转换模块,用于将模拟信号转换为数字信号,得到接收的数据。
附图说明
为了更完整地理解本发明及其优势,现在将参考结合附图的以下描述,其中:
图1示意性示出了根据本发明实施例的数据发送方法的流程图。
图2示意性示出了根据本发明实施例的数据接收方法的流程图。
图3示意性示出了根据本发明实施例的电子设备的结构示意图。
图4示意性示出了根据本发明实施例的可插拔笔记本的结构示意图。
图5示意性示出了图4所示的实施例的角度计算方法的流程图。
图6示意性示出了根据本发明实施例的波形图。
图7示意性示出了根据本发明实施例的数据发送系统和数据接收系统的结构示意图。
具体实施方式
根据结合附图对本发明示例性实施例的以下详细描述,本发明的其它方面、优势和突出特征对于本领域技术人员将变得显而易见。
在本发明中,术语“包括”和“含有”及其派生词意为包括而非限制;术语“或”是包含性的,意为和/或。
在本说明书中,下述用于描述本发明原理的各种实施例只是说明,不应该以任何方式解释为限制发明的范围。参照附图的下述描述用于帮助全面理解由权利要求及其等同物限定的本发明的示例性实施例。下述描述包括多种具体细节来帮助理解,但这些细节应认为仅仅是示例性的。因此,本领域普通技术人员应认识到,在不背离本发明的范围和精神的情况下,可以对本文中描述的实施例进行多种改变和修改。此外,为了清楚和简洁起见,省略了公知功能和结构的描述。此外,贯穿附图,相同参考数字用于相似功能和操作。
图1示意性示出了根据本发明实施例的数据发送方法的流程图,数据发送方法用于第一处理器,其中,该第一处理器处于电子设备中,该电子设备还至少包括第二处理器,该第一处理器、第二处理器在电子设备中协调工作。本实施例中的电子设备可以是常见的具有多处理器的设备,例如可插拔笔记本、台式计算机、平板电脑、手机等。本实施例所说的第一、第二处理器并不局限于中央处理器(CPU),还可以是其他用于执行指定控制功能并具有复杂处理数据能力的控制系统,例如嵌入式控制器(EC)。如图1所示,本实施例的数据发送方法包括:
S101,将待发送数据的数字信号转换为模拟信号。
在本步骤中,第一处理器需要将数据发送至第二处理器时,需要先对待发送数据进行模数转换。在本实施例中,可以将数字信号转换为脉冲宽度调制(PWM)信号,在转换过程中,可以用PWM信号的一个周期表示待发送数据的一位,例如,待发送数据的一部分的二进制数据为“001101”,则对应采用6个周期的PWM信号来表示该部分数据。进一步来说,在PWM信号的一个周期内,通过占空比来表示一位数据的值,例如本实施例设定当一个周期内占空比大于阈值50%时,则该周期的PWM信号表示的二进制数据为“1”,当一个周期内占空比小于阈值50%时,则该周期的PWM信号表示的二进制数据为“0”。当然,本实施例的占空比阈值并不局限于50%,也可以人为设定为其他值。
S102,采用第一处理器和第二处理器之间时钟信号的信号通路,将该模拟信号发送至第二处理器。
需要说明的是,在步骤S101之前,为了使第一处理器和第二处理器能协同工作,两者间必须通过时钟信号同步,以使得第一处理器和第二处理器能够同步收发数据。通过时钟信号来同步两个处理器的过程为公知技术,在此就不再赘述,只需明确的是,两个处理器之间需要有一个时钟信号的信号通路,所以在本步骤中,第一处理器将模拟信号通过时钟信号的信号通路发送至第二处理器。本实施例采用PWM信号作为时钟信号时,则通过PWM通道来传输上述模拟信号。
本实施例的第一处理器和第二处理器分别处于同一电子设备的第一部分和第二部分。这里所说的“第一部分”和“第二部分”可以是在电子设备中物理上隔离的两个结构,例如在可插拔笔记本中,其笔记本的主体部分和屏幕部分是可分离的,屏幕部分与主体部分分离时,屏幕部分可作为平板电脑单独使用,所以第一处理器和第二处理器无需进行协同工作。故“屏幕部分”即是本实施例的第一部分,而“主体部分”即是本实施例的第二部分。“第一部分”和“第二部分”也可以是例如集成在同一电路板上的两个逻辑部分,在这种情况下,“第一部分”和“第二部分”在电子设备中是无法物理分离的,第一处理器和第二处理器需要时刻进行协同工作。
电子设备中为了实现第一部分和第二部分的电连接,需要通过至少一个承载端子导通第一部分和第二部分,这里所说的承载端子可以是各种连接器,例如弹簧式顶针(pogopin),一个pogo pin表示一个承载端子,以实现一路信号的传输。本实施例即可采用pogopin来实现时钟信号的信号通路。再以上述的PWM信号为例,第一处理器、第二处理器需各具有PWM接口,两个PWM接口通过一个pogo pin连接,即可进行PWM信号的传输。
综上所述,本发明采用时钟信号的信号通路来传输数据,无需采用专门的数据线,使得处理器之间只需一根信号线连接,相对于现有技术中采用数据线SDA和时钟线SCL分别连接,节省了处理器间连接器的数量,同时降低了系统管理多个连接器所带来资源消耗。
图2示意性示出了根据本发明实施例的数据接收方法的流程图,如图2所示,方法用于第二处理器,包括:
S201,采用第二处理器和第一处理器之间时钟信号的信号通路,接收第一处理器发送的模拟信号。
需要说明的是,在步骤S201之前,为了使第二处理器和第一处理器能协同工作,两者间必须通过时钟信号同步,以使得第二处理器和第一处理器能够同步收发数据。通过时钟信号来同步两个处理器的过程为公知技术,在此就不再赘述,只需明确的是,两个处理器之间需要有一个时钟信号的信号通路,所以在本步骤中,第二处理器通过时钟信号的信号通路接收第一处理器发送的模拟信号。本实施例采用PWM信号作为时钟信号时,则通过PWM通道来传输上述模拟信号。
S202,将模拟信号转换为数字信号,得到接收的数据。
在本实施例中,模拟信号可以是PWM信号,PWM信号的一个周期表示数据的的一位,进一步来说,在PWM信号的一个周期内,通过占空比来表示一位数据的值,例如本实施例设定当一个周期内占空比大于阈值时,则该周期的PWM信号表示的二进制数据为“1”,当一个周期内占空比小于阈值时,则该周期的PWM信号表示的二进制数据为“0”。
图3示意性示出了根据本发明实施例的电子设备的结构示意图,如图3所示,电子设备100包括第一处理器101、第二处理器102及连接器103,其中,第一处理器101处于电子设备100中的第一部分A,第二处理器102处于电子设备100中的第二部分B,其中,第一部分A和第二部分B通过多个承载端子103进行电连接,第一处理器101及第二处理器102之间通过时钟信号的信号通路来进行数据传输,该信号通路为一个承载端子103。
另外,电子设备100还包括用于存储第一处理器101和第二处理器102可执行指令的存储器(图未示出),存储器至少存储有第一指令和第二指令,其中,第一指令由第一处理器执行,第二指令由第二处理器执行。
第一处理器执行第一指令时,第一处理器将待发送数据的数字信号转换为模拟信号,然后,采用第一处理器和第二处理器之间时钟信号的信号通路,将该模拟信号发送至第二处理器。
第二处理器执行第二指令时,第二处理器采用第二处理器和第一处理器之间时钟信号的信号通路,接收第一处理器发送的模拟信号,然后,将模拟信号转换为数字信号,得到接收的数据。
图4示意性示出了根据本发明实施例的可插拔笔记本的结构示意图,如图4所示,可插拔笔记本包括主体部分和屏幕部分,屏幕部分与主体部分可插拔,当屏幕部分与主体部分分开,屏幕部分可单独作为平板电脑使用。主体部分中包括有第一处理器201、第一重力传感器204、键盘207和触摸板208,屏幕部分包括有第二处理器202、第三处理器203、第二重力传感器205。第一处理器201、第二处理器202上均具有USB接口和PWM接口,以在两处理器间形成USB通路和PWM通路,屏幕部分与主体部分通过多个弹簧式顶针206进行电连接,USB通路和PWM通路各采用一个弹簧式顶针206来实现。
本实施例的可插拔笔记本可以处于Yoga形态,即屏幕部分与主体部分之间的夹角可以是任意角度,为了计算屏幕部分与主体部分之间的夹角θ,第一重力感应器204探测到主体部分与水平面的夹角θ1,第二重力感应器205探测到屏幕部分与水平面的夹角θ2,第三处理器203得到θ1和θ2后,即可计算得到屏幕部分与主体部分之间的夹角θ=|θ1-θ2|。从图4可以看出,由于第二处理器202和第三处理器203同处于屏幕部分,并且第二重力感应器205探测的到的夹角θ2可直接通过第二处理器202发送至第三处理器,而第一处理器201与第二处理器202、第三处理器203处于不同部分,需要弹簧式顶针206来承载两部分的数据通路,具体通过PWM通路进行数据传输,以使得第一重力传感器204探测的到的夹角θ1通过第一处理器201发送给第二处理器202,并由第二处理器202发送至第三处理器203。
图5示意性示出了图4所示的实施例的角度计算方法的流程图,如图5所示,方法包括:
S501,屏幕部分与主体部分连接时,第二处理器202通过USB通路收到第一处理器201发送的DETECT信号,第二处理器202收到DETECT信号后,执行步骤S502;
S502,第二处理器202通过PWM通路向第一处理器201发送时钟信号,以使得第一处理器201、第二处理器202同步;
S503,第二处理器202发送命令至第一处理器201,第一处理器201根据该命令将第一重力传感器204探测到的夹角数据θ1转换为PWM信号,并将该PWM信号通过PWM通路发送至第二处理器202,如图6所示,本步骤的PWM信号与步骤S502中时钟信号的周期相同,在PWM信号的一个周期内,通过占空比来表示一位数据的值,具体地,通过占空比为75%来表示二进制的比特“1”,通过占空比为25%来表示二进制的比特“0”;
S504,第二处理器202将PWM信号转换为数字信号,以得到夹角数据01;
S505,第二处理器202将得到的夹角数据θ1与第二重力传感器206探测到的夹角数据θ2发送至第三处理器203;
S506,第三处理器203根据夹角数据θ1和θ2计算屏幕部分与主体部分之间的夹角θ=|θ1-θ2|。
图7示意性示出了根据本发明实施例的数据发送系统和数据接收系统的结构示意图,如图7所示,数据发送系统700用于第一处理器101,数据接收系统800用于第二处理器102。数据发送系统700包括数模转换模块701和信号发送模块702,数模转换模块701用于将待发送数据的数字信号转换为模拟信号,信号发送模块用于采用第一处理器101和第二处理器102之间时钟信号的信号通路(即图中承载端子103实现的信号通路),将该模拟信号发送至第二处理器102。数据接收系统800包括信号接收模块801和模数转换模块802,信号接收模块801用于采用第二处理器102和第一处理器101之间时钟信号的信号通路(即图中承载端子103实现的信号通路),接收第一处理器101发送的模拟信号,模数转换模块802用于将模拟信号转换为数字信号,得到接收的数据。
根据本发明各实施例的上述方法、装置、单元和/或模块可以通过有计算能力的电子设备执行包含计算机指令的软件来实现。该系统可以包括存储设备,以实现上文所描述的各种存储。所述有计算能力的电子设备可以包含通用处理器、数字信号处理器、专用处理器、可重新配置处理器等能够执行计算机指令的装置,但不限于此。执行这样的指令使得电子设备被配置为执行根据本发明的上述各项操作。上述各设备和/或模块可以在一个电子设备中实现,也可以在不同电子设备中实现。这些软件可以存储在计算机可读存储介质中。计算机可读存储介质存储一个或多个程序(软件模块),所述一个或多个程序包括指令,当电子设备中的一个或多个处理器执行所述指令时,所述指令使得电子设备执行本发明的方法。
这些软件可以存储为易失性存储器或非易失性存储装置的形式(比如类似ROM等存储设备),不论是可擦除的还是可重写的,或者存储为存储器的形式(例如RAM、存储器芯片、设备或集成电路),或者被存储在光可读介质或磁可读介质上(比如,CD、DVD、磁盘或磁带等等)。应该意识到,存储设备和存储介质是适于存储一个或多个程序的机器可读存储装置的实施例,所述一个程序或多个程序包括指令,当所述指令被执行时,实现本发明的实施例。实施例提供程序和存储这种程序的机器可读存储装置,所述程序包括用于实现本发明的任何一项权利要求所述的装置或方法的代码。此外,可以经由任何介质(比如,经由有线连接或无线连接携带的通信信号)来电传递这些程序,多个实施例适当地包括这些程序。
根据本发明各实施例的方法、装置、单元和/或模块还可以使用例如现场可编程门阵列(FPGA)、可编程逻辑阵列(PLA)、片上系统、基板上的系统、封装上的系统、专用集成电路(ASIC)或可以以用于对电路进行集成或封装的任何其他的合理方式等硬件或固件来实现,或以软件、硬件以及固件三种实现方式的适当组合来实现。该系统可以包括存储设备,以实现上文所描述的存储。在以这些方式实现时,所使用的软件、硬件和/或固件被编程或设计为执行根据本发明的相应上述方法、步骤和/或功能。本领域技术人员可以根据实际需要来适当地将这些系统和模块中的一个或多个,或其中的一部分或多个部分使用不同的上述实现方式来实现。这些实现方式均落入本发明的保护范围。
在示例性实施例中,还提供了一种包括指令的非临时性计算机可读存储介质,例如包括指令的存储器,上述指令可由处理器执行以完成上述方法。例如,所述非临时性计算机可读存储介质可以是ROM、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备等。
如本领域技术人员将会理解的,为了任何的以及所有的目的,例如在提供书面说明书的方面,本申请中所公开的所有范围也涵盖任何的以及所有的可能的子范围以及其子范围的组合。任何所列出的范围均能够被容易地识别成充分的描述以及使同样的范围能够至少被分解成同等的两部分、三部分、四部分、五部分、十部分,等等。作为非限制性的例子,本申请中所讨论的每个范围均能够被容易地分解成下三分之一、中三分之一以及上三分之一等等。如本领域技术人员还将会理解的,诸如“直到”、“至少”、“大于”、“小于”等的所有语言均包括所表述的数量并且是指能够随之被分解成如以上所讨论的子范围的范围。最后,如本领域技术人员将会理解的,范围包括各个单独的成分。所以,例如,具有1-3个单元的组是指具有1、2或者3个单元的组。类似地,具有1-5个单元的组是指具有1、2、3、4或者5个单元的组,等等。
尽管已经参照本发明的特定示例性实施例示出并描述了本发明,但是本领域技术人员应该理解,在不背离所附权利要求及其等同物限定的本发明的精神和范围的情况下,可以对本发明进行形式和细节上的多种改变。因此,本发明的范围不应该限于上述实施例,而是应该不仅由所附权利要求来进行确定,还由所附权利要求的等同物来进行限定。
Claims (10)
1.一种数据发送方法,用于第一处理器,所述方法包括:
采用所述第一处理器和第二处理器之间时钟信号的信号通路,接收所述第二处理器发送的第一时钟信号,以与所述第二处理器同步;
将待发送数据的数字信号转换为模拟信号;
采用所述第一处理器和第二处理器之间时钟信号的信号通路,将该模拟信号发送至所述第二处理器;
其中,所述时钟信号的信号通路通过所述第一处理器和第二处理器之间的一个承载端子实现。
2.根据权利要求1所述的数据发送方法,其中,所述模拟信号的一个周期表示所述待发送数据的一位,通过一个周期内的占空比来表示一位数据的值。
3.根据权利要求1所述的数据发送方法,其中,所述第一处理器和第二处理器分别处于同一电子设备的第一部分和第二部分,所述第一部分和第二部分通过至少一个承载端子导通。
4.一种数据接收方法,用于第二处理器,所述方法包括:
采用所述第二处理器和第一处理器之间时钟信号的信号通路,将第一时钟信号发送至所述第一处理器,以对所述第一处理器进行同步;
采用所述第二处理器和第一处理器之间时钟信号的信号通路,接收所述第一处理器发送的模拟信号;
将所述模拟信号转换为数字信号,得到接收的数据;
其中,所述时钟信号的信号通路通过所述第二处理器和第一处理器之间的一个承载端子实现。
5.根据权利要求4所述的数据接收方法,其中,所述模拟信号的一个周期表示待发送数据的一位,通过一个周期内的占空比来表示一位数据的值。
6.根据权利要求4所述的数据接收方法,其中,所述第一处理器和第二处理器分别处于同一电子设备的第一部分和第二部分,所述第一部分和第二部分通过至少一个承载端子导通。
7.一种电子设备,包括:
第一处理器;
第二处理器;
存储器,存储有机器可执行指令,所述指令在被所述第一处理器执行时,使得第一处理器执行以下操作:
采用所述第一处理器和第二处理器之间时钟信号的信号通路,接收所述第二处理器发送的第一时钟信号,以与所述第二处理器同步;
将待发送数据的数字信号转换为模拟信号;
采用所述第一处理器和第二处理器之间时钟信号的信号通路,将该模拟信号发送至所述第二处理器;
其中,所述时钟信号的信号通路通过所述第一处理器和第二处理器之间的一个承载端子实现。
8.一种电子设备,包括:
第一处理器;
第二处理器;
存储器,存储有机器可执行指令,所述指令在被所述第二处理器执行时,使得第二处理器执行以下操作:
采用所述第二处理器和第一处理器之间时钟信号的信号通路,将第一时钟信号发送至所述第一处理器,以对所述第一处理器进行同步;
采用所述第二处理器和第一处理器之间时钟信号的信号通路,接收所述第一处理器发送的模拟信号;
将所述模拟信号转换为数字信号,得到接收的数据;
其中,所述时钟信号的信号通路通过所述第二处理器和第一处理器之间的一个承载端子实现。
9.一种数据发送系统,用于第一处理器,所述系统包括:
信号接收模块,用于采用所述第一处理器和第二处理器之间时钟信号的信号通路,接收所述第二处理器发送的第一时钟信号,以与所述第二处理器同步;
信号转换模块,用于将待发送数据的数字信号转换为模拟信号;
信号发送模块,用于采用所述第一处理器和第二处理器之间时钟信号的信号通路,将该模拟信号发送至所述第二处理器;
其中,所述时钟信号的信号通路通过所述第一处理器和第二处理器之间的一个承载端子实现。
10.一种数据接收系统,用于第二处理器,所述系统包括:
信号发送模块,用于采用所述第二处理器和第一处理器之间时钟信号的信号通路,将第一时钟信号发送至所述第一处理器,以对所述第一处理器进行同步;
信号接收模块,用于采用所述第二处理器和第一处理器之间时钟信号的信号通路,接收所述第一处理器发送的模拟信号;
信号转换模块,用于将所述模拟信号转换为数字信号,得到接收的数据;
其中,所述时钟信号的信号通路通过所述第二处理器和第一处理器之间的一个承载端子实现。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710076073.2A CN106815173B (zh) | 2017-02-10 | 2017-02-10 | 一种数据发送和接收方法、装置及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710076073.2A CN106815173B (zh) | 2017-02-10 | 2017-02-10 | 一种数据发送和接收方法、装置及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106815173A CN106815173A (zh) | 2017-06-09 |
CN106815173B true CN106815173B (zh) | 2021-03-19 |
Family
ID=59113069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710076073.2A Active CN106815173B (zh) | 2017-02-10 | 2017-02-10 | 一种数据发送和接收方法、装置及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106815173B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115080485B (zh) * | 2022-06-29 | 2024-02-09 | 慕思健康睡眠股份有限公司 | 一种数据传输方法、装置、设备和存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101192830A (zh) * | 2006-11-28 | 2008-06-04 | 精工爱普生株式会社 | 进行数据传输的电路和方法及利用时钟脉冲的电路和方法 |
CN103986491A (zh) * | 2014-02-27 | 2014-08-13 | 沈阳新邮通信设备有限公司 | Epon设备 |
CN105681018A (zh) * | 2016-01-14 | 2016-06-15 | 深圳市同创国芯电子有限公司 | 数据发送、接收方法和装置及pcs发送和接收设备 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6092122A (en) * | 1997-06-30 | 2000-07-18 | Integrated Telecom Express | xDSL DMT modem using sub-channel selection to achieve scaleable data rate based on available signal processing resources |
US6970529B2 (en) * | 2001-01-16 | 2005-11-29 | International Business Machines Corporation | Unified digital architecture |
US7840734B2 (en) * | 2006-12-21 | 2010-11-23 | Hendon Semiconductors Pty Ltd. | Simple bus buffer |
CN103021149B (zh) * | 2012-11-29 | 2016-12-21 | 余姚亿威电子科技有限公司 | 一种基于单片机的无线编码解码的遥控器 |
CN104679715A (zh) * | 2013-12-03 | 2015-06-03 | 厦门雅迅网络股份有限公司 | 一种芯片间的简易通信方法及装置 |
CN103731151B (zh) * | 2014-01-15 | 2017-09-15 | 南京矽力杰半导体技术有限公司 | 用于将占空比转换成模拟信号的方法及电路 |
CN106227690B (zh) * | 2016-03-11 | 2020-12-15 | 华为技术有限公司 | 文件处理方法及显示设备 |
CN106354681B (zh) * | 2016-08-31 | 2023-09-12 | 苏州纳芯微电子股份有限公司 | 一种用于变送器调理芯片的通信系统及其方法 |
-
2017
- 2017-02-10 CN CN201710076073.2A patent/CN106815173B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101192830A (zh) * | 2006-11-28 | 2008-06-04 | 精工爱普生株式会社 | 进行数据传输的电路和方法及利用时钟脉冲的电路和方法 |
CN103986491A (zh) * | 2014-02-27 | 2014-08-13 | 沈阳新邮通信设备有限公司 | Epon设备 |
CN105681018A (zh) * | 2016-01-14 | 2016-06-15 | 深圳市同创国芯电子有限公司 | 数据发送、接收方法和装置及pcs发送和接收设备 |
Non-Patent Citations (1)
Title |
---|
数字信号在不同时钟域间同步电路的设计;刘宗福 等;《电子元器件应用》;20110715;第13卷(第7期);第41-43页 * |
Also Published As
Publication number | Publication date |
---|---|
CN106815173A (zh) | 2017-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10042797B2 (en) | Voltage mode and current mode device enumeration | |
CN107111588B (zh) | 经由USB端口使用PCIe协议的数据传输 | |
CN105700732B (zh) | 用于传输触摸传感器信息的装置、系统和方法 | |
EP2587385B1 (en) | Usb key device and method for realizing intelligent card communication using usb interface | |
WO2013180724A1 (en) | Data interface synchronization | |
CN203930811U (zh) | 一种支持ncsi的io板卡 | |
CN102768648B (zh) | 低延迟中断收集器、具有该收集器的系统和相关方法 | |
CN102073611B (zh) | 一种i2c总线控制系统及方法 | |
US10402354B2 (en) | Method, apparatus, communication equipment and storage media for determining link delay | |
US9436647B2 (en) | IIC bus start-stop detection circuit | |
US9130817B2 (en) | Low power transmitter for generating pulse modulated signals | |
CN106815173B (zh) | 一种数据发送和接收方法、装置及系统 | |
CN101763324B (zh) | 设备模拟的实现方法和装置 | |
US11023023B2 (en) | Start-and-stop detecting apparatus and method for I3C bus | |
US8510485B2 (en) | Low power digital interface | |
CN203299372U (zh) | 一种无线电监测测向移动装置 | |
US9280509B2 (en) | Data interface sleep mode logic | |
CN104123259A (zh) | Usb资源利用 | |
CN103853572A (zh) | 一种开机的方法及电子设备 | |
US8890726B2 (en) | Data interface clock generation | |
CN107741920B (zh) | 一种精简的选针器数据传输方法 | |
CN203858628U (zh) | Usb和sd接口复用电路 | |
CN104111904A (zh) | 通信装置与设置数据传输的方法 | |
CN212229628U (zh) | 从机设备 | |
CN210377258U (zh) | Hdmi高清数字输出电脑主板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |