CN101840725B - 信号调整系统与信号调整方法 - Google Patents
信号调整系统与信号调整方法 Download PDFInfo
- Publication number
- CN101840725B CN101840725B CN 200910128971 CN200910128971A CN101840725B CN 101840725 B CN101840725 B CN 101840725B CN 200910128971 CN200910128971 CN 200910128971 CN 200910128971 A CN200910128971 A CN 200910128971A CN 101840725 B CN101840725 B CN 101840725B
- Authority
- CN
- China
- Prior art keywords
- signal
- output
- output signal
- delay
- transmit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Information Transfer Systems (AREA)
Abstract
一种信号调整系统,包含有一信号产生装置,用以依据多个待输出信号来分别产生多个输出信号;多个信号传送通道,耦接于信号产生装置,多个信号传送通道用来传送该多个输出信号;以及控制装置,耦接于多个信号传送通道,用来接收对应第一输出信号的第一传送信号以及对应第二输出信号的第二传送信号,并检测第一传送信号与第二传送信号之间的相位差以产生检测结果至信号产生装置;其中信号产生装置依据该检测结果来调整第一输出信号与第二输出信号之间的相位差。
Description
技术领域
本发明涉及信号调整系统及其信号调整方法,更具体讲涉及在双倍速随机存取存储器系统中用于减少多个传送信号之间的相位差的方法与相关装置。
背景技术
在双倍速随机存取存储器系统中,双倍速随机存取存储器应用数据选通(data strobe)信号作为存取/读出数据的依据,而该数据选通信号也就是所谓的DQS信号,其由存储器控制芯片来产生。当存储器控制芯片接收到写入命令WR时,数据选通信号DQS会于一低电平之后出现多个周期性脉冲;这些周期性脉冲的上升缘与下降缘可作为该控制芯片所输出的数据信号DQ所携带(carry)的DQ0、DQ1、DQ2、DQ3...等数据被写入双倍速随机存取存储器中的存储单元(memory cell)的依据,或者作为从该双倍速随机存取存储器中的存储单元中读取出数据信号DQ的依据。此外,数据信号DQ与数据选通信号DQS在控制芯片与双倍速随机存取存储器之间的传输是通过不同长度的传输路径来达成的。当控制芯片通过多个传输路径以从双倍速随机存取存储器分别读取多个数据信号DQ时,多个传输路径之间不匹配的长度就会造成多个数据信号DQ在不同的时间点被控制芯片所接收。当控制芯片所接收到的多个数据信号DQ之间的时间差超过一特定时间时,控制芯片可能无法正确辨识出多个数据信号DQ所携带的数据。因此,要如何改善控制芯片与双倍速随机存取存储器之间不同长度的传输路径所造成的影响已成为一双倍速随机存取存储器系统中亟需解决的问题。
发明内容
因此,本发明的目的在于提供一种在双倍速随机存取存储器系统中用于减少多个传送信号之间的相位差的方法与相关装置。
依据本发明的第一实施例,提供了一种信号调整系统,其包含有信号产生装置、多个信号传送通道以及控制装置。信号产生装置用以依据多个待输出信号来分别产生多个输出信号,多个待输出信号包含有第一待输出信号与至少第二待输出信号,多个输出信号包含有第一输出信号以及至少第二输出信号。多个信号传送通道耦接于信号产生装置,多个信号传送通道包含有:用来传送第一输出信号的第一信号传送通道、用来传送第二输出信号的至少第二信号传送通道、以及用以传送至少一检测结果的第三信号传送通道。控制装置耦接于多个信号传送通道,用来接收对应第一输出信号的第一传送信号以及对应第二输出信号的第二传送信号,并检测第一传送信号与第二传送信号之间的相位差以产生检测结果至信号产生装置。此外,信号产生装置依据检测结果来调整第一输出信号与第二输出信号之间的相位差。
依据本发明的第二实施例,提供了一种信号调整方法,其包含有下列步骤:一、依据多个待输出信号来分别产生多个输出信号,多个待输出信号包含有第一待输出信号与至少第二待输出信号,多个输出信号包含有第一输出信号以及至少第二输出信号;二、提供多个信号传送通道,其包含有:第一信号传送通道,用来传送第一输出信号;至少第二信号传送通道,用来传送第二输出信号;以及第三信号传送通道,用以传送至少一检测结果;三、自第一信号传送通道接收对应第一输出信号的第一传送信号以及自第二信号传送通道接收对应第二输出信号的第二传送信号,并检测第一传送信号与第二传送信号之间的相位差以产生检测结果;以及,四、自第三信号传送通道接收检测结果,并依据检测结果来调整第一输出信号与第二输出信号之间的相位差。
附图说明
图1是依据本发明的信号调整系统的一个实施例的示意图。
图2是依据本发明的信号调整方法的一个实施例的流程图。
附图中的附图标记说明如下:
100 信号调整系统
102 信号产生装置
102_1-102_6 延迟处理电路
102_1_1-102_1_16 延迟电路
102_1_2-102_16_2 驱动电路
1022 设定模块
1022a 锁存电路
1022b 延迟控制电路
104_1-104_16 信号传送通道
106 控制装置
1062 多工器
1064 相位检测器
1066 控制电路
1068 延迟电路
具体实施方式
在说明书及权利要求书中使用了某些词汇来指称特定的元件。本领域普通技术人员应当理解,硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书中不以名称的差异来作为区分元件的方式,而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书中中所提及的“包含”为一开放式的用语,故应解释成“包含但不限定于”。此外,“耦接”一词在此包含任何直接及间接的电气连接手段,因此,若文中描述第一装置耦接于第二装置,则代表第一装置可直接电气连接于第二装置,或者通过其他装置或连接手段间接地电气连接至第二装置。
请参考图1。图1所示依据本发明的信号调整系统100的一个实施例示意图。信号调整系统100包含有信号产生装置102、多个信号传送通道104_1至104_16以及控制装置106。在本实施例中,信号产生装置102设置于一存储器模块内,控制装置106设置于一存储器控制器内。因此,信号调整系统100可被视为存储器系统,例如双倍速随机存取存储器系统。信号产生装置102依据多个待输出信号S1-S16来分别产生多个输出信号So1-So16。请注意,多个待输出信号S1-S16均为存储器模块的数据信号(DQ signal)。此外,多个信号传送通道104_1-104_16耦接于信号产生装置102以分别传送多个输出信号So1-So16至控制装置106。控制装置106耦接于多个信号传送通道104_1-104_16,用来接收对应多个输出信号So1-So16分别之多个传送信号Sr1-Sr16,并依序检测第一传送信号Sr1与其他传送信号Sr2-Sr16之间的相位差以产生检测结果Sd。信号调整系统100还包含有耦接于信号产生装置102与控制装置106之间的信号传送通道104_17和信号传送通道104_18,其中信号传送通道104_17用以传送检测结果Sd至信号产生装置102,而信号传送通道104_18用来传送触发信号Ss至信号产生装置102。此外,信号产生装置102依据检测结果Sd来调整第一输出信号So1与其他输出信号So2-So16之间的相位差。
控制装置106包含有多工器1062、相位检测器1064以及控制电路1066。多工器1064耦接于信号传送通道104_2-104_16,用来依据选择信号S来选择性地输出传送信号Sr2-Sr16之一以产生一待测输出Sn。相位检测器1064耦接于多工器1062和第一信号传送通道104_1,用来检测第一传送信号Sr1以及待测输出Sn之间的相位差以产生相对应之检测结果Sd。控制电路1066耦接于相位检测器1064与多工器1062之间,用来依据至少相位检测器1064的输出来产生选择信号S。此外,控制装置106还包含有耦接于第一信号传送通道1041的延迟电路1068,用来对第一传送信号Sr1延迟一特定延迟时间Dsyn以产生触发信号Ss。
信号产生装置102包含有多个延迟处理电路102_1-102_16以及一设定模块1022,其中多个延迟处理电路102_1-102-16分别对多个待输出信号S1-S16延迟多个延迟时间D1-D16以分别产生多个输出信号So1-So16,设定模块1022耦接于延迟处理电路102_2-102_16,以依据检测结果Sd来选择性地调整延迟时间D2-D16。设定模块1022包含有锁存电路(Latch)1022a以及延迟控制电路1022b。锁存电路(Latch)1022a具有耦接于信号传送通道104_17的数据输入端D,耦接于信号传送通道104_18的时钟输入端CLK,以及输出端Q。延迟控制电路1022b耦接于锁存电路1022a的输出端Q与延迟处理电路102_2-102_16,用来依据锁存电路1022a的输出Sq来产生调整信号Sa2-Sa16,以选择性地调整延迟时间D2-D16。另一方面,在本实施例中,多个延迟处理电路102_1-102_16中的每一延迟处理电路均包含有延迟电路以及驱动电路。以延迟处理电路102_1为例,延迟处理电路102_1包含有延迟电路102_1_1以及驱动电路102_1_2,而延迟处理电路102_2包含有延迟电路102_2_1以及驱动电路102_2_2,如图1所示。除了延迟处理电路102_1之外,其他延迟处理电路中的延迟电路具有接收一待输出信号的第一输入端、耦接于设定模块的第二输入端以及输出一延迟输出信号的输出端,延迟电路对于待输出信号延迟一延迟时间以产生延迟输出信号;以及驱动电路耦接于延迟电路,具有接收延迟输出信号的输入端以及产生一输出信号的输出端。以延迟处理电路102_2为例,延迟电路102_2_1具有接收待输出信号S1的第一输入端N1、耦接于设定模块1022的调整信号Sa2的第二输入端N2以及输出一延迟输出信号Sd2的输出端N3,而驱动电路102_2_2耦接于延迟电路102_2_1,具有接收延迟输出信号Sd2的输入端以及产生输出信号So2的输出端。
请注意,在本实施例信号调整系统100中,多工器1062是15至1的多工器,然其并不作为本发明的限制。换句话说,任何可以依据选择信号S来选择性地输出传送信号Sr2-Sr16中之一以产生待测输出Sn的装置均为本发明之范畴所在。此外,当相位检测器1064检测出传送信号Sr1的相位领先于待测输出Sn的相位时,其检测结果Sd为高电压准位(亦即1);反之,当相位检测器1064检测出传送信号Sr1的相位落后于待测输出Sn的相位时,其检测结果Sd为低电压准位(亦即0)。同样的,其亦不作为本发明的限制所在。另一方面,延迟电路1068用来将第一传送信号Sr1延迟一特定延迟时间Dsyn以使得触发信号Ss能够与检测结果Sd同步。再者,本发明亦未限制锁存电路(Latch)1022a的类型,任何具有锁存功能的锁存电路均落于本发明的范畴所在。另一方面,耦接于多个信号传送通道104_1-104_18两端的元件(亦即以三角型示意的元件)为信号的驱动电路和接收电路的示意图,由于其为本领域技术人员所熟知的电路,因此在此不另赘述。
请参考图2。图2所示为本发明的信号调整方法200的一个实施例流程图。此外,信号调整方法200以本发明的信号调整系统100来加以实施。因此,为了更清楚描述本发明信号调整方法200的精神所在,后续对于信号调整方法200所揭露的发明内容结合信号调整系统100来加以描述。另一方便,只要大体上可达到相同的结果,并不需要一定照图2所示的流程中的步骤顺序来进行,且图2所示的步骤不一定要连续进行,亦即其他步骤亦可插入其中。信号调整方法200包含有下列的步骤:
步骤202:将延迟电路102_1_1的延迟时间D1设定在一中心延迟时间,并将延迟电路102_2_1-102_16_1各自的延迟时间D2-D16设定为最大的延迟时间;
步骤204:设定选择信号S为1;
步骤206:利用选择信号S来选择输出传送信号Sr2-Sr16中之一来作为待测输出Sn;
步骤208:产生具有一个周期的多个待输出信号S1-S16以产生具有一个周期的多个输出传送信号Sr1-Sr16;
步骤210:比较传送信号Sr1与待测输出Sn之间的相位差;
步骤212:判断传送信号Sr1是领先待测输出Sn还是落后待测输出Sn,若传送信号Sr1领先待测输出Sn,跳至步骤214,若传送信号Sr1落后待测输出Sn,跳至步骤216;
步骤214:对相对应于选择信号S的延迟电路所提供的延迟时间减小一个延迟时间单位,跳至步骤208;
步骤216:设定选择信号S=S+1;
步骤218:判断选择信号S是否为16,若是,则跳至步骤220,若否,则跳至步骤206;
步骤220:结束并储存每一个延迟电路102_2_1-102_16_1各自的延迟时间D2-D16。
当信号调整系统100被制造完成后,输出信号So1-So16分别在信号传送通道104_1-104_16上不同的传输时间会造成输出传送信号Sr1-Sr16会于不同的时间点被控制装置106所接收。因此,为了校正输出传送信号Sr1-Sr16被控制装置106接收的时间点,在开始时信号产生装置102会将延迟电路102_1_1的延迟时间D1设定在一中心延迟时间,且延迟控制电路1022b会将延迟电路102_2_1-102_16_1分别的延迟时间D2-D16设定为最大的延迟时间(亦即步骤202)。接着,在步骤204时,控制电路1066会将选择信号S设定为1以选择输出传送信号Sr2-Sr16中的传送信号Sr2来作为待测输出Sn。接着,在步骤208时,信号产生装置102产生具有一个周期的多个待输出信号S1-S16以产生具有一个周期的多个输出传送信号Sr1-Sr16。请注意,本发明并未限制步骤204和步骤208的先后顺序,换句话说,步骤204和步骤208亦可以同时进行,或先进行步骤208再进行步骤204。
当控制装置106接收到输出传送信号Sr1-Sr16时,只有传送信号Sr1会被多工器1062输出(亦即待测输出Sn)至相位检测器1064。此时,相位检测器1064会比较传送信号Sr1与待测输出Sn之间的相位差(步骤210)。当传送信号Sr1的相位领先待测输出Sn的相位时,相位检测器1064所输出的检测结果Sd会为1,亦即高电压准位。反之当传送信号Sr1的相位落后待测输出Sn的相位时,相位检测器1064所输出的检测结果Sd会为0,亦即低电压准位。与此同时,控制装置106所接收到的传送信号Sr1传送至控制电路1066和延迟电路1068。控制电路1066会依据传送信号Sr1和检测结果Sd来决定选择信号S。请注意,由于控制电路1066所接收到的传送信号Sr1经过延迟电路1068延迟一特定延迟时间Dsyn后会产生与检测结果Sd同步的触发信号Ss,而检测结果Sd和触发信号Ss会分别经由信号传送通道104_17-104_18回传至信号产生装置102的锁存电路1022a。当检测结果Sd为1时,控制电路1066会维持选择信号S(亦即S=1),而延迟控制电路1022b会对相对应于选择信号S的延迟电路(亦即延迟电路102_2_1)所提供的延迟时间D2减小一个延迟时间单位(步骤214)。当延迟时间D2减小一个延迟时间单位时,在下一个周期的传送信号Sr2与传送信号Sr1的相位差就会相对应的缩小一个单位。如此一来,经由不断地减小延迟电路(亦即延迟电路102_2_1)所提供的延迟时间D2,最后必会使得检测结果Sd变为0,此时就可以将延迟电路102_2_1的延迟时间D2固定为最后的延迟时间值。
接着,当检测结果Sd为0时,则控制电路1066会设定选择信号S=S+1,亦即S=2(步骤216)。当选择信号S2时,多工器1062就会选择传送信号Sr2-Sr16中的传送信号Sr3来作为待测输出Sn,以此类推。接着,触发信号Ss会触发锁存电路1022a以将检测结果Sd的值(亦即输出Sq)传送至延迟控制电路1022b。当检测结果Sd为0时,信号产生装置102就会产生下一个周期的多个待输出信号S1-S16以传送给控制装置106以校正传送信号Sr1和下一个传送信号,亦即传送信号Sr3,之间的相位差(步骤216)。如此一来,当每一个延迟电路102_2_1-102_16_1分别的延迟时间D2-D16都被延迟控制电路1022b依序地重新设定以后,传送信号Sr1与其他每一个传送信号Sr2-Sr16之间的相位差就被校正完成了(步骤220)。
请注意,本实施例并未限定待输出信号的个数,亦即在步骤218中断选择信号S并不限定为16。16仅为说明本实施例的一个例子而已。此外,在步骤202中,本发明并未限定信号产生装置102在开始时会将延迟电路102_2_1至102_16_1分别的延迟时间D2-D16设定为最大的延迟时间,在本发明的另一实施例中,信号产生装置102在开始时会将延迟电路102_2_1-102_16_1分别的延迟时间D2-D16设定为最小的延迟时间,接着在步骤214中对相对应于选择信号S的延迟电路所提供的延迟时间增加一个延迟时间单位。由于本领域技术人员在阅读完上述实施例信号调整系统100所揭露的技术内容后,应可了解此一实施例的技术特征,故在此不另赘述。
综上所述,本发明的信号调整系统100,例如双倍速随机存取存储器系统,利用自我校正的机制来使得控制电路106上所接收到的传送信号Sr1-Sr16之间的相位差减小到一可被接受的范围,进而解决了现有技术中双倍速随机存取存储器系统所面临的问题。
以上所述仅为本发明的较佳实施例,凡依本发明申请专利范围所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (15)
1.一种信号调整系统,用于双倍速随机存取存储器系统,包含有:
信号产生装置,用以依据多个待输出信号来分别产生多个输出信号,所述多个待输出信号包含有第一待输出信号与至少第二待输出信号,所述多个输出信号包含有第一输出信号以及至少第二输出信号;
多个信号传送通道,耦接于所述信号产生装置,所述多个信号传送通道包含有:
第一信号传送通道,用来传送所述第一输出信号;
至少第二信号传送通道,用来传送所述第二输出信号;以及
第三信号传送通道,用以传送至少一检测结果;以及
控制装置,耦接于所述多个信号传送通道,用来接收对应所述第一输出信号的第一传送信号以及对应所述第二输出信号的第二传送信号,并检测所述第一传送信号与所述第二传送信号之间的相位差以产生所述检测结果至所述信号产生装置;
其中所述信号产生装置依据所述检测结果来调整所述第一输出信号与所述第二输出信号之间的相位差;所述信号产生装置设置于一存储器模块内;所述控制装置设置于一存储器控制器内;所述多个待输出信号均为所述存储器模块的数据信号;以及所述信号产生装置包含有:
锁存电路,具有耦接于所述第三信号传送通道的数据输入端,耦接于第四信号传送通道的时钟输入端,以及输出端;以及
延迟控制电路,耦接于所述锁存电路的所述输出端,用来依据所述锁存电路的输出来产生一调整信号以选择性地调整所述第一输出信号与所述第二输出信号之间的相位差。
2.如权利要求1所述的信号调整系统,特征在于,
所述多个待输出信号包含有多个第二待输出信号;
所述多个输出信号包含有多个第二输出信号;
所述控制装置接收对应所述第一输出信号的第一传送信号以及对应所述多个第二输出信号的多个第二传送信号,并检测所述第一传送信号与所述多个第二传送信号中每个第二传送信号之间的相位差,以分别产生对应所述多个第二传送信号的多个检测结果至所述信号产生装置;以及
所述信号产生装置依据所述多个检测结果来分别调整所述第一输出信号与所述多个第二输出信号中每个第二输出信号之间的相位差。
3.如权利要求2所述的信号调整系统,特征在于所述多个信号传送通道包含有多个第二信号传送通道,用以分别传送所述多个第二输出信号,以及所述控制装置包含有:
多工器,耦接于所述多个第二信号传送通道,用来依据一选择信号来选择性地输出所述多个第二传送信号中之一以产生一待测输出;以及
相位检测器,耦接于所述多工器和所述第一信号传送通道,用来检测所述第一传送信号以及所述待测输出之间的相位差以产生相对应的一检测结果。
4.如权利要求3所述的信号调整系统,特征在于所述控制装置还包含有:
控制电路,耦接于所述相位检测器与所述多工器之间,用来依据至少所述相位检测器的输出来产生所述选择信号。
5.如权利要求3所述的信号调整系统,特征在于所述控制电路还耦接至所述第一信号传送通道,并依据所述第一传送信号与所述相位检测器的输出来产生所述选择信号。
6.如权利要求1所述的信号调整系统,特征在于所述信号产生装置包含有:
第一延迟处理电路,用来对所述第一待输出信号延迟第一延迟时间以产生所述第一输出信号;
至少第二延迟处理电路,用来对所述第二待输出信号延迟第二延迟时间以产生所述第二输出信号;以及
设定模块,耦接于所述第二延迟处理电路,用来依据所述检测结果以选择性地调整所述第二延迟时间。
7.如权利要求6所述的信号调整系统,特征在于所述控制装置包含有延迟电路,耦接于所述第一信号传送通道,用来对所述第一传送信号延迟一特定延迟时间以产生一触发信号;所述多个信号传送通道还包含有所述第四信号传送通道,用以传送所述触发信号至所述设定模块;以及所述设定模块包含有所述锁存电路以及所述延迟控制电路,其中所述延迟控制电路另耦接于所述第二延迟处理电路,用来依据所述锁存电路的输出来产生的所述调整信号以选择性地调整所述第二延迟时间。
8.如权利要求6所述的信号调整系统,特征在于所述第一延迟处理电路和所述第二延迟处理电路中的每个延迟处理电路均包含有:
延迟电路,具有接收一待输出信号的第一输入端、耦接于所述设定模块的第二输入端以及输出一延迟输出信号的输出端,所述延迟电路对所述待输出信号延迟一延迟时间以产生所述延迟输出信号;以及
驱动电路,耦接于所述延迟电路,具有接收所述延迟输出信号的输入端以及产生一输出信号的输出端。
9.一种信号调整方法,用于双倍速随机存取存储器系统,包含有:
依据多个待输出信号来分别产生多个输出信号,所述多个待输出信号包含有第一待输出信号与至少第二待输出信号,所述多个输出信号包含有第一输出信号以及至少第二输出信号;
提供多个信号传送通道,包含有:
第一信号传送通道,用来传送所述第一输出信号;
至少第二信号传送通道,用来传送所述第二输出信号;以及
第三信号传送通道,用以传送至少一检测结果;
自所述第一信号传送通道接收对应所述第一输出信号的第一传送信号以及自所述第二信号传送通道接收对应所述第二输出信号的第二传送信号,并检测所述第一传送信号与所述第二传送信号之间的相位差以产生所述检测结果;以及
自所述第三信号传送通道接收所述检测结果,并依据所述检测结果来调整所述第一输出信号与所述第二输出信号之间的相位差;
其中所述依据多个待输出信号来分别产生多个输出信号的步骤是于一存储器模块内执行;所述自所述第一信号传送通道接收对应所述第一输出信号的第一传送信号以及自所述第二信号传送通道接收对应所述第二输出信号的第二传送信号,并检测所述第一传送信号与所述第二传送信号之间的相位差以产生所述检测结果的步骤是于一存储器控制器内执行;所述多个待输出信号均为所述存储器模块的数据信号;以及所述自所述第三信号传送通道接收所述检测结果,并依据所述检测结果来调整所述第一输出信号与所述第二输出信号之间的相位差的步骤包含有:
利用一锁存电路来接收所述检测结果与触发信号以产生一调整信号;以及
依据所述调整信号以选择性地调整所述第一输出信号与所述第二输出信号之间的相位差。
10.如权利要求9所述的信号调整方法,特征在于所述多个待输出信号包含有多个第二待输出信号,所述多个输出信号包含有多个第二输出信号,以及产生所述检测结果的步骤包含有:
接收对应所述第一输出信号的第一传送信号以及对应所述多个第二输出信号的多个第二传送信号,并检测所述第一传送信号与所述多个第二传送信号中每个第二传送信号之间的相位差以分别产生对应所述多个第二传送信号的多个检测结果;以及
依据所述检测结果来调整所述第一输出信号与所述第二输出信号之间的相位步骤包含有:
依据所述多个检测结果来分别调整所述第一输出信号与所述多个第二输出信号中每个第二输出信号之间的相位差。
11.如权利要求10所述的信号调整方法,特征在于提供所述多个信号传送通道的步骤包含有提供多个第二信号传送通道,用以分别传送所述多个第二输出信号,以及产生所述检测结果的步骤包含有:
依据一选择信号来选择性地输出所述多个第二传送信号之一以产生一待测输出;以及
检测所述第一传送信号以及所述待测输出之间的相位差以产生相对应的一检测结果。
12.如权利要求11所述的信号调整方法,特征在于产生所述检测结果的步骤还包含有:
依据至少所述第一传送信号以及所述待测输出之间的相位差来产生所述选择信号。
13.如权利要求11所述的信号调整方法,其中一控制电路还耦接至所述第一信号传送通道,并依据所述第一传送信号与所述相位检测器的输出来产生所述选择信号。
14.如权利要求9所述的信号调整方法,特征在于产生多个输出信号的步骤包含有:
对所述第一待输出信号延迟第一延迟时间以产生所述第一输出信号;
对所述第二待输出信号延迟第二延迟时间以产生所述第二输出信号;以及
依据所述检测结果来选择性地调整所述第二延迟时间。
15.如权利要求14所述的信号调整方法,特征在于接收所述第一传送信号以及所述第二传送信号的步骤包含有对所述第一传送信号延迟一特定延迟时间以产生所述触发信号;所述多个信号传送通道还包含有第四信号传送通道,用以传送所述触发信号至一设定模块;所述选择性地调整所述第二延迟时间的步骤包含有:
依据所述调整信号以选择性地调整所述第二延迟时间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910128971 CN101840725B (zh) | 2009-03-20 | 2009-03-20 | 信号调整系统与信号调整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910128971 CN101840725B (zh) | 2009-03-20 | 2009-03-20 | 信号调整系统与信号调整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101840725A CN101840725A (zh) | 2010-09-22 |
CN101840725B true CN101840725B (zh) | 2013-05-08 |
Family
ID=42744050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910128971 Active CN101840725B (zh) | 2009-03-20 | 2009-03-20 | 信号调整系统与信号调整方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101840725B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6372202B2 (ja) | 2014-07-07 | 2018-08-15 | ソニー株式会社 | 受信装置、送信装置、および通信システム |
US10515670B1 (en) * | 2018-06-13 | 2019-12-24 | Nanya Technology Corporation | Memory apparatus and voltage control method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1402259A (zh) * | 2001-08-03 | 2003-03-12 | 尔必达存储器股份有限公司 | 校准方法和存储系统 |
CN1815892A (zh) * | 2005-01-31 | 2006-08-09 | 瑞昱半导体股份有限公司 | 一种检测相位误差并产生控制信号的电路 |
CN101149967A (zh) * | 2006-09-20 | 2008-03-26 | 南亚科技股份有限公司 | 存储器控制电路与方法 |
-
2009
- 2009-03-20 CN CN 200910128971 patent/CN101840725B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1402259A (zh) * | 2001-08-03 | 2003-03-12 | 尔必达存储器股份有限公司 | 校准方法和存储系统 |
CN1815892A (zh) * | 2005-01-31 | 2006-08-09 | 瑞昱半导体股份有限公司 | 一种检测相位误差并产生控制信号的电路 |
CN101149967A (zh) * | 2006-09-20 | 2008-03-26 | 南亚科技股份有限公司 | 存储器控制电路与方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101840725A (zh) | 2010-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8913448B2 (en) | Apparatuses and methods for capturing data in a memory | |
KR101093000B1 (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
US7983101B2 (en) | Circuit for generating data strobe signal in DDR memory device and method therefor | |
CN100585727C (zh) | 半导体存储装置和用于高频操作的模块 | |
US7872940B2 (en) | Semiconductor memory device and method for testing the same | |
KR100915832B1 (ko) | 반도체 메모리 장치의 리드 동작 제어 회로 | |
KR100319503B1 (ko) | 반도체기억장치 | |
US6778464B2 (en) | Expanded operating frequency synchronous semiconductor memory device having wave pipeline structure and wave pipeline control method thereof | |
KR20120012274A (ko) | 데이터입력회로 | |
KR100907016B1 (ko) | 반도체 메모리 장치의 데이터 입력 회로 및 그 제어 방법 | |
CN101840725B (zh) | 信号调整系统与信号调整方法 | |
TWI401695B (zh) | 訊號調整系統與訊號調整方法 | |
KR101187639B1 (ko) | 집적회로 | |
KR20130070335A (ko) | 반도체 메모리 장치 | |
US8498175B2 (en) | Burst order control circuit | |
CN100550199C (zh) | 存储器控制电路与方法 | |
KR20130091034A (ko) | 반도체 메모리 장치 및 이를 포함하는 반도체 집적 회로 | |
US7705651B2 (en) | Delay circuit of semiconductor memory apparatus | |
US20120033511A1 (en) | Control circuit of read operation for semiconductor memory apparatus | |
KR100399895B1 (ko) | 고속의 데이터 라이트를 위한 디디알 메모리 | |
KR20110076673A (ko) | 반도체 메모리 장치 | |
US20110228627A1 (en) | Double data rate memory device having data selection circuit and data paths | |
KR20100050881A (ko) | 반도체 메모리 장치 | |
US6704243B2 (en) | Apparatus for generating memory-internal command signals from a memory operation command | |
KR20160075058A (ko) | 반도체 메모리 장치 및 그의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |