JP2705569B2 - ノイズ除去回路 - Google Patents
ノイズ除去回路Info
- Publication number
- JP2705569B2 JP2705569B2 JP6090094A JP9009494A JP2705569B2 JP 2705569 B2 JP2705569 B2 JP 2705569B2 JP 6090094 A JP6090094 A JP 6090094A JP 9009494 A JP9009494 A JP 9009494A JP 2705569 B2 JP2705569 B2 JP 2705569B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- edge noise
- leading edge
- delay
- trailing edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【産業上の利用分野】本発明はノイズ除去回路に関し、
特にパルスの立ち上がり時や立ち下がり時に発生するノ
イズを除去するノイズ除去回路に関する。
特にパルスの立ち上がり時や立ち下がり時に発生するノ
イズを除去するノイズ除去回路に関する。
【０００２】
【従来の技術】従来、この種のノイズ除去回路は、例え
ば、特開昭６１−９８０１４号公報に開示されている。
図３に示すように、従来のノイズ除去回路は、入力信号
Ｄinをそれに重畳されたノイズのノイズ幅Ｔn よりも長
い遅延時間Ｔd だけ遅延させ、遅延信号Ｄd を出力する
遅延回路３１と、遅延信号Ｄd をクロック入力端子（Ｃ
Ｋ）に入力し、入力信号Ｄinをデータ入力端子（Ｄ）に
入力し、データ出力端子（Ｑ）からフリップフロップ出
力信号Ｄffを出力するＤタイプ−プリップフロップ３２
と、入力信号Ｄinとフリップフロップ出力信号Ｄffとの
論理積を実行し、出力信号Ｄout を出力するアンドゲー
ト３３とを有している。尚、上記公開公報にはアンドゲ
ートがない。
ば、特開昭６１−９８０１４号公報に開示されている。
図３に示すように、従来のノイズ除去回路は、入力信号
Ｄinをそれに重畳されたノイズのノイズ幅Ｔn よりも長
い遅延時間Ｔd だけ遅延させ、遅延信号Ｄd を出力する
遅延回路３１と、遅延信号Ｄd をクロック入力端子（Ｃ
Ｋ）に入力し、入力信号Ｄinをデータ入力端子（Ｄ）に
入力し、データ出力端子（Ｑ）からフリップフロップ出
力信号Ｄffを出力するＤタイプ−プリップフロップ３２
と、入力信号Ｄinとフリップフロップ出力信号Ｄffとの
論理積を実行し、出力信号Ｄout を出力するアンドゲー
ト３３とを有している。尚、上記公開公報にはアンドゲ
ートがない。
【０００３】次に、図４を参照して、図３に示した従来
のノイズ除去回路の動作について説明する。図４におい
て、第１乃至第４行には、それぞれ、入力信号Ｄin，遅
延信号Ｄd ，フリップフロップ出力信号Ｄff，および出
力信号Ｄout が示されている。
のノイズ除去回路の動作について説明する。図４におい
て、第１乃至第４行には、それぞれ、入力信号Ｄin，遅
延信号Ｄd ，フリップフロップ出力信号Ｄff，および出
力信号Ｄout が示されている。
【０００４】遅延回路３１により入力信号Ｄinがノイズ
幅Ｔn よりも遅れた遅延信号Ｄd がＤタイプ−プリップ
フロップ３２のクロック入力端子（ＣＫ）に供給され、
Ｄタイプ−プリップフロップ３２のデータ入力端子
（Ｄ）には入力信号Ｄinが遅延を持たずに供給されるの
で、入力信号Ｄinに重畳したノイズの立ち上がりをクロ
ックとして認識した時点では、データ入力端子（Ｄ）に
供給される入力信号Ｄinは論理“０”レベルとなる。そ
の結果、入力信号Ｄinとフリップフロップ出力信号Ｄff
との論理積をアンドゲート３３で実行すると、その出力
信号Ｄout にはノイズが取り除かれた信号が生成され
る。
幅Ｔn よりも遅れた遅延信号Ｄd がＤタイプ−プリップ
フロップ３２のクロック入力端子（ＣＫ）に供給され、
Ｄタイプ−プリップフロップ３２のデータ入力端子
（Ｄ）には入力信号Ｄinが遅延を持たずに供給されるの
で、入力信号Ｄinに重畳したノイズの立ち上がりをクロ
ックとして認識した時点では、データ入力端子（Ｄ）に
供給される入力信号Ｄinは論理“０”レベルとなる。そ
の結果、入力信号Ｄinとフリップフロップ出力信号Ｄff
との論理積をアンドゲート３３で実行すると、その出力
信号Ｄout にはノイズが取り除かれた信号が生成され
る。
【０００５】
【発明が解決しようとする課題】上述した従来のノイズ
除去回路では、遅延回路３１の遅延時間Ｔd の長さだけ
出力信号Ｄout の論理“１”レベルの区間（パルス幅）
が入力信号Ｄinのそれよりも短くなるため、デューティ
比を保つことができない。また、入力信号Ｄinの立ち下
がり時に発生する後縁ノイズを除去することを考慮して
いないため、立ち下がり時の後縁ノイズを除去できない
という欠点がある。
除去回路では、遅延回路３１の遅延時間Ｔd の長さだけ
出力信号Ｄout の論理“１”レベルの区間（パルス幅）
が入力信号Ｄinのそれよりも短くなるため、デューティ
比を保つことができない。また、入力信号Ｄinの立ち下
がり時に発生する後縁ノイズを除去することを考慮して
いないため、立ち下がり時の後縁ノイズを除去できない
という欠点がある。
【０００６】それ故に本発明の課題は、デューティ比を
保つことができるノイズ除去回路を提供することにあ
る。
保つことができるノイズ除去回路を提供することにあ
る。
【０００７】本発明の他の課題は、立ち上がり時に発生
する前縁ノイズばかりでなく、立ち下がり時に発生する
後縁ノイズをも確実に除去することができるノイズ除去
回路を提供することにある。
する前縁ノイズばかりでなく、立ち下がり時に発生する
後縁ノイズをも確実に除去することができるノイズ除去
回路を提供することにある。
【０００８】
【課題を解決するための手段】本発明のノイズ除去回路
は、所定の入力パルス周期で所定の入力パルス幅を有す
る入力パルス列から成り、かつ入力パルスの立ち上がり
時および立ち下がり時にそれぞれ発生する前縁ノイズお
よび後縁ノイズが重畳された入力信号を受け、この入力
信号から前縁ノイズと後縁ノイズとを除去した、入力パ
ルス周期に等しい出力パルス周期でかつ入力パルス幅と
実質的に等しい出力パルス幅を有する出力パルス列から
成る出力信号を出力するノイズ除去回路であって、入力
信号から前縁ノイズを除去して前縁ノイズ除去信号を出
力する前縁ノイズ除去回路と、前縁ノイズ除去信号から
後縁ノイズを除去して出力信号を出力する後縁ノイズ除
去回路とを有し、前縁ノイズ除去回路は、入力信号を所
定の主遅延時間だけ遅延させ、主遅延信号を出力する主
遅延素子と、入力信号と主遅延信号とに基づいて前縁ノ
イズ除去指示信号を出力する前縁ノイズ除去指示信号発
生部と、前縁ノイズ除去指示信号によって、主遅延信号
から前縁ノイズを除去して前縁ノイズ除去信号を出力す
る前縁ノイズ除去部とを有し、後縁ノイズ除去回路は、
前縁ノイズ除去信号を所定の主遅延時間に等しい所定の
副遅延時間だけ遅延させ、副遅延信号を出力する副遅延
素子と、前縁ノイズ除去信号と副遅延信号とに基づいて
後縁ノイズ除去指示信号を出力する後縁ノイズ除去指示
信号発生部と、後縁ノイズ除去 指示信号によって、副遅
延信号から後縁ノイズを除去して出力信号を出力する後
縁ノイズ除去部とを有し、前縁ノイズ除去指示信号発生
部の応答時間と後縁ノイズ除去指示信号発生部の応答時
間とを等しく設定し、かつ所定の主遅延時間および副遅
延時間を前縁ノイズ除去指示信号発生部および後縁ノイ
ズ除去指示信号発生部の応答時間より長くなるように設
定したことを特徴とする。
は、所定の入力パルス周期で所定の入力パルス幅を有す
る入力パルス列から成り、かつ入力パルスの立ち上がり
時および立ち下がり時にそれぞれ発生する前縁ノイズお
よび後縁ノイズが重畳された入力信号を受け、この入力
信号から前縁ノイズと後縁ノイズとを除去した、入力パ
ルス周期に等しい出力パルス周期でかつ入力パルス幅と
実質的に等しい出力パルス幅を有する出力パルス列から
成る出力信号を出力するノイズ除去回路であって、入力
信号から前縁ノイズを除去して前縁ノイズ除去信号を出
力する前縁ノイズ除去回路と、前縁ノイズ除去信号から
後縁ノイズを除去して出力信号を出力する後縁ノイズ除
去回路とを有し、前縁ノイズ除去回路は、入力信号を所
定の主遅延時間だけ遅延させ、主遅延信号を出力する主
遅延素子と、入力信号と主遅延信号とに基づいて前縁ノ
イズ除去指示信号を出力する前縁ノイズ除去指示信号発
生部と、前縁ノイズ除去指示信号によって、主遅延信号
から前縁ノイズを除去して前縁ノイズ除去信号を出力す
る前縁ノイズ除去部とを有し、後縁ノイズ除去回路は、
前縁ノイズ除去信号を所定の主遅延時間に等しい所定の
副遅延時間だけ遅延させ、副遅延信号を出力する副遅延
素子と、前縁ノイズ除去信号と副遅延信号とに基づいて
後縁ノイズ除去指示信号を出力する後縁ノイズ除去指示
信号発生部と、後縁ノイズ除去 指示信号によって、副遅
延信号から後縁ノイズを除去して出力信号を出力する後
縁ノイズ除去部とを有し、前縁ノイズ除去指示信号発生
部の応答時間と後縁ノイズ除去指示信号発生部の応答時
間とを等しく設定し、かつ所定の主遅延時間および副遅
延時間を前縁ノイズ除去指示信号発生部および後縁ノイ
ズ除去指示信号発生部の応答時間より長くなるように設
定したことを特徴とする。
【０００９】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【００１０】図１を参照して、本発明の一実施例による
ノイズ除去回路について説明する。本実施例のノイズ除
去回路は、所定の入力パルス周期Ｔipで所定の入力パル
ス幅（論理“１”レベルの区間）Ｔiwを有する入力パル
ス列Ｐi から成り、かつ入力パルスＰi の立ち上がり時
および立ち下がり時にそれぞれ発生する前縁ノイズＮld
および後縁ノイズＮtlが重畳された入力信号Ｄinを受
け、この入力信号Ｄinから上記前縁ノイズＮldと上記後
縁ノイズＮtlとを除去した、入力パルス周期Ｔipに等し
い出力パルス周期Ｔopでかつ入力パルス幅Ｔiwと実質的
に等しい出力パルス幅Ｔowを有する出力パルス列ＰO か
ら成る出力信号Ｄout を出力する回路である。
ノイズ除去回路について説明する。本実施例のノイズ除
去回路は、所定の入力パルス周期Ｔipで所定の入力パル
ス幅（論理“１”レベルの区間）Ｔiwを有する入力パル
ス列Ｐi から成り、かつ入力パルスＰi の立ち上がり時
および立ち下がり時にそれぞれ発生する前縁ノイズＮld
および後縁ノイズＮtlが重畳された入力信号Ｄinを受
け、この入力信号Ｄinから上記前縁ノイズＮldと上記後
縁ノイズＮtlとを除去した、入力パルス周期Ｔipに等し
い出力パルス周期Ｔopでかつ入力パルス幅Ｔiwと実質的
に等しい出力パルス幅Ｔowを有する出力パルス列ＰO か
ら成る出力信号Ｄout を出力する回路である。
【００１１】図示のノイズ除去回路は、入力信号Ｄinか
ら前縁ノイズＮldを除去する前縁ノイズ除去回路１０
と、入力信号Ｄinから後縁ノイズＮtlを除去する後縁ノ
イズ除去回路２０とを有する。
ら前縁ノイズＮldを除去する前縁ノイズ除去回路１０
と、入力信号Ｄinから後縁ノイズＮtlを除去する後縁ノ
イズ除去回路２０とを有する。
【００１２】前縁ノイズ除去回路１０は、入力信号Ｄin
から前縁ノイズＮldを取り除きかつ反転した信号（以
下、前縁ノイズ除去反転信号と呼ぶ）Ｄlne を出力す
る。前縁ノイズ除去回路１０は、第１及び第２の主遅延
素子１１、１２と、第１のインバータ１３と、第１の再
トリガ形モノステーブル・マルチバイブレータ（モノマ
ルチ）１４と、第１のノアゲート１５とから構成されて
いる。
から前縁ノイズＮldを取り除きかつ反転した信号（以
下、前縁ノイズ除去反転信号と呼ぶ）Ｄlne を出力す
る。前縁ノイズ除去回路１０は、第１及び第２の主遅延
素子１１、１２と、第１のインバータ１３と、第１の再
トリガ形モノステーブル・マルチバイブレータ（モノマ
ルチ）１４と、第１のノアゲート１５とから構成されて
いる。
【００１３】第１の主遅延素子１１は、入力信号Ｄinを
第１の主遅延時間Ｔdm1 だけ遅延させ、第１の主遅延信
号Ｄdm1 を出力する。この第１の主遅延時間Ｔdm1 は、
第１の再トリガ形モノステーブル・マルチバイブレータ
１４に入力信号Ｄinが入力されてから出力されるまでの
時間（第１のバイブレータ応答時間）Ｔbr1 より長くな
るように設定されている（Ｔdm1 ＞Ｔbr1 ）。第２の主
遅延素子１２は、第１の主遅延信号Ｄdm1 を第２の主遅
延時間Ｔdm2 だけ遅延させ、第２の主遅延信号Ｄdm2 を
出力する。第２の主遅延時間Ｔdm2 は、入力信号Ｄinが
第１及び第２の主遅延素子１１及び１２と第１のインバ
ータ１３とを通過する時間（Ｔdm1 ＋Ｔdm2 ＋Ｔi1）が
入力信号Ｄinの立ち上がり時に発生する前縁ノイズＮld
の前縁ノイズ幅Ｔlnより長くなるように設定されている
（（Ｔdm1 ＋Ｔdm2 ＋Ｔi1）＞Ｔln）。第１のインバー
タ１３は、第２の主遅延信号Ｄm2を反転し、第１の反転
遅延時間Ｔi1経過後に第１の反転信号Ｄi1を出力する。
第１の主遅延時間Ｔdm1 だけ遅延させ、第１の主遅延信
号Ｄdm1 を出力する。この第１の主遅延時間Ｔdm1 は、
第１の再トリガ形モノステーブル・マルチバイブレータ
１４に入力信号Ｄinが入力されてから出力されるまでの
時間（第１のバイブレータ応答時間）Ｔbr1 より長くな
るように設定されている（Ｔdm1 ＞Ｔbr1 ）。第２の主
遅延素子１２は、第１の主遅延信号Ｄdm1 を第２の主遅
延時間Ｔdm2 だけ遅延させ、第２の主遅延信号Ｄdm2 を
出力する。第２の主遅延時間Ｔdm2 は、入力信号Ｄinが
第１及び第２の主遅延素子１１及び１２と第１のインバ
ータ１３とを通過する時間（Ｔdm1 ＋Ｔdm2 ＋Ｔi1）が
入力信号Ｄinの立ち上がり時に発生する前縁ノイズＮld
の前縁ノイズ幅Ｔlnより長くなるように設定されている
（（Ｔdm1 ＋Ｔdm2 ＋Ｔi1）＞Ｔln）。第１のインバー
タ１３は、第２の主遅延信号Ｄm2を反転し、第１の反転
遅延時間Ｔi1経過後に第１の反転信号Ｄi1を出力する。
【００１４】第１の再トリガ形モノステーブル・マルチ
バイブレータ１４は、入力信号Ｄinをトリガ信号とし
て、第１の反転信号Ｄi1をイネーブル信号として受け、
第１の反転信号Ｄi1が論理“１”レベルの間、入力信号
Ｄinの各立ち上がりをトリガとして、第１のバイブレー
タ応答時間Ｔbr1 経過後に、所定の第１のパルス幅Ｔpw
1 以上のパルス幅をもつ第１のバイブレータ出力信号Ｄ
b1を出力する。ここで、第１のパルス幅Ｔpw1 は、前縁
ノイズＮldの前縁ノイズ幅Ｔlnより長く、かつ入力パル
ス幅Ｔiwより短い幅をもつように設定されている（Ｔln
＜Ｔpw1 ＜Ｔiw）。第１のノアゲート１５は、第１の主
遅延信号Ｄdm1 と第１のバイブレータ出力信号Ｄb1との
ノア演算を実行し、第１のノア演算結果信号を出力す
る。立ち上がりノイズ除去部１０は、この第１のノア演
算結果信号を上記前縁ノイズ除去反転信号Ｄlne として
出力する。
バイブレータ１４は、入力信号Ｄinをトリガ信号とし
て、第１の反転信号Ｄi1をイネーブル信号として受け、
第１の反転信号Ｄi1が論理“１”レベルの間、入力信号
Ｄinの各立ち上がりをトリガとして、第１のバイブレー
タ応答時間Ｔbr1 経過後に、所定の第１のパルス幅Ｔpw
1 以上のパルス幅をもつ第１のバイブレータ出力信号Ｄ
b1を出力する。ここで、第１のパルス幅Ｔpw1 は、前縁
ノイズＮldの前縁ノイズ幅Ｔlnより長く、かつ入力パル
ス幅Ｔiwより短い幅をもつように設定されている（Ｔln
＜Ｔpw1 ＜Ｔiw）。第１のノアゲート１５は、第１の主
遅延信号Ｄdm1 と第１のバイブレータ出力信号Ｄb1との
ノア演算を実行し、第１のノア演算結果信号を出力す
る。立ち上がりノイズ除去部１０は、この第１のノア演
算結果信号を上記前縁ノイズ除去反転信号Ｄlne として
出力する。
【００１５】後縁ノイズ除去部２０は、前縁ノイズ除去
反転信号Ｄlne の立ち上がり時に発生するノイズ、すな
わち、入力信号Ｄinの後縁ノイズＮtlを取り除き、出力
信号Ｄout を出力する。後縁ノイズ除去部２０は、上記
前縁ノイズ除去部１０と同様の構成を有する。すなわ
ち、後縁ノイズ除去部２０は、第１及び第２の副遅延素
子２１、２２と、第２のインバータ２３と、第２の再ト
リガ形モノステーブル・マルチバイブレータ（モノマル
チ）２４と、第２のノアゲート２５とから構成されてい
る。
反転信号Ｄlne の立ち上がり時に発生するノイズ、すな
わち、入力信号Ｄinの後縁ノイズＮtlを取り除き、出力
信号Ｄout を出力する。後縁ノイズ除去部２０は、上記
前縁ノイズ除去部１０と同様の構成を有する。すなわ
ち、後縁ノイズ除去部２０は、第１及び第２の副遅延素
子２１、２２と、第２のインバータ２３と、第２の再ト
リガ形モノステーブル・マルチバイブレータ（モノマル
チ）２４と、第２のノアゲート２５とから構成されてい
る。
【００１６】第１の副遅延素子２１は、前縁ノイズ除去
反転信号Ｄlne を第１の副遅延時間Ｔds1 だけ遅延さ
せ、第１の副遅延信号Ｄds1 を出力する。この第１の副
遅延時間Ｔds1 は、第２の再トリガ形モノステーブル・
マルチバイブレータ２４に前縁ノイズ除去反転信号Ｄln
e が入力されてから出力されるまでの時間（第２のバイ
ブレータ応答時間）Ｔbr2 より長くなるように設定され
ている（Ｔds1 ＞Ｔbr2）。第２の副遅延素子２２は、
第１の副遅延信号Ｄds1 を第２の副遅延時間Ｔds2 だけ
遅延させ、第２の副遅延信号Ｄs2を出力する。第２の副
遅延時間Ｔds2 は、前縁ノイズ除去反転信号Ｄlne が第
１及び第２の副遅延素子２１及び２２と第２のインバー
タ２３とを通過する時間（Ｔds1 ＋Ｔds2 ＋Ｔi2）が入
力信号Ｄinの立ち下がり時に発生する後縁ノイズＮtlの
後縁ノイズ幅Ｔtnより長くなるように設定されている
（（Ｔds1 ＋Ｔds2 ＋Ｔi2）＞Ｔtn）。第２のインバー
タ２３は、第２の副遅延信号Ｄds2 を反転し、第２の反
転遅延時間Ｔi2経過後に第２の反転信号Ｄi2を出力す
る。
反転信号Ｄlne を第１の副遅延時間Ｔds1 だけ遅延さ
せ、第１の副遅延信号Ｄds1 を出力する。この第１の副
遅延時間Ｔds1 は、第２の再トリガ形モノステーブル・
マルチバイブレータ２４に前縁ノイズ除去反転信号Ｄln
e が入力されてから出力されるまでの時間（第２のバイ
ブレータ応答時間）Ｔbr2 より長くなるように設定され
ている（Ｔds1 ＞Ｔbr2）。第２の副遅延素子２２は、
第１の副遅延信号Ｄds1 を第２の副遅延時間Ｔds2 だけ
遅延させ、第２の副遅延信号Ｄs2を出力する。第２の副
遅延時間Ｔds2 は、前縁ノイズ除去反転信号Ｄlne が第
１及び第２の副遅延素子２１及び２２と第２のインバー
タ２３とを通過する時間（Ｔds1 ＋Ｔds2 ＋Ｔi2）が入
力信号Ｄinの立ち下がり時に発生する後縁ノイズＮtlの
後縁ノイズ幅Ｔtnより長くなるように設定されている
（（Ｔds1 ＋Ｔds2 ＋Ｔi2）＞Ｔtn）。第２のインバー
タ２３は、第２の副遅延信号Ｄds2 を反転し、第２の反
転遅延時間Ｔi2経過後に第２の反転信号Ｄi2を出力す
る。
【００１７】第２の再トリガ形モノステーブル・マルチ
バイブレータ２４は、前縁ノイズ除去反転信号Ｄlne を
トリガ信号として、第２の反転信号Ｄi2をイネーブル信
号として受け、第２の反転信号Ｄi2が論理“１”レベル
の間、前縁ノイズ除去反転信号Ｄlne の各立ち上がりを
トリガとして、第２のバイブレータ応答時間Ｔbr2 経過
後に、所定の第２のパルス幅Ｔpw2 以上のパルス幅をも
つ第２のバイブレータ出力信号Ｄb2を出力する。第２の
パルス幅Ｔpw2 は、後縁ノイズＮtlの後縁ノイズ幅Ｔtn
より長く、かつ入力パルス周期Ｔipから入力パルス幅Ｔ
iwを差し引いた入力パルス休止区間（Ｔip−Ｔiw）より
短い幅をもつように設定されている（Ｔtn＜Ｔpw2 ＜
（Ｔip−Ｔiw））。第２のノアゲート２５は、第１の副
遅延信号Ｄds1 と第２のバイブレータ出力信号Ｄb2との
ノア演算を実行し、第２のノア演算結果信号を出力す
る。後縁ノイズ除去部２０は、この第２のノア演算結果
信号を上記出力信号Ｄout として出力する。
バイブレータ２４は、前縁ノイズ除去反転信号Ｄlne を
トリガ信号として、第２の反転信号Ｄi2をイネーブル信
号として受け、第２の反転信号Ｄi2が論理“１”レベル
の間、前縁ノイズ除去反転信号Ｄlne の各立ち上がりを
トリガとして、第２のバイブレータ応答時間Ｔbr2 経過
後に、所定の第２のパルス幅Ｔpw2 以上のパルス幅をも
つ第２のバイブレータ出力信号Ｄb2を出力する。第２の
パルス幅Ｔpw2 は、後縁ノイズＮtlの後縁ノイズ幅Ｔtn
より長く、かつ入力パルス周期Ｔipから入力パルス幅Ｔ
iwを差し引いた入力パルス休止区間（Ｔip−Ｔiw）より
短い幅をもつように設定されている（Ｔtn＜Ｔpw2 ＜
（Ｔip−Ｔiw））。第２のノアゲート２５は、第１の副
遅延信号Ｄds1 と第２のバイブレータ出力信号Ｄb2との
ノア演算を実行し、第２のノア演算結果信号を出力す
る。後縁ノイズ除去部２０は、この第２のノア演算結果
信号を上記出力信号Ｄout として出力する。
【００１８】次に、図２を参照して、図１に示したノイ
ズ除去回路の動作について説明する。図２において、第
１乃至第５行目にそれぞれ入力信号Ｄin，第１の反転信
号Ｄi1，第１の主遅延信号Ｄdm1 ，第１のバイブレータ
出力信号Ｄb1，および前縁ノイズ除去反転信号Ｄlne を
示す。また、第６乃至第９行目にそれぞれ第２の反転信
号Ｄi2，第１の副遅延信号Ｄds1 ，第２のバイブレータ
出力信号Ｄb2, および出力信号Ｄout を示す。
ズ除去回路の動作について説明する。図２において、第
１乃至第５行目にそれぞれ入力信号Ｄin，第１の反転信
号Ｄi1，第１の主遅延信号Ｄdm1 ，第１のバイブレータ
出力信号Ｄb1，および前縁ノイズ除去反転信号Ｄlne を
示す。また、第６乃至第９行目にそれぞれ第２の反転信
号Ｄi2，第１の副遅延信号Ｄds1 ，第２のバイブレータ
出力信号Ｄb2, および出力信号Ｄout を示す。
【００１９】図２の例では、入力信号Ｄinとして、第１
の入力パルスＰi1と、それに引き続く第２の入力パルス
Ｐi2とを有する信号を示してある。第１の入力パルスＰ
i1にはその立ち上がり時およびその立ち下がり時にそれ
ぞれ発生した前縁ノイズＮldおよび後縁ノイズＮtlが重
畳されている。これに対して、第２の入力パルスＰi2に
はこのようなノイズが重畳されていない。
の入力パルスＰi1と、それに引き続く第２の入力パルス
Ｐi2とを有する信号を示してある。第１の入力パルスＰ
i1にはその立ち上がり時およびその立ち下がり時にそれ
ぞれ発生した前縁ノイズＮldおよび後縁ノイズＮtlが重
畳されている。これに対して、第２の入力パルスＰi2に
はこのようなノイズが重畳されていない。
【００２０】最初に、前縁ノイズＮld及び後縁ノイズＮ
tlが重畳された第１の入力パルスＰi1が本ノイズ除去回
路に供給された場合の動作について説明する。先ず、前
縁ノイズ除去回路１０の動作について説明し、後で、後
縁ノイズ除去回路２０の動作について説明する。
tlが重畳された第１の入力パルスＰi1が本ノイズ除去回
路に供給された場合の動作について説明する。先ず、前
縁ノイズ除去回路１０の動作について説明し、後で、後
縁ノイズ除去回路２０の動作について説明する。
【００２１】前縁ノイズ除去回路１０において、前縁ノ
イズＮldが存在しているとき、第１の反転信号Ｄi1は論
理“１”レベルであるので、第１のモノステーブル・マ
ルチバイブレータ１４は前縁ノイズＮldの立ち上がりを
トリガとして、第１のバイブレータ応答時間Ｔbr1 経過
後、論理“１”レベルの第１のバイブレータ出力信号Ｄ
b1を出力する。また、第１の入力パルスＰi1の立ち上が
り時にもまだ第１の反転信号Ｄi1は論理“１”レベルを
保持している。したがって、この第１の入力パルスＰi1
の立ち上がり時にも再びトリガされ、第１のモノステー
ブル・マルチバイブレータ２４は論理“１”レベルの第
１のバイブレータ出力信号Ｄb1を出力し続ける。
イズＮldが存在しているとき、第１の反転信号Ｄi1は論
理“１”レベルであるので、第１のモノステーブル・マ
ルチバイブレータ１４は前縁ノイズＮldの立ち上がりを
トリガとして、第１のバイブレータ応答時間Ｔbr1 経過
後、論理“１”レベルの第１のバイブレータ出力信号Ｄ
b1を出力する。また、第１の入力パルスＰi1の立ち上が
り時にもまだ第１の反転信号Ｄi1は論理“１”レベルを
保持している。したがって、この第１の入力パルスＰi1
の立ち上がり時にも再びトリガされ、第１のモノステー
ブル・マルチバイブレータ２４は論理“１”レベルの第
１のバイブレータ出力信号Ｄb1を出力し続ける。
【００２２】一方、第１の主遅延回路１１は入力信号Ｄ
inを第１の主遅延時間Ｔdm1 だけ遅延させ、第１の主遅
延信号Ｄdm1 を出力する。また、第１のインバータ１３
は、入力信号Ｄinに対して第１および第２の主遅延時間
Ｔdm1 およびＴdm2 と第１の反転遅延時間Ｔi1とを加え
た時間（Ｔdm1 ＋Ｔdm2 ＋Ｔi1）の遅延を与えた第１の
反転信号Ｄi1を出力する。
inを第１の主遅延時間Ｔdm1 だけ遅延させ、第１の主遅
延信号Ｄdm1 を出力する。また、第１のインバータ１３
は、入力信号Ｄinに対して第１および第２の主遅延時間
Ｔdm1 およびＴdm2 と第１の反転遅延時間Ｔi1とを加え
た時間（Ｔdm1 ＋Ｔdm2 ＋Ｔi1）の遅延を与えた第１の
反転信号Ｄi1を出力する。
【００２３】第１の再トリガ形モノステーブル・マルチ
バイブレータ１４の第１のバイブレータ出力信号Ｄb1
は、上記第１の入力パルスＰi1の立ち上がりに第１のバ
イブレータ応答時間Ｔbr1 経過後応答してから第１のパ
ルス幅Ｔpw1 経過後に論理“０”レベルに戻る。この時
点では、第１の主遅延回路１１は、論理“１”レベルの
第１の主遅延信号Ｄdm1 を出力している。
バイブレータ１４の第１のバイブレータ出力信号Ｄb1
は、上記第１の入力パルスＰi1の立ち上がりに第１のバ
イブレータ応答時間Ｔbr1 経過後応答してから第１のパ
ルス幅Ｔpw1 経過後に論理“０”レベルに戻る。この時
点では、第１の主遅延回路１１は、論理“１”レベルの
第１の主遅延信号Ｄdm1 を出力している。
【００２４】第１のノアゲート１５は、第１の主遅延信
号Ｄdm1 と第１のバイブレータ出力信号Ｄb1とのノア演
算を実行して、第１のゲート応答時間Ｔgr1 経過後に、
第１の入力パルスＰi1に重畳された前縁ノイズＮldが除
去された、前縁ノイズ除去反転信号Ｄlne を出力する。
号Ｄdm1 と第１のバイブレータ出力信号Ｄb1とのノア演
算を実行して、第１のゲート応答時間Ｔgr1 経過後に、
第１の入力パルスＰi1に重畳された前縁ノイズＮldが除
去された、前縁ノイズ除去反転信号Ｄlne を出力する。
【００２５】すなわち、第１のバイブレータ出力信号Ｄ
b1は、前縁ノイズＮldの除去を指示するための前縁ノイ
ズ除去指示信号として使用される。換言すれば、第２の
主遅延素子１２と第２のインバータ１３と第１のモノス
テーブル・マルチバイブレータ１４との組み合わせは、
入力信号Ｄinと第１の主遅延信号Ｄdm1 とに基づいて前
縁ノイズ除去指示信号を出力する前縁ノイズ除去指示信
号発生部１６として働く。また、第１のノアゲート１５
は、前縁ノイズ除去指示信号によって、第１の主遅延回
路１１から出力される第１の主遅延信号Ｄdm1 から前縁
ノイズＮldを除去する前縁ノイズ除去部として働く。
b1は、前縁ノイズＮldの除去を指示するための前縁ノイ
ズ除去指示信号として使用される。換言すれば、第２の
主遅延素子１２と第２のインバータ１３と第１のモノス
テーブル・マルチバイブレータ１４との組み合わせは、
入力信号Ｄinと第１の主遅延信号Ｄdm1 とに基づいて前
縁ノイズ除去指示信号を出力する前縁ノイズ除去指示信
号発生部１６として働く。また、第１のノアゲート１５
は、前縁ノイズ除去指示信号によって、第１の主遅延回
路１１から出力される第１の主遅延信号Ｄdm1 から前縁
ノイズＮldを除去する前縁ノイズ除去部として働く。
【００２６】後縁ノイズ除去回路２０において、第１の
副遅延素子２１は、前縁ノイズ除去反転信号Ｄlne を第
１の副遅延時間Ｔds1 だけ遅延させ、第１の副遅延信号
Ｄds1 を出力する。第２のインバータ２３は、前縁ノイ
ズ除去反転信号Ｄlne に対して第１および第２の副遅延
時間Ｔds1 およびＴds2 と第２の反転遅延時間Ｔi2とを
加えた時間（Ｔds1 ＋Ｔds2 ＋Ｔi2）の遅延を与えた第
２の反転信号Ｄi2を出力する。従って、前縁ノイズ除去
反転信号Ｄlne が論理“１”レベルから論理“０”レベ
ルに変化した時点から（Ｔds1 ＋Ｔds2 ＋Ｔi2）の時間
経過後に第２の反転信号Ｄi2は論理“０”レベルから論
理“１”レベルに遷移する。
副遅延素子２１は、前縁ノイズ除去反転信号Ｄlne を第
１の副遅延時間Ｔds1 だけ遅延させ、第１の副遅延信号
Ｄds1 を出力する。第２のインバータ２３は、前縁ノイ
ズ除去反転信号Ｄlne に対して第１および第２の副遅延
時間Ｔds1 およびＴds2 と第２の反転遅延時間Ｔi2とを
加えた時間（Ｔds1 ＋Ｔds2 ＋Ｔi2）の遅延を与えた第
２の反転信号Ｄi2を出力する。従って、前縁ノイズ除去
反転信号Ｄlne が論理“１”レベルから論理“０”レベ
ルに変化した時点から（Ｔds1 ＋Ｔds2 ＋Ｔi2）の時間
経過後に第２の反転信号Ｄi2は論理“０”レベルから論
理“１”レベルに遷移する。
【００２７】第１の入力パルスＴi1の立ち下がり時に発
生する後縁ノイズＮtlと対応した箇所に、前縁ノイズ除
去反転信号Ｄlne の立ち上がり時にノイズが現れる。こ
の時点では、第２の反転信号Ｄi2が論理“１”レベルの
ままなので、第２の再トリガ形モノステーブル・マルチ
バイブレータ２４は前縁ノイズ除去反転信号Ｄlne のノ
イズの立ち上がりをトリガとして、第２のバイブレータ
応答時間Ｔbr2 経過後に論理“１”レベルの第２のバイ
ブレータ出力信号Ｄb2を出力する。また、第１の入力パ
ルスＰi1後のパルス休止区間に対応する前縁ノイズ除去
反転信号Ｄlneの立ち上がりを再びトリガとして、第２
の再トリガ形モノステーブル・マルチバイブレータ２４
は第２のバイブレータ応答時間Ｔbr2 に第２のパルス幅
Ｔpw2 を加えた時間（Ｔbr2 ＋Ｔpw2 ）、第２のバイブ
レータ出力信号Ｄb2として論理“１”レベルを保持し続
ける。
生する後縁ノイズＮtlと対応した箇所に、前縁ノイズ除
去反転信号Ｄlne の立ち上がり時にノイズが現れる。こ
の時点では、第２の反転信号Ｄi2が論理“１”レベルの
ままなので、第２の再トリガ形モノステーブル・マルチ
バイブレータ２４は前縁ノイズ除去反転信号Ｄlne のノ
イズの立ち上がりをトリガとして、第２のバイブレータ
応答時間Ｔbr2 経過後に論理“１”レベルの第２のバイ
ブレータ出力信号Ｄb2を出力する。また、第１の入力パ
ルスＰi1後のパルス休止区間に対応する前縁ノイズ除去
反転信号Ｄlneの立ち上がりを再びトリガとして、第２
の再トリガ形モノステーブル・マルチバイブレータ２４
は第２のバイブレータ応答時間Ｔbr2 に第２のパルス幅
Ｔpw2 を加えた時間（Ｔbr2 ＋Ｔpw2 ）、第２のバイブ
レータ出力信号Ｄb2として論理“１”レベルを保持し続
ける。
【００２８】第２のノアゲート２５により、第１の副遅
延信号Ｄds1 と第２のバイブレータ出力信号Ｄb2とのノ
ア演算を実行することにより、第２のゲート応答時間Ｔ
gr2経過後に、第１の入力パルスＰi1に重畳された後縁
ノイズＮtnが除去された、出力信号Ｄout の第１の出力
パルスＰo1を得ることができる。
延信号Ｄds1 と第２のバイブレータ出力信号Ｄb2とのノ
ア演算を実行することにより、第２のゲート応答時間Ｔ
gr2経過後に、第１の入力パルスＰi1に重畳された後縁
ノイズＮtnが除去された、出力信号Ｄout の第１の出力
パルスＰo1を得ることができる。
【００２９】すなわち、第２のバイブレータ出力信号Ｄ
b2は、後縁ノイズＮtlの除去を指示するための後縁ノイ
ズ除去指示信号として使用される。換言すれば、第２の
副遅延素子２２と第２のインバータ２３と第２の再トリ
ガ形モノステーブル・マルチバイブレータ２４との組み
合わせは、前縁ノイズ除去反転信号Ｄlne と第１の副遅
延信号Ｄds1 とに基づいて後縁ノイズ除去指示信号を出
力する後縁ノイズ除去指示信号発生部２６として働く。
また、第２のノアゲート２５は、後縁ノイズ除去指示信
号によって、第１の副遅延回路２１から出力される第１
の副遅延信号Ｄds1 から後縁ノイズＮtlを除去する後縁
ノイズ除去部として働く。
b2は、後縁ノイズＮtlの除去を指示するための後縁ノイ
ズ除去指示信号として使用される。換言すれば、第２の
副遅延素子２２と第２のインバータ２３と第２の再トリ
ガ形モノステーブル・マルチバイブレータ２４との組み
合わせは、前縁ノイズ除去反転信号Ｄlne と第１の副遅
延信号Ｄds1 とに基づいて後縁ノイズ除去指示信号を出
力する後縁ノイズ除去指示信号発生部２６として働く。
また、第２のノアゲート２５は、後縁ノイズ除去指示信
号によって、第１の副遅延回路２１から出力される第１
の副遅延信号Ｄds1 から後縁ノイズＮtlを除去する後縁
ノイズ除去部として働く。
【００３０】次に、ノイズのない第２の入力パルスＰi2
が本ノイズ除去回路に供給された場合の動作について説
明する。先ず、前縁ノイズ除去回路１０の動作について
説明し、後で、後縁ノイズ除去回路２０の動作について
説明する。
が本ノイズ除去回路に供給された場合の動作について説
明する。先ず、前縁ノイズ除去回路１０の動作について
説明し、後で、後縁ノイズ除去回路２０の動作について
説明する。
【００３１】前縁ノイズ除去回路１０において、第２の
入力パルスＰi2の立ち上がり時、第１の反転信号Ｄi1は
論理“１”レベルであるので、第１のモノステーブル・
マルチバイブレータ１４は第２の入力パルスＰi2の立ち
上がりをトリガとして、第１のバイブレータ応答時間Ｔ
br1 経過後、第１のパルス幅Ｔpw1 を持つ論理“１”レ
ベルの第１のバイブレータ出力信号Ｄb1を出力する。
入力パルスＰi2の立ち上がり時、第１の反転信号Ｄi1は
論理“１”レベルであるので、第１のモノステーブル・
マルチバイブレータ１４は第２の入力パルスＰi2の立ち
上がりをトリガとして、第１のバイブレータ応答時間Ｔ
br1 経過後、第１のパルス幅Ｔpw1 を持つ論理“１”レ
ベルの第１のバイブレータ出力信号Ｄb1を出力する。
【００３２】一方、第１の主遅延回路１１は入力信号Ｄ
inを第１の主遅延時間Ｔdm1 だけ遅延させ、第１の主遅
延信号Ｄdm1 を出力する。また、第１のインバータ１３
は、入力信号Ｄinに対して第１および第２の主遅延時間
Ｔdm1 およびＴdm2 と第１の反転遅延時間Ｔi1とを加え
た時間（Ｔdm1 ＋Ｔdm2 ＋Ｔi1）の遅延を与えた第１の
反転信号Ｄi1を出力する。
inを第１の主遅延時間Ｔdm1 だけ遅延させ、第１の主遅
延信号Ｄdm1 を出力する。また、第１のインバータ１３
は、入力信号Ｄinに対して第１および第２の主遅延時間
Ｔdm1 およびＴdm2 と第１の反転遅延時間Ｔi1とを加え
た時間（Ｔdm1 ＋Ｔdm2 ＋Ｔi1）の遅延を与えた第１の
反転信号Ｄi1を出力する。
【００３３】第１の再トリガ形モノステーブル・マルチ
バイブレータ１４の第１のバイブレータ出力信号Ｄb1
は、上記第２の入力パルスＰi2の立ち上がりに第１のバ
イブレータ応答時間Ｔbr1 経過後応答してから第１のパ
ルス幅Ｔpw1 経過後に論理“０”レベルに戻る。この時
点では、第１の主遅延回路１１は、論理“１”レベルの
第１の主遅延信号Ｄdm1 を出力している。
バイブレータ１４の第１のバイブレータ出力信号Ｄb1
は、上記第２の入力パルスＰi2の立ち上がりに第１のバ
イブレータ応答時間Ｔbr1 経過後応答してから第１のパ
ルス幅Ｔpw1 経過後に論理“０”レベルに戻る。この時
点では、第１の主遅延回路１１は、論理“１”レベルの
第１の主遅延信号Ｄdm1 を出力している。
【００３４】第１のノアゲート１５は、第１の主遅延信
号Ｄdm1 と第１のバイブレータ出力信号Ｄb1とのノア演
算を実行することにより、第１のゲート応答時間Ｔgr1
経過後に、前縁ノイズ除去反転信号Ｄlne を出力する。
但し、第２の入力パルスＰi2にはもととも前縁ノイズが
重畳されていないので、前縁ノイズ除去反転信号Ｄlne
は第２の入力パルスＰi2を反転した信号と同等である。
号Ｄdm1 と第１のバイブレータ出力信号Ｄb1とのノア演
算を実行することにより、第１のゲート応答時間Ｔgr1
経過後に、前縁ノイズ除去反転信号Ｄlne を出力する。
但し、第２の入力パルスＰi2にはもととも前縁ノイズが
重畳されていないので、前縁ノイズ除去反転信号Ｄlne
は第２の入力パルスＰi2を反転した信号と同等である。
【００３５】後縁ノイズ除去回路２０において、第１の
副遅延素子２１は、前縁ノイズ除去反転信号Ｄlne を第
１の副遅延時間Ｔds1 だけ遅延させ、第１の副遅延信号
Ｄds1 を出力する。第２のインバータ２３は、前縁ノイ
ズ除去反転信号Ｄlne に対して第１および第２の副遅延
時間Ｔds1 およびＴds2 と第２の反転遅延時間Ｔi2とを
加えた時間（Ｔds1 ＋Ｔds2 ＋Ｔi2）の遅延を与えた第
２の反転信号Ｄi2を出力する。従って、前縁ノイズ除去
反転信号Ｄlne が論理“１”レベルから論理“０”レベ
ルに変化した時点から（Ｔds1 ＋Ｔds2 ＋Ｔi2）の時間
経過後に第２の反転信号Ｄi2は論理“０”レベルから論
理“１”レベルに遷移する。
副遅延素子２１は、前縁ノイズ除去反転信号Ｄlne を第
１の副遅延時間Ｔds1 だけ遅延させ、第１の副遅延信号
Ｄds1 を出力する。第２のインバータ２３は、前縁ノイ
ズ除去反転信号Ｄlne に対して第１および第２の副遅延
時間Ｔds1 およびＴds2 と第２の反転遅延時間Ｔi2とを
加えた時間（Ｔds1 ＋Ｔds2 ＋Ｔi2）の遅延を与えた第
２の反転信号Ｄi2を出力する。従って、前縁ノイズ除去
反転信号Ｄlne が論理“１”レベルから論理“０”レベ
ルに変化した時点から（Ｔds1 ＋Ｔds2 ＋Ｔi2）の時間
経過後に第２の反転信号Ｄi2は論理“０”レベルから論
理“１”レベルに遷移する。
【００３６】第２の入力パルスＰi2後のパルス休止区間
に対応する前縁ノイズ除去反転信号Ｄlne の立ち上がり
をトリガとして、第２の再トリガ形モノステーブル・マ
ルチバイブレータ２４は第２のバイブレータ応答時間Ｔ
br2 経過後に第２のパルス幅Ｔpw2 を持つ論理“１”レ
ベルの第２のバイブレータ出力信号Ｄb2を出力する。
に対応する前縁ノイズ除去反転信号Ｄlne の立ち上がり
をトリガとして、第２の再トリガ形モノステーブル・マ
ルチバイブレータ２４は第２のバイブレータ応答時間Ｔ
br2 経過後に第２のパルス幅Ｔpw2 を持つ論理“１”レ
ベルの第２のバイブレータ出力信号Ｄb2を出力する。
【００３７】第２のノアゲート２５は、第１の副遅延信
号Ｄds1 と第２のバイブレータ出力信号Ｄb2とのノア演
算を実行して、第２のゲート応答時間Ｔgr2 経過後に、
出力信号Ｄout の第２の出力パルスＰo2を出力する。
号Ｄds1 と第２のバイブレータ出力信号Ｄb2とのノア演
算を実行して、第２のゲート応答時間Ｔgr2 経過後に、
出力信号Ｄout の第２の出力パルスＰo2を出力する。
【００３８】次に、本発明では、出力信号Ｄout の出力
デューティ比（Ｔow／Ｔop）を入力信号Ｄinの入力デュ
ーティ比（Ｔiw／Ｔip）に等しくできるということにつ
いて説明する。ここで、ノイズが重畳されていない第２
の入力パルスＰi2の入力パルス幅Ｔiwは、その立ち上が
り時点から立ち下がり時点までの時間として既定でき
る。しかしながら、前縁ノイズＮldと後縁ノイズＮtlと
が重畳された第１の入力パルスＰi1の入力パルス幅Ｔiw
は一義的には既定できない。そこで、ここでは、前縁ノ
イズＮldの前縁ノイズ幅Ｔlnと後縁ノイズＮtlの後縁ノ
イズ幅Ｔtnとがほぼ等しいと見做し、図２に示すよう
に、前縁ノイズ幅Ｔlnを含めた第１の入力パルスＰi1の
幅を、第１の入力パルスＰi1の入力パルス幅Ｔiwである
と既定する。換言すれば、第１の入力パルスＰi1の実質
的な立ち上がり時点を前縁ノイズ幅Ｔlnの立ち上がり時
点とする。
デューティ比（Ｔow／Ｔop）を入力信号Ｄinの入力デュ
ーティ比（Ｔiw／Ｔip）に等しくできるということにつ
いて説明する。ここで、ノイズが重畳されていない第２
の入力パルスＰi2の入力パルス幅Ｔiwは、その立ち上が
り時点から立ち下がり時点までの時間として既定でき
る。しかしながら、前縁ノイズＮldと後縁ノイズＮtlと
が重畳された第１の入力パルスＰi1の入力パルス幅Ｔiw
は一義的には既定できない。そこで、ここでは、前縁ノ
イズＮldの前縁ノイズ幅Ｔlnと後縁ノイズＮtlの後縁ノ
イズ幅Ｔtnとがほぼ等しいと見做し、図２に示すよう
に、前縁ノイズ幅Ｔlnを含めた第１の入力パルスＰi1の
幅を、第１の入力パルスＰi1の入力パルス幅Ｔiwである
と既定する。換言すれば、第１の入力パルスＰi1の実質
的な立ち上がり時点を前縁ノイズ幅Ｔlnの立ち上がり時
点とする。
【００３９】第１の入力パルスＰi1の実質的な立ち上が
り時点から、第１のバイブレータ応答時間Ｔbr1 と第１
のゲート応答時間Ｔgr1 と第１の副遅延時間Ｔds1 と第
２のゲート応答時間Ｔgr2 とを加えた時間（Ｔbr1 ＋Ｔ
gr1 ＋Ｔds1 ＋Ｔgr2 ）経過後に第１の出力パルスＰo1
は立ち上がる。また、第１の入力パルスＰi1の立ち下が
り時点から、第１の主遅延時間Ｔdm1 と第１のゲート応
答時間Ｔgr1 と第２のバイブレータ応答時間Ｔbr2 と第
２のゲート応答時間Ｔgr2 とを加えた時間（Ｔdm1 ＋Ｔ
gr1 ＋Ｔbr2 ＋Ｔgr2 ）経過後に第１の出力パルスＰo1
は立ち下がる。同様に、第２の入力パルスＰi2の立ち上
がり時点から時間（Ｔbr1 ＋Ｔgr1 ＋Ｔds1 ＋Ｔgr2 ）
経過後に第２の出力パルスＰo2は立ち上がり、第２の入
力パルスＰi2の立ち下がり時点から時間（Ｔdm1 ＋Ｔgr
1 ＋Ｔbr2 ＋Ｔgr2 ）経過後に第２の出力パルスＰo2は
立ち下がる。したがって、第１のバイブレータ応答時間
Ｔbr1 と第２のバイブレータ応答時間Ｔbr2 とを等しく
設定し、かつ第１の主遅延時間Ｔdm1 と第１の副遅延時
間Ｔds1 とを等しく設定すれば、第１および第２の出力
パルスＰo1およびＰ02の出力パルス幅Ｔowは第１および
第２の入力パルスＰi1およびＰi2の入力パルス幅Ｔiwと
等しくなる。換言すれば、出力信号Ｄout の出力デュー
ティ比（Ｔow／Ｔop）を入力信号Ｄinの入力デューティ
比（Ｔiw／Ｔip）に等しくすることができる。
り時点から、第１のバイブレータ応答時間Ｔbr1 と第１
のゲート応答時間Ｔgr1 と第１の副遅延時間Ｔds1 と第
２のゲート応答時間Ｔgr2 とを加えた時間（Ｔbr1 ＋Ｔ
gr1 ＋Ｔds1 ＋Ｔgr2 ）経過後に第１の出力パルスＰo1
は立ち上がる。また、第１の入力パルスＰi1の立ち下が
り時点から、第１の主遅延時間Ｔdm1 と第１のゲート応
答時間Ｔgr1 と第２のバイブレータ応答時間Ｔbr2 と第
２のゲート応答時間Ｔgr2 とを加えた時間（Ｔdm1 ＋Ｔ
gr1 ＋Ｔbr2 ＋Ｔgr2 ）経過後に第１の出力パルスＰo1
は立ち下がる。同様に、第２の入力パルスＰi2の立ち上
がり時点から時間（Ｔbr1 ＋Ｔgr1 ＋Ｔds1 ＋Ｔgr2 ）
経過後に第２の出力パルスＰo2は立ち上がり、第２の入
力パルスＰi2の立ち下がり時点から時間（Ｔdm1 ＋Ｔgr
1 ＋Ｔbr2 ＋Ｔgr2 ）経過後に第２の出力パルスＰo2は
立ち下がる。したがって、第１のバイブレータ応答時間
Ｔbr1 と第２のバイブレータ応答時間Ｔbr2 とを等しく
設定し、かつ第１の主遅延時間Ｔdm1 と第１の副遅延時
間Ｔds1 とを等しく設定すれば、第１および第２の出力
パルスＰo1およびＰ02の出力パルス幅Ｔowは第１および
第２の入力パルスＰi1およびＰi2の入力パルス幅Ｔiwと
等しくなる。換言すれば、出力信号Ｄout の出力デュー
ティ比（Ｔow／Ｔop）を入力信号Ｄinの入力デューティ
比（Ｔiw／Ｔip）に等しくすることができる。
【００４０】尚、本発明は上述した実施例に限定され
ず、本発明の要旨を逸脱しない範囲内で種々の変形・変
更が可能であるのは勿論である。例えば、再トリガ形モ
ノステーブル・マルチバイブレータの代わりに、普通の
モノステーブル・マルチバイブレータを使用しても良
い。この場合、普通のモノステーブル・マルチバイブレ
ータの出力パルス幅をノイズが除去できる程度の幅に設
定すれば良い。
ず、本発明の要旨を逸脱しない範囲内で種々の変形・変
更が可能であるのは勿論である。例えば、再トリガ形モ
ノステーブル・マルチバイブレータの代わりに、普通の
モノステーブル・マルチバイブレータを使用しても良
い。この場合、普通のモノステーブル・マルチバイブレ
ータの出力パルス幅をノイズが除去できる程度の幅に設
定すれば良い。
【００４１】
【発明の効果】以上説明したように本発明は、入力パル
スの立ち上がり時に発生する前縁ノイズを除去する前縁
ノイズ除去回路と、入力パルスの立ち下がり時に発生す
る後縁ノイズを除去する後縁ノイズ除去回路とを設ける
ことにより、前縁ノイズと後縁ノイズとの両方が確実に
除去された出力パルスを得ることができる。また、本発
明によるノイズ除去回路によって生成された波形はデュ
ーティ比を保つという効果を奏する。
スの立ち上がり時に発生する前縁ノイズを除去する前縁
ノイズ除去回路と、入力パルスの立ち下がり時に発生す
る後縁ノイズを除去する後縁ノイズ除去回路とを設ける
ことにより、前縁ノイズと後縁ノイズとの両方が確実に
除去された出力パルスを得ることができる。また、本発
明によるノイズ除去回路によって生成された波形はデュ
ーティ比を保つという効果を奏する。
【図１】本発明の一実施例によるノイズ除去回路の構成
を示すブロック図である。
を示すブロック図である。
【図２】図１に示したノイズ除去回路の動作を説明する
ためのタイムチャートである。
ためのタイムチャートである。
【図３】従来のノイズ除去回路の構成を示すブロック図
である。
である。
【図４】図３に示したノイズ除去回路の動作を説明する
ためのタイムチャートである。
ためのタイムチャートである。
１０ 前縁ノイズ除去回路 １１，１２ 遅延素子 １３ インバータ １４ 再トリガ形モノステーブル・マルチバイブレー
タ（モノマルチ） １５ ノアゲート ２０ 後縁ノイズ除去回路 ２１，２２ 遅延素子 ２３ インバータ ２４ 再トリガ形モノステーブル・マルチバイブレー
タ（モノマルチ） ２５ ノアゲート
タ（モノマルチ） １５ ノアゲート ２０ 後縁ノイズ除去回路 ２１，２２ 遅延素子 ２３ インバータ ２４ 再トリガ形モノステーブル・マルチバイブレー
タ（モノマルチ） ２５ ノアゲート
Claims (6)
- 【請求項１】 所定の入力パルス周期で所定の入力パル
ス幅を有する入力パルス列から成り、かつ入力パルスの
立ち上がり時および立ち下がり時にそれぞれ発生する前
縁ノイズおよび後縁ノイズが重畳された入力信号を受
け、該入力信号から前記前縁ノイズと前記後縁ノイズと
を除去した、前記入力パルス周期に等しい出力パルス周
期でかつ前記入力パルス幅と実質的に等しい出力パルス
幅を有する出力パルス列から成る出力信号を出力するノ
イズ除去回路であって、 前記入力信号から前記前縁ノイズを除去して前縁ノイズ
除去信号を出力する前縁ノイズ除去回路（１０）と、前
記前縁ノイズ除去信号から前記後縁ノイズを除去して前
記出力信号を出力する後縁ノイズ除去回路（２０）とを
有し、 前記前縁ノイズ除去回路（１０）は、前記入力信号を所
定の主遅延時間だけ遅延させ、主遅延信号を出力する主
遅延素子（１１）と、前記入力信号と前記主遅延信号と
に基づいて前縁ノイズ除去指示信号を出力する前縁ノイ
ズ除去指示信号発生部（１６）と、前記前縁ノイズ除去
指示信号によって、前記主遅延信号から前記前縁ノイズ
を除去して前記前縁ノイズ除去信号を出力する前縁ノイ
ズ除去部（１５）とを有し、 前記後縁ノイズ除去回路（２０）は、前記前縁ノイズ除
去信号を前記所定の主遅延時間と等しい所定の副遅延時
間だけ遅延させ、副遅延信号を出力する副遅延素子（２
１）と、前記前縁ノイズ除去信号と副遅延信号とに基づ
いて後縁ノイズ除去指示信号を出力する後縁ノイズ除去
指示信号発生部（２６）と、前記後縁ノイズ除去指示信
号によって、前記副遅延信号から前記後縁ノイズを除去
して前記出力信号を出力する後縁ノイズ除去部（２５）
とを有し、 前記前縁ノイズ除去指示信号発生部（１６）の応答時間
と前記後縁ノイズ除去指示信号発生部（２６）の応答時
間とを等しく設定し、かつ前記所定の主遅延時間および
副遅延時間を前記前縁ノイズ除去指示信号発生部（１
６）および前記後縁ノイズ除去指示信号発生部（２６）
の応答時間より長くなるように設定した ことを特徴とす
るノイズ除去回路。 - 【請求項２】 所定の入力パルス周期で所定の入力パル
ス幅を有する入力パルス列から成り、かつ入力パルスの
立ち上がり時および立ち下がり時にそれぞれ発生する前
縁ノイズおよび後縁ノイズが重畳された入力信号を受
け、該入力信号から前記前縁ノイズと前記後縁ノイズと
を除去した、前記入力パルス周期に等しい出力パルス周
期でかつ前記入力パルス幅と実質的に等しい出力パルス
幅を有する出力パルス列から成る出力信号を出力するノ
イズ除去回路であって、 前記入力信号から前記前縁ノイズを取り除きかつ反転し
た前縁ノイズ除去反転信号を出力する前縁ノイズ除去回
路（１０）と、前記前縁ノイズ除去反転信号の立ち上が
り時に発生するノイズを取り除くことにより、前記入力
信号の前記後縁ノイズを取り除いて前記出力信号を出力
する後縁ノイズ除去回路（２０）とを有し、 前記前縁ノイズ除去回路（１０）は、前記入力信号を所
定の主遅延時間だけ遅延させ、主遅延信号を出力する主
遅延素子（１１）と、前記入力信号と前記主遅延信号と
に基づいて前縁ノイズ除去指示信号を出力する前縁ノイ
ズ除去指示信号発生部（１６）と、前記前縁ノイズ除去
指示信号によって、前記主遅延信号から前記前縁ノイズ
を除去して前記前縁ノイズ反転除去信号を出力する前縁
ノイズ除去部（１５）とを有し、 前記後縁ノイズ除去回路（２０）は、前記前縁ノイズ除
去反転信号を前記所定の主遅延時間と等しい所定の副遅
延時間だけ遅延させ、副遅延信号を出力する副遅延素子
（２１）と、前記前縁ノイズ除去信号と副遅延信号とに
基づいて後縁ノイズ除去指示信号を出力する後縁ノイズ
除去指示信号発生部（２６）と、前記後縁ノイズ除去指
示信号によって、前記副遅延信号から前記後縁ノイズを
除去して前記出力信号を出力する後縁ノイズ除去部（２
５）とを有し、 前記前縁ノイズ除去指示信号発生部（１６）の応答時間
と前記後縁ノイズ除去指示信号発生部（２６）の応答時
間とを等しく設定し、かつ前記所定の主遅延時間および
副遅延時間を前記前縁ノイズ除去指示信号発生部（１
６）および前記後縁ノイズ除去指示信号発生部（２６）
の応答時間より長くなるように設定したことを特徴とす
る ノイズ除去回路。 - 【請求項３】 前記前縁ノイズ除去指示信号発生部（１
６）は、前記主遅延信号を所定の付加主遅延時間だけ遅
延させ、付加主遅延信号を出力する付加主遅延素子（１
２）と、前記付加主遅延信号を反転して反転信号を出力
するインバータ（１３）と、前記入力信号をトリガ信号
として、前記反転信号をイネーブル信号として受け、所
定のパルス幅で既定されたパルス幅をもつバイブレータ
出力信号を前記前縁ノイズ除去指示信号として出力する
モノステーブル・マルチバイブレータ（１４）とから成
り、 前記前縁ノイズ除去部（１５）は、前記主遅延信号と前
記バイブレータ出力信号とのノア演算を実行し、ノア演
算結果信号を前記前縁ノイズ除去反転信号として出力す
るノアゲートから成る、請求項２記載のノイズ除去回
路。 - 【請求項４】 前記モノステーブル・マルチバイブレー
タ（１４）が再トリガ形モノステーブル・マルチバイブ
レータである、請求項３記載のノイズ除去回路。 - 【請求項５】 前記前縁ノイズ除去指示信号発生部（２
６）は、前記副遅延信号を所定の付加副遅延時間だけ遅
延させ、付加副遅延信号を出力する付加副遅延素子（２
２）と、前記付加副遅延信号を反転して反転信号を出力
するインバータ（２３）と、前記前縁ノイズ除去反転信
号をトリガ信号として、前記反転信号をイネーブル信号
として受け、所定のパルス幅で既定されたパルス幅をも
つバイブレータ出力信号を前記後縁ノイズ除去指示信号
として出力するモノステーブル・マルチバイブレータ
（２４）とから成り、 前記後縁ノイズ除去部（２５）は、前記副遅延信号と前
記バイブレータ出力信号とのノア演算を実行し、ノア演
算結果信号を前記出力信号として出力するノアゲートか
ら成る、請求項２記載のノイズ除去回路。 - 【請求項６】 前記モノステーブル・マルチバイブレー
タ（２４）が再トリガ形モノステーブル・マルチバイブ
レータである、請求項５記載のノイズ除去回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6090094A JP2705569B2 (ja) | 1994-04-27 | 1994-04-27 | ノイズ除去回路 |
| US08/429,686 US5572549A (en) | 1994-04-27 | 1995-04-27 | Noise cancel circuit capable of cancelling noise from a pulse signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6090094A JP2705569B2 (ja) | 1994-04-27 | 1994-04-27 | ノイズ除去回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07297690A JPH07297690A (ja) | 1995-11-10 |
| JP2705569B2 true JP2705569B2 (ja) | 1998-01-28 |
Family
ID=13988940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6090094A Expired - Lifetime JP2705569B2 (ja) | 1994-04-27 | 1994-04-27 | ノイズ除去回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5572549A (ja) |
| JP (1) | JP2705569B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100221086B1 (ko) * | 1996-01-17 | 1999-09-15 | 윤종용 | 모뎀의 신호 안정화 통화 유지 장치 |
| JP2001203763A (ja) * | 2000-01-24 | 2001-07-27 | Nec Ic Microcomput Syst Ltd | 信号伝送方法および装置、データ処理装置 |
| KR100380272B1 (ko) | 2001-04-04 | 2003-04-18 | 주식회사 하이닉스반도체 | 노이즈 제거회로 |
| US6914951B2 (en) * | 2001-07-24 | 2005-07-05 | Hewlett-Packard Development Company, L.P. | Method and apparatus for a digital logic input signal noise filter |
| TW531964B (en) * | 2001-12-31 | 2003-05-11 | Winbond Electronics Corp | Frequency signal starting apparatus and its method |
| US7187163B2 (en) * | 2005-01-19 | 2007-03-06 | Faraday Technology Corp. | Parametric measuring circuit for minimizing oscillation effect |
| JP2011014963A (ja) * | 2009-06-30 | 2011-01-20 | Renesas Electronics Corp | 半導体装置、半導体装置のノイズ除去方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3947848A (en) * | 1962-08-07 | 1976-03-30 | The United States Of America As Represented By The Secretary Of The Navy | Anti-jam dual channel video cancellation circuit for first target tracking system |
| US3626303A (en) * | 1970-09-03 | 1971-12-07 | Motorola Inc | Noise inversion circuit |
| JPS50102218A (ja) * | 1974-01-09 | 1975-08-13 | ||
| JPS5425148A (en) * | 1977-07-28 | 1979-02-24 | Iwatsu Electric Co Ltd | Pulse filter circuit |
| JPS55151819A (en) * | 1979-05-16 | 1980-11-26 | Toshiba Corp | Chattering eliminating circuit |
| JPS5994917A (ja) * | 1982-11-19 | 1984-05-31 | Matsushita Electric Ind Co Ltd | チヤタリング除去回路 |
| JPS6198014A (ja) * | 1984-10-19 | 1986-05-16 | Matsushita Electric Ind Co Ltd | ノイズパルス除去装置 |
| JP2508442B2 (ja) * | 1987-06-09 | 1996-06-19 | ソニー株式会社 | ノイズ除去回路 |
| JP2859526B2 (ja) * | 1992-10-30 | 1999-02-17 | 三星電子株式会社 | 映像信号のノイズ除去回路 |
-
1994
- 1994-04-27 JP JP6090094A patent/JP2705569B2/ja not_active Expired - Lifetime
-
1995
- 1995-04-27 US US08/429,686 patent/US5572549A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5572549A (en) | 1996-11-05 |
| JPH07297690A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2909740B2 (ja) | 位相整合回路 | |
| JP2705569B2 (ja) | ノイズ除去回路 | |
| US5760612A (en) | Inertial delay circuit for eliminating glitches on a signal line | |
| JP2017520952A (ja) | 高ジッタ耐性および高速位相ロッキングを有するクロック・データリカバリ | |
| US6653867B1 (en) | Apparatus and method for providing a smooth transition between two clock signals | |
| KR900004188B1 (ko) | 잡음펄스 억제회로 | |
| JPH11272354A (ja) | クロック同期遅延制御回路 | |
| JP2000134070A (ja) | ノイズ除去回路 | |
| JP2906966B2 (ja) | パルス切換回路 | |
| JPH04219016A (ja) | 出力端子回路 | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| JPS6076807A (ja) | クロツク整形回路 | |
| JP2524091Y2 (ja) | ２相クロック発生器 | |
| JPS63185121A (ja) | 発振停止防止回路 | |
| JPS62239715A (ja) | パルス振分け回路 | |
| RU2110144C1 (ru) | Устройство синхронизации | |
| JPH06132791A (ja) | ノイズ除去回路 | |
| KR100392337B1 (ko) | 최소 온/오프 펄스폭 생성회로 | |
| KR100566297B1 (ko) | 클럭 분주 회로 | |
| JPH02250674A (ja) | インバータのオンディレイ回路 | |
| JPS61107300A (ja) | 信号処理装置 | |
| JP2776642B2 (ja) | チャタリング除去回路 | |
| JPH11252962A (ja) | モータ速度制御回路 | |
| CN117240256A (zh) | 一种毛刺信号的消除电路、方法及信号处理电路 | |
| JP2726845B2 (ja) | パルス幅変調信号復調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970909 |