DE2700354C2

DE2700354C2 - Empfänger für Nachrichtenübertragungssysteme

Info

Publication number: DE2700354C2
Application number: DE2700354A
Authority: DE
Inventors: Manfred Guenther Franklin Mass. Unkauf
Original assignee: Raytheon Co
Current assignee: Raytheon Co
Priority date: 1976-01-05
Filing date: 1977-01-05
Publication date: 1985-03-21
Also published as: FR2337469A1; BE849930A; US4032847A; FR2337469B1; GB1535445A; CA1080807A; NL7614433A; IT1073789B; DE2700354A1; DK1577A; JPS5287308A

Description

— einen Speicher (40), in dem das genannte BiI-Entscheidungssignal um eine '•inem Bit entsprechende Zeitspanne verzögerbar ist,

— einen Multiplizierer (34), in dem das Ausgangssigoal des Speichers (40) mit dem am Ausgang der Vergleichcrschaltung (32) auftretenden Fehlersignal multiplizierbar ist,

— eine mit dem Ausgang des Multiplizieren (34) verbundene Mittelwertbildungseinrichtung (36),

— sowie einen weiteren Multiplizierer (33), in dem das Ausgangssignal der Mittelwertbildungseinrichtung (36) mit dem Ausgangssignal des genannten Speichers (40) multiplizierbar ist und an dessen Ausgang das genannte Korrektursignal auftritt.

3. Empfänger nach Anspruch 1 oder 2 mit einer Abtast- und Entscbeiderschaltung (30), deren Signaleingang mit dem Ausgang der Integrationseinrichtung (24) in Verbindung steht und an deren Ausgang das genannte Bit-Entscheidungssignal auftritt, dadurch gekennzeichnet, daß ein Summierer (28) vorgesehen ist, der mit einem ersten Eingang an den Ausgang der Integrationseinrichtung (24) und mil seinem Ausgang an den Eingang der Abtastschaltung (30) angeschlossen ist und dessen /weitem Eingang das genannte Korrektursignal zuführbar ist. bo

4. Empfänger nach Anspruch 3, dadurch gekennzeichnet, daß das Ausgangssignal des Summierers (28) während einer Impulsvcrarbeitungspcrdiode durch die Abtastschaltung (30) jeweils so oft abgetastet wird, bis das Korreküirsignal im wesentlichen zu b5 Null geworden ist.

5. Empfänger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Emp

fangssignale binäre PSK-Signale sind.

6. Empfänger nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Empfangssignale höherwertige (z. B. quaternäre) PSK-Signale sind, die in mehreren Kanälen (z. B. durch Aufmodulierung auf zwei in Quadratur stehende Träger) übertragen werden.

7. Empfänger nach Anspruch 6, bei welchem in den einzelnen entsprechenden Empfängerteilin jeweils ein Korrektursignal gebildet wird, zu dessen Erzeugung die Bit-Entscheidungssignale jeweils aller Kanäle verwendet werden.

8. Empfänger nach Anspruch 7, dadurch gekennzeichnet,

— daß die Korrektursignalerzeugungsschaltung (46 bis 58) jedes Kanals eine Vergleicherschaltung (56) enthält, der das mit dem Korrektursignal kombinierte Ausgangssignal der Integrationseinrichtung (42) des betreffenden Kanals sowie das daraus in seiner Abtastschaltung (60) abgeleitete Bit-Entscheidungssignal zuführbar ist und die daraus ein Fehlersignal erzeugt,

— daß der dieses Fehiersignal führende Ausgang der Vergleicherschaltung (56) mit einer der Anzahl der Kanäle entsprechenden Zahl von Schaltungszwtigen (50, 51, 52 bzw. 48, 55, 54) verbunden ist, die jeweils folgende Teile enthalten:

— einen ersien Multiplizierer (52 bzw. 54). der mit dem Ausgang der Verglcicherschallung (56) verbunden ist,

— eine Mittclwcrtbildungseinrichlung (51 bzw. 55), deren Eingang mit dem Ausgang des ersten Multiplizieren (52 bzw. 54) verbunden ist,

— sowie einen zweiten Multiplizierer (50 b/w. 48), dessen erster Eingang mit dem Ausgang der Mittehvertbü^üngscinrichtung (51 bzw. 55) verbunden ist,

— daß den jeweils /weiten Eingängen der Multiplizierer (52, 50 bzw. 54, 48) gemeinsam das in dem zugehörigen Speicher (58) verzögerte Bit-Entscheidungssignal jeweils eines der Kanäle zuführbar ist,

— und daß die Ausgänge der zweiten Multiplizierer aller Schaltungszweige mit Eingängen eines Summierers (46) verbunden sind, an dessen Ausgang das Korrcktursignal abgreifbar ist.

Die Erfindung betrifft einen Empfanger der im Gattungsbegriff des Patentanspruchs 1 beschriebenen Art.

Ein solcher Empfänger ist durch die US-PS 37 94 921 bekannt. Dieser Empfänger, auf den im Laufe der folgenden Beschreibung des öfteren Bezug genommen wird, ist Bestandteil eines mit Phasenumtastung (PSK) und Phasendiffercnzkodierung arbeitenden Nachrichlenübcriragungssystemcs, bei dem die Auswirkungen der durch Mehrwegeübertragung verursachten Störungen verringert werden sollen. Zu diesem Zweck wird im Empfänger ein Referenzsignal erzeugt, das während mehrerer aufeinanderfolgender Impulse dieselbe komplexe Einhüllende hat wie das Empfnngssignal. Dieses Referenzsignal, das in einem Kohärcnzdetcktor mit sogenannter Entschcidungsriickkopplung eingesetzt wird.

27 OO 354

ermöglicht eine kohärente Demodulation. Bei diesem bekannten Empfänger wird eine spürbare Unicrdrükkung der durch Mehrwegeempfang verursachten Störungen erreicht. Es ist jedoch erforderlich, daß keine nennenswerte zeitliche Überlappung zwischen benachbarten Impulse innerhalb eines Kanals entsteht, damit die Phasenlage der Impulse jedes Kanals einwandfrei bestimmt werden kann.

Um eine so'riie zeitliche Überlappung möglichst zu vermeiden, müssen die Zeitintervalle zwischen benachbarten Nachrichtensignalelementen hinreichend groß sein. Dies wiederum reduziert die Übertragungsgeschwindigkeit der einzelnen Kanäle. Dabei wird das Problem der zeitlichen Überlappung aufeinanderfolgender Signalelemente dadurch entschärft, daß diese jeweils mit unterschiedlichen Trägerfrequenzen übertragen werden.

Der Erfindung liegt die Aufgabe zugrunde, einen Empfänger der gattungsgemäßen Art so weiterzubilden, daß die vorhandene Entzerrungsschaltung unmittelbar in den Signa'verarbcitungskana! für die Empfangssignale eingefügt werden kann und die durch die zeitliche Überlappung gegebene Gefahr einer Signalverfälschung der in ein und demselben Kanal übertragenen Signalelemente entscheidend verringert wird.

Diese Aufgabe wird durch einen Empfänger mit den Merkmalen des Patentanspruchs I gelöst.

Das die gegenseitige Slörbeeinflussung aufeinanderfolgender Empfangssignalelemente kennzeichnende Fehlersignal wird dadurch gebildet, daß über die jeweilige Impulsdauer integriert wird und das Integrationsergebnis nach Korrektur unmittelbar mit den vom Integrationsergebnis abgeleiteten Digitalsignalen verglichen wird.

Durch die Literaturstellc »Feedback Equalisation for Fading Dispersive Channels« von Peter Monsen, IEEE-Transactions on Information Theory, Januar 1971, Seite 5b—tA, ist eine Entzerrungsschaltung mit den beschriebenen Merkmalen zwar an sich bereits bekannt, es wird hier jedoch Keine Anregung gegeben, in welcher Weise das die gegenseitige Störbeeinflussung aufeinanderfolgender Signalelementc kennzeichnende i^;ehlersignal gewonnen werden und somit die. der Erfindung zugrunde liegende Aufgabe gelöst werden kann.

Durch die DE-OS 24 01 814 ist eine Entzerrcranordnung für ein iräge.-modulierendes Datensignal bekannt, bei der zur Kompensation von verzerrungsbedingten Signalüberlappungen jedoch nicht ein Vergleich <ies Inicgrationsergcbnisses der demodulierten Empfangssignalc mit den entsprechenden Digitalsignak-n vorgenommen wird.

Die Modulation sinusförmiger Träger durch digitale modulierende Signale ist nicht auf Systeme mit binärer Phasenumtastung beschränkt. Benutzt man beispielsweise zwei in Quadratur stehende Träger, so erhält man eine quaternärc Phasenumtastung und spricht von 4-PSK-Sysiemcn. Solche mit mehreren Tragern oder Kanälen arbeitenden Systeme sind beispielsweise durch die obengenannte DE-OS 24 01 814, ferner durch die DE-OS 24 16 058, die US-PS 36 22 107 oder durch die Literaturstelle »Theory of Minimum Mean-Square-Error QAM Systems Employing Decision Feedback Equalisatin« von D. D. Falconer und G.). Foschini, The Bell System Technical journal Vol. 52, No. 10, Dezember 1973. Seite 1828 bekannt.

Die Erfindung läßt sich auch auf solche Systeme, so /.. B. auf ein 4-PSK-System anwenden. Entsprechende Ausgestaltungen und Weiterbildungen sind in den Unteransprüchen beschrieben.

Im folgenden sei die Erfindung anhand der Zeichnungen näher erläutert:

F i g. 1 zeigt ein schematisches Blockschaltbild einer Ausführung der Erfindung innerhalb eines Empfängersystems für binäre Phasenumtastung. Das System, das in F i g. 1 gezeigt wird, verwendet die gleiche Empfängergrundschaltung, wie die Ausführung aus Fig. 2 der US 37 94 921, wobei gleich benannte Teile eine ähnliche Funktion erfüllen. Das aus dem ZF-Filter kommende Eingangssignal gelangt sowohl zum Multiplizierer 2Z als auch zur Verzögerungsschaltung 12, die eine Verzögerung von einem Baud oder einer Bitperiode bewirkt. Das Signal am Ausgang des ZF-Filters wird vom Multiplizierer 22 mit einem Bezugssignal durch Multiplikation bzw. Demodulation verglichen.

Das Referenzsignal wird wie in der US 37 94 921 erzeugt Das ankommende ZF-Signal wird durch die Vcrzögerungsschaltung 12 verzögert und multipliziert mit dem digitalen Ausgangssignal des ''origen Bits, das durch + I oder —! dargestellt weraea kann. Das Aqsgangssignal der Verzögerungsschaltung 12 kommt zur gleichen Zeit am Umkehrmodulator 14 an, wie das zugehörige digitale Ergebnis, welches den +1 oder — 1 Zustand darstellt. Aus diesem Grund ist der Ausgang des Umkehrmodulators 14 ein Signal, das dieselbe komplexe Einhüllende wie das ankommende Signal hat, nur mit konstanter Phasenlage.
Das Ausgangssignal des UmkchrmoHulators 14 wird zu dem in der Schleife — gebildet aus Summierer 17. Verzögerungsleitung 18 und Operationsverstärker 16 — umlaufenden Signal addiert. Das in dieser Schleife umlaufende Signal wird gebildet durch Summation über eine Anzahl früherer Eingangsgrößen aus dem Umkehrmodulator 14, die alle im wesentlichen die gleiche komplexe Einhüllende und die gleiche Phasenlage haben.

Da das Rauschen innerhalb eines Eingangsimpulses aus dem Umkehrmodulator 14 im wesentlichen eine Zufallsgrößc ist, hat das, aus einer Summation über eine Anzahl der vom Umkehrmodulator 14 erzeugten Impulse, (Cusammengesetzte Referenzsignal einen deutlich vergrößerten Rauschabstand als ein einzelner Eingangsimpuls. Durch die Summation vieler .solcher Impulse heben sich nämlich die Rauschanteile in etwa auf, wohingegen sich der Signalinhalt addiert. Die Verstärkung des Operationsverstärkers 16 wird kleiner als eins eingestellt, so daß die Amplitude des Referenzsignals, das durch das Umlauffilter 20 entsteht, konstant gehalten wird.

so Das Demodulationssignal des Multiplizierers 22 ist ein positives Signal veränderlicher Amplitude für einen Eingangsimpuls mit einer Phasenlage 1 und ein negatives S'jnal für einen Eingangsimpuls mit einer Phasenlage 2. Der Ausgang des Multiplizierers 22 wird auf den Eingang der Integrer- und Rücksetzstufe 2t gekoppelt. Die Integrier- und Rücksetzstufe 24 erzeugt ein Ausgangssignal, das 'm wesentlichen das Integral des Eingangssignals ist, wobei die Integration am Anfang der Impulsperiode, markiert durch einen Taktimpuls aus der Synchronisiarschaltung 26, startet. In früheren Systemen wurde das Ausgangssignal der Integrier- und Rücksetzslufe 24 unmittelbar abgetastet zu ein»m Zeitpunkt gegen Ende der Impulsperiode, und es wurde entschieden, ob die abgetastete Spannung positiv oder negativ

b5 und dem Betrage nach größer als 'eine vorgegebene Schwellspannung war. Wenn die Signalspannung am Ausgang der Integrier- und Rücksetzstufe 24 positiv und größer als eine eingestellte Schwellspannung war.

27 OO 354

erzeugte die Abtastschaltung ein Digitalsignal, das einen + 1 Zustand darstellte. Wenn die Signalspannung am Ausgang der Integrier- und Rückselzstufc 24 negativ und kleiner als eine eingestellte Schwcllspannung war. erzeugte die Abtastschaltung ein Ausgangssignal, das einen — 1 Zustand darstellte.

Eine typische Ausgangssignalform der Integrier- und Rücksetzstufe 24 zeigt Fig.3 für die drei Impulse der F i g. 2. Alle drei Impulse haben im wesentlichen die gleiche komplizierte Einhüllende, wohingegen sich die Phasenlage des Trägersignals jedes Impulses andern kann. Für den ersten Impuls der Fig.2 gibt es kaum eine Zeichenbeeinflussung, obwohl sich die hintere Impulsflanke, verursacht durch Mchrwegcverzerriingcn, über die vorgegebene Impulsdauer hinaus erstrecken kann. Der Wert der Ausgangsspannung der Integrier- und Rücksetzstufe 24 steigt monoton vom Beginn der Impulslänge an und überschreitet die Schwcllspannung + Vt vor dem Ende der Impulsdauer. Abtast- und Entscheiderschaltung 30 bestimmen, daß der Impuls einen Zustand darstellt, der einen Digitalausgang + 1 entspricht.

Beim zweiten Impuls der F i g. 2 überlappt die hintere Flanke des ersten Impulses den Anfangsbcrcich des zweiten Impulses. Wegen der Kombination der Phasenlagen, der sich überdeckenden Impulse, und dem Punkt, an dem die Überlappung beginnt, wird der überlagerte Teil des ersten Impulses den Ausgang der Integrier- und Rücksetzstufe 24 negativ überschwingen lassen, obwohl durch die Phasenlage des zweiten Impulses ein Digitalzustand +1 gegeben ist. Dies ist für den Ausgang von Integrier- und Rücksetzstufe 24 während der Zeildauer des zweiten Impulses durch die dünnere der beiden Linien ohne Ausgleich der Impulsbeeinflussung dargestellt.

Obwohl die Überlappung des ersten und zweiten Impulses verschwindet, bevor der zweite Impuls am Ausgang der Integrier- und Rücksetzstufe 24 abgetastet wird, erreicht die integrierte Ausgangsspannung nie mehr die Schwellspannung + VV, wodurch ein Fehler entsteht, weil keine Entscheidung erreicht wird. Während der dritten Impulsdauer hat der Impuls eine Phasenlage, die eine digitale — 1 repräsentiert, so daß der Beitrag vom überdeckenden Teil des zweiten Impulses die Spannung am Ausgang der Integrier- und Rücksetzstufe 24 stärker abfallen läßt, als eigentlich erforderlich wäre. Es entsteht kein Fehler, aber einige Schaltungen können wegen der größeren Spannungsamplitude in die Sättigung getrieben werden. Um die gegenseitige Zeichenbeeinflussuni; zu kompensieren, wird die Schaltung 10 zwischen dem Ausgang der Integrier- und Rücksetzstufe 24 und dem Eingang der Abtast- und Entscheiderstufe 30 eingefügt. Unerwünschte Änderungen des Ausgangssignals der Integrier- und Rücksetzstufe 24 werden dadurch kompensiert. In der Ausführung der Erfindung nach F i g. 1 wird das Ausgangssignal des Summierers 28, während der späteren Zeiten jeder Impulsdauer, kontinuierlich von Abtast- und Entscheiderstufe 30 abgetastet. Es wird am Ausgang des Summierers 32 ein Fehlersignal gebildet, proportional der Differenz zwischen digitalem + I oder — 1 Ausgang der Abtast- und Entscheiderstufe 30 und dem Eingangssignal dieser Schaltung, welches wiederum die Summe eines Korreklursignals und dem Ausgangssignal der Integrier- und Rückseizstufe ist. Aiie Analogsignale innerhalb des Systems sind in etwa normiert auf das Intervall der Spannungspegel, die die digitalen Zustände + 1 und — 1 darstellen.

Dies wird erreicht durch eine selbsttätige Verstärkungsregelung der Signale vor dem ZF-Filter. Ohne Zeugenbeeinflussung hat das Fchlcrsignal am Ausgang des Summierers 32 den Mittelwert 0. weil die Ausgangsspannung von Integrier- und Rücksclzstufe 24 ungefähr den gleichen Spannungspegcl hat wie das + I oder — 1 Signal. Wenn jedoch Zeichenbeeinflussung vorliegt, nimmt das Fehlersignal einen von Null verschiedenen Wert an.

to Die Bit-Entscheidung des vorhergehenden Impulses wird durch eine digitale Speichereinrichtung im Hinblick auf das Schicbcrcgistcrvcrzögerungsglicd 40 gespeichert. Dieses Verzögerungsglied 40 kann aus einem oder mehreren Flip-Flops bestehen. Eine Korrelation zwischen Fchlcrsignal und der vorherigen Bit-Entscheidung wird erreicht durch Multiplikation des Fehlcrsignals mit dem vorigen Bit am Ausgang des Schicbcrcgistervcr/'ögcrungsgliedcs 40. Das entstehende Produkt oder die Korreiaiionsiunkiion wird durch ein TicfpaSiiitcr 36 gefiltert oder gcmiltclt. um so einen Schätzwert des Fehlers infolge von Zcichcnbccinflussung zu erhalten.

Der Ausgang des Tiefpaßfilters 36 wird multipliziert mit dem Ausgang des Schieberegisterverzögerungsgliedes 40, wodurch das Korrektursigna! entsteht, welches auf den .Summierer 28 zurückgekoppelt wird. Diese letzte Multiplikation ist notwendig, um die richtige Polarität der Koriükturspannung zu erhallen, wobei der Ausgang des Tiefpaßfilters 36 entweder mit +1 oder — I multipli-

jo ziert wird. Der Ausgang des Summierers 28 wird fortwährend abgetastet und weiterhin ein Fehler- und Korrcktursignal erzeugt, bis das Fehlersignal mit der vorherigen Bit-Entscheidung tatsächlich unkorrelicrt ist. Zu diesem Zeitpunkt wird eine endgültige Entscheidung für den richtigen Wert des digitalen Ausgangssignals der Abtast- und Entscheiderstufe 30 getroffen. Ein Impuls der Synchronisierschsltung 26 setzt die integrier- und Rücksetzstufe 24 am Ende der Impulsdauer auf Null zurück, so daß das System den nächsten empfangenen Impuls verarbeiten kann.

Die Wirkung der Schaltung 10 zur Korrektur der Zeichenbccinflussung ist in den F i g. 2 und 3 schematisch gezeigt. Ohne die Korrektur der Zcichcnbceinflussung durch Schaltung 10 würde das Ausgangssignal der Integric·- und Rücksetzstufe 24 so erscheinen, wie durch die dünneren Linien während der zweiten und dritten Impulsdauer angedeutet. Das Korrektursignal, das mit Hilfe der Schaltung 10 erzeugt wird, kann näherungsweise durch die Fläche am Ende der ersten Impulsdauer dargestellt werden — in Fig.2 schraffiert gezeichnet. Je größer die Überlappung der beiden impulse, desto größer wird die schraffierte Fläche. Die ausgezogenen Kurven, während der zweiten und dritten Impulsperiode, stellen die Ausgnngsspannung des Summierers 28 dar, wenn das Korrektursignal zum Ausgangssignal der Integrier- und Rücksetzstufe 24 addiert wird. Die Anwendung des Korrektursignals bewirkt, daß die Amplitude des abgetasteten Ausgangssignals während der zweiten Impulsdauer + V_r übersteigt, so daß kein Fehler am

M) Ausgang der Schallung auftritt. Während der Dauer des dritten Impulses hält das Korrektursignal die Ausgangsspannung des Summierers 28 innerhalb erwarteter Grenzen, obwohl kein Fehler aufgetreten wäre. Ein Vorteil ist jedoch, daß die Amplitude des Summicrcr-

b5 äusgangssignals innerhalb erwarteter Grenzen gehalten wird, so daß dadurch Sättigungseffeklc im Eingang der Ablast- und Entscheiderslufe 30 sowie am Ausgang der Summiererschaltung 28 vermieden werden.

27 OO

In F i g. 4 wird eine Anwendung der Erfindung für ein 4-Phasen-PSK-Syslem gezeigt. Ein Blockschaltbild eines größeren Teils des Empfängers ohne Schaltung zur Kompensation von /eichcnbccinflussung wird in Fig. 4 der US 37 94 921 dargestellt. Das hier in F i g. 4 gezeigte ', System soll aus Gründen der klareren Darstellung nur einen Teil des, in Fig. 4 der US 37 94 921 abgebildeten, Opfängersystems darstellen. In einem arbeitsfähigen System müssen die verbleibenden Teile, des in Fig. 4 der US 37 94 921 gezeigten Systems, in jedem der beiden to Qiiadraturkiiinälc bereitgestellt werdei¹.. Wie in der oben beschriebenen Ausführung der Erfindung muU eine Schaltung zur Korrektur der Zeichenbeeinflussiing zwischen den Ausgang der Integrier- und Rücksci/.stufc 42 und dem Eingang der Ablast- und Entschciderstufe 60 ι·> eingefügt werden. Wie oben wird am Ausgang des Summierers 56 ein Fehlersignal erzeugt, das die Differenz darstellt zwischen dem Ausgangssignal der Abtast- und EniiL-hcider-üüicSO - als;; eine digitale + ! ader - ! und dem Ausgang des Summierers 44. Dessen Eingangs-Summanden sind das Ausgangssignal der Integrier- und Rückselzstufe 42 und das Korrektursignal. Die Verzögerung durch Schieberegister 58 funktioniert wie in der oben beschriebenen Ausführung — sie speichert den digitalen Ausgangswert des vorher bearbeiteten Datenbits. Das Fehlersignal wird mit dem vorherigen Bit durch den Multiplizierer 52 korrelierl, durch das Tiefpaßfilter 51 gemittelt und auf die richtige Polarität gebracht durch die Multiplikation des gcmitteltcn Ausgangs des Tiefpasses 51 mit der vorherigen Bit-Entscheidung am Ausgang des Schiebcregisterverzögerungsglicdes 58. Aus der Ausgangsgröße des Multiplizierer* 50 wird dann das Korrektursignal ebenso gebildet, wie in der oben beschriebenen Ausführung. Wegen des Quadraturkanals muß eine Korrektur oder Kornpcnsation für Zeichenbeeinflussung durch Impulse oder Datenbits im Quadraturkanal erfolgen. Eine identische Schaltung zur kompensation von Zeichenbeeinflussung wird zwischen Integrator und Abtastschaltung des Quadraturkanals eingefügt. Der Ausgang des Schiebercgisterverzögerungsgliedes des Quadraturkanals wird auf je einen Eingang der Multiplizierer 54 und 48 gekoppelt. Das Fehlersignal des Summierers 56 wird an den zweiten Eingang des Multipüzicrcrs 54 geführt Das Tiefpaßfilter 55 — identisch Tiefpaß 51 — wird zwischen dem Ausgang des Multiplizierers 54 und dem zweiten Eingang des Multiplizieren 48 eingefügt. Aul diese Weise wird eine zweite Komponente des Korrektursignals am Ausgang des Multiplizieren 48 erzeugt. Sie ist identisch mit der Erzeugung der Komponente am Ausgang des Muiüpiizicrers 50. wobei aber der Ausgang des Verzögcrungsglieds des Quadraturkanals als das Signal benutzt wird, mit dem das Fehlersignal korreliert wird. Die beiden Komponenten des Korrektursignals werden durch den Summierer 46 addiert und ergeben somit das auf den Summierer 44 gekoppelte Korrektursignal. Allgemein gilt für Systeme, die mehr als zwei mögliche Phasenzustände, Quadraturkanäle oder festgelegte Phasenbeziehungen der Kanäle besitzen, daß es eine Komponente des Korrektursignals in jedem Kanal ge- m bcn muß, die auf Zeichenbeeinflussung durch Impulse der anderen Kanäle reagiert.

Die Erfindung kann auch verwendet werden, um Beeinflussungen von mehr als einem vorhergehenden Impuls zu eliminieren. Dazu korrelierl man das Fehlersignal mit den gespeicherten digitalen Bit-Entscheidungen von so vielen vorherigen Impulsen, wie es für die Eliminierung der Zeichenbeeinflussung wünschenswert erscheint. Wenn die Auslöschung der Beeinflussung von zwei unmittelbar vorhergehenden Impulsen wünschenswert wäre, dann müßte ein zweites Schieberegistcrvcrzögerungsglicd eingebaut werden, das die digitale Bitinforniiilion des vorletzten Impulses speichert. Dies kann durch Verzögerung des Ausgungssignals des bereits vorhandenen Verzögerungsgliedes um eine Bitdaucr durch Hinzufügen eines zweiten Verzögerungsgliedes erreicht werden. Das Fchlersignal wird dann multipliziert mit dem Ausgang des /weiten Schieberegisters, dem durch einen Tiefpaß gefilterten Ausgang des ersten Multiplizierens und dem gcmitteltcn Ausgang des Tiefpaßfilters, dessen Polarität durch Multiplikation mit dem gleichen Bitcntschcidcrausgang korrigiert wurde. Das Fchlerkorrcktursignal wird gebildet, durch Summation des Ausgangs des zweiten Multiplizierers, der mit dem Schieberegister verbunden ist, daß die Bitentscheidung des vorletzten Bits speichert und dem Ausgang des ■nt/s\'tl nrt KA tilt mliiiArni·

• C L'_L '

verbunden ut, das die Bitentscheidung des letzten Bits speichert. Dies ist eine erweiterungsfähige Struktur zur Auslöschung der Zeichenbeeinflussung von so vielen vorherigen Impulsen als gewünscht werden und anhand der exakten Gegebenheiten des Nachrichtenkanals, für den das System benutzt wird, auch schnell beurtei'lt werden können.

Hierzu 2 Blatt Zeichnungen

Claims

27 OO Patentansprüche:

1. Empfänger für PSK-Empfangssignale mit Detektormitteln (12, 14, 20, 22) zur Bestimmung der jeweiligen Phasenlage der empfangenen Signale wozu ein von den Empfangssignalen abgeleitetes (12, 14,20) Bezugssignal unveränderlicher Phase und zu derjenigen der Empfangssignale gleicher Form der Umhüllenden mit den Empfangssignalen vergleichbar ist und mit einer Entzerrungsschaltung (10) zur Kompensation einer gegenseitigen Störbeeinflussung der Signalelemente, dadurch gekennzeichnet, daß die Entzerrungsschaltung an eine Integrationseinrichtung (24) zur Erzeugung von Signalen entsprechend dem jeweiligen Integral der demodulierten Empfangssignale angeschlossen ist und eine Korrektursignalerzeugungsschaltung (32, 34, 36,33,40) enthält in welcher von einer Verglcichcrschaltung (3Ü). welche einerseits das mit einem Korrektürsignä! kombinierte (28) Ausgangssigna! der Integrationseinrichtung (24) und andererseits ein davon abgeleitetes (30) Bit-Entscheidungssignal aufnimmt, ein die genannte Störbeeinflussung signalisierendes Fehlersignal abnehmbar ist, aus dem unter Verwendung eines gespeicherter«. (40) vorausgehenden Bit-Entscheidungssignales das Korrektursignal gebildet wird.

2. Empfänger nach Anspruch 1, dadurch gekennzeichnet, daß die Korrektursignalerzcugungsschaltung folgende ."eile beinhaltet: