JPS61193542A - レベル判定回路 - Google Patents
レベル判定回路Info
- Publication number
- JPS61193542A JPS61193542A JP3324385A JP3324385A JPS61193542A JP S61193542 A JPS61193542 A JP S61193542A JP 3324385 A JP3324385 A JP 3324385A JP 3324385 A JP3324385 A JP 3324385A JP S61193542 A JPS61193542 A JP S61193542A
- Authority
- JP
- Japan
- Prior art keywords
- level
- circuit
- signal
- change
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、多値レベル伝送信号あるいは符号間干渉を受
けたデジタル信号のデータを安定に判定するためのレベ
ル判定回路の改良に関する。
けたデジタル信号のデータを安定に判定するためのレベ
ル判定回路の改良に関する。
近年移動通信では、消費電力を低減するためにデータを
狭帯域のＦＭ方式により伝送する方式が盛んに採用され
ているが、この様なスペクトラムを狭帯域化してデータ
伝送を行なう方式の場合、そのＦＭ信号の復調波形は帯
域制限のために一般に前後のデータ列により各時刻のデ
ータの符号レベル（“１”、０”）が変動を起こす、い
わゆる符号間干渉を生じる。この符号間干渉が生じると
、復調波形からデータの判定を行なう際に一定のＳ／Ｎ
に対する符号の誤り率が増大し非常に好ましくない。
狭帯域のＦＭ方式により伝送する方式が盛んに採用され
ているが、この様なスペクトラムを狭帯域化してデータ
伝送を行なう方式の場合、そのＦＭ信号の復調波形は帯
域制限のために一般に前後のデータ列により各時刻のデ
ータの符号レベル（“１”、０”）が変動を起こす、い
わゆる符号間干渉を生じる。この符号間干渉が生じると
、復調波形からデータの判定を行なう際に一定のＳ／Ｎ
に対する符号の誤り率が増大し非常に好ましくない。
この問題を解消する一つの方策としては、多しきい値識
別方式が知られている。この方式は、異なる識別位相差
に対応した複数のしきい値を用意してこれらのしきい値
の中から過去の識別判定結果から求めたパターン情報に
基づいて最適なしきい値を一つ選択し、このしきい値に
より入力信号のデータ判定、つまり符号“ｌ ｌ ＩＩ
、 ＩＩ Ｑ １１の判定を行なうようにしたもの
である。第１図はこの種の方式を適用した従来のレベル
判定回路の回路構成図である。同図において、入力端子
１より導入された受信復調信号は、先ずコンデンサ２で
直流ドリフト分が除去されたのち増幅回路３に導かれ、
この回路３で基準の直流電圧ＶｄＣにより新たに基準化
される。第２図（ａ）は上記直流電圧Ｖｄｃにより基準
化された復調波形のアイパターンである。そして上記増
幅回路３の出力信号は、２ビット積分回路４で積分され
、しかるのち相互に異なるしきい値、例えばＶ１〜Ｖ４
が設定されたコンパレータ５１．５２，５３．５４にそ
れぞれ導かれてこれらのコンパレータ５１．５２゜５３
．５４で上記しきい１ｉＶ１〜■４とレベル比較される
。ここで、上記各しきい値Ｖ１〜■４は、各データ列の
内容に応じた２ビツトの積分出力の軌跡に対し、例えば
第２図（ｂ）に示す如く設定される。そして、上記各コ
ンパレータ５１．５２゜５３．５４の比較出力は、それ
ぞれデコード回路６に供給され、このデコード回路６で
データの判・定出力が得られる。
別方式が知られている。この方式は、異なる識別位相差
に対応した複数のしきい値を用意してこれらのしきい値
の中から過去の識別判定結果から求めたパターン情報に
基づいて最適なしきい値を一つ選択し、このしきい値に
より入力信号のデータ判定、つまり符号“ｌ ｌ ＩＩ
、 ＩＩ Ｑ １１の判定を行なうようにしたもの
である。第１図はこの種の方式を適用した従来のレベル
判定回路の回路構成図である。同図において、入力端子
１より導入された受信復調信号は、先ずコンデンサ２で
直流ドリフト分が除去されたのち増幅回路３に導かれ、
この回路３で基準の直流電圧ＶｄＣにより新たに基準化
される。第２図（ａ）は上記直流電圧Ｖｄｃにより基準
化された復調波形のアイパターンである。そして上記増
幅回路３の出力信号は、２ビット積分回路４で積分され
、しかるのち相互に異なるしきい値、例えばＶ１〜Ｖ４
が設定されたコンパレータ５１．５２，５３．５４にそ
れぞれ導かれてこれらのコンパレータ５１．５２゜５３
．５４で上記しきい１ｉＶ１〜■４とレベル比較される
。ここで、上記各しきい値Ｖ１〜■４は、各データ列の
内容に応じた２ビツトの積分出力の軌跡に対し、例えば
第２図（ｂ）に示す如く設定される。そして、上記各コ
ンパレータ５１．５２゜５３．５４の比較出力は、それ
ぞれデコード回路６に供給され、このデコード回路６で
データの判・定出力が得られる。
ところが、この様な従来の回路は、コンデンサ２を用い
て復調信号の直流ドリフトを除去するようにしているた
め、例えば第３図に示す如き波形のイの部分のように比
較的短い周期で変化する信号の直流ドリフトについては
確かに除去することができるが、同図口の部分のように
長い周期で変化する信号に対しては、コンデンサ２自身
のリークにより逆に図中破線へに示す如く直流ドリフト
を生じる。このため、長周期の信号が入力された場合に
は、上記ドリフトにより各しきい値■１〜ｖ４との相対
レベルが変動し、これにより符号誤りが発生して正確な
データ判定を行なうことができなかった。
て復調信号の直流ドリフトを除去するようにしているた
め、例えば第３図に示す如き波形のイの部分のように比
較的短い周期で変化する信号の直流ドリフトについては
確かに除去することができるが、同図口の部分のように
長い周期で変化する信号に対しては、コンデンサ２自身
のリークにより逆に図中破線へに示す如く直流ドリフト
を生じる。このため、長周期の信号が入力された場合に
は、上記ドリフトにより各しきい値■１〜ｖ４との相対
レベルが変動し、これにより符号誤りが発生して正確な
データ判定を行なうことができなかった。
本発明は、復調信号の直流ドリフトに影響されず、常に
正確なデータ判定を行ない得るレベル判定回路を提供す
ることを目的とする。
正確なデータ判定を行ない得るレベル判定回路を提供す
ることを目的とする。
本発明は、上記目的を達成するために、復調信号の正お
よび負の各ピーク値をそれぞれ検出してこれらのピーク
値の平均レベルを求め、別途発生した複数の直流電圧を
上記平均レベルとそれぞれ加算あるいは減算等の所定の
演算を行なって、その出力をしきい値として上記復調信
号のデータ判定に供するようにしたものである。
よび負の各ピーク値をそれぞれ検出してこれらのピーク
値の平均レベルを求め、別途発生した複数の直流電圧を
上記平均レベルとそれぞれ加算あるいは減算等の所定の
演算を行なって、その出力をしきい値として上記復調信
号のデータ判定に供するようにしたものである。
第４図は本発明の一実施例におけるレベル判定回路の回
路構成図である。この回路は、オペアンプ１１および抵
抗１２．１３からなる反転増幅回路１０と、この反転増
幅回路１０の出力信号を積分する２ビット積分回路２０
と、上記反転増幅回路１０の出力信号の直流レベルを監
視するレベル監視回路３０と、このレベル監視回路３０
の検出信号レベルに応じてそれぞれ異なるしきい値Ｖ１
〜Ｖ４を設定するしきい値設定回路６１．６２゜６３．
６４と、上記２ビット積分回路２０の出力を上記しきい
値設定回路６１，６２．６３．６４で設定された各しき
い値■１〜■４とそれぞれレベル比較するコンパレータ
７１．７２．７３゜７４と、これらのコンパレータ７１
．７２．７３゜７４の比較出力を入力して判定データを
出力するデコーダ６とから構成されている。
路構成図である。この回路は、オペアンプ１１および抵
抗１２．１３からなる反転増幅回路１０と、この反転増
幅回路１０の出力信号を積分する２ビット積分回路２０
と、上記反転増幅回路１０の出力信号の直流レベルを監
視するレベル監視回路３０と、このレベル監視回路３０
の検出信号レベルに応じてそれぞれ異なるしきい値Ｖ１
〜Ｖ４を設定するしきい値設定回路６１．６２゜６３．
６４と、上記２ビット積分回路２０の出力を上記しきい
値設定回路６１，６２．６３．６４で設定された各しき
い値■１〜■４とそれぞれレベル比較するコンパレータ
７１．７２．７３゜７４と、これらのコンパレータ７１
．７２．７３゜７４の比較出力を入力して判定データを
出力するデコーダ６とから構成されている。
レベル監視回路３０は、正のピーク値を検出する第１の
ピーク値検出回路３１と、負のピーク値を検出する第２
のピーク値検出回路３２と、平均化回路３３とからなる
。そして前記反転増幅回路１０の出力信号の正および負
の各ピーク値を第１および第２の各ピーク値検出回路３
１．３２で検出してその平均レベルを平均化回路３３で
求め、この平均レベルを基準電圧として前記反転増幅回
路１０に出力している。すなわち、正のピーク値をＶｐ
＋、負のしきい値をｖｐ”とすると、平均化回路３３で ＶｄＣ−１／２ （Ｖｌ）” ＋Ｖｐ−）なる演算を行
なって平均レベルＶｄｃを算出する。
ピーク値検出回路３１と、負のピーク値を検出する第２
のピーク値検出回路３２と、平均化回路３３とからなる
。そして前記反転増幅回路１０の出力信号の正および負
の各ピーク値を第１および第２の各ピーク値検出回路３
１．３２で検出してその平均レベルを平均化回路３３で
求め、この平均レベルを基準電圧として前記反転増幅回
路１０に出力している。すなわち、正のピーク値をＶｐ
＋、負のしきい値をｖｐ”とすると、平均化回路３３で ＶｄＣ−１／２ （Ｖｌ）” ＋Ｖｐ−）なる演算を行
なって平均レベルＶｄｃを算出する。
尚、上記平均レベルｖｄＣは、前記２ビット積分回路２
０にも基準電圧として供給される。
０にも基準電圧として供給される。
一方しきい値設定回路６１．６２．６３．６４は、それ
ぞれ電流源８１．８２．８３．８４ （１流値１１〜１
４）と抵抗値の異なる抵抗９１゜９２．９３．９４ （
抵抗値Ｒ１〜Ｒ４）とを有し、前記レベル監視回路３０
から出力された平均レベルＶｄｃを基準にして上記電流
源および抵抗により、次のようにしきい値Ｖ１〜■４を
設定する。
ぞれ電流源８１．８２．８３．８４ （１流値１１〜１
４）と抵抗値の異なる抵抗９１゜９２．９３．９４ （
抵抗値Ｒ１〜Ｒ４）とを有し、前記レベル監視回路３０
から出力された平均レベルＶｄｃを基準にして上記電流
源および抵抗により、次のようにしきい値Ｖ１〜■４を
設定する。
すなわち、 。
Ｖ１＝ＶｄＣ＋１１・Ｒ１
Ｖ２＝ＶｄＣ＋Ｉ２・Ｒ２
Ｖ３＝Ｖｄｃ−１３・Ｒ３
Ｖ４＝Ｖｄｃ−１４−Ｒ４
の如く設定する。
この様な構成であるから、復調信号にドリフトが発生す
ると、このドリフトによるａｌｌ信号の直流レベルの変
化がレベル監視回路３０で平均レベルＶｄｃの変化とし
て検出される。そうすると、反転増幅回路１０および２
ビット積分回路２０の基準電圧が変化し、これにより復
調信号は自己の直流レベルに応じて基準化および２ビッ
ト積分される。また、上記レベル監視回路３０の平均レ
ベルＶｄＣが変化すると、それに応じてしきい値設定回
路６１．６２．６３．６４のしきい値Ｖ１〜■４がそれ
ぞれ変化する。つまり、各しきい値レベルＶ１〜Ｖ４は
、復調信号の直流レベルの変化に追従して変化すること
になる。このため、２ビット積分回路２０の出力と各し
きい値Ｖｄｃ〜ＶｄＣとの相対レベルはドリフトの変化
に関係なく常に一定となり、これにより復調信号は常に
一定の条件でレベル判定されることになる。
ると、このドリフトによるａｌｌ信号の直流レベルの変
化がレベル監視回路３０で平均レベルＶｄｃの変化とし
て検出される。そうすると、反転増幅回路１０および２
ビット積分回路２０の基準電圧が変化し、これにより復
調信号は自己の直流レベルに応じて基準化および２ビッ
ト積分される。また、上記レベル監視回路３０の平均レ
ベルＶｄＣが変化すると、それに応じてしきい値設定回
路６１．６２．６３．６４のしきい値Ｖ１〜■４がそれ
ぞれ変化する。つまり、各しきい値レベルＶ１〜Ｖ４は
、復調信号の直流レベルの変化に追従して変化すること
になる。このため、２ビット積分回路２０の出力と各し
きい値Ｖｄｃ〜ＶｄＣとの相対レベルはドリフトの変化
に関係なく常に一定となり、これにより復調信号は常に
一定の条件でレベル判定されることになる。
このように本実施例によれば、復調信号の直流レベルを
常に監視してこの直流レベルに応じてレベル判定用の各
しきい値を可変設定するようにしたので、常に最適なし
きい値を設定することができ、この結果直流ドリフトに
影響されず、符号誤りの発生を大幅に低減して正確なデ
ータ判定を行なうことが可能となる。また、コンデンサ
を用いないので、信号変化の周期が長い波形であっても
ドリフトを生じることなく正確なデータ判定を行なうこ
とができる。このように常に最適なしきい値を設定でき
るようにしたことは、本発明のようにしきい値に高精度
が要求される多値判定回路にあって、極めて有効である
。
常に監視してこの直流レベルに応じてレベル判定用の各
しきい値を可変設定するようにしたので、常に最適なし
きい値を設定することができ、この結果直流ドリフトに
影響されず、符号誤りの発生を大幅に低減して正確なデ
ータ判定を行なうことが可能となる。また、コンデンサ
を用いないので、信号変化の周期が長い波形であっても
ドリフトを生じることなく正確なデータ判定を行なうこ
とができる。このように常に最適なしきい値を設定でき
るようにしたことは、本発明のようにしきい値に高精度
が要求される多値判定回路にあって、極めて有効である
。
尚、本発明は上記実施例に限定されるものではなく、例
えばレベル監視回路やしきい値設定回路の構成、しきい
値の数等についても、本発明の要旨を逸脱しない範囲で
種々変形して実施できる。
えばレベル監視回路やしきい値設定回路の構成、しきい
値の数等についても、本発明の要旨を逸脱しない範囲で
種々変形して実施できる。
〔発明の効果〕
以上詳述したように本発明によれば、復調信号の正およ
び負の各ピーク値をそれぞれ検出してこれらのピーク値
の平均レベルを求め、別途発生した複数の直流電圧を上
記平均レベルとそれぞれ加算あるいは減算等の所定の演
算を行なって、その出力をしきい値として上記復調信号
のデータ判定に供するようにしたことによって、復調信
号の直流ドリフトに影響されず、常に正確なデータ判定
を行ない得るレベル判定回路を提供することができる。
び負の各ピーク値をそれぞれ検出してこれらのピーク値
の平均レベルを求め、別途発生した複数の直流電圧を上
記平均レベルとそれぞれ加算あるいは減算等の所定の演
算を行なって、その出力をしきい値として上記復調信号
のデータ判定に供するようにしたことによって、復調信
号の直流ドリフトに影響されず、常に正確なデータ判定
を行ない得るレベル判定回路を提供することができる。
第１図は従来のレベル判定回路の回路構成図、第２図（
ａ）は復調信号のアイパターンの一例を示す図、第２図
（ｂ）は積分出力としきい値との関係の一例を示す図、
第３図は第１図に示した回路の欠点を説明するための信
号波形図、第４図は本発明の一実施例におけるレベル判
定回路の回路構成図である。 ６・・・デコーダ、１０・・・反転増幅回路、２０・・
・２ビット積分回路、３０・・・レベル監視回路、３１
・・・第１のピーク値検出回路、３２・・・第２のピー
ク値検出回路、３３・・・平均化回路、６１．６２，６
３゜６４・・・しきい値設定回路、７１．７２．７３゜
７４・・・コンパレータ、８１．８２．８３．８４・・
・電流源、９１．９２．９３．９４・・・抵抗、■１〜
ｖ４・・・しきい値。
ａ）は復調信号のアイパターンの一例を示す図、第２図
（ｂ）は積分出力としきい値との関係の一例を示す図、
第３図は第１図に示した回路の欠点を説明するための信
号波形図、第４図は本発明の一実施例におけるレベル判
定回路の回路構成図である。 ６・・・デコーダ、１０・・・反転増幅回路、２０・・
・２ビット積分回路、３０・・・レベル監視回路、３１
・・・第１のピーク値検出回路、３２・・・第２のピー
ク値検出回路、３３・・・平均化回路、６１．６２，６
３゜６４・・・しきい値設定回路、７１．７２．７３゜
７４・・・コンパレータ、８１．８２．８３．８４・・
・電流源、９１．９２．９３．９４・・・抵抗、■１〜
ｖ４・・・しきい値。
Claims (1)
- 多値レベル伝送信号又は符号間干渉を受けたデジタル伝
送信号を入力信号とし、この入力信号を複数のしきい値
とレベル比較してその比較結果からデータ判定を行なう
レベル判定回路において、前記入力信号の正および負の
各ピーク値をそれぞれ検出するピーク値検出回路と、こ
のピーク値検出回路で検出された正負の各ピーク値出力
の平均値を求める平均化回路と、予め設定された複数の
直流電圧を発生する電圧発生回路と、この、電圧発生回
路から発生された各直流電圧を前記平均化回路の出力信
号とそれぞれ所定の演算を行なってその各演算出力をし
きい値信号として前記入力信号のデータ判定に供するし
きい値発生回路とを具備したことを特徴とするレベル判
定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3324385A JPS61193542A (ja) | 1985-02-21 | 1985-02-21 | レベル判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3324385A JPS61193542A (ja) | 1985-02-21 | 1985-02-21 | レベル判定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61193542A true JPS61193542A (ja) | 1986-08-28 |
Family
ID=12381034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3324385A Pending JPS61193542A (ja) | 1985-02-21 | 1985-02-21 | レベル判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61193542A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218118A (ja) * | 1985-07-17 | 1987-01-27 | Matsushita Electric Ind Co Ltd | ビタビ復号装置 |
| JPH07154434A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 四値ｆｓｋ受信機 |
-
1985
- 1985-02-21 JP JP3324385A patent/JPS61193542A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218118A (ja) * | 1985-07-17 | 1987-01-27 | Matsushita Electric Ind Co Ltd | ビタビ復号装置 |
| JPH07154434A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 四値ｆｓｋ受信機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3262283B2 (ja) | 多値デジタル信号用受信機 | |
| US5134632A (en) | Decoding binary-coded transmissions | |
| US4250458A (en) | Baseband DC offset detector and control circuit for DC coupled digital demodulator | |
| JPS62298255A (ja) | 識別装置 | |
| JPH0420523B2 (ja) | ||
| JPH04506731A (ja) | ビット誤り率検出 | |
| JPH10163877A (ja) | 復調回路における多値コンパレータのしきい値制御回路 | |
| US6044489A (en) | Data signal baseline error detector | |
| US6173019B1 (en) | Control loop for data signal baseline correction | |
| US5933458A (en) | Circuit for processing asynchronous signals having periodic synchronization bursts | |
| US6363111B1 (en) | Control loop for adaptive multilevel detection of a data signal | |
| US6968480B1 (en) | Phase adjustment system and method for non-causal channel equalization | |
| US20020118779A1 (en) | Low latency for start of initial automatic gain control for data in digital signal processing | |
| JPS61193542A (ja) | レベル判定回路 | |
| US6194965B1 (en) | Differential signal detection circuit | |
| US5608762A (en) | Apparatus and method for automatic discriminator compensation in a FSK receiver | |
| US20030066023A1 (en) | Asymmetric error correction apparatus and method, and clock recovering apparatus for optical reading system employing the same | |
| JPS61263304A (ja) | 自動利得制御増幅器 | |
| US20030081699A1 (en) | Phase detector | |
| US7092435B2 (en) | Line quality monitoring apparatus and method | |
| US11671285B1 (en) | Signal receiving device | |
| WO1992014322A1 (en) | Method for the automatic setting of decision thresholds | |
| JPH098854A (ja) | 多値ｆｓｋ受信機 | |
| JPS61263303A (ja) | 自動利得制御増幅器 | |
| JP2004521584A (ja) | 時間変化するデータレートの認識方法および装置 |