JPH0783385B2 - 直応レベル判定方法 - Google Patents
直応レベル判定方法Info
- Publication number
- JPH0783385B2 JPH0783385B2 JP6191588A JP6191588A JPH0783385B2 JP H0783385 B2 JPH0783385 B2 JP H0783385B2 JP 6191588 A JP6191588 A JP 6191588A JP 6191588 A JP6191588 A JP 6191588A JP H0783385 B2 JPH0783385 B2 JP H0783385B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- circuit
- voltage
- signal
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、低域が遮断された伝送系を通過してきたデジ
タル信号の復調に用いられる適応レベル判定方式に関す
るものである。
タル信号の復調に用いられる適応レベル判定方式に関す
るものである。
（従来の技術） 近年、デジタル信号を無線で伝送したいとする要求が出
て来ている。特に移動無線用のシングルチャネルパーキ
ャリア（Single Channel per Carrier）方式では、二値
のディジタル信号で直接FM変調する方式や、伝送帯域幅
を狭くするために二値のディジタル信号を低域波器
（以下、LPFという）に通した後にFM変調する方式等が
採用されている。前記LPFとしてガウスフィルタを用い
た方式はGMSK（Gaussian Filter Manipulated Minimum
Shift Keying）と呼ばれ極めて帯域の狭い変調方式であ
る。又、二値のディジタル信号を多値、例えば四値に変
換した後LPFを通してFM変調する方式もある。
て来ている。特に移動無線用のシングルチャネルパーキ
ャリア（Single Channel per Carrier）方式では、二値
のディジタル信号で直接FM変調する方式や、伝送帯域幅
を狭くするために二値のディジタル信号を低域波器
（以下、LPFという）に通した後にFM変調する方式等が
採用されている。前記LPFとしてガウスフィルタを用い
た方式はGMSK（Gaussian Filter Manipulated Minimum
Shift Keying）と呼ばれ極めて帯域の狭い変調方式であ
る。又、二値のディジタル信号を多値、例えば四値に変
換した後LPFを通してFM変調する方式もある。
以上、いずれの変調方式も二値又は多値の周波数変調波
と考えることができる。これらの周波数変調波はその生
成過程から明らかなように直流成分を含むものであるか
ら、変調過程、伝送過程、復調過程のすべてにわたって
直流成分を考慮しなければならない。しかしながら以下
の２つの理由により、この直流成分の伝送は極めて困難
である。
と考えることができる。これらの周波数変調波はその生
成過程から明らかなように直流成分を含むものであるか
ら、変調過程、伝送過程、復調過程のすべてにわたって
直流成分を考慮しなければならない。しかしながら以下
の２つの理由により、この直流成分の伝送は極めて困難
である。
（イ）送信周波数と受信周波数は温度等の環境条件の変
化によりそれぞれ変動し、その相対的ずれは復調した際
の直流電位のずれとなって現われる。この直流電位のず
れを防ぐために、受信機の周波数弁別器の出力側に直流
遮断用の回路を入れることが多い。
化によりそれぞれ変動し、その相対的ずれは復調した際
の直流電位のずれとなって現われる。この直流電位のず
れを防ぐために、受信機の周波数弁別器の出力側に直流
遮断用の回路を入れることが多い。
（ロ）送信周波数を切り替えて使用する必要性から、近
年搬送波の生成に周波数シンセサイザが用いられている
が、これにFM変調をかける場合、直流成分まで考慮する
と回路が極めて複雑なものとなる。
年搬送波の生成に周波数シンセサイザが用いられている
が、これにFM変調をかける場合、直流成分まで考慮する
と回路が極めて複雑なものとなる。
以上の理由により直流成分を伝送しない方式が望まれる
が、直流成分を伝送しない場合、受信側において復調信
号の中心電圧が変動し符号判定に誤りを生じるおそれが
ある。この問題を解決する方法として、受信側において
直流成分を再生することが考えられる。第２図は直流再
生方式の一例を示すブロック図であって、判定帰還方式
を用いたものである（例えば、信学技報75〔51〕（1975
-6-25）電子通信学会P.93-94）。第２図において、１は
入力端子、２は前方フィルタ、３は加算回路、４は識別
回路、５は帰還フィルタ、６は出力端子である。前方フ
ィルタ２は、周波数特性がＡ（ｊω）なる高域波器、
帰還フィルタ５は周波数特性がＢ（ｊω）なる低域波
器であるとすると、これらのフィルタ間には（イ）式の
関係が成立し、前方フィルタ２で失われた低域成分は帰
還フィルタ５の出力によって補償される。
が、直流成分を伝送しない場合、受信側において復調信
号の中心電圧が変動し符号判定に誤りを生じるおそれが
ある。この問題を解決する方法として、受信側において
直流成分を再生することが考えられる。第２図は直流再
生方式の一例を示すブロック図であって、判定帰還方式
を用いたものである（例えば、信学技報75〔51〕（1975
-6-25）電子通信学会P.93-94）。第２図において、１は
入力端子、２は前方フィルタ、３は加算回路、４は識別
回路、５は帰還フィルタ、６は出力端子である。前方フ
ィルタ２は、周波数特性がＡ（ｊω）なる高域波器、
帰還フィルタ５は周波数特性がＢ（ｊω）なる低域波
器であるとすると、これらのフィルタ間には（イ）式の
関係が成立し、前方フィルタ２で失われた低域成分は帰
還フィルタ５の出力によって補償される。
Ａ（ｊω）＋Ｂ（ｊω）＝１ （１） ここで、前方フィルタ２を一次の高域フィルタであると
するとその周波数特性Ａ（ｊω）は（２）式で表わすこ
とができる。
するとその周波数特性Ａ（ｊω）は（２）式で表わすこ
とができる。
但し、Ｓ＝ｊω，ω＝２π0であって、0は伝送クロ
ック周波数、αは0に対する高域フィルタの遮断周波
数の比である。
ック周波数、αは0に対する高域フィルタの遮断周波
数の比である。
従って（１），（２）式から（３）式を得ることができ
る。即ち、 帰還フィルタ５は前方フィルタ２と同一の遮断周波数を
有する一次の低域波器となる。
る。即ち、 帰還フィルタ５は前方フィルタ２と同一の遮断周波数を
有する一次の低域波器となる。
第３図は第２図に示すブロック図の各部の波形を示すも
のであって、（ａ）の（ア）は入力端子１に加えられた
入力信号の波形（ａ）の（イ）は前方フィルタ２の出力
波形、（ｂ）の（ウ）は識別回路４の出力波形、（ｂ）
の（エ）は帰還フィルタの出力波形である。加算回路３
の出力波形は前方フィルタ２の出力波形（イ）と帰還フ
ィルタ５の出力波形（エ）とを加算した波形であるが、
これは（ａ）の（ア）に示す入力信号の波形と同一とな
り、識別回路４には前方フィルタ２の特性の影響を受け
ない、入力信号と同一の波形の信号が入力されることと
なる。
のであって、（ａ）の（ア）は入力端子１に加えられた
入力信号の波形（ａ）の（イ）は前方フィルタ２の出力
波形、（ｂ）の（ウ）は識別回路４の出力波形、（ｂ）
の（エ）は帰還フィルタの出力波形である。加算回路３
の出力波形は前方フィルタ２の出力波形（イ）と帰還フ
ィルタ５の出力波形（エ）とを加算した波形であるが、
これは（ａ）の（ア）に示す入力信号の波形と同一とな
り、識別回路４には前方フィルタ２の特性の影響を受け
ない、入力信号と同一の波形の信号が入力されることと
なる。
即ち、変調過程を含む伝送過程に高域波特性が存在
し、直流成分が失われても上述の方式により直流分を再
生して復調信号の中心電圧を固定し、誤りなくレベル判
定をすることができる。
し、直流成分が失われても上述の方式により直流分を再
生して復調信号の中心電圧を固定し、誤りなくレベル判
定をすることができる。
（発明が解決しようとする課題） しかしながら上記直流再生方式は（１）式にも示すよう
に、入力信号の振幅と識別回路４の出力振幅とを常に等
しくする必要があるので、入力信号の振幅は通常変動す
ることを考慮すると振幅変動を抑圧するための自動利得
制御（AGC）回路を設ける必要がある。しかも前記AGC回
路は直線的に振幅を調整し得るものでなければならない
ので回路が複雑となり、又入力信号が多値の場合には適
用することができないという欠点があった。
に、入力信号の振幅と識別回路４の出力振幅とを常に等
しくする必要があるので、入力信号の振幅は通常変動す
ることを考慮すると振幅変動を抑圧するための自動利得
制御（AGC）回路を設ける必要がある。しかも前記AGC回
路は直線的に振幅を調整し得るものでなければならない
ので回路が複雑となり、又入力信号が多値の場合には適
用することができないという欠点があった。
本発明は、これらの欠点を除去し、簡単に入力信号の変
動に対応できる適応レベル判定方式を提供することを目
的とするものである。
動に対応できる適応レベル判定方式を提供することを目
的とするものである。
（課題を解決するための手段） 本発明は、高域ろ波特性を有する伝送系における受信デ
ジタル信号の適応レベルの判定方法において、 デジタル信号に補正電圧を加算した信号の最高レベルと
最低レベルを再生クロック信号により標本化して保持
し、 保持している前記最高レベルと最低レベルの絶対値の平
均レベルを算出して、該平均レベルに基づいて一または
複数レベルの正、負の電圧および零の電圧を生成し、前
記加算した信号のレベルに対応していずれかを選択し、
低域ろ波器を通すことによって前記補正電圧を生成し、 前記保持している最高レベルと最低レベルにより判定電
圧を生成してデジタル信号のレベル判定を行う、適応レ
ベルの判定方法である （作用） 本発明は、デジタル信号の中心レベルの変動に追従する
電圧を生成して該中心レベルの変動を打消し、前記デジ
タル信号のレベルに基づいて判定電圧を生成してレベル
判定を行なうので、デジタル信号が変動しても誤動作す
ることなく安定にレベル判定を行なうことができる。
ジタル信号の適応レベルの判定方法において、 デジタル信号に補正電圧を加算した信号の最高レベルと
最低レベルを再生クロック信号により標本化して保持
し、 保持している前記最高レベルと最低レベルの絶対値の平
均レベルを算出して、該平均レベルに基づいて一または
複数レベルの正、負の電圧および零の電圧を生成し、前
記加算した信号のレベルに対応していずれかを選択し、
低域ろ波器を通すことによって前記補正電圧を生成し、 前記保持している最高レベルと最低レベルにより判定電
圧を生成してデジタル信号のレベル判定を行う、適応レ
ベルの判定方法である （作用） 本発明は、デジタル信号の中心レベルの変動に追従する
電圧を生成して該中心レベルの変動を打消し、前記デジ
タル信号のレベルに基づいて判定電圧を生成してレベル
判定を行なうので、デジタル信号が変動しても誤動作す
ることなく安定にレベル判定を行なうことができる。
（実施例） 第１図は本発明の実施例を示すブロック図であって、11
は入力端子、12は前方フィルタとしての高域波器、1
3,15,31は電圧ホロワとした演算増幅器、14は加算回
路、16,17はサンプルホールド回路、18,28は利得１の反
転増幅器、19,20は加算平均するための同一の抵抗値を
もつ抵抗器、21は判定電圧生成回路、22,23,26はアナロ
グコンパレータ、24は判定回路、25は論理回路、27はク
ロック再生・タイミング生成回路、29は電子化レベル選
択回路、30は高域波器12と遮断周波数を同じくする後
方フィルタとしての低域波器、32は出力端子である。
は入力端子、12は前方フィルタとしての高域波器、1
3,15,31は電圧ホロワとした演算増幅器、14は加算回
路、16,17はサンプルホールド回路、18,28は利得１の反
転増幅器、19,20は加算平均するための同一の抵抗値を
もつ抵抗器、21は判定電圧生成回路、22,23,26はアナロ
グコンパレータ、24は判定回路、25は論理回路、27はク
ロック再生・タイミング生成回路、29は電子化レベル選
択回路、30は高域波器12と遮断周波数を同じくする後
方フィルタとしての低域波器、32は出力端子である。
入力端子11に、一例としてBb・Ｔ＝0.25のGMSK信号が加
えられたものとする。但し、Bbは変調の際に使用するガ
ウスフィルタの帯域幅、Ｔはディジタル信号のビットレ
ートの逆数である。このGMSK信号は第４図（ａ）に示す
ようなアイパタンを有しており、各nT（ｎは整数、Ｔは
ビットレートの逆数）において３つのレベル値、L1,L2
及びL3をとる。これらL1,L2及びL3の判別は、判定電圧
生成回路21、アナログコンパレータ22,23、判別回路24
により以下のようにして行なう。まず、判定電圧生成回
路21は入力信号の最高レベルL1（サンプルホールド回路
16の出力レベル）と中心のレベルL2（アース電位）とに
基づきL1とL2の中央の電圧Laを生成し、入力信号の中心
レベルL2と最低レベルL3（サンプルホールド回路17の出
力レベル）とに基づきL2とL3の中央の電圧Lbを生成す
る。
えられたものとする。但し、Bbは変調の際に使用するガ
ウスフィルタの帯域幅、Ｔはディジタル信号のビットレ
ートの逆数である。このGMSK信号は第４図（ａ）に示す
ようなアイパタンを有しており、各nT（ｎは整数、Ｔは
ビットレートの逆数）において３つのレベル値、L1,L2
及びL3をとる。これらL1,L2及びL3の判別は、判定電圧
生成回路21、アナログコンパレータ22,23、判別回路24
により以下のようにして行なう。まず、判定電圧生成回
路21は入力信号の最高レベルL1（サンプルホールド回路
16の出力レベル）と中心のレベルL2（アース電位）とに
基づきL1とL2の中央の電圧Laを生成し、入力信号の中心
レベルL2と最低レベルL3（サンプルホールド回路17の出
力レベル）とに基づきL2とL3の中央の電圧Lbを生成す
る。
判定電圧生成回路21の実施例を第６図に示す。第６図に
おいて端子21-1は第１図に示すサンプルホールド回路16
の出力側に、端子21-8はサンプルホールド回路17の出力
側にそれぞれ接続され、レベルL1，レベルL3の電圧がそ
れぞれ入力される。端子21-3,21-6は第１図に示すアナ
ログコンパレータ22,23にそれぞれ接続され、判定電圧L
a,Lbが出力される。21-2,21-4,21-5,21-7は同一の抵抗
値Ｒを有する抵抗器であるので、前記判定電圧La,Lbは
それぞれレベルL1,L3の1/2となる。即ち、レベルL2はア
ース電位としているので、判定電圧LaはレベルL1とL2の
中心電圧、LbはL2とL3の中心電圧である。従って、判定
電圧La,Lbは入力信号のレベルL1,L3に追従して変化する
こととなる。アナログコンパレータ22は前記Laを判定電
圧とし、入力信号がLaを超えているときはディジタル信
号“1"を、超えていないときはディジタル信号“0"を出
力する。アナログコンパレータ23は前記Lbを判定電圧と
し、入力信号がLbを超えているときはデジタル信号“1"
を、超えていないときはディジタル信号“0"を出力す
る。判別回路24はアナログコンパレータ22,23から出力
される前記各デジタル信号の組合せから入力信号のレベ
ルがL1,L2又はL3のどれに該当するかを判別する。例え
ばアナログコンパレータ22からの出力が“0"で、23から
の出力が“1"であれば、入力信号のレベルはL2に該当す
ることとなる。論理回路25は判別回路24の判別結果に基
づいて、入力信号がL1であるとき“1"を、L3であるとき
“0"を、L2であるとき過去のレベルの推移から“1"か
“0"かを決定して出力端子32に出力する。
おいて端子21-1は第１図に示すサンプルホールド回路16
の出力側に、端子21-8はサンプルホールド回路17の出力
側にそれぞれ接続され、レベルL1，レベルL3の電圧がそ
れぞれ入力される。端子21-3,21-6は第１図に示すアナ
ログコンパレータ22,23にそれぞれ接続され、判定電圧L
a,Lbが出力される。21-2,21-4,21-5,21-7は同一の抵抗
値Ｒを有する抵抗器であるので、前記判定電圧La,Lbは
それぞれレベルL1,L3の1/2となる。即ち、レベルL2はア
ース電位としているので、判定電圧LaはレベルL1とL2の
中心電圧、LbはL2とL3の中心電圧である。従って、判定
電圧La,Lbは入力信号のレベルL1,L3に追従して変化する
こととなる。アナログコンパレータ22は前記Laを判定電
圧とし、入力信号がLaを超えているときはディジタル信
号“1"を、超えていないときはディジタル信号“0"を出
力する。アナログコンパレータ23は前記Lbを判定電圧と
し、入力信号がLbを超えているときはデジタル信号“1"
を、超えていないときはディジタル信号“0"を出力す
る。判別回路24はアナログコンパレータ22,23から出力
される前記各デジタル信号の組合せから入力信号のレベ
ルがL1,L2又はL3のどれに該当するかを判別する。例え
ばアナログコンパレータ22からの出力が“0"で、23から
の出力が“1"であれば、入力信号のレベルはL2に該当す
ることとなる。論理回路25は判別回路24の判別結果に基
づいて、入力信号がL1であるとき“1"を、L3であるとき
“0"を、L2であるとき過去のレベルの推移から“1"か
“0"かを決定して出力端子32に出力する。
一方、アナログコンパレータ26には、判定電圧としてア
ース電圧が与えられており、入力信号が加えられると、
該入力信号が零電位を超えたときデジタル信号“1"を、
超えないときはデジタル信号“0"を出力する。クロック
再生・タイミング生成回路27は前記アナログコンパレー
タ26の出力を受けて、第４図（ｂ）に示すような再生ク
ロック信号を生成するとともに、（ｃ）に示すように該
再生クロック信号の立上りから時間ｔだけ遅れたサンプ
リングパルスを生成する。このサンプリングパルスは第
４図に示すように入力信号のアイパタンの３値が集中す
る部分にほぼ同期している。判別回路24は第４図（ｂ）
に示す再生クロック信号の立上りでアナログコンパレー
タ22,23からのデジタル信号に基づいて入力信号のレベ
ルがL1,L2,L3のいずれに該当するかを判別し、L1に該当
するときはサンプリングパルスをサンプルホールド回路
16に加え、L3に該当するときはサンプルホールド回路17
に加え、L2に該当するときはサンプルホールド回路16,1
7のいずれにも加えない。なお、サンプリングパルスを
第４図（ｂ）に示す再生クロック信号の立上りより時間
ｔだけ遅らせているのは、判別回路24が判別動作をする
ために必要な時間を考慮したものである。上述のように
して、サンプルホールド回路16は入力信号が最高レベル
L1であると判別されたとき入力信号を標本化して保持
し、サンプルホールド回路17は入力信号が最低レベルL3
であると判別されたとき入力信号を標本化して保持する
ので、各回路16,17にはL1又はL3に対応するレベルがそ
れぞれ保持されることとなる。
ース電圧が与えられており、入力信号が加えられると、
該入力信号が零電位を超えたときデジタル信号“1"を、
超えないときはデジタル信号“0"を出力する。クロック
再生・タイミング生成回路27は前記アナログコンパレー
タ26の出力を受けて、第４図（ｂ）に示すような再生ク
ロック信号を生成するとともに、（ｃ）に示すように該
再生クロック信号の立上りから時間ｔだけ遅れたサンプ
リングパルスを生成する。このサンプリングパルスは第
４図に示すように入力信号のアイパタンの３値が集中す
る部分にほぼ同期している。判別回路24は第４図（ｂ）
に示す再生クロック信号の立上りでアナログコンパレー
タ22,23からのデジタル信号に基づいて入力信号のレベ
ルがL1,L2,L3のいずれに該当するかを判別し、L1に該当
するときはサンプリングパルスをサンプルホールド回路
16に加え、L3に該当するときはサンプルホールド回路17
に加え、L2に該当するときはサンプルホールド回路16,1
7のいずれにも加えない。なお、サンプリングパルスを
第４図（ｂ）に示す再生クロック信号の立上りより時間
ｔだけ遅らせているのは、判別回路24が判別動作をする
ために必要な時間を考慮したものである。上述のように
して、サンプルホールド回路16は入力信号が最高レベル
L1であると判別されたとき入力信号を標本化して保持
し、サンプルホールド回路17は入力信号が最低レベルL3
であると判別されたとき入力信号を標本化して保持する
ので、各回路16,17にはL1又はL3に対応するレベルがそ
れぞれ保持されることとなる。
サンプルホールド回路16,17に保持されている電圧は、
利得１の反転増幅器18,28及び加算平均するための抵抗
器19,20等からなる回路網を介して量子化レベル選択回
路29に加えられる。この回路網は帰還系が発散すること
なく安定に動作するよう設けられたものであるが、その
役割を説明するために、まずこの回路網が無い場合を考
える。今、第１図に示すサンプルホールド回路（以下、
S/Hという）16,17の入力点のアース電位が低い方向にず
れたとすると、S/H16の出力レベルは増大する方向に向
かい、S/H17の出力レベルは絶対値で減少する方向、つ
まり（＋）方向に向かう。前記S/H16,17からの出力信号
は量子化レベル選択回路29により選択され後方フィルタ
としての低域波器30に入力される。従って低域波器
30の出力も（＋）方向に向かい、加算回路14の出力が
（＋）方向に向かうこととなる。又、逆にS/H16,17の入
力点のアース電位が高い方向にずれたとすると、S/H16
の出力レベルは減少する方向に向かい、S/H17の出力レ
ベルは絶対値で増大する方向、つまり（−）方向に向か
い、結果的に加算回路14の出力は（−）方向に向かうこ
ととなる。従って、いずれの場合にも帰還系は発散する
こととなる。そこで、第１図に示すように前記回路網を
設けると、抵抗器19,20の出力電圧はS/H16,17の出力の
絶対値の平均値となるので、S/H16,17の入力点のアース
電位が変化しても一定であり、S/H16の出力とS/H17の出
力の差の1/2となる。従って量子化レベル選択回路29の
出力レベルも一定となり帰還系は発散することなく安定
に動作する。
利得１の反転増幅器18,28及び加算平均するための抵抗
器19,20等からなる回路網を介して量子化レベル選択回
路29に加えられる。この回路網は帰還系が発散すること
なく安定に動作するよう設けられたものであるが、その
役割を説明するために、まずこの回路網が無い場合を考
える。今、第１図に示すサンプルホールド回路（以下、
S/Hという）16,17の入力点のアース電位が低い方向にず
れたとすると、S/H16の出力レベルは増大する方向に向
かい、S/H17の出力レベルは絶対値で減少する方向、つ
まり（＋）方向に向かう。前記S/H16,17からの出力信号
は量子化レベル選択回路29により選択され後方フィルタ
としての低域波器30に入力される。従って低域波器
30の出力も（＋）方向に向かい、加算回路14の出力が
（＋）方向に向かうこととなる。又、逆にS/H16,17の入
力点のアース電位が高い方向にずれたとすると、S/H16
の出力レベルは減少する方向に向かい、S/H17の出力レ
ベルは絶対値で増大する方向、つまり（−）方向に向か
い、結果的に加算回路14の出力は（−）方向に向かうこ
ととなる。従って、いずれの場合にも帰還系は発散する
こととなる。そこで、第１図に示すように前記回路網を
設けると、抵抗器19,20の出力電圧はS/H16,17の出力の
絶対値の平均値となるので、S/H16,17の入力点のアース
電位が変化しても一定であり、S/H16の出力とS/H17の出
力の差の1/2となる。従って量子化レベル選択回路29の
出力レベルも一定となり帰還系は発散することなく安定
に動作する。
次に、以上に説明した回路動作を前提に、第１図に示す
実施例の動作を説明する。判定電圧生成回路21はS/H16
及びS/H17に保持されている電圧に基づき、判定電圧La,
Lbを生成し、アナログコンパレータ22,23は該判定電電L
a,Lbと入力信号とを比較してデジタル信号“1"又は“0"
を出力する。
実施例の動作を説明する。判定電圧生成回路21はS/H16
及びS/H17に保持されている電圧に基づき、判定電圧La,
Lbを生成し、アナログコンパレータ22,23は該判定電電L
a,Lbと入力信号とを比較してデジタル信号“1"又は“0"
を出力する。
今、クロック再生・タイミング生成回路27から再生クロ
ック信号が出力されると、判別回路24はその時点におけ
る前記デジタル信号“1"又は“0"の組合せから入力信号
のレベルを判別し、その判別結果に基づいてS/H16又はS
/H17を選択してクロック再生・タイミング生成回路27か
らのサンプリングパルスを送出する。S/H16又はS/H17は
前記サンプリングパルスに基づいて入力信号を標本化
し、次のサンプリングパルスが加えられるまで保持する
S/H16及びS/H17により保持されている電圧は、反転増幅
器18、抵抗器19,20により加算平均されて量子化レベル
選択回路29の端子ａに加えられるとともに、反転増幅器
28を介して端子ｂにも加えられる。なお、端子ｃはアー
スに接続されている。量子化レベル選択回路29は判別回
路24の指示に基づき、該判別回路24が入力信号のレベル
をL1と判別したときは接点ａを、L3と判別したときは接
点ｂを、L2と判別したときは接点ｃを選択し、出力側に
接続する。量子化レベル選択回路29からの出力は低域
波器30及び演算増幅器31を介して加算回路14に加えられ
る。一方、入力端子11に入力された入力信号も高域波
器12及び演算増幅器13を介して加算回路14に加えられ
る。加算回路14は加えられた２つの前記信号及び電圧を
加算し、演算増幅器15を介してS/H16,S/H17及びアナロ
グコンパレータ26に送出する。これにより、高域波器
12により失われた直流成分は再生され、判別回路24で正
しい判定が行なわれる。
ック信号が出力されると、判別回路24はその時点におけ
る前記デジタル信号“1"又は“0"の組合せから入力信号
のレベルを判別し、その判別結果に基づいてS/H16又はS
/H17を選択してクロック再生・タイミング生成回路27か
らのサンプリングパルスを送出する。S/H16又はS/H17は
前記サンプリングパルスに基づいて入力信号を標本化
し、次のサンプリングパルスが加えられるまで保持する
S/H16及びS/H17により保持されている電圧は、反転増幅
器18、抵抗器19,20により加算平均されて量子化レベル
選択回路29の端子ａに加えられるとともに、反転増幅器
28を介して端子ｂにも加えられる。なお、端子ｃはアー
スに接続されている。量子化レベル選択回路29は判別回
路24の指示に基づき、該判別回路24が入力信号のレベル
をL1と判別したときは接点ａを、L3と判別したときは接
点ｂを、L2と判別したときは接点ｃを選択し、出力側に
接続する。量子化レベル選択回路29からの出力は低域
波器30及び演算増幅器31を介して加算回路14に加えられ
る。一方、入力端子11に入力された入力信号も高域波
器12及び演算増幅器13を介して加算回路14に加えられ
る。加算回路14は加えられた２つの前記信号及び電圧を
加算し、演算増幅器15を介してS/H16,S/H17及びアナロ
グコンパレータ26に送出する。これにより、高域波器
12により失われた直流成分は再生され、判別回路24で正
しい判定が行なわれる。
以上説明した動作を第５図の波形図を用いて示すと、入
力端子11に第５図（ａ）の（ア）に示す波形を有する入
力信号が加えられた場合、高域波器12からは（ａ）の
（イ）に示すような、中心レベルの変動する波形の信号
が出力される。一方、量子化レベル選択回路29からは、
入力信号レベルに対応して、S/H16とS/H17が保持する電
圧の加算平均値を有する（＋）電圧、（−）電圧及び０
電圧が量子化されたものとして出力され、その波形は第
５図の（ｂ）の（ウ）に示すようになる。量子化レベル
選択回路29の出力は低域波器30を通過すると第５図
（ｂ）の（エ）の波形となり、これは高域波器12の出
力波形（ａ）の（イ）の中心レベルと一致する。但し極
性は逆である。従って、加算回路14により前記波形
（ａ）の（イ）と（ｂ）の（エ）とを加算すると、その
波形は入力端子11からの入力信号の波形（ａ）の（ア）
に一致し、直流成分が再生されたこととなる。この一致
は、入力信号のレベル変動があっても確保される。
力端子11に第５図（ａ）の（ア）に示す波形を有する入
力信号が加えられた場合、高域波器12からは（ａ）の
（イ）に示すような、中心レベルの変動する波形の信号
が出力される。一方、量子化レベル選択回路29からは、
入力信号レベルに対応して、S/H16とS/H17が保持する電
圧の加算平均値を有する（＋）電圧、（−）電圧及び０
電圧が量子化されたものとして出力され、その波形は第
５図の（ｂ）の（ウ）に示すようになる。量子化レベル
選択回路29の出力は低域波器30を通過すると第５図
（ｂ）の（エ）の波形となり、これは高域波器12の出
力波形（ａ）の（イ）の中心レベルと一致する。但し極
性は逆である。従って、加算回路14により前記波形
（ａ）の（イ）と（ｂ）の（エ）とを加算すると、その
波形は入力端子11からの入力信号の波形（ａ）の（ア）
に一致し、直流成分が再生されたこととなる。この一致
は、入力信号のレベル変動があっても確保される。
以上説明したように、本実施例によれば、入力信号の変
動に適応して直流再生を行うので、誤りなくレベル判定
を行なうことができ、又AGC回路も必要としない。
動に適応して直流再生を行うので、誤りなくレベル判定
を行なうことができ、又AGC回路も必要としない。
又、第１図に示す高域波器12を省略し、低域波器30
の遮断周波数を伝送系の高域波特性に対応して決めた
場合にも本実施例と同一の効果を得ることができる。
の遮断周波数を伝送系の高域波特性に対応して決めた
場合にも本実施例と同一の効果を得ることができる。
更に、本実施例はデジタル信号が２値或は３値以上の多
値の場合にも同様に適用できる。
値の場合にも同様に適用できる。
（発明の効果） 以上詳細に説明したように、本発明によれば低域が遮断
された伝送系を通過して来たデジタル信号のレベル判定
において、入力デジタル信号の変動に適応して直流再生
を行ない、入力デジタル信号のレベルに基づいて判定電
圧を生成しているので前記変動によってレベル判定に誤
りが生ずるおそれがなくなる。又、AGC回路を用いる必
要もない。
された伝送系を通過して来たデジタル信号のレベル判定
において、入力デジタル信号の変動に適応して直流再生
を行ない、入力デジタル信号のレベルに基づいて判定電
圧を生成しているので前記変動によってレベル判定に誤
りが生ずるおそれがなくなる。又、AGC回路を用いる必
要もない。
第１図は本発明の実施例のブロック図、第２図は従来の
レベル判定方式、第３図は第２図の各部信号波形図、第
４図は第１図のタイミング信号の説明図、第５図は第１
図の各部信号波形図、第６図は判定電圧生成回路図であ
る。 11……入力端子、12……高域波器、13,15,31……演算
増幅器、14……加算回路、16,17……サンプルホールド
回路、18,28……反転増幅器、19,20……抵抗器、21……
判定電圧生成回路、22,23,26……アナログコンパレー
タ、24……判別回路、27……クロック再生・タイミング
生成回路、29……量子化レベル選択回路、30……低域
波器、32……出力端子。
レベル判定方式、第３図は第２図の各部信号波形図、第
４図は第１図のタイミング信号の説明図、第５図は第１
図の各部信号波形図、第６図は判定電圧生成回路図であ
る。 11……入力端子、12……高域波器、13,15,31……演算
増幅器、14……加算回路、16,17……サンプルホールド
回路、18,28……反転増幅器、19,20……抵抗器、21……
判定電圧生成回路、22,23,26……アナログコンパレー
タ、24……判別回路、27……クロック再生・タイミング
生成回路、29……量子化レベル選択回路、30……低域
波器、32……出力端子。
Claims (3)
- 【請求項１】高域ろ波特性を有する伝送系における受信
デジタル信号の適応レベルの判定方法において、 デジタル信号に補正電圧を加算した信号の最高レベルと
最低レベルを再生クロック信号により標本化して保持
し、 保持している前記最高レベルと最低レベルの絶対値の平
均レベルを算出して、該平均レベルに基づいて一または
複数レベルの正、負の電圧および零の電圧を生成し、前
記加算した信号のレベルに対応していずれかを選択し、
低域ろ波器を通すことによって前記補正電圧を生成し、 前記保持している最高レベルと最低レベルにより判定電
圧を生成してデジタル信号のレベル判定を行う適応レベ
ルの判定方法。 - 【請求項２】前記低域ろ波器と同一の遮断周波数を有す
る高域ろ波器を入力側に設けたことを特徴とする、請求
項１記載の適応レベルの判定方法。 - 【請求項３】前記低域ろ波器の遮断周波数を伝送系の高
域ろ波特性の遮断周波数に一致させたことを特徴とす
る、請求項１記載の適応レベルの判定方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6191588A JPH0783385B2 (ja) | 1988-03-17 | 1988-03-17 | 直応レベル判定方法 |
| US07/323,382 US4939750A (en) | 1988-03-17 | 1989-03-14 | Adaptive signal discrimination circuit and a method for discriminating high and low level of data signals |
| EP89302634A EP0333491B1 (en) | 1988-03-17 | 1989-03-17 | An adaptive signal discrimination circuit and a method for discriminating high and low level of data signals |
| DE68911961T DE68911961T2 (de) | 1988-03-17 | 1989-03-17 | Adaptive Signalsunterscheidungsschaltung und Verfahren zur Unterscheidung von hohem und niedrigem Pegel von Datensignalen. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6191588A JPH0783385B2 (ja) | 1988-03-17 | 1988-03-17 | 直応レベル判定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01236748A JPH01236748A (ja) | 1989-09-21 |
| JPH0783385B2 true JPH0783385B2 (ja) | 1995-09-06 |
Family
ID=13184934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6191588A Expired - Lifetime JPH0783385B2 (ja) | 1988-03-17 | 1988-03-17 | 直応レベル判定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783385B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0422239A (ja) * | 1990-05-16 | 1992-01-27 | Matsushita Electric Ind Co Ltd | マイクロ波データ伝送装置 |
-
1988
- 1988-03-17 JP JP6191588A patent/JPH0783385B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01236748A (ja) | 1989-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835790A (en) | Carrier-to-noise detector for digital transmission systems | |
| US5781588A (en) | FSK signal receiver | |
| EP2309692B1 (en) | Fast and accurate frame synchronization in FSK based receivers | |
| US5438593A (en) | Adaptive threshold decision device for multistate modulation | |
| JPH08107429A (ja) | 可変マルチスレショルド検出回路、および可変マルチスレショルドを用いてサンプリングされたベースバンド信号の複数個のビットを検出する方法 | |
| KR900002330B1 (ko) | 무선 수신기 | |
| US3872381A (en) | Digital transmission system | |
| US4438524A (en) | Receiver for angle-modulated carrier signals | |
| KR100586279B1 (ko) | 디지털전송신호수신기용샘플링제어루프 | |
| US6154510A (en) | Symbol timing recovery based on adjusted, phase-selected magnitude values | |
| JP2000307665A (ja) | 無線受信装置の復調回路及び復調方法 | |
| WO1987001535A1 (en) | Radio data transmission system | |
| EP0517533B1 (en) | Demodulator for digital modulation signals | |
| JPH0783385B2 (ja) | 直応レベル判定方法 | |
| US5535248A (en) | Digital radio communication system | |
| US6101219A (en) | Adaptive equaliser | |
| JPH0783384B2 (ja) | 適応レベル判定電圧の生成方法 | |
| JPH0681162B2 (ja) | デ−タ判定回路 | |
| US5717721A (en) | Demodulation correcting circuit for FSK receiver | |
| EP0333491A2 (en) | An adaptive signal discrimination circuit and a method for discriminating high and low level of data signals | |
| US5784416A (en) | Method and apparatus for detection of a communication signal | |
| JPH09294146A (ja) | 自動利得制御回路 | |
| JP2696948B2 (ja) | 搬送波再生回路 | |
| JP3449341B2 (ja) | 復調装置 | |
| JPH0657020B2 (ja) | 周波数ずれ補正方式 |