JPS61194918A - 多値識別回路 - Google Patents

多値識別回路

Info

Publication number
JPS61194918A
JPS61194918A JP3421185A JP3421185A JPS61194918A JP S61194918 A JPS61194918 A JP S61194918A JP 3421185 A JP3421185 A JP 3421185A JP 3421185 A JP3421185 A JP 3421185A JP S61194918 A JPS61194918 A JP S61194918A
Authority
JP
Japan
Prior art keywords
signal
output
level
pseudo
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3421185A
Other languages
English (en)
Other versions
JPH0783386B2 (ja
Inventor
Yasuhisa Nakamura
康久 中村
Yoichi Saito
洋一 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP60034211A priority Critical patent/JPH0783386B2/ja
Publication of JPS61194918A publication Critical patent/JPS61194918A/ja
Publication of JPH0783386B2 publication Critical patent/JPH0783386B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は例えば直交振幅変調波の復調装置において、
その直交検波後の多値信号を識別、再生する多値識別回
路に関し、特(ユ多直振幅入力信号をアナログディジタ
ル変換器C−よりデ・rジタル信号(;変換して多値識
別を行うと共に、アナログディジタル変換器の入力側で
入力多値信号に重畳される直流オフセットを制御して識
別誤りを少くするよう(二構成された多値識別回路に係
わる。
「従来の技術」 従来の多値識別器は第1図C二示すように構成されてい
る。すなわち信号入力端子1から2n値(nは2以上の
整数)の多値信号が直流増幅器2によって所定のレベル
に増幅され、その出力が、クロック入力端子3からのク
ロック(二同期してアナログディジタル変換(以下A/
D変換と記す)器4でA/D変換され、その変換出力と
して再生信号及び誤差信号が出力される。このA/D変
換器4の出力5のうち、上位1〜nピツトの出力81〜
Bnが再生信号として出力端子6へ出力され、上位から
n+1ビット目の出力Bn+1が誤差信号、つまり基準
レベル(二対するずれ(−相当する。制御回路7はディ
ジタル信号列5のうち1ピツト又は複数ビットの組合わ
せによって直流増幅器2への帰還信号8,9を形成する
。直流分を制御する信号8はA/D変換器4の出力5の
うち上位からn+1ビット目の出力B。+1を、利得を
制御する信号9は上位から第1ビツト目の出力B8と第
n+lビット目の出力13n+tとの排池的論理和出力
を用いる。こうして得られた帰還信号8,9はそれぞれ
低域通過フィルタ(LPF’)11.12を介して平滑
化され、制御信号13.14として直流増幅器2(;供
給される。この制御信号13及び14C;より直流増幅
器2において人力多値信号C:対し重畳される直流分(
オフセットと記す)及び利得がそれぞれ自動的Cユ調整
される。この結果A/D変換器4への入力される多値信
号のレベルは基準値C:対する直流レベル、振幅値とも
C二常時最適に保つことができる。
この従来の多値識別回路は制御信号13 、14による
帰還効果により、温度変動等に起因する低周波数成分の
直流ドリフト及び利得変動を捕虜することが可能である
。第2図は帰還ループを用いた構成、つまり第1図(−
おいて制御信号13.14ζ−よる制御を行う場合と、
帰還ループを用いず直流増幅器2(:固定バイアス電圧
を加えた構成、制御信号13.14を遮断した場合とに
おいて、一定のS/N (信号対雑音電力比)25dB
下(二おける符号誤り率の時間変動特性の実験結果を示
している。第2図において入力信号は8値、τ=5x1
0−4秒の場合で曲線15は制御有り、曲線16は制御
なしく二対するものである。これら曲線15゜16より
帰還制御を行うことCユより符号誤り率特性の時間変動
は大きく低減され、はぼ一定値を保ち、その改善効果が
大きいことが判る。なおこの多値識別回路の詳しい動作
原理は特願昭59−37106号明細書に示しである。
「発明が解決しようとする問題点」 しかしこの多値識別回路を用いて実際C;実験してみる
と、帰還ループは安定している(二もかかわらず、符号
誤りが発生する場合があり、しかもこの現象は信号の多
値数が増加するC一つれ顕著になることがわかった。こ
れは初期電源投入時や急激なフェージング等C:おいて
、A/D変換器4への入力直流レベルが、最小信号量電
圧値、入力多値信号が取り得るレベルの隣接レベル間電
圧dの整数倍だけ正又は負側(ニオフセットしくずれ)
だまま、帰還制御信号13である上位n+1ビット目出
力B。+1が“1”とO”となる確率がそれぞれ5(1
%となることにより帰還制御が安定してしまう状態であ
る。この状態を擬似引込み状態と呼ぶ。
正常の引込み状態と擬似引込み状態との関係を第3図鑑
=示す。第3図は64QAM(8値信号)信号の場合で
あり、上位の1〜3目の出力B1〜B8は再生出力であ
る。第4ビツト目B4 (誤差信号)の識別レベルを左
端に矢印で示し、正常引込み時には○印で示すよう(二
8つの受信信号レベルは第4ビツト目の識別レベルと等
しくなるため、第4ビツト出力B4は図の右端(ユ示す
よう4−50 %の確率でl1tllと0”を発生する
。一方、黒丸e印の左側のものとして示すように、受信
信号レベルが正側(ユdより僅か小さい値だけシフトし
た擬似引込み状態では、最もレベルの高い受信信号レベ
ルの場合は100%″1”を発生するが、池の7つの受
信信号レベルは0”を発生する確率が高いが、受信レベ
ルは変動するため1”も少しは発生し、全体として第4
ピツト出力B4が50チの確率で1″と0#を発生し安
定してしまう。
右側の黒丸ゆ印は受信信号レベルがdより僅か小さい値
だけ負側C;ずれた時の擬似引込み状態を示す。
この擬似引込み状態を理論的C二明らかC:するため、
直流ドリフトを有した入力信号(16値と仮定)と熱雑
音との和の確率密度関数からA/D変換器4の誤差信号
であるN+1(5)ビット出力B5を積分した制御電圧
を得て、更≦−全信号レベル点について求めた制御電圧
vdを求めた結果を第4図C二示す。第4図は入力信号
のドリフト量μδ(d=2δ)とその場合の制御電圧v
dとの計算結果を示したものであり、vd=Qとなる点
が安定点を示す。この解析結果から、入力信号が2N値
の場合、安定点は(2N−1)点あり、そのうち実線O
印で示す原点を除く(2N−2)点(点線−;印で示す
)が擬似引込み点となる。一方、制御電圧vdは入力信
号のC/N(搬送波/雑音電力比)(二依存し、低C/
N時になると制御電圧が低下することも明らかになった
以上のよう(ユ第1図(−示した構成の多値識別器では
、擬似引込み(;陥ることにより通信時において回線の
瞬断となり、特にこれが著しい場合(−は通信システム
の同期はずれとなってしまい全く通信が不可能となる。
しかもこの状態で動作が安定してしまうために元の正常
状態に復帰する(−はその毎≦二逐次調整作業が必要で
あるという欠点があった。
「問題点を解決するための手段」 この発明(−よれば、入力多値信号を、その直流レベル
を制御することができる直流レベル制御手段を介してA
/D変換器C二人力し、そのA/D変換器の出力上位ビ
ットから再生信号を得ると共(二、その再生信号の下位
ビットから誤差信号を得てその誤差信号(二より上記直
流レベル制御手段を制御する多値識別回路(二おいて、
上記A/D変換器の入力信号のレベルから擬似引込み状
態か否かを判定回路で判定し、その判定回路が擬似引込
み状態と判定した場合は、上記再生信号の少くとも一部
を用いて上記誤差信号を作り上記直流レベル制御手段へ
供給する。このようにして擬似引込み状態になっても速
い正常引込み状態とすることができる。
「実施例」 次にこの発明の実施例を第5図以下の図面を参照して詳
細(二説明する。第5図は16値の入力信号を対象とし
たこの発明の第1の実施例を示す。
信号入力端子1からの16値の多値信号は直流増幅器2
(二人力され、その出力信号は少くとも5ピツトの出力
を持つA/D変換器4に入力され、クロック入力端子3
のクロック信号でサンプリングされ、5ビツトのディジ
タル信号5(−変換されて出力される。この5ビツト出
力のうち上位1〜4ビツト出力B1〜B4が再生信号、
上位第5ビット目B、が誤差信号である。このうち再生
信号B1〜B。
の少くとも1つ及び誤差信号B、は擬似引込み防止回路
17に入力される。
擬似引込み防止回路17はこの識別回路の引込み状態C
:応じて再生信号又は誤差信号を選択し、直流オフセッ
ト制御信号として出力する。
一方、A/D変換器4の再生信号、例えば第1ピツト出
力B1と誤差信号(第5ビツト) BSとを排池的論理
和回路18に入力し、その出力として得られる利得制御
用帰還信号9は低域通過フィルタ12を介して平滑化さ
れた後、直流増幅器2 C制御信号14として供給され
、増幅器2の利得が制御される。
擬似引込み防止回路17は例えば第6図c二示すように
オフセット制御用帰還信号としてこの例では第1ビツト
目出力B1、第5ピツト目出力B5が切替回路19C入
力され、検出回路20からの判定ト制御信号8は第5図
で低域通過フィルタ11を介して平滑化された後、直流
増幅器2c二制御信号13として供給され、増幅器2の
オフセットが制御される。なお直流増幅器2は制御信号
により利得及びオフセットが独立C二制御される必要が
ある。
又直流増幅器2の代りに制御信号(二より利得(減  
衰を含め)及び直流レベルが独立(−制御できる回路を
用いても差支えない。また利得の制御と直流レベル制御
とは別の回路で行ってもよい。
判定回路20はA/D変換器4の入力側(二おける多値
信号に重畳されている直流レベルが、理想的な引込み状
態での直流レベルに対し所定値以上変動したか否かを検
出するものである。具体的には第6図中C二示すように
構成することができる。
すなわちA/D変換器4の入力信号は分岐されて判定回
路19の入力信号21として入力され、低域通過フィル
タ22+ユで積分され、その積分出力は電圧比較器23
.241−供給される。比較器23゜24はそれぞれそ
の入力信号を基準電圧V+、V−と比較し、入力信号が
設定電圧値を比較器23では正側(二、比較器24は負
側に越えない場合(二それぞれ1nを出力し、越える場
合C二lI Ojを出力するものである。ここでV+、
V−は擬似引込み時におけるA/D変換器4の入力信号
を低域通過フィルタ22(二で積分した直流電圧値であ
る。
その結果、比較器23.24の出力を人力としたNAN
Dゲート25の出力は、正常時(二はII O#を、擬
似引込み時には“1”を出力する。
第6図中の切替回@18のブロック図を第8図に示す。
判定信号31i二より2つの入力信号26゜27のうち
どちらかが選択される。具体的C;は正常引込み時C二
は判定信号21がa1′であるため第n+1ビット出力
B5が選ばれ、擬似引込み時には判定信号21がII 
Ojとなるため、最上位ビットB1が選ばれ、制御信号
8となる。このようC′″、選択された制御信号8は第
5図の低域通過フィルタ11C二て積分され、直流増幅
器2の直流オフセットを制御することC二より入力信号
に重畳された直流ドリフト成分を補償する。
さて、この多値識別回路の動作原理を4値信号を例にと
り信号の流れにそって説明したのが、第8図である。上
が正常引込み時、下が擬似引込み時の場合を示す。正常
引込み時にはA/D変換器4への入力信号の取り得るレ
ベルは第1ビツトのしきい値v1―対して正、負対称の
電圧レベルである。そこでA/D変換器4の入力信号の
平均値である低域通過フィルタ22の出力電圧は、2つ
の電圧比較器23.24の基準電圧V+とV−との間の
領域C;あるため、正常引込みと判定され、判定信号2
1は91m1を出力する。その結果切替回路19(−で
第3ピッl−B8 (誤差信号)が選択され、出力8と
して出力される。これを平均化したLPFllの出力電
圧は入力4値信号の小さな直流ドリフトに追従して、こ
れを打ち消す方向に変化し、入力信号レベルを常1:最
適(二作つ。
一方、第8図に示すような正側へ擬似引込み状態C;な
った時(二は、A/D変換器4への入力信号〕取す得る
レベルは、第1ビツトのしきい値Vt +二対して正側
Cニシフトしている。そのためこのυ勺変換器4の人力
信号の平均値である低域通過フィルタ22の出力電圧は
正側にシフトし、電圧比較器23の基準電圧V+を越え
てしまう。そのため判定回路20は擬似引込みと判定し
て判定信号21として0”を出力する。その結果切替回
路19(二て第1ビツト出力B1が選択され出力信号8
となる。これを平均化した低域通過フィルタ11の出力
電圧は、正常引込み時における出力電圧に比べて大きな
正の値を持つため、負帰還制御(二より直流増幅器2の
出力電圧は負側C二人きく引きこまれ、結果として擬似
引込みをぬけ出し正常引込みとなる。
逆C二負側へ擬似引込み状態(二なった時(二は、以上
の説明とは逆C二直流増幅器2の出力電圧は正側【二大
きく引きこまれ、結果として正常引込みC;復帰する。
なお正常引込み時における動作からも当然理解されるよ
う(二、切替回路19の出力は、論理出力″1″′で正
の電圧+Vaを、論理出力″o”で負の電圧−■、を出
力する。
なお第7図では擬似引込み状態では再生信号(例えば第
1ピツト出力B1)を、誤差信号BN−1−1に切替え
て制御信号8として出力したが、第9図C;示すようC
二誤差信号BN+1 (BS )を常時、制御信号8と
して出力し擬似引込み状態ではスイッチ27をオンC二
して、再生信号B1を誤差信号B5に加えて制御信号8
として出力してもよい。
また第9図C;示すようにA/D変換器4として、再生
信号6を得るビット出力B1〜BNより、更C二下位の
複数ビット出力BN−1−1〜BMを出力するものを用
い、第2判定回路28で下位ビット出力BN+1〜BM
と、基準埴土(d−△)とをディジタル比較して、この
値1:達するか、これを越えると擬似引込み状態(;な
りそうな場合と判定して、出力29を出し、この出力し
より切替回路19(又はスイッチ27)を判定信号21
と同様(二制御し、しかもこれら両判定信号21.29
の論理和で切替回路19を制御するよう1;することも
できる。
このようなA/D変換器24を用いる場合は点線で示す
ように下位ビット出力BN+t〜BMをD/A変換器3
1でアナログ信号(二変換して、誤差信号BN−1−1
の代り(二用いてもよい。ただこの場合でスイッチ27
を用いる場合はD/A変換器31の出力と再生信号B1
とをアナログ加算する。この下位ピッ) BN+1〜B
MをD/A変換して誤差信号とすることは第5図の実施
例(二も適用できる。
「発明の効果」 す、上説明したよう(二この発明(;よれば簡易な回路
構成でありながら固定劣化の小さい多値識別回路が実現
できる。また擬似引込み状態に陥っても速やかg二正常
状態f二復帰することが可能であるため、特に64QA
M方式、256QAM方式のような振幅多値数の大きい
方式においても、通信回線の瞬断を救済し伝送路の符号
誤り率特性を大きく向上することができる。
【図面の簡単な説明】
第1図は従来の多値識別回路を示すブロック図、第2図
は符号誤り率の時間変動特性を示す図、第3図は8電信
号を例とした引込み状態と出力信号の関係を示す図、第
4図は入力信号のドリフト量と制御電圧の関係の計算結
果を示す図、第5図はこの発明の一実施例を示すブロッ
ク図、第6図は擬似引込み防止回路17の例を示すブロ
ック図、第7図は切替回路19の例を示すブロック図、
第8図は各引込み状態(二おける信号の流れを示す図、
第9図及び第10図はそれぞれこの発明の一部変形例を
示すブロック図である。 1:多値信号入力端子、2:直流レベル制御手段として
の直流増幅器、3:クロック入力端子、4 : A/D
変換器、5 : A/D変換器出力、6:再生信号、1
3:誤差信号、17:擬似引込み防止回路、19:切替
回路、20:判定回路、21:判定信号。 特許出願人  日本電信電話公社 代  哩  人   草  野     卓第3 図 定 47 か 5 図 オ 7 図 オ8 図 (B1)

Claims (1)

    【特許請求の範囲】
  1. (1)直流レベルを制御することができる直流レベル制
    御手段を介して入力多値信号をアナログディジタル変換
    器へ供給し、そのアナログディジタル変換器の変換出力
    中の上位の複数ビット出力を再生信号として出力すると
    共に、上記変換出力中のその再生信号の下位ビット出力
    から誤差信号を得て、その誤差信号によりこれが小さく
    なるように上記直流レベル制御手段を制御して上記入力
    多値信号に重畳される直流レベルを調整する多値識別回
    路において、 上記アナログディジタル変換器の入力側における入力多
    値信号を入力して、その絶対値が所定値を越えると擬似
    引込み状態と判定する判定回路と、その判定回路の擬似
    引込み状態と判定した出力により上記再生信号の少くと
    も一部を用いて上記誤差信号を作る手段とを設けたこと
    を特徴とする多値識別回路。
JP60034211A 1985-02-22 1985-02-22 多値識別回路 Expired - Lifetime JPH0783386B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60034211A JPH0783386B2 (ja) 1985-02-22 1985-02-22 多値識別回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60034211A JPH0783386B2 (ja) 1985-02-22 1985-02-22 多値識別回路

Publications (2)

Publication Number Publication Date
JPS61194918A true JPS61194918A (ja) 1986-08-29
JPH0783386B2 JPH0783386B2 (ja) 1995-09-06

Family

ID=12407822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60034211A Expired - Lifetime JPH0783386B2 (ja) 1985-02-22 1985-02-22 多値識別回路

Country Status (1)

Country Link
JP (1) JPH0783386B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01500636A (ja) * 1987-03-20 1989-03-01 富士通株式会社 ディジタル復調装置
JPH03205921A (ja) * 1990-01-08 1991-09-09 Hitachi Denshi Ltd デジタイザ回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58120351A (ja) * 1982-01-13 1983-07-18 Fujitsu Ltd 直流ずれ補償方式
JPS58171158A (ja) * 1982-03-31 1983-10-07 Fujitsu Ltd デ−タ伝送方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58120351A (ja) * 1982-01-13 1983-07-18 Fujitsu Ltd 直流ずれ補償方式
JPS58171158A (ja) * 1982-03-31 1983-10-07 Fujitsu Ltd デ−タ伝送方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01500636A (ja) * 1987-03-20 1989-03-01 富士通株式会社 ディジタル復調装置
JPH03205921A (ja) * 1990-01-08 1991-09-09 Hitachi Denshi Ltd デジタイザ回路

Also Published As

Publication number Publication date
JPH0783386B2 (ja) 1995-09-06

Similar Documents

Publication Publication Date Title
US4602374A (en) Multi-level decision circuit
US4875049A (en) Automatic level control circuit for an ad convertor
US6771719B1 (en) Automatic gain control method and its system
CA1327840C (en) Auto-threshold/adaptive equalizer
US7509109B2 (en) Adaptive correction of a received signal frequency response tilt
US6081565A (en) Amplitude based coarse automatic gain control circuit
JPH04233850A (ja) 多値デジタル信号用受信機
US5509030A (en) RF receiver AGC incorporating time domain equalizer circuity
US6173019B1 (en) Control loop for data signal baseline correction
US6363111B1 (en) Control loop for adaptive multilevel detection of a data signal
US6597238B1 (en) Demodulating circuit of wireless receiving apparatus and demodulating method
US6975678B1 (en) Apparatus and averaging method for equalizing signals
JPS61194918A (ja) 多値識別回路
JPH0851329A (ja) Agc回路
US6463106B1 (en) Receiver with adaptive processing
KR100304996B1 (ko) 디지탈전송시스템
US6281945B1 (en) VSB—dependent automatic gain control
KR19990065094A (ko) 초고속 디지탈 가입자선 시스템에서의 자동 이득 조정장치
JPS60180259A (ja) 多値識別回路
KR100289714B1 (ko) 데이터검출기및그방법
KR20000061607A (ko) 자동 이득 제어기
JPS59144218A (ja) 多値識別器
JPH0611122B2 (ja) 多値識別回路
JP2861778B2 (ja) 復調装置
JPH0478213B2 (ja)