JPH0611122B2 - 多値識別回路 - Google Patents
多値識別回路Info
- Publication number
- JPH0611122B2 JPH0611122B2 JP60146155A JP14615585A JPH0611122B2 JP H0611122 B2 JPH0611122 B2 JP H0611122B2 JP 60146155 A JP60146155 A JP 60146155A JP 14615585 A JP14615585 A JP 14615585A JP H0611122 B2 JPH0611122 B2 JP H0611122B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- bit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多値振幅変調を行うディジタル通信方式にお
いて用いられる多値識別回路に関するものである。
いて用いられる多値識別回路に関するものである。
多値変調方式において多値振幅信号を正しく識別，再生
する為には、識別回路への入力レベルは常に正しく所定
の範囲に保たれる必要がある。その為従来より、識別器
の出力信号をその前段に設けた直流増幅器に帰還するこ
とにより入力信号の振幅及び直流電圧を自動的に最適に
保つ構成が提案され、例えば特願昭58-18149号に記載さ
れている。この従来の識別回路の構成を第２図に示す。
１１は多値（２N値）信号入力端子、１２は直流増幅
器、１３はA/D変換器、２１，２２は低域通過フィル
タ、２３はドリフト補償信号、２４は利得制御信号、１
４１は排他的論理和回路である。ドリフト補償信号２３
はA/D変換器１３の出力の上位第（Ｎ＋１）ビット目を
用いる。例えば８値（Ｎ＝３）信号入力時における入力
信号とA/D変換器出力の関係を第３図に示す。ここでは
入力多値信号の信号間電圧を２ｄ、A/D変換器出力を上
位ビットから順にB1,B2…と表わした。B4が入力電圧と
識別電圧との誤差を示しており、入力電圧の方が小さい
時は“０”となる。第３図から明らかなように極性を示
す誤差信号B4を直流増幅器１２に帰還することにより、
直流ドリフト補償を実施することが可能である。すなわ
ち、入力信号に正のドリフトがあるとB4は“１”を出力
するためB4を前段の増幅器１２に負帰還することによ
り、増幅器出力は負側に制御されドリフトが解消され
る。負のドリフトがある場合も同様である。極性を示す
誤差信号B4を帰還信号とした場合の、入力信号の直流ド
リフト量と制御電圧値との関係の計算結果を第４図に示
す。横軸は第３図にも示したように入力電圧と識別電圧
の差異であり、縦軸は増幅器１２に帰還されるドリフト
補償信号２３の電圧である。第４図より明らかなように
ループの安定点はドリフト量Ud＝2nd（ｎ＝０，±１，
±２…）の点であり複数個存在する。このうち正常な引
込み点は原点（ｎ＝０）のみであり、その他はいわゆる
疑似引込みである。この場合正常な直流レベルからずれ
た状態でもループが安定してしまう為、符号誤りを発生
し続けてしまう。その為、このような疑似引込みに対す
る対策を施した回路構成が既に特願昭59-37106、特願昭
59-215879で提案されている。
する為には、識別回路への入力レベルは常に正しく所定
の範囲に保たれる必要がある。その為従来より、識別器
の出力信号をその前段に設けた直流増幅器に帰還するこ
とにより入力信号の振幅及び直流電圧を自動的に最適に
保つ構成が提案され、例えば特願昭58-18149号に記載さ
れている。この従来の識別回路の構成を第２図に示す。
１１は多値（２N値）信号入力端子、１２は直流増幅
器、１３はA/D変換器、２１，２２は低域通過フィル
タ、２３はドリフト補償信号、２４は利得制御信号、１
４１は排他的論理和回路である。ドリフト補償信号２３
はA/D変換器１３の出力の上位第（Ｎ＋１）ビット目を
用いる。例えば８値（Ｎ＝３）信号入力時における入力
信号とA/D変換器出力の関係を第３図に示す。ここでは
入力多値信号の信号間電圧を２ｄ、A/D変換器出力を上
位ビットから順にB1,B2…と表わした。B4が入力電圧と
識別電圧との誤差を示しており、入力電圧の方が小さい
時は“０”となる。第３図から明らかなように極性を示
す誤差信号B4を直流増幅器１２に帰還することにより、
直流ドリフト補償を実施することが可能である。すなわ
ち、入力信号に正のドリフトがあるとB4は“１”を出力
するためB4を前段の増幅器１２に負帰還することによ
り、増幅器出力は負側に制御されドリフトが解消され
る。負のドリフトがある場合も同様である。極性を示す
誤差信号B4を帰還信号とした場合の、入力信号の直流ド
リフト量と制御電圧値との関係の計算結果を第４図に示
す。横軸は第３図にも示したように入力電圧と識別電圧
の差異であり、縦軸は増幅器１２に帰還されるドリフト
補償信号２３の電圧である。第４図より明らかなように
ループの安定点はドリフト量Ud＝2nd（ｎ＝０，±１，
±２…）の点であり複数個存在する。このうち正常な引
込み点は原点（ｎ＝０）のみであり、その他はいわゆる
疑似引込みである。この場合正常な直流レベルからずれ
た状態でもループが安定してしまう為、符号誤りを発生
し続けてしまう。その為、このような疑似引込みに対す
る対策を施した回路構成が既に特願昭59-37106、特願昭
59-215879で提案されている。
前者は疑似引込みに陥った後に、制御信号を誤差信号か
ら識別信号（例えば第１ビット）に切替える形式であ
り、後者はA/D変換器の下位ビット出力を再びD/A変換し
た信号を制御信号とすることにより疑似引込みに陥りに
くくする構成である。
ら識別信号（例えば第１ビット）に切替える形式であ
り、後者はA/D変換器の下位ビット出力を再びD/A変換し
た信号を制御信号とすることにより疑似引込みに陥りに
くくする構成である。
前者は疑似引込み後に制御信号を切替えることから回線
の瞬断を発生し、後者は回路が複雑になるという欠点が
あった。
の瞬断を発生し、後者は回路が複雑になるという欠点が
あった。
本発明の目的は、疑似引込みに陥りにくく、かつ一旦陥
っても早急な復帰が可能であり、しかも更に回路構成の
簡易な多値識別回路を提供することにある。
っても早急な復帰が可能であり、しかも更に回路構成の
簡易な多値識別回路を提供することにある。
本発明は、２Nの多値入力に対して、A/D変換器出力の第
（Ｎ＋１）ビット目で表わされる符号間干渉の極性を示
す誤差信号を、A/D変換器出力の第（Ｎ＋１）ビット目
と第（Ｎ＋２）ビット目の排他的論理和をとることによ
り生成できる符号間干渉の量を示す誤差信号をクロック
入力とするフリップフロップを介してドリフト補償信号
とし、増幅器に帰還することを最も主要な特徴とする。
（Ｎ＋１）ビット目で表わされる符号間干渉の極性を示
す誤差信号を、A/D変換器出力の第（Ｎ＋１）ビット目
と第（Ｎ＋２）ビット目の排他的論理和をとることによ
り生成できる符号間干渉の量を示す誤差信号をクロック
入力とするフリップフロップを介してドリフト補償信号
とし、増幅器に帰還することを最も主要な特徴とする。
このように誤差信号を、入力信号のドリフト量の大小に
応じて選択することにより、疑似引込みに陥いりにくく
なるという特徴がある。
応じて選択することにより、疑似引込みに陥いりにくく
なるという特徴がある。
第１図は、入力信号が２N値信号の場合における本発明
の一実施例を説明する図であって、１４は排他的論理和
回路、１３はフリップフロップ回路、３１１はその出力
であり、第２図と同一の回路は同一の番号で表わした。
第３図からもわかるように、第３図の入力信号レベル欄
の・で表わされる識別電圧を基準としてドリフト量が±
d/2以内の範囲では第（Ｎ＋１）ビット（第３図では
B4）と第（Ｎ＋２）ビット（第３図ではB5）の符号は常
に異なることからその排他的論理和出力は“１”とな
り、±d/2を越えると“０”となる。これを利用して、
フリップフロップ３１において、第（Ｎ＋１）ビットを
入力データ、第（Ｎ＋１）ビットと第（Ｎ＋２）ビット
の排他的論理和出力を入力クロックとすることにより、
フリップフロップの出力３１１は、ドリフト量が±d/2
以下の場合は、第（Ｎ＋１）ビットの符号が出力されて
ドリフトを補償するように動作するが、ドリフト量が±
d/2を越えても補償動作を続けると隣の識別値に疑似引
込みを起こすおそれがでてくるため、ドリフト量が±d/
2を越えると、直前の値をホールドし、補償動作をとめ
る。このような回路構成とすることにより、ドリフト量
が実際には±d/2を越えていてもフリップフロップ出力
はホールドされる為に、常に第（Ｎ＋１）ビットを制御
信号とする構成に比べて類似引込みに陥りにくくなる。
の一実施例を説明する図であって、１４は排他的論理和
回路、１３はフリップフロップ回路、３１１はその出力
であり、第２図と同一の回路は同一の番号で表わした。
第３図からもわかるように、第３図の入力信号レベル欄
の・で表わされる識別電圧を基準としてドリフト量が±
d/2以内の範囲では第（Ｎ＋１）ビット（第３図では
B4）と第（Ｎ＋２）ビット（第３図ではB5）の符号は常
に異なることからその排他的論理和出力は“１”とな
り、±d/2を越えると“０”となる。これを利用して、
フリップフロップ３１において、第（Ｎ＋１）ビットを
入力データ、第（Ｎ＋１）ビットと第（Ｎ＋２）ビット
の排他的論理和出力を入力クロックとすることにより、
フリップフロップの出力３１１は、ドリフト量が±d/2
以下の場合は、第（Ｎ＋１）ビットの符号が出力されて
ドリフトを補償するように動作するが、ドリフト量が±
d/2を越えても補償動作を続けると隣の識別値に疑似引
込みを起こすおそれがでてくるため、ドリフト量が±d/
2を越えると、直前の値をホールドし、補償動作をとめ
る。このような回路構成とすることにより、ドリフト量
が実際には±d/2を越えていてもフリップフロップ出力
はホールドされる為に、常に第（Ｎ＋１）ビットを制御
信号とする構成に比べて類似引込みに陥りにくくなる。
以上説明したように、符号間干渉量を示す誤差信号を入
力信号のドリフト量の大きさに応じて選択してドリフト
補償信号とすることにより、識別器が類似引込みに陥り
にくくすることができる。
力信号のドリフト量の大きさに応じて選択してドリフト
補償信号とすることにより、識別器が類似引込みに陥り
にくくすることができる。
本識別器によれば、信号の多値化に併い入力信号の直流
ドリフトに起因する固定劣化が著しく大きくなる６４QA
Mや２５６QAM変復調方式において、変復調装置の固定劣
化を大幅に低減し良好な伝送品質を実現できる利点があ
る。
ドリフトに起因する固定劣化が著しく大きくなる６４QA
Mや２５６QAM変復調方式において、変復調装置の固定劣
化を大幅に低減し良好な伝送品質を実現できる利点があ
る。
第１図は２N値信号入力時の本発明の一実施例を示す
図、第２図は従来の帰還型多値識別回路の構成を示す
図、第３図は８値信号入力をA/D変換器により識別した
時の入出力の関係を示す図、第４図は誤差信号を帰還し
た場合の入力信号のドリフト量と制御電圧の関係を示す
図である。 １１…多値信号入力端子、１２…直流増幅器、１３…A/
D変換器、１４…排他的論理和回路、２１，２２…低域
通過フィルタ、２３…ドリフト補償信号、２４…利得制
御信号、３１…Ｄ型フリップフロップ、３１１…フリッ
プフロップ出力信号。
図、第２図は従来の帰還型多値識別回路の構成を示す
図、第３図は８値信号入力をA/D変換器により識別した
時の入出力の関係を示す図、第４図は誤差信号を帰還し
た場合の入力信号のドリフト量と制御電圧の関係を示す
図である。 １１…多値信号入力端子、１２…直流増幅器、１３…A/
D変換器、１４…排他的論理和回路、２１，２２…低域
通過フィルタ、２３…ドリフト補償信号、２４…利得制
御信号、３１…Ｄ型フリップフロップ、３１１…フリッ
プフロップ出力信号。
Claims (1)
- 【請求項１】２Nの多値振幅信号を識別する多値識別回
路において、入力多値信号を増幅するオフセット調節機
能付直流増幅器と、該増幅出力を識別して少なくとも
（Ｎ＋２）ビットで出力するA/D変換器と、該A/D変換器
の第（Ｎ＋１）ビット目と第（Ｎ＋２）ビット目の排他
的論理和をとる回路と、該論理和出力をクロック入力と
して前記第(N+1)ビット目をラッチするフリップフロッ
プと、該フリップフロップ出力を低域通過フィルタを介
して前記増幅器のオフセット調節部に帰還することによ
り入力信号のドリフトを低減することを特徴とする多値
識別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60146155A JPH0611122B2 (ja) | 1985-07-03 | 1985-07-03 | 多値識別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60146155A JPH0611122B2 (ja) | 1985-07-03 | 1985-07-03 | 多値識別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS627227A JPS627227A (ja) | 1987-01-14 |
| JPH0611122B2 true JPH0611122B2 (ja) | 1994-02-09 |
Family
ID=15401373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60146155A Expired - Lifetime JPH0611122B2 (ja) | 1985-07-03 | 1985-07-03 | 多値識別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611122B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01301516A (ja) * | 1987-12-25 | 1989-12-05 | Titan Kogyo Kk | トンネル構造・六チタン酸カリウム繊維，その製造方法及びそれを含む複合材料 |
| JP6443194B2 (ja) | 2015-04-13 | 2018-12-26 | 富士通株式会社 | 信号識別回路、これを用いた光受信器、及び信号識別方法 |
-
1985
- 1985-07-03 JP JP60146155A patent/JPH0611122B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS627227A (ja) | 1987-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3731199A (en) | Multilevel signal transmission system | |
| JPH0420523B2 (ja) | ||
| JPH0758783A (ja) | 直列伝送二値信号の直流分再生方法および装置 | |
| EP0157598B1 (en) | Device operable like an automatic level control circuit for decoding a multivalued signal | |
| US5087973A (en) | Clamp signal processing apparatus | |
| US5509030A (en) | RF receiver AGC incorporating time domain equalizer circuity | |
| US6173019B1 (en) | Control loop for data signal baseline correction | |
| US6043766A (en) | Distributive encoder for encoding error signals which represent signal peak errors in data signals for identifying erroneous signal baseline, peak and equalization conditions | |
| GB1560760A (en) | Adaptive equalizer with distortion analysis | |
| EP0254877B1 (en) | Automatic drift control circuit | |
| EP0645770A2 (en) | Zero level setting circuit for A/D converter in a magnetic disk drive | |
| GB2095953A (en) | Clock extracting circuit | |
| JPH0611122B2 (ja) | 多値識別回路 | |
| US5557638A (en) | Transmission system for multivalued digital symbols | |
| JPS63158909A (ja) | 平均値に依在しない２進信号を発生する方法および装置 | |
| JPH11168335A (ja) | 利得制御機能付受信装置 | |
| JPS6351608B2 (ja) | ||
| US6707402B1 (en) | Method for converting an analog signal to a digital signal | |
| JPH0478213B2 (ja) | ||
| JPS60180259A (ja) | 多値識別回路 | |
| JPS5826862B2 (ja) | 自動等化装置 | |
| JPS61236217A (ja) | オフセツト電圧補正回路 | |
| EP0615369B1 (en) | Receiver for multi-level digital signals | |
| JPS61194918A (ja) | 多値識別回路 | |
| JPS61206349A (ja) | デイジタル信号の受信装置に使用する方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |