JPS63158909A - 平均値に依在しない２進信号を発生する方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の関連する技術分野 本発明は、１つの２進化閾値に関してアナログ信号音２
進化することにより平均値に依存しない２進信号を発生
する方法ならびにこの方法を実施する装置に関する。

従来技術 アナログ信号の２進化は、アナログ信号を２進化閾値と
比較して、２進化閾値を越えると２進信号に一方の信号
値ン割当て、２進閾値を下回ると２進信号に他方の信号
値を割当てることによって行なわれる。周期的に標本化
される２進化号は、アナログ信号の代わりにアナログ信
号の周期的標本化値を２進化闇値と比較するか又は、ア
ナログ信号の２進化により得られた２進信号Ｙ周期的に
走査することによって得られる。いずれの場合も２進信
号は、アナログ信号の２進化閾値に関する極性ないし正
負の符号な表わすのみである。

信号の極性のみ用いた信号評価方法では、多くの場合信
号が平均値と無関係であることが萌提となっている。ア
ナログ信号が「平均値と無関係」とは、直流信号成分（
直流値）がゼロであるという意味であり、つま９波形図
においてゼロラインの上方と下方で信号面積が同じであ
るのと同義である。２進信号が「平均値と無関係である
こと」は、これに対して、２進信号が一方ないし他方の
状態を取る時間全体が平均して同じ大きさであることを
いう。周期的２進信号では、これは、２進信号の両状態
が同じ頻度で現われることと同義である。つまりこの場
合は時間的平均値であり、直流信号成分により決定され
る電圧平均値ではない。その場合その直流信号成分によ
り決まる電圧平均値とは、上記のような意味の（時間的
）平均値とは無関係な２進信号の場合でも通常ゼロとに
異なる大きさのものである。

、発明が解決しようとする間趙点 平均値とは無関係な信号を得るという要求を、満たすた
めに従来はアナログ信号が２進化の前に直流信号成分の
抑圧のために高域濾波されていた。この方法は様々な欠
点を有する。先ず、高域濾波は、２進信号の両信号値が
同じ総時間数を有するように、つまりそれ自体が時間的
に平均値に依存しないひいては情報内容を最大限有する
ようにすることが確実に行なわれ得るの゛ではない。さ
らにアナログチャネルにおいて非直線性またはオフセッ
ト（シフト）が生ずると、信号平均値は２進化閾値に対
して相対的に変化するので、２進信号の両信号値開の切
換の時点がシフトする。相関法ではこれは誤相関をまね
く。

本発明の課題は、アナログ信号の２進化の際に非直線性
またにオフセットがアナログチャネルにおいて生じても
、常に平均値に依存しない２進信号が生ずるようにする
ことにある。

問題点を解決するための手段 この課題は本発明によれば、アナログ信号の２進化によ
り得られた２進信号を２進信号の両信号レベル間の平均
値に相応する設定値信号と比較してその偏差を検出し、
該偏差値’ａ−積分し、積分された偏差に相応する信号
で、アナログ信号の２進閾値に対する相対的位置をシフ
トさせて、偏差の平均値をゼロに調整することにより達
成される。

本発明の方法の有利な実施例が実施態様項記載の構成に
より得られる。

本発明の方法を実施する装置は、２進化すべきアナログ
信号を受は取り、出力側に２進信号を送出する２進化回
路を備えており、該２進化回路の出力側に調整回路が接
続されており、該調整回路は、第１入力端に２進信号を
受は取り第２入力端に設定値信号を受は取る差動積分器
を含んでいる構成により実現される。

実施例 次に本発明の実施例を１面に基づき詳細に説明する。

第１図に示す本発明の方法を実施する装置の第１の実施
例を示す回路は入力端子１０．１を、時間的に変化する
１つのアナログ信号ｘ（ｔ）を受信し、出力側１２に２
進信号８ｘを送出し、この２進信号はアナログ信号Ｑｔ
）の２進化により得られる。２進信号８ｘハ単に２つの
信号値を取り得るものであり、通常の専門用語でこれら
の値ｔｍＨレベルおよびＬレベルと称される。

アナログ信号ｘ（ｔ）は、加算増幅器１４の反転入力側
に加算抵抗１３″４を介して加えられ、加算増幅器の帰
還回路には増幅率を決める抵抗１５が設けられている。

入力側１０．１１と加算増幅器１４との間の接続路には
第１の変換素子１６が接続されている。

加算増幅器１４の出力側は閾値比較器１７の信号入力側
１７＆に接続されており、この比較器の基準入力側１７
ｔ）には閾値電圧Ｕ６が加わる。加算増幅器１４と閾値
比較器１７との間の接続路には第２の変換素子１８が設
けられている。

閾値比較器１１は、信号入力側１７ａに加わる信号が閾
値電圧Ｕ８を上回るとき出力信号がＬレベルになり且つ
信号入力側１７＆に加わる信号が閾値電圧Ｕｓ　Ｙ下回
るとき出力信号がＨレベルになるように構成されている
。従って閾値比較器１７が、場合により変換ないし伝達
素子１６および１８によって変換処理されたアナログ信
号Ｘ（りの２進化作用をし、この比較器の出力信号が２
進信号８ｘを示す。この２進信号ａｘはアナログ信号の
、閾値電圧Ｕ８により決められる２進閾値に関する極性
ないし正負の符号ン示している。

２進信号８ｘの両レベルは任意に選択可能である。多く
の場合Ｌレベルはゼロレベル（アース電位）に相当し、
Ｈレベルはアース電位に対して正の電位に相当する。し
かしこのような選択は必須のものではない。

２進信号の評価、殊に極性信号の評１ｄｎのための多く
の方法では、２進信号が平均値に依存しないことが前提
となっている。［平均値に依存しない」とは、２進信号
の両方の取り得る信号値が平均して同じ持続時間を有す
るということである。つまり２通信号の「平均値に依存
しない」とは時間的平均値に関しており、通常の意味で
の「電圧平均値」とは異なっている。しかし、これら両
平均値間には一義的関連性がある。

つまり、２通信号は、電圧平均値がＨレベルとＬレベル
のちょうど真中にあるときに時間的に平均値に依存しな
い。

図示の回路では、２通信号に安来されている「時間的平
均値に依存しない特性」は調整回路２０により達成され
る。調整回路２０は差動積分器２１を備えており、この
差動積分器は、その反転入力側にに続された帰還接続路
にコンデンサ２３を有する演算増幅器２２により形成さ
れている。反転入力側には閾値比較器１１の出力信号が
バッファ素子２４と抵抗２５とを介して加えられる。演
算増幅器２２の出力側は加算抵抗２６を介して加算増幅
益１４０反転入力側に接続されている。

演算増幅器２２の非反転入力側には閾値電圧ＵＭが加わ
っている。差動積分器２１は、設定値電圧と２通信号ｅ
ｘとの間の差を積分し、出力側にこの差に比例して変化
する値の直流電圧ｉを送出する。この直流電圧ｉは加算
増幅器１４においてアナログ信号に加算される。直流電
圧は、２通信号ＢＫの平均値韮−が設定値電圧ＵＭより
も大きいときに負の極性に変化し、平均値８ｘが設定値
電圧ＵＭより小さいときに正の極性に変化する。この直
流電圧ｉの加算により、アナログ信号は２進化の前に直
流信号成分を１畳されるので、アナログ信号の平均値は
２進化閾値に対してシフトされる。このアナログ信号の
平均値のシフトは、２通信号８ｘの信号値間の切換に作
用するので、２通信号ＢＫの時間的平均値を決める閉じ
た調整ループが生じる。

設定値電圧ＵＭは、調整によって２進出力信号８ｘのＨ
レベルとＬレベルとが平均して各々同じ総時間とみなせ
るようになるように定められている。平均してＨレベル
とＬレベルとが同じ総時間となる２通信号の電圧平均値
に、ＨレベルとＬレベルのちょうど中間にある。Ｈレベ
ルの電圧”ｋ　ＵＨで示し、Ｌレベルの電圧なＵＬで示
せば、次式が成シ立つ。

演算増幅器２２の非反転入力側の設定ｆｆＬｉｔ圧ＵＭ
がこの値を有するとき、閾値比較器１７の出力側での調
整作用により２通信号８ｘが生じ、その電圧平均値は設
定値電圧ＵＭと同じである。

これに、２通信号８ｘがＨレベルを有する総時間が、平
均して、Ｌレベルン有する総時間と同じであることｖｈ
味する。このとき２通信号８ｘは時間的に平均値に依存
しない。

設定値電圧ＵＭに任意の方法で発生することができるが
、第１図には設定値電圧ＵＭの発生装置として殊に有利
な装置を示した。この装置は、Ｄフリップフロップ２Ｔ
χ伽え、そのクロック入力側には周期的クロックパルス
列が加わる。Ｄフリップフロップの出力１１１１１蚕は
その入力側りと接続されている。Ｄ７リツプフロツゾは
公知のようにクロック入力側にパルスが加わるたびに、
入力側りに加わっている信号値により決まる状態になる
ので、図示のように接続構成されたＤフリップフロップ
は各クロックパルスごとにその状態を切換える。従って
、Ｄフリップ７０ッ７’２７の出力側Ｑには方形パルス
列ｉＥ現われ、この方形パルス列の繰返し周波数はクロ
ックパルスの繰返し周波数の半分に等しい。

その際方形パルス列において各方形パルスの持続時間は
、２つのパルス間の各パルス休止期間の持続時間と正確
に等しい。つまり方形パルス列は１：１のオンオフ比を
有する。Ｄフリップフロップを上記のように分周段とし
て用いることは公知である。本発明において、Ｄフリッ
プフロップは方形パルス発生器として用いられる。

Ｄ７リツプフロツプ２Ｔの出力１１１１Ｑ　ｊｃバッフ
ァ素子２８ｙ！′介して抵抗２９およびコンデンサ３０
から成る積分ＲＣ累子に接続されている。。

ＲＣ索子のタップには演算増幅器２２の非反転入力側が
接続されている。

両バッファ累子２４および２８は、集積ディれらは例え
ば２つの同じ集積回路に構成されたバッファ増幅器また
はインバータである。このような構成により、両バッフ
ァ累子２４および２８の２進出力信号［ＨレベルとＬレ
ベルとＺ全く同じ条件のもとに有するようになり、この
レベルは製造公差や電圧装動または外部の影響に依存し
なくなる。

バッファ素子２８の出力信号Ｕ、ＨレベルとＬレベルと
暑交互に、各々全く同じ期間の間荷する。積分ＲＣ累子
２９．３０のコンデンサ３０には従って、Ｈレベルの電
圧ＵＨとＬレベルの電圧ＵＬとの間の予め与えられた電
圧平均値に正確に一致する電圧ＵＭが生じる。調整回路
２０は２進化すべきアナログ信号の平均値をシフトさせ
て、バッファ素子２４の出力側の２進信号がバッファ素
子２８の出力側の出力信号と同じ電圧平均値を有するよ
うにする。つまりこの２進信号が平均してＨレベルとＬ
レベルとン各々同じ持続時間の間荷するようにする。こ
れにより、２進信号８ｘが時間的に平均値に依存しない
ようにするという要求が満たされる。

上記の回路の特に有利な点は、アナログチャネルにおけ
る意図的または意図しない非直線性に無関係に平均値に
依存しない特性が得られることである。従って、調整区
間の前に変換素子１６を、または調整区間中に変換素子
１８を挿入することが何ら支障なく可能である。その際
これら変換素子の各々は振幅−伝達関数の任意の非直線
性を有することができる。ただし、経過がモノトーンに
上昇ないし下降しなければならないという限定だけはあ
る。その際、調整ループの極性が正しい＠能の方向を保
っているかどうか注意しなければならない。

以上の回路は更に、平均値の修正の他にオフセット電圧
、すなわち加算増幅器１４のオフセット電圧ならびに変
換素子１８におけるオフセットシフトならびに閾値比較
器１Ｔのオフセット電圧などを、すべて調整により補償
することができるという有利な特性を有する。差動積分
器２１のオフセット電圧だけはオフセット誤差として残
るが、これらはディジタルバッファ素子の出力レベルに
比べて小さく抑えることができる。従ってどの回路のオ
フセット補償も必要ない。

アナログ信号の周期的な２道標本化値が必要なので、閾
値比較器１Ｔの出力側に現われる２進信号を直接には使
えないという用途がある。

これは例えばディジタル極性相関の場合をそうであり、
その際も、周期的２進信号が平均値に依存しないように
するという要求がある。上記回路はこのような場合にも
、単に閾値比較器１７に標本化回路を後置接続して調整
を標本化により得られた２進パルスに基づいて行うよう
にするだけで適切に用いることができる。

第２図は、このような目的に適した第１−の回、路の変
形例を示す。第１図におけると同じ機能χ有するすべて
の回路部分は、第１図の回路の記号と同じ記号で示され
ており、それら回路部分についての説明は改めて行なわ
ない。

第１図の回路との相異は、閾値比較器１７の出力側がＤ
フリップフロップ３１の入力側りに接続されており、こ
のＤフリップフロップのクロック入力側にＤフリップフ
ロップ２Ｔを制御するクロックパルス列が加わることに
ある。Ｄフリップフロップ３１はクロックパルスごとに
、このクロックパルスの時点に生じている閾値比較器１
１の出力側の信号値により決まる状態になる。つまりＤ
フリップフロップ３１はこの場合ディジタル標本化回路
を成している。Ｄフリップフロップ３１の出力１４１１
Ｑｖｃは、従って、アナログ信号Ｘ（りから２進化によ
り導びき出されたＨレベルとＬレベルとの間で切換わる
２進信号が査び現われるが、ただし、今度は、レベル変
位の時点がもはや単に閾値比較器１７によって決まるの
でなく、クロック信号によっても決まる。つまり２進信
号がＨレベルまたはＬしベルを有する時間区間はクロッ
ク信号の周期長の整数倍になる。

その他に第１図の回路に比べて異なることは、第２図に
は、両りフリツゾフロツゾ２７および３１自体が同じ集
積回路に形成されており、従ってバッファ素子２４およ
び２８の役割を引き受けることができるので、これらの
バッファ素子は省かれている。

差動積分器２１は反転入力側にＤフリツゾ７０ツブ３１
の出力側Ｑからの２進信号を受は取るので、調整回路２
０は、この２進信号がＨレベルとＬレベルとｔ平均して
各々同じ総時間だけ有するように調整する。このとき２
進信号は周期向に標本化されているので、このことは、
生じ得る２つの状態が平均して同じ頻度で生ずることと
同義である。従って２進信号に極性相関のための最大限
の情報を含むようになる。

２進出力値号日ＸはＤフリップフロップ３１の出力９Ｉ
ｌＩＱから取出すか又は第２図に示すように、減結合ン
良くするために出力側石から取出子こともできる。

図示の回路装置は、使用される平均値に依存しない２進
信号の発生方法を妨げることなく種種異なる変形が可能
である。

例えば周期的に標本化される２道標本化値を、閾値比較
器１７に後を接続された第２図のようなディジタル標本
化回路３をよって得る代わシに、閾値比較器１７にアナ
ログ信号標本化回路を前置接続することによって得るこ
ともできる。この場合、閾値比較器１７は完全なアナロ
グ信号を２進化するのでなく、アナログ標本化値だけを
２進化する。このとき閾値比較器１７の出力信号は直ち
に周期的に標本化された２進信号ン呈する。次に閾値比
較器１７の出力信号が第１図のように差動積分器２を供
給されると、２進出力値号は調整により平均値に依存し
ないようにされる。

以上述べたすべての実施例では、２進信号を平均値に依
存しないようにするには、アナログ信号Ｘ（ｔ）　’Ｙ
加算増幅器１４における直流信号王の重畳により、閾値
電圧Ｕ８によって決まる固定の２進閾値に対してシフト
させることにより得ている。しかしこの過程は必須のも
のではない。なぜなら、アナログ信号と２進化閾値との
間の相対的位置のみがＮ要だからである。従って同じ作
用が次のようにしても得られる。即ち、２進化閾値′？
：調整により変化させ、他方アナログ信号は操作しない
でおく。２進化閾値の変化は次のようにして行なえる、
知ち、閾値電圧Ｕ８ヲ直流信号マに依存して変化させる
のである。このために必要な回路構成は当業者にとって
専門知識に基づいて自明である。

発明の効果 本発明の方法は、アナログ信号の２進閾値に対する相対
的位置を、２進信号の積分により得られた積分信号が両
２通信号レベル間の電圧平均値と同じになるように設定
するという調整方法に基づいている。このような状態に
達したとき、２進化号に、一方の信号値χ有する時間の
和が、他方の信号値を有する時間の和に平均して同じに
なるという条件を満たす。本発明の方法は２進化の前の
アナログ信号を平均値に依存しないようにすること？め
ざしていないので、非直線性がモノトーン（単調）であ
ると前提子れば（つまりモノトーンに上昇・下降するも
のと丁れは）、この非直線性によって、２進信号の、平
均値に依存しないという条件がくずされることはない。

さらにアナログチャネルの制御回路中に存在する部分に
おけるオフセットも本発明の調整方法により補償される
ので、オフセットの補償の必Ｇｆｌなくなる。

【図面の簡単な説明】

第１図は本発明による平均値に依存しない信号を発生す
る回路の実施例のブロック回路図、第２図は第１図の回
路の変形実施例である。

Claims (1)

1. 【特許請求の範囲】 １、アナログ信号を２進化閾値に関して２進化すること
   により平均値に依存しない２進信号を発生する方法にお
   いて、アナログ信号の２進化により得られた２進信号を
   、２進信号の両信号レベル間の平均値に相応する設定値
   信号と比較して偏差を検出し、該偏差を積分し、積分さ
   れた偏差に相応する信号で、アナログ信号の位置を２進
   化閾値に対して相対的にシフトさせて、偏差の平均値を
   ゼロに調整することを特徴とする、平均値に依存しない
   ２進信号を発生する方法。 ２、積分された偏差に相応する信号をアナログ信号に２
   進化の前に重畳する特許請求の範囲第１項記載の方法。 ３、積分された偏差に相応する信号により２進化閾値を
   変化させる特許請求の範囲第１項記載の方法。 ４、平均値に依存しない２進信号の積分により設定値信
   号を発生する特許請求の範囲第１項記載の方法。 ５、周期的２進信号の積分により設定値を発生し、前記
   周期的２進信号は各周期において各信号値が周期長の半
   分の長さを有する特許請求の範囲第４項記載の方法。 ６、２進化すべきアナログ信号を受信して出力側に２進
   信号を送出する２進化回路を備えた、平均値に依存しな
   い２進信号を発生するための装置において、２進化回路
   の出力側に調整回路が接続されており、該調整回路は差
   動積分器を具備し、該差動積分器の第１の入力側には２
   進信号が受信され、第２の入力側には設定値信号が受信
   されることを特徴とする、平均値に依存しない２進信号
   を発生する装置。 ７、積分・減算回路の出力側が２進化回路に前置接続さ
   れた加算回路の入力側に接続されており、該加算回路の
   他方の入力側にはアナログ信号が受信される特許請求の
   範囲第６項記載の装置。 ８、各方形パルスの持続時間が各パルス休止期間の持続
   時間に等しい方形パルスの周期的な列を発生する方形パ
   ルス発生器を備えており、該方形パルス列が差動積分器
   の第２の入力側に供給される特許請求の範囲第７項記載
   の装置。 ９、方形パルス発生器の出力側と差動積分器の第２の入
   力側との間にＲＣ積分素子が挿入されている特許請求の
   範囲第８項記載の装置。 １０、方形パルス発生器が分周篩として接続構成された
   Ｄフリップフロップにより形成されており、該Ｄフリッ
   プフロップのクロック入力側に周期的クロックパルス列
   が加わる特許請求の範囲第８項または第９項記載の装置
   。 １１、２進化回路の出力側と方形パルス発生器の出力側
   に各々ディジタルバッフア素子が後置接続されており、
   両ディジタルバッフア素子が共通の１つの集積回路ユニ
   ットの構成部分である特許請求の範囲第８項から第１０
   項までのうちのいずれかに記載の装置。 １２、２進化回路が閾値比較器により形成されている特
   許請求の範囲第６項から第１０項までのうちのいずれか
   に記載の装置。 １３、２進化回路が閾値比較器と周期的クロック信号に
   より制御される標本化回路とを備えている特許請求の範
   囲第６項から第１１項までのうちのいずれかに記載の装
   置。 １４、閾値比較器に、周期的クロック信号により制御さ
   れるディジタル標本化回路が後置接続されている特許請
   求の範囲第１３項記載の装置。 １５、ディジタル標本化回路がＤフリップフロップによ
   り形成されている特許請求の範囲第 １４項記載の装置。 １６、方形パルス発生器を形成するＤフリップフロップ
   とディジタル標本化回路を形成するＤフリップフロップ
   とが共通の１つの集積回路ユニットの構成部分である特
   許請求の範囲第１０項および第１５項記載の装置。