SE509772C2 - Anordning och förfarande för generering av en tidsmedelvärdesfri binär signal - Google Patents
Anordning och förfarande för generering av en tidsmedelvärdesfri binär signalInfo
- Publication number
- SE509772C2 SE509772C2 SE9702705A SE9702705A SE509772C2 SE 509772 C2 SE509772 C2 SE 509772C2 SE 9702705 A SE9702705 A SE 9702705A SE 9702705 A SE9702705 A SE 9702705A SE 509772 C2 SE509772 C2 SE 509772C2
- Authority
- SE
- Sweden
- Prior art keywords
- signal
- binary
- filter
- filtered
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Feedback Control In General (AREA)
Description
10
15
20
25
30
509 772 E 2
Transmitterade datasignaler är normalt så kodade, att signalen
antar hög nivå under huvudsakligen 50% av tiden. Sådana
signaler som uppfyller detta kriterium kan sägas vara
tidsmedelvärdesfria. En analog signals medelvärdesfrihet
definieras normalt genom att likspänningskomponenten är noll,
vilket betyder att arean över nollinjen är lika stor som arean
under densamma. En binär signals medelvärdesfrihet kan
definieras pà ett par olika sätt. I det följande anses
emellertid en binär signal som tidsmedelvårdesfri då den binära
signalens DC-komponent ligger mitt emellan de två signalnivàer
som den binära signalen kan anta.
Ett annat exempel på situationer där en tidsmedelvårdesfri
binär signal eftersträvas är då man utgående från en repetitiv
signal önskar alstra en klocksignal för exempelvis
synkroniseringsändamàl, där denna klocksignal skall uppvisa en
pulskvot på 50% och ha samma frekvens som den repetitiva
signalen.
En sådan binarisering av en analog signal nyttjas ofta i en
helt digital omgivning. En krets för alstring av en
tidsmedelvärdesfri binär klocksignal utgående från en analog
insignal kan ofta vara den enda kretsen med analog karaktär i
en applikation med i övrigt digital karaktär. Det vore
följaktligen önskvärt att kunna realisera denna analoga krets i
samma digitala process. Möjligheten att genom att nyttja MOS-
fälteffekttransistorer för realisering av resistorer och
kondensatorer kunna tillverka en krets av analog karaktär i en
digital CMOS-process är sedan tidigare väl känd. Ett problem
härvid är att de därigenom erhållna resistorerna och
kondensatorerna svårligen kan erhålla någon högre precision i
sina komponentvärden. Vidare är det problematiskt att realisera
10
15
20
25
30
3 509 772
analoga komponenter med tillfredsställande
linjaritet.
Kapacitanser och högresistiva resistorer, linjära över ett
större spänningsintervall, kan svårligen åstadkommas med denna
teknik. För CMOS-kretsar har kapacitanser med högre linjaritet
uppnåtts genom att nyttja två polykisellager för
kondensatorplattorna, vilka utgörs av transistorns ingångs-
kapacitans vid styret. Standard-CMOS-processer som används för
integrerade digitala kretsar nyttjar dock icke sådana
polykisellager. En alternativ metod att erhålla kondensatorer
med högre linjaritet är att nyttja polykisel/metall- eller
metall/metall-kondensatorer. Då emellertiÉ°avstàndet mellan ett
polykisellager och ett metallager eller ett metallager och ett
annat metallager är mycket större än mellan två polykisellager
blir arean på dessa kondensatorer ofta tio gånger större.
Den amerikanska patentskriften US 4 963 872 presenterar en
binariserande krets för generering av en medelvärdesfri binär
signal vilken nyttjar en återkoppling varvid den binariserade
signalen jämförs med en medelst en frekvensdelare alstrad,
tidsmedelvärdesfri binär referenssignal, vilken har samma
signalnivåer som den binariserade signalen. Referenssignalen
lågpassfiltreras så kraftigt att signalen efter filtreringen
kan anses motsvara referenssignalens medelvärde, varefter denna
filtrerade signal subtraheras från den binariserade signalen.
Den så erhållna signalen integreras med en analog integrator
och återkopplas till kretsens ingång, där den subtraheras från
den analoga insignalen. Den binariserade signalen erhålles
därefter genom att resultatet kompareras med ett fast
tröskelvärde, på ett sådant sätt att den binariserade signalen
antar hög nivå om den korrigerade insignalen överstiger
tröskelvärdet, och låg nivå om den understiger samma
tröskelvärde. Härigenom kommer återkopplingsslingan att ställa
10
15
20
25
509 772 D _ 4
in sig på ett sådant sätt att den binariserade signalens
medelvärde antar samma värde som referenssignalen gör. Då
referenssignalen. är tidsmedelvärdesfri blir följaktligen. den
binariserade signalen också tillnärmelsevis tidsmedelvärdesfri.
Den presenterade kretsen kräver emellertid linjära komponenter.
Icke-linjära komponenter förorsakar avvikelser från det
teoretiska resultatet så att ett kvarstående fel i den
binariserade utsignalen erhålles. Kretsen låter sig därmed
enbart svårligen implementeras i en digital CMOS-teknik.
REDoGöRELsE FÖR UPPFINNINGEN
Vid binarisering av en inkommande analog signal är det, som
ovan nämnts, önskvärt att kunna erhålla en tidsmedelvärdesfri
binär signal utan krav på absolut linjaritet hos de i kretsen
ingående komponenterna. Föreliggande uppfinning har till
uppgift att lösa ovanstående problem.
Problemet löses genonl att i en återkopplingsslinga utgående
från en insignal alstra en binär signal. Denna signal vilken
även utgör kretsens utsignal, lågpassfiltreras med ett första
filter, varefter den under bildande av en skillnadssignal
jämförs med en tidsmedelvärdesfri referenssignal, vilken
lågpassfiltrerats med ett andra filter. Den så erhållna
skillnadssignalen återkopplas till kretsens ingång. Det första
och det andra filtret är huvudsakligen identiska med avseende
på eventuella icke-linjariteter i filtrens karakteristik.
Härigenom kommer eventuella avvikelser i den alstrade binära
från tidsmedelvärdesfrihet att
signalens tidsmedelvärde
minimeras.
lO
15
20
25
30
5 509 772
Den alstrade binära signalen, vilken utgör kretsens utsignal,
genereras med fördel medelst en limiteraranordning som
binariserar insignalen. För alstring av fyrkantsvàgformad
klocksignal kan alternativt en av insignalen triggad puls-
generator nyttjas.
Genom att
jämföra utsignalens medelvärde med en tidsmedel-
värdesfri referenssignals medelvärde kan ett mätt pà
utsignalens avvikelse fràn tidsmedelvärdesfrihet erhållas.
Genom återkoppling av denna avvikelse, erhålles en
àterkopplingsslinga vilken eftersträvar att ställa in sig sà,
att skillnaden mellan utsignalens medelvärde och
referenssignalens medelvärde minimeras.
I föreliggande uppfinning realiseras jämförelsen mellan
utsignalens medelvärde och den tidsmedelvärdesfria
referenssignalen genom att utsignalen filtreras genom ett
första làgpassfilter med en i förhållande till insignalen làg
gränsfrekvens. Härigenom erhàlles en första filtrerad signal.
P g a icke-linjaritet i det nyttjade filtret kan medelvärdet pà
denna signal skilja sig fràn utsignalens medelvärde. Genom att
alstra en tidsmedelvärdesfri signal och filtrera denna signal
genom ett andra làgpassfilter som med avseende pà icke-
linjariteter är huvudsakligen identiskt med det första làgpass-
filtret, erhålles en andra filtrerad signal, vars medelvärde pà
grund av icke-linjariteterna skiljer sig från referenssignalens
medelvärde. Denna andra filtrerade signals likspänningsnivà
kommer att avvika fràn det ideala värdet huvudsakligen lika
mycket som nämnda första filtrerade signals likspänningsnivà
skiljer sig fràn sitt ideala värde, när utsignalen antar hög
nivà under femtio procent av tiden. Följaktligen tenderar
eventuella p g a icke-linjariteter uppstàdda avvikelser att ta
10
15
20
25
509 772 É i 6
ut varandra, varför utsignalen erhàller huvudsakligen samma
likspänningsnivà som referenssignalen och tidsmedelvärdesfrihet
erhålles.
Avsikten med föreliggande uppfinning är således att skapa en
anordning och ett förfarande för att utgående fràn en insignal
tidsmedelvärdesfri binär
alstra en
signal, där absolut
linjaritet hos de i kretsen ingående komponenterna inte
erfordras.
En betydande fördel med uppfinningen är skapandet av en
anordning och ett förfarande för att utgående fràn en insignal
alstra en tidsmedelvärdesfri binär signal, där anordningen i
sin helhet kan utföras som en integrerad krets med full VLSI-
kompabilitet utan externa komponenter.
En annan fördel med föreliggande uppfinning är skapandet av en
anordning och ett förfarande för att utgàende fràn en insignal
alstra en tidsmedelvärdesfri binär
signal, där anordningen
lämpar sig för realisering i en digital CMOS-process.
En ytterligare fördel med föreliggande uppfinning utgörs av
skapandet av en anordning och ett förfarande för att utgående
fràn en insignal
med godtyckligt hög bandbredd alstra en
tidsmedelvärdesfri binär signal. Uppfinningen lämpar utmärkt
för höga bandbredder upp mot flera gigabit per sekund.
Uppfinningen kommer att förklaras närmare nedan med hjälp av
utföringsexempel med hänvisning till bifogade ritning.
FIGURFÖRTECKNING
Figur 1 är ett blockschema över en allmän utföringsforwu av
föreliggande uppfinning.
lO
15
20
25
v 509 772
Figur 2 är ett blockschema som illustrerar funktionen för en
regulator ingående i. det utföringsexempel som illustreras i
anslutning till figur 1.
Figur 3 är ett flödesschema för utföringsexemplet i figur 1.
I figur 4 visas signaldiagram som illustrerar uppfinningens
funktion.
Figur ES är ett diagram som illustrerar överföringsfunktionen
för en CMOS-inverterare.
Figur 6 är ett kopplingsschema som illustrerar en utföringsform
av föreliggande uppfinning som lämpar sig väl för
implementering i digital CMOS-teknik.
Figur 7 är ett kopplingsschema för en utföringsfornl av ett
filter för utföringsexemplet presenterat i figur 6.
Figur 8 är ett blockschema över en utföringsforn1 av
föreliggande uppfinning för alstring av en tidsmedelvàrdesfri
klocksignal.
Figur 9 är ett flödesschema för utföringsexemplet i figur 8.
FÖREDRAGNA UTFöRINGsFoRMER
I figur l presenteras ett förenklat blockschema över en första
utföringsform av en anordning 10 för alstring av en tidsmedel-
värdesfri binär signal enligt föreliggande uppfinning.
En limiteraranordning 3 med en utgång samt en positiv och en
negativ ingång, pàföres på den positiva ingången en insignal
IN. Limiteraranordningens utgång är förbunden dels med ingången
pà en frekvensdelare 6 cæh dels med ingången på ett första
filter 8. Utgàngen på frekvensdelaren 6 är förbunden med
10
15
20
25
30
509 772 D18
ingången på ett andra filter 7. Det första filtrets utgång och
det andra filtrets utgång är förbundna med vars sin ingång på
På utgången
en regulator 9. erhålles en
av regulatorn 9
kontrollsignal C, vilken återkopplas till den negativa ingången
på limiteraranordningen 3.
Regulatorn 9 innefattar en skillnadssignalsbildare 9a och en
kontrollsignalsbildare 9b, vilka är så arrangerade att utgången
på skillnadssignalsbildaren 9a är förbunden med ingången på
kontrollsignalsbildaren 9b. Skillnadssignalsbildaren har en
positiv och en negativ ingång, vilka är förbundna med de nämnda
ingångarna på regulatorrx på ett sådant sätt att det första
filtret 8 står i förbindelse med regulatorns positiva ingång
och det andra filtret 7 står i. förbindelse med regulatorns
negativa ingång.
Limiteraranordningen 3 har till uppgift är att dela upp det
kontinuerliga spänningsområdet hos insignalen i. två regioner
och att alstra en binär signal O som indikerar inom vilken av
dessa regioner insignalen befinner sig. Denna binära signal O
tillföres ingången på frekvensdelaren 6 som på sin utgång
genererar en referenssignal .I, vilken är tidsmedelvärdesfri.
Den binåra signalen (D tillföres även det första filtret 8,
vilket har' huvudsaklig lågpasskaraktår. Hårigenon1 alstras en
första filtrerad signal S. På analogt sätt påföres nämnda andra
vilken likaledes
filter 7, har huvudsaklig lågpasskaraktär,
referenssignalen J. Härigenom genereras en andra filtrerad
signal FJ. Regulatorn 9 bringas härvid att utgående från de
filtrerade signalerna S och FJ generera en kontrollsignal C,
vilken påförs den negativa ingången på limiteraranordningen 3.
Härigenom åstadkommes en återkoppling. Då negativ återkoppling
föreligger kommer återkopplingsslingan att ställas in så att
10
15
20
25
9 509 772
differensen mellan de båda filtrerade signalerna S och FJ
minimeras.
Limiteraranordningen 3 kan om så önskas förses med hysteres.
Genom ett sådant nyttjande av hysteres för limiterar-
anordningens omslagsnivå, så att tröskelvärdet för omslag från
hög till låg nivå skiljer sig något från tröskelvärdet för
omslag från låg till hög nivå, kan av' brus alstrade falska
flanker i den binära signalen O motverkas.
Skillnadssignalsbildaren. 9a subtraherar' under' bildande av' en
skillnadssignal DIF nämnda andra filtrerade signal FJ från
nämnda första filtrerade signal S. Kontrollsignalsbildare 9b,
till vilken skillnadssignalen DIF är ansluten, är anordnad att
alstra kontrollsignalen C utgående från skillnadssignalen DIF,
varvid kontrollsignalsbildarens 9b överföringsfunktion från
skillnadssignalen till kontrollsignalen kännetecknas av:
-k k
H(S): í__¿;:_l,
s
där H(s) betecknar kontrollsignalsbildarens överförings-
funktion; kl betecknar en första konstant, kz betecknar en
andra konstant och s betecknar Laplacetransformen. Värdet på
den första konstanten kl och på den andra konstanten kz år
större eller mindre eller lika med noll.
Kontrollsignalsbildaren 9b illustreras ytterligare i figur 2.
Kontrollsignalsbildaren omfattar en integratorsanordning 92, en
förstärkaranordning 91 och en additionsanordning 93. Skillnads-
signalen DIF tillföres till ingången på förstàrkaranordningen
och till ingången på. integratorsanordningen. Additionsanord-
ningen 93 bildar därefter kontrollsignalen C utgående från
signalen på förstärkaranordningens 91 utgång och signalen på
10
15
20
25
509 772 L 9 10
integratorsanordningens 92 utgång. Denna beskrivna realisering
av regulatorn 9 och kontrollsignalsbildaren 9b är enbart att
betrakta som ett exempel. Vanligen. väljes en regulator med
antingen en rent integrerande funktion, varvid förstärkar-
anordningen 91 utgår, eller en rent proportionell funktion,
varvid integratorsanordningen 92 utgår. I båda dessa fall utgår
givetvis även behovet av additionsanordningen 93. Vidare är det
fullt möjligt att med i sig känd teknik välja en annan typ av
regulator såsom exempelvis en regulator som innehåller en
deriverande del.
Då negativ återkoppling föreligger, kommer återkopplingsslingan
att ställas in så att skillnadssignalen DIF i medeltal antar
värdet noll.
I figur 3 visas ett flödesschema för utföringsexemplet
beskrivet i anslutning till figur ln I ett steg '71 bringas
limiteraranordningen att subtrahera kontrollsignalen från
insignalen. Resultatet binariseras av limiteraranordningen i
ett steg 72, varvid en första binär signal genereras. Denna
första binära signal filtreras i ett steg 73 genom det första
lågpassfiltret, vars gränsfrekvens är låg i förhållande till
den binära signalens frekvens.
I ett steg 74 frekvensdelas nämnda första binära signal.
Härigenom erhålles referenssignalen, vilken alltid är
tidsmedelvärdesfri. Denna referenssignal filtreras i ett steg
75 genom det parallellt med det första filtret anordnade andra
lågpassfiltret, vars gränsfrekvens är låg i förhållande till
referenssignalens frekvens. De bägge lågpassfiltren är lika med
avseende på icke-linjariteter.
10
15
20
25
30
11 509 772
Med hjälp av regulatorn bildas i ett steg 76 en skillnadssignal
mellan de bägge filtrerade signalerna. Utgående frän denna
skillnadssignal genereras den ovan omtalade kontrollsignalen i
ett steg 77. Regulatorn är i detta exemplet en PI-regulator,
men andra typer av regulatorer är tänkbara i detta sammanhang.
Regulator och regulatorparametrar bör på inom reglertekniken
sedvanligt sätt väljas med hänsyn taget till stabilitet samt
dynamiska och statiska reglerfel.
Den genom detta förfarande uppkomna äterkopplingsslingan
strävar efter att ställa in den binariserade signalen så att
dess tidsmedelvärde blir femtio procent. Härigenom erhålles den
eftersträvade tidsmedelvärdesfria utsignalen. Detta illustreras
i ett steg 78.
I figur 4 'visas ett signaldiagram, i. vilket t representerar
tiden, som illustrerar uppfinningens funktion utgàende fràn det
utföringsexempel som illustreras i figur 1 och figur 3. I det
exempel som signaldiagrammet illustrerar har regulatorn 9 en
integrerande del, d v s den ovan nämnda första konstanten kl är
skild frän noll.
Insignalen IN är här approximativt fyrkantsformad med en
pulskvot pä under 50%, dvs signalen har läg nivä under en nàgot
större tidsandel än vad den har hög nivå. I samma diagram som
insignalen IN visas också kontrollsignalen C. Limiterar-
anordningen, som betecknas 3 i figur 1, jämför insignalen IN
med kontrollsignalen C. Härvid ger limiteraranordningen hög
nivà ut om värdet pä insignalen IN' är högre än värdet pä
kontrollsignalen C, och läg nivà ut om värdet pà insignalen IN
är lägre än värdet pà kontrollsignalen C. Pà detta sätt
erhålles den binära signalen O, som visas i figuren. I det läge
som visas i denna figur 4 har äterkopplingsslingan ställt in
10
15
20
25
509 772 12
kontrollsignalens C värde sà att den binära signalen O, och
därmed också utsignalen OUT, är tidsmedelvärdesfria och
àterkopplingsslingan är i jämvikt. Den binära signalens O
medelvärde Qæd ligger' vid tidsmedelvärdesfrihet ndtt emellan
hög och làg nivå för den binära signalen O.
Utgående från för den binära signalen O alstras
referenssignalen J genom frekvensdelning. Referenssignalen är
alltid medelvärde J
med ligger
följaktligen mitt emellan hög och läg nivà för referenssignalen
tidsmedelvärdesfri, så dess
J. Dä den binära signalens O och referenssignalens J
signalnivàer är identiska, är differensen. mellan den binära
signalens O medelvärde Qmd och referenssignalens medelvärde flæd
konstant noll. Detta motsvarar det teoretiska förhållandet för
de bàda filtrerade signalerna S och FJ' vid linjära filter.
Emellertid är filtren inte helt linjära. Icke-linjariteter i
filtret 8, vilket filtrerar den binära signalen O, kan innebära
att medelvärdet av nämnda första filtrerade signal S avviker
fràn den binära signalens O medelvärde Qæd. Sá är också fallet
i detta exempel, såsom illustreras i figuren. Emellertid är
filtren 7 och 8 lika med avseende pà icke-linjariteter. I detta
exempel har detta àstadkommits genom att de bàda filtren 7 och
8 har väsentligen helt identiska filterkomponenter. Detta har
till följd att medelvärdet av den andra filtrerade signalen FJ
avviker lika mycket fràn referenssignalens J medelvärde læd som
medelvärdet pà den första filtrerade signalen S avviker fràn
medelvärdet Qæd pà den binära signalens O.
Insignalen IN är i denna figur 4 en repetitiv signal. Den kunde
dock lika gärna vara en datasignal med huvudsakligen 50%
sannolikhet för hög nivà.
10
15
20
25
30
13 509 77É
Figur 5 visar förhållandet mellan spänningarna på in- och
utgång för en CMQS-inverterare uppbyggd enligt i sig känd
teknik. Ui betecknar* härvid spänningen. på CMOS-inverterarens
ingång; U¿ betecknar spänningen på CMOS-inverterarens utgång,
och V betecknar enheten volt. En CMOS-inverterares uppgift är
att ge låg nivå ut om spänningen tg på ingången är hög, och hög
nivå ut om spänningen [Q på ingången är låg. Följaktligen kan
inverteraren, såsom också framgår ur denna figur 5, betraktas
som en limiteraranordning. CMOS-inverteraren har dock ett för
en limiteraranordning brett övergångsområde. Genom att
seriekoppla ett antal CMOS-inverterare kaïf_emellertid en
limiteraranordning erhållas, vars övergångsområde är avsevärt
förminskat i förhållande till en enskild CMOS-inverterares
karakteristik. Härigenom erhålles en limiteraranordning med
mycket enkel konstruktion som lämpar sig väl för implementation
i en digital CMOS-process.
I figur 6 visas ett blockschema över en
ytterligare
utföringsform av en anordning 40 för alstring av en tidsmedel-
värdesfri binär signal enligt föreliggande uppfinning. Härvid
nyttjas en sådan av CMOS-inverterare uppbyggd limiterar-
anordning, som diskuterades i anslutning till figur 5. I
anordningen 40 är en insignal IN via en kopplingskondensator CC
och en summationsanordning 44 ansluten till en limiterar-
anordning 43, vilken innefattar en första CMOS-inverterare 43a
och en andra CMOS-inverterare 43b kopplade i serie, där
ingången på den första CMOS-inverteraren 43a utgör limiterar-
anordningens ingång, och utgången på den andra inverteraren 43b
utgör limiteraranordningens utgång. Limiteraranordningen
alstrar en binär signal 04, på ett sådant sätt att denna binära
signal O4 antar hög nivå då spänningen på limiteraranordningens
ingång överstiger en tröskelnivå, och låg nivå då spänningen
10
15
20
25
5ø9 772 i din
understiger
samma tröskelnivà. Denna tröskelnivå
ligger
huvudsakligen mitt emellan utsignalens höga och låga nivåer.
Utgående från den binära signalen O4 alstrar en frekvensdelare
46, som i detta utföringsexempel utgörs av en D-vippa, en
referenssignal J4. D-vippan är enligt känd teknik anordnad att
på sin positiva utgång alstra en tidsmedelvärdesfri signal,
vars frekvens är hälften så hög som frekvensen hos signalen på
D-vippans klockingång. Då denna senare signal utgörs av den
binära signalen 04, bringas på detta sätt frekvensdelaren 46
att generera referenssignalen J4, som är tidsmedelvärdesfri och
har en frekvens som är hälften så hög som frekvensen på den
binära signalen O4.
Den binàra signalen O4 tillförs även ett första lågpassfilter
48, vars gränsfrekvens är mycket låg i förhållande till
referenssignalens frekvens och som genererar en första
filtrerad Denna
signal S4. signal S4 är ansluten till en
negativ ingång på summationsanordningen 44.
Referenssignalen J4 tillförs ett andra lågpassfilter 47, vars
karakteristik i huvudsak är identisk med det första lågpass-
filtrets 48 karakteristik. Detta lågpassfilter 47 alstrar en
andra filtrerad signal FJ4. Denna signal FJ4 är ansluten till
en positiv ingång på summationsanordningen 44.
De båda filtrerade signalerna FJ4 och S4 är så kraftigt
filtrerade så att de, om lågpassfiltren 47 och 48 är linjära,
kan anses huvudsakligen motsvara medelvärdena på
referenssignalen J4 respektive den binära signalen 04.
Istället för att se den första filtrerade signalen S4 och den
andra filtrerade signalen FJ4 som två separata signaler som
10
15
20
25
30
15 i 5Û9 772
subtraheras fràn, respektive adderas till insignalen IN, kan
enligt ett helt ekvivalent synsätt den första filtrerade
signalen S4 och den andra filtrerade signalen FJ4 tillsammans
anses utgöra en differentiell kontrollsignal C4, vilken
àterkopplas till ingången pà limiteraranordningen 43 där den
subtraheras fràn insignalen IN med hjälp av summations-
anordningen 44.
Genom àterkopplingen av den differentiella kontrollsignalen C4
till summationsanordningen 44 erhålles en àterkopplingsslinga,
vilken strävar efter att minimera värdet pà kontrollsignalen
C4. Dä filtren 47 och 48 med avseende pà icke-linjariteter är
helt identiska innebär detta också att tidsmedelvärdet pà
nämnda första binära signal O4 ställs in efter tidsmedelvärdet
pà referenssignalen J4 oberoende av eventuella icke-
linjariteter hos filtren 47 och 48. Dä referenssignalen J4 är
tidsmedelvärdesfri strävar följaktligen àterkopplingsslingan
att ställan in sig så att också nämnda första binära signal 04
blir tidsmedelvärdesfri. Denna binära signal O4 utgör
utsignalen OUT.
Figur 7 illustrerar en utföringsform av làgpassfiltret i
utföringsexemplet illustrerat i figur 6. Detta làgpassfilter 47
som lämpar sig väl för implementering i digital CMOS-teknik, är
ett tvàlänkars passivt filter uppbyggt av resistanser och
kapacitanser enligt i sig känd teknik, där dessa resistanser
och kapacitanser vardera är uppbyggda av ett komplementärt MOS-
transistorpar innefattande en NMOS-transistor (MOSFET med
positivt dopat substrat) och en PMOS-transistor (MOSFEï' med
negativt dopat substrat).
En NMOS-transistor M1 och en PMOS-transistor M2 är parallellt
anordnade med de bàda kollektorerna och de bàda emittrarna
10
15
20
25
30
509 772 C I is
parvis sammankopplade. Styret på transistorn M1 är ansluten
till en matningsspänning XQD under det att styret på
transistorn M2 är ansluten till jord. Härigenom erhålles en
resistans R1 mellan transistorernas M1, M2 kollektorer och
emittrar. Genom det komplementära utförandet för denna
resistans R1, erhålles ett större utstyrningsområde jämfört med
vad en ensam transistor erbjuder. De sammankopplade
kollektorerna på transistorerna M1 och M2 är här anslutna till
filtrets ingång, till vilken referenssignalen J4 anslutes. Till
de sammankopplade emittrarna pà transistorerna M1 och M2 är en
kapacitans Cl till
signaljord anordnad. Denna kapacitans Cl
utgörs av de parallellkopplade spärrskiktskapacitanserna hos en
NMOS-transistor M3 och en PMOS-transistor M4. Härvid är
transistorns M3 kollektor och emitter båda kopplade till
matningsspänningen Vw, medan kollektorn och emittern på
transistorn M4 båda är kopplade till jord. Styrena på dessa
båda transistorer' M3 och. M4 är anslutna till emittrarna. pà
transistorerna M1 och M2. Härigenom bildar resistansen RI och
kapacitansen Cl en första passiv làgpasslänk. Denna belastas av
en helt ekvivalent uppbyggd andra làgpasslänk bestående av en
resistans R2 och en kapacitans C2, där resistansen R2 är
uppbyggd av en NMOS-transistor M5 och en PMOS-transistor M6,
och kapacitansen C2 är uppbyggd av en NMOS-transistor M, och en
PMOS-transistor M8.
Den andra lågpasslänken följs av en resistans R3, vilken på
motsvarande sätt som resistanserna RI och R2 är realiserad
genom en parallellkoppling av' en. NMOS-transistor M9 och en
PMOS-transistor Mm. Transistorernas M9, Mm sammankopplade
emittrar är anslutna till lågpassfiltrets 47 utgång, där nämnda
andra filtrerade signal FJ4 erhålles.
10
15
20
25
30
17 lsoâ 772
Resistanserna R1 och R2-och kapacitanserna Cl och C2 är sà
avpassade att làgpassfiltret 47 har en så làg gränsfrekvens i
förhållande till frekvensen pà referenssignalen J4 att den
andra filtrerade signalen FU4 närmast är att betrakta som en
likspänning med eventuellt överlagrat rippel. Vore resis-
tanserna och kapacitanserna ideala, d v s fullständigt linjära,
skulle denna likspänning motsvara medelnivàn av
referenssignalen J4, vilken ligger mitt emellan hög och läg
nivà hos referenssignalen J4, eftersom referenssignalen J4 har
en pulskvot pà 50 procent. Om emellertid làgpassfiltrets
komponenter är icke-linïäïä, kan likspänningsnivàn på denna
andra filtrerade signal FJ4 avvika fràn medelvärdet pà
referenssignalen J4. Som ovan beskrivits kommer emellertid
denna avvikelse att kompenseras genom att de tvà parallellt
anordnade filtren 47, 48 är lika med avseende pà icke-
linjariteter, sä att nämnda första filtrerade signal S4 vid
tidsmedelvärdesfrihet tenderar att avvika lika mycket frän
medelvärdet pà den binära signalen 04 från limiteraranordningen
som den andra filtrerade signalen FJ4 avviker frän medelvärdet
pä referenssignalen J4.
I alla redovisade exempel alstras
fràn
referenssignalen utgående
fràn signalen limiteraranordningen. Emellertid kan en
internt alstrad klocksignal, eller huvudsakligen vilken signal
som helst, fylla samma funktion som den binära signalen fràn
límiteraranordningen i detta avseende, om denna signal uppvisar
regelbundna flanker, till vilka en frekvensdelare kan trigga.
Med regelbundenhet avses i detta sammanhang inte att flankernas
läge mäste uppvisa någon periodicitet, utan enbart att
flankerna måste komma tillräckligt ofta för att signalens
frekvens skall kunna betraktas som hög i förhållande till
làgpassfiltrets gränsfrekvens.
10
15
20
25
30
509 772 D “fw
I figur 8 illustreras ett-blockschema över en anordning 80 för
alstring av en tidsmedelvärdesfri klocksignal enligt före-
liggande uppfinning. Denna utföringsform av uppfinningen
alstrar en tidsmedelvårdesfri repetitiv fyrkantspulsformad
utsignal OUT i form av repetitiva binåra pulser, utgående från
en repetitiv insignal IN. Insignalen IN kan exempelvis
härstamma från en klockgenerator vars utsignal ej är helt
tidsmedelvårdesfri.
Insignalen IN påföres ingången på en pulsgeneratorsanordning 83
i form av en monostabil vippa. Den monostabila vippans utgång
är förbunden dels med ingången på en frekvensdelare 86 och dels
med ingången på ett första filter 88. Utgången på
frekvensdelaren 86 är förbunden med ingången på ett andra
filter 87. Det första filtrets utgång och det andra filtrets
utgång är förbundna med vars sin ingång på en regulator 89. På
utgången av regulatorn 89 erhålles en kontrollsignal C8, vilken
återkopplas till en styringàng pulsgeneratorsanordningen 83.
Regulatorn 89 innefattar en skillnadssignalsbildare 89a och en
integratorsanordning 89b, vilka är så arrangerade att utgången
på skillnadssignalsbildaren 89a är förbunden med ingången på
integratorsanordningen. Skillnadssignalsbildaren har en positiv
och en negativ ingång, vilka är förbundna med de nämnda
ingàngarna på regulatorrl på ett sådant sätt att det första
filtret 88 står i förbindelse med den positiva ingången och det
andra filtret 87 står i förbindelse med den negativa ingången.
Pulsgeneratorsanordningen 83 i form av den monostabila vippan
alstrar på sin utgång en binår signal O8. Den monostabila
vippan är i detta exempel av den typen att denna enbart
påverkas av positiva flanker på insignalen (IN)- För varje
positiv flank på insignalen IN alstras en positiv puls.
10
15
20
25
30
*19 509 772
Pulslängden styrs sàsom brukligt i monostabila vippor av upp-
och/eller urladdning av en kapacitans. Denna kapacitans
uppladdas med hjälp av en spänning som pàföres en RC-länk. Vid
monostabila vippor med fast pulslängd utgöres denna spänning
vanligen av en fast referensspänning såsom exempelvis
anordningens matningsspänning. I detta utföringsexempel utgöres
denna spänning av kontrollsignalen C8. Pà detta sätt erhålles
en styrbar pulslängd.
Frekvensdelaren 86 bringas att alstra en referenssignal J8
genom frekvensdelning av den binära signalen 08. Sá länge den
binära signalen O8 innehåller regelbundna pulser blir
referenssignalen J8 alltid tidsmedelvärdesfri. Dà
referenssignalen har samma signalnivàer som den binära signalen
O8, ligger referenssignalens medelvärde
följaktligen mitt
emellan hög och làg nivå för den binära signalen O8.
Det första filtret 88 bringas genom làgpassfiltrering med làg
gränsfrekvens att generera en första filtrerad signal S8. Pà
samma sätt bringas det andra filtret 87 bringas att generera en
andra filtrerad signal FJ8. De bàda filtrerade signalerna S8
och FJ8 subtraheras av skillnadssignalsbildaren 89a under
alstring av en skillnadssignal DIF8. Denna integreras av
integratorsanordningen 89b, varvid kontrollsignalen C8
erhålles.
Säsom beskrivits àterkopplas kontrollsignalen C8 till den
pulsgeneratorsanordningen 83. Om medelvärdet pà skillnads-
signalen DIF8 är positiv stiger värdet pà kontrollsignalen C8.
Härigenom kommer den monostabila vippans kapacitans att laddas
snabbare, varvid pulslängden förkortas och medelvärdet pà den
binära signalen O8 sänks. Härav följer att även medelvärdet pà
skillnadssignalen DIF8 sänks, vilket innebär negativ
lO
15
20
25
509 772 20
återkoppling. Den sä erhållna äterkopplingsslingan tenderar
p g a den negativa àterkopplingen att ställa in sig sä, att
värdet pà skillnadssignalen DIF8 i medeltal blir noll. Detta
innebär, att den binära signalen 08 ställs in efter
referenssignalen J8.
Om de bägge filtren 87 och 88 är linjära innebär detta vidare
att den binära signalen O8 tenderar att fä samma medelvärde som
vilket medför tidsmedelvärdesfrihet.
referenssignalen .I8, Den
binära signalen 08 tas ut som kretsens utsignal OUT.
Här är emellertid de bägge filtren 87 och 88 icke-linjära. Som
ovan diskuterats kan icke-linjaritet hos ett filter innebära
att medelvärdet pà detta filters utsignal kan avvika fràn
medelvärdet pà «dess insignal. Genom filtrens icke-linjaritet
kan anordningens 80 härigenom funktion äventyras genom att
nollställning av skillnadssignalen DIF8 ej med nödvändighet
innebär att den binära signalen O8 erhåller samma medelvärde
som referenssignalen J8. Emellertid är filtren 7 och 8 sä
realiserade att de är lika med avseende pä icke-linjariteter.
Detta har till följd att medelvärdet av den andra filtrerade
signalen FJ8 avviker lika mycket frän referenssignalens J8
medelvärde som medelvärdet av den första filtrerade signalen S8
avviker fràn den binära signalens O8 medelvärde. Härigenom
kommer icke-linjariteterna i de bäda filtren att tendera att ta
ut varandra, vilket garanterar att anordningen 80 alltid
strävar mot tidsmedelvärdesfrihet hos utsignalen OUT.
I figur 9 visas ett flödesschema för utföringsexemplet
beskrivet i anslutning till figur 9. I ett steg 902 alstras den
första binära signalen utifrän den periodiska insignalen.
Pulsgeneratorn triggas härvid av positiva flanker pà
10
15
20
Zl 509 772%
insignalen, varvid. en pösitiv puls på den binära signalen
genereras för varje positiv flank på insignalen.
Den så erhållna första binära signalen filtreras i ett steg 903
genom nämnda första lågpassfiltret, vars gränsfrekvens är låg i
förhållande till den binära signalens frekvens.
I ett steg 904 frekvensdelas nämnda första binära signal.
Härigenom erhålles referenssignalen J, vilken härigenom alltid
är tidsmedelvärdesfri. Denna referenssignal filtreras i ett
steg 905 genom det parallellt med det första filtret anordnade
andra lågpassfiltret, vars gränsfrekvens är låg i förhållande
till referenssignalens frekvens. De bägge làgpassfiltren är
lika med avseende på icke-linjariteter.
Med hjälp av en regulator bildas i ett steg 906 en
skillnadssignal mellan de bägge filtrerade signalerna. Utgående
från skillnadssignalen bringas regulatorn att generera
kontrollsignalen C8 i ett steg 907. Kontrollsignalen
àterkopplas i ett steg 908 till pulsgeneratorsanordningen, där
den bringas att styra pulslängden på de alstrade pulserna på
den första binära signalen.
Den genom detta förfarande uppkomna áterkopplingsslingan
strävar efter att ställa in den binariserade signalen så att
dess pulskvot blir femtio procent. Härigenom erhålles den
eftersträvade tidsmedelvärdesfria utsignalen. Detta illustreras
i ett steg 909.
Claims (25)
1. Förfarande för att ur en insignal (IN) (OUT), - subtraktion av en kontrollsignal generera en vilket förfarande omfattar: (C,C4) (O,04) tidsmedelvärdesfri utsignal från insignalen (IN); - alstring av en första binär signal genom binarisering av den vid subtraktionen erhållna signalen; (0,04) lågpasskaraktär signalen genom ett - filtrering av den första binära filter (8,48) genererande en första filtrerad signal (S,S4); första med huvudsaklig (J,J4) med huvudsaklig lågpasskaraktär - filtrering av en tidsmedelvärdesfri referenssignal filter (7,47) genererande en andra filtrerad signal (FJ,FJ4); (C/C4) filtrerade signalen (FJ,FJ4), k är1r1e t e c krïa t därav att det första filtret genom ett andra utgående från en (S,S4) - alstring av nämnda kontrollsignal skillnadssignal mellan den första och den andra filtrerade signalen (8,48) och det andra filtret (7,47) är huvudsakligen lika, så att effekten av eventuella icke-linjariteter i filtrens karakteristik kompenseras i den meningen att eventuella på grund av icke- linjariteter tillkommande kvarstående fel minimeras, (OUT) utgörs av den första binära samt därav att utsignalen signalen (0,04).
2. Förfarande för att ur en insignal (IN) (OUT), generera en (IN) vilket förfarande tidsmedelvärdesfri utsignal varvid insignalen består av ett tåg av repetitiva pulser, omfattar: -alstring av en första binär signal (O8) bestående av ett tàg av binära pulser, där dessa binära pulsers pulslängd och fas bestäms av insignalen (IN) och en kontrollsignal (C8); - filtrering av den första binära signalen (O8) genom ett första filter (88) med huvudsaklig lågpasskaraktär genererande en första filtrerad signal (S8); 10 15 20 25 30 23 - filtrering av en' tidsmedelvärdesfri referenssigng? (Åïåenom (87) med huvudsaklig lågpasskaraktär (FJ8); ett andra filter genererande en andra filtrerad signal - alstring av nämnda kontrollsignal (C8) utgående från en skillnadssignal mellan den första filtrerade signalen (S8) och den andra filtrerade signalen (FJ8), k ä n n e t e c k n a t därav att det första filtret (88) och det andra filtret (87) är huvudsakligen lika, på ett sådant sätt att effekten av eventuella icke-linjariteter i filtrens karakteristik kompenseras i den meningen att eventuella på grund av icke-linjariteter tillkommande kvarstående fel minimeras, (OUT) utgörs av den första binära samt därav att utsignalen signalen (O8).
3. Förfarande enligt patentkrav 2, k ä n n e t e c k n a t därav att den första binära signalen (08) alstras av en av insignalen (IN) triggad pulsgeneratorsanordning (83) varvid kontrollsignalen (C8) styr pulslängden för de binära pulserna på nämnda första binära signal (08).
4. Förfarande enligt patentkrav 3, k ä n n e t e c k n a t därav' att pulsgeneratorsanordningen (83) innefattar en Inono- stabil vippa.
5. Förfarande enligt något av ovanstående patentkrav, k ä n n e t e c k n a t därav att insignalen (IN) är analog. patentkrav, (C,C4,C8)
6. Förfarande enligt något av ovanstående k ä n n e t e c k n a t därav att kontrollsignalen huvudsakligen är proportionell mot summan av nämnda skillnads- signal multiplicerad med en första konstant och en andra konstant multiplicerad med integralen av samma skillnadssignal.
7. Förfarande enligt patentkrav 6, k ä n n e t e c k n a t därav att den andra konstanten är noll, varvid kontrollsignalen (C,C4,C8) är huvudsakligen proportionell mot differensen mellan 10 15 20 25 30 509 772 24 den första filtrerade signalen (S,S4,S8) och den andra filtrerade signalen (FJ,FJ4,FJ8).
8. Förfarande enligt något av patentkraven l till 6, k ä n n e t e c k n a t av följande steg: - alstring av kontrollsignalen (C,C8) genom integration av en (DIF,DIF8) tionell mot differensen mellan den första filtrerade signalen (FJ,FJ8). skillnadssignal vilken är huvudsakligen propor- (S) och den andra filtrerade signalen
9. Förfarande enligt något av ovanstående patentkrav, k ä n n e t e c k n a t av följande steg: referenssignalen - generering av den tidsmedelvärdesfria (J,J4,J8) genom frekvensdelning av en andra binär signal med regelbundna flanker.
10. Förfarande enligt något av patentkraven 1 till 8, k ä n n e t e c k n a t av följande steg: - generering av den tidsmedelvärdesfria referenssignalen (J,J4,J8) genom frekvensdelning av den första binära signalen (0,04,08). ovanstående patentkrav, (J,J4,J8)
ll. Förfarande enligt något av k ä n n e t e c k n a t därav att referenssignalens signalnivåer är huvudsakligen identiska med den första binära (0,04,08) signalens signalnivåer. patentkrav, (8,48,88)
12. Förfarande enligt något av ovanstående k ä n n etze c k n a't därav att det första filtrets (7,47,87) gränsfrekvens och det andra filtrets gränsfrekvens båda är låga i förhållande till insignalens (IN) frekvens. ovanstående patentkrav, (IN)
13. Förfarande enligt något av k ä n n e t e c k n a t därav att insignalen är repetitiv. för alstring av en tidsmedelvärdesfri (IN),
14. Anordning (lO,40) binär signal utgående från en insignal vilken anordning (lO,40) innefattar: 10 15 20 25 30 25 509 772 (3,43) signal, vilken motsvarar en skillnadssignal mellan insignalen dels en limiteraranordning vilken binariserar en analog (IN) och en kontrollsignal (C,C4) och är på sin utgång anordnad att avge en första binär signal (0,04); dels ett första filter (8,48) vilket är anslutet till limiteraranordningens (3,43) utgång och med huvudsaklig lågpasskaraktär anordnat att alstra en första filtrerad signal (S,S4): dels ett andra filter (7,47) med huvudsaklig lågpasskaraktär vilket är anordnat att alstra en andra filtrerad signal (FJ,FJ4) genom filtrering av en tidsmedelvärdesfri referenssignal (J,J4); varvid nämnda kontrollsignal (C,C4) alstras utgående från en skillnadssignal mellan den första filtrerade signalen (S,S4) och den andra filtrerade signalen (FJ,FJ4), k ä n n e t e c k n a d därav att det första filtret (8,48) och det andra filtret är huvudsakligen lika, på ett sådant (7,47) sätt att effekten av eventuella icke-linjariteter i filtrens karakteristik kompenseras i den meningen att inga på grund av icke-linjariteter tillkommande kvarstående fel erhålles, anordningens (OUT) utgöres av den samt därav att utsignal första binära signalen (0,04). patentkrav 14, k ä n n e t e c k n a d (IN) 50% sannolikhet för hög binär nivå.
15. Anordning enligt därav att insignalen är en datasignal med huvudsakligen
16. Anordning (80) för alstring av en tidsmedelvärdesfri binär signal utgående från en insignal (IN), vilken anordning (80) innefattar: dels en pulsgeneratorsanordning (83), vilken alstrar en första (08) dessa binära pulsers pulslängd och fas bestäms av insignalen (IN) och en kontrollsignal (C8); dels ett första filter (88) vilket är anslutet till utgången på nämnda pulsgenerators- binär signal bestående av ett tåg av binära pulser, där med huvudsaklig lågpasskaraktär 10 15 20 25 30 509 772 26 anordning (83), (S8), och dels ett andra filter och anordnat att alstra en första filtrerad signal (87) vilket är anordnat att alstra en andra filtrerad signal med huvudsaklig lågpasskaraktär (FJ8) genom filtrering av en tidsmedelvärdesfri referenssignal (J8); (C8) skillnadssignal mellan den första filtrerade signalen (S8) och varvid nämnda kontrollsignal alstras utgående från en den andra filtrerade signalen (FJ8), (88) och på ett sådant k ä n n e t e c k n a d därav att det första filtret (87) sätt att effekten av eventuella icke-linjariteter i filtrens det andra filtret är huvudsakligen lika, karakteristik kompenseras i den meningen att inga på grund av icke-linjariteter tillkommande kvarstående fel erhålles, anordningens utsignal (OUT) utgöres av den (08). samt därav att första binära signalen k ä n n e t e c k n a d (83) och är anordnad att (C8)
17. Anordning enligt patentkrav 16, därav att nämnda pulsgeneratorsanordning innefattar en av insignalen (IN) triggad monostabil vippa, alstra ett tåg av binära pulser, varvid kontrollsignalen är anordnad att styra nämnda binära pulsers pulslängd. till 17, innefattar patentkraven 14 (l0,80) vilken via en första ingång är förbunden
18. Anordning enligt något av k ä n n e t e c k n a d därav att anordningen (9,89) med det första filtret (8,88) och via en andra ingång förbunden filtret (7,87) och är (C,C8) en regulator med det andra anordnad att alstra utgående från skillnadssignalen mellan ($,58) kontrollsignalen den första filtrerade signalen och den andra filtrerade signalen (FJ,FJ8). till 18, k ä n n e t e c k n a d därav att regulatorn är så anordnad att (C,C4,C8) summan av nämnda skillnadssignal multiplicerad med en första 19. Anordning enligt något av patentkraven 14 kontrollsignalen huvudsakligen är proportionell mot 10 15 20 27 509 772 konstant och en andra konstant multiplicerad med integralen av samma skillnadssignal.
19. Anordning enligt patentkrav 18, k ä n n e t e c k n a d därav att den första konstanten är anordnad att ha värdet noll.
20. Anordning enligt patentkrav 18, k ä n n e t e c k n a d därav att den andra konstanten är anordnad att ha värdet noll. till 20, (J,J4,J8)
21. Anordning enligt nàgot av patentkraven 14 k ä n n e t e c k n a d därav att referenssignalens signalnivàer är huvudsakligen identiska med den första binära (0,04,08) signalens signalnivàer. till 21, (6,46,86) är
22. Anordning enligt nàgot av patentkraven 14 k ä n n e t e c k n a d därav att en frekvensdelare anordnad att generera den tidsmedelvärdesfria referenssignalen (J,J4,J8) (0,04,08) med regelbundna flanker. utgående från en andra binär signal
23. Anordning enligt patentkrav 22, k ä n n e t e c k n a d därav att nämnda andra binära signal utgöres av den första binära signalen (0,04,08). till 23, (IN) är repetitiv.
24. Anordning enligt något av patentkraven 14 k ä n n e t e c k n a d därav att insignalen till 24, (IN) är analog.
25. Anordning enligt något av patentkraven 14 k ä n n e t e c k n a d därav att insignalen
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9702705A SE509772C2 (sv) | 1997-07-14 | 1997-07-14 | Anordning och förfarande för generering av en tidsmedelvärdesfri binär signal |
CN98807098A CN1263648A (zh) | 1997-07-14 | 1998-06-26 | 用于产生无时间均值二进制信号的设备和方法 |
DE69807909T DE69807909D1 (de) | 1997-07-14 | 1998-06-26 | Einrichtung zum erzeugen eines binären signals und verfahren |
BR9810717-8A BR9810717A (pt) | 1997-07-14 | 1998-06-26 | Processo e dispositivo para gerar um sinal binário isento de valor médio de tempo a partir de um sinal de entrada |
PCT/SE1998/001265 WO1999004492A1 (en) | 1997-07-14 | 1998-06-26 | A device and a method for generating a time mean value-free binary signal |
AU83617/98A AU8361798A (en) | 1997-07-14 | 1998-06-26 | A device and a method for generating a time mean value-free binary signal |
EP98934009A EP1021862B1 (en) | 1997-07-14 | 1998-06-26 | A device and a method for generating a time mean value-free binary signal |
EEP200000028A EE03714B1 (et) | 1997-07-14 | 1998-06-26 | Seade ja meetod aegkeskmistatud väärtuseta kahendsignaali genereerimiseks |
US09/113,241 US6184814B1 (en) | 1997-07-14 | 1998-07-10 | Method and arrangement for generation of a time mean-value free binary signal |
MYPI98003153A MY119799A (en) | 1997-07-14 | 1998-07-10 | A device and a method for generating a time mean value-free binary signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9702705A SE509772C2 (sv) | 1997-07-14 | 1997-07-14 | Anordning och förfarande för generering av en tidsmedelvärdesfri binär signal |
Publications (3)
Publication Number | Publication Date |
---|---|
SE9702705D0 SE9702705D0 (sv) | 1997-07-14 |
SE9702705L SE9702705L (sv) | 1999-01-15 |
SE509772C2 true SE509772C2 (sv) | 1999-03-08 |
Family
ID=20407742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE9702705A SE509772C2 (sv) | 1997-07-14 | 1997-07-14 | Anordning och förfarande för generering av en tidsmedelvärdesfri binär signal |
Country Status (10)
Country | Link |
---|---|
US (1) | US6184814B1 (sv) |
EP (1) | EP1021862B1 (sv) |
CN (1) | CN1263648A (sv) |
AU (1) | AU8361798A (sv) |
BR (1) | BR9810717A (sv) |
DE (1) | DE69807909D1 (sv) |
EE (1) | EE03714B1 (sv) |
MY (1) | MY119799A (sv) |
SE (1) | SE509772C2 (sv) |
WO (1) | WO1999004492A1 (sv) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3683550B2 (ja) * | 2002-04-22 | 2005-08-17 | シャープ株式会社 | 二値化回路、無線通信装置および二値化方法 |
US20150244385A1 (en) * | 2014-02-27 | 2015-08-27 | Qualcomm Incorporated | Circuit interfacing single-ended input to an analog to digital converter |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4527075A (en) * | 1983-07-11 | 1985-07-02 | Sperry Corporation | Clock source with automatic duty cycle correction |
DE3633768A1 (de) * | 1986-10-03 | 1988-04-14 | Endress Hauser Gmbh Co | Verfahren und anordnung zur erzeugung eines mittelwertfreien binaeren signals |
US5258879A (en) * | 1991-02-13 | 1993-11-02 | Matsushita Electric Industrial Co., Inc. | Tracking error detection circuit of magnetic recording and reproduction apparatus for determining tracking error based on pilot signals recorded on a recording meedium |
US5397945A (en) * | 1992-08-04 | 1995-03-14 | Samsung Semiconductor, Inc. | Duty cycle control circuit |
JPH07110906A (ja) * | 1993-10-08 | 1995-04-25 | Toshiba Corp | 磁気記録再生装置とデータ再生方法 |
JPH07182094A (ja) * | 1993-12-22 | 1995-07-21 | Wacom Co Ltd | 位置検出装置及びその位置指示器 |
GB9522223D0 (en) * | 1995-10-31 | 1996-01-03 | Sgs Thomson Microelectronics | A circuit for generating an output signal having a 50% duty cycle |
-
1997
- 1997-07-14 SE SE9702705A patent/SE509772C2/sv not_active IP Right Cessation
-
1998
- 1998-06-26 EE EEP200000028A patent/EE03714B1/xx not_active IP Right Cessation
- 1998-06-26 CN CN98807098A patent/CN1263648A/zh active Pending
- 1998-06-26 AU AU83617/98A patent/AU8361798A/en not_active Abandoned
- 1998-06-26 DE DE69807909T patent/DE69807909D1/de not_active Expired - Lifetime
- 1998-06-26 EP EP98934009A patent/EP1021862B1/en not_active Expired - Lifetime
- 1998-06-26 WO PCT/SE1998/001265 patent/WO1999004492A1/en active IP Right Grant
- 1998-06-26 BR BR9810717-8A patent/BR9810717A/pt not_active IP Right Cessation
- 1998-07-10 MY MYPI98003153A patent/MY119799A/en unknown
- 1998-07-10 US US09/113,241 patent/US6184814B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6184814B1 (en) | 2001-02-06 |
EP1021862B1 (en) | 2002-09-11 |
DE69807909D1 (de) | 2002-10-17 |
BR9810717A (pt) | 2000-08-08 |
SE9702705D0 (sv) | 1997-07-14 |
EE03714B1 (et) | 2002-04-15 |
AU8361798A (en) | 1999-02-10 |
WO1999004492A1 (en) | 1999-01-28 |
EE200000028A (et) | 2000-10-16 |
CN1263648A (zh) | 2000-08-16 |
MY119799A (en) | 2005-07-29 |
SE9702705L (sv) | 1999-01-15 |
EP1021862A1 (en) | 2000-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Young et al. | A PLL clock generator with 5 to 110 MHz of lock range for microprocessors | |
DE19616412A1 (de) | Vorrichtung zum Erfassen einer physikalischen Größe | |
DE3633790C2 (sv) | ||
KR20060042204A (ko) | 시정수 자동조정 회로 | |
DE4200729C2 (de) | Verzerrungsarme Ausgangsstufe für einen Digital/Analog-Wandler | |
CN101023581A (zh) | 抗抖动电路 | |
DE112021003387T5 (de) | Oszillatorschaltung, vorrichtung und verfahren zur erzeugung eines oszillatorsignals | |
DE102013007030A1 (de) | Zeitkontinuierlicher Delta-Sigma-Modulator | |
DE10048590B4 (de) | Phasenregelkreis | |
JP6454819B2 (ja) | 容量式センサ | |
SE509772C2 (sv) | Anordning och förfarande för generering av en tidsmedelvärdesfri binär signal | |
US5144645A (en) | Circuit apparatus for generating a symmetrical pulse sequence of variable frequency | |
TWI536745B (zh) | 加入偏移値之轉換裝置與方法 | |
US4328434A (en) | Comparator circuit with offset correction | |
US6433596B1 (en) | Programmable on-chip damping coefficient for CMOS filter circuits that gives faster lockup times and lower jitter in phase lock loop circuits | |
US6172543B1 (en) | 90° phase shift circuit | |
Prasad et al. | A novel digitally programmable quadrature oscillator using DCVDGA | |
DE3843366C2 (sv) | ||
US4757270A (en) | High gain feedback amplifier | |
DE102009057107B4 (de) | Verfahren und Schaltungsanordnung zum Steuern von Schalttransistoren einer integrierten Schaltung | |
Sotner et al. | Electronically linearly voltage controlled second-order harmonic oscillator with multiples of π/4 phase shifts | |
US4667171A (en) | Voltage controlled oscillator with temperature compensation | |
JPH06303143A (ja) | 積分型da変換器 | |
RU2602374C1 (ru) | Аналоговый интегратор | |
DE102013218405B4 (de) | Induktiver Näherungsschalter mit elektronischem Abgleich |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |